CN1825559A - 减小浅沟槽隔离区凹槽的方法 - Google Patents
减小浅沟槽隔离区凹槽的方法 Download PDFInfo
- Publication number
- CN1825559A CN1825559A CN 200510023990 CN200510023990A CN1825559A CN 1825559 A CN1825559 A CN 1825559A CN 200510023990 CN200510023990 CN 200510023990 CN 200510023990 A CN200510023990 A CN 200510023990A CN 1825559 A CN1825559 A CN 1825559A
- Authority
- CN
- China
- Prior art keywords
- slot
- shallow
- isolation zone
- shielding layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种在浅沟槽隔离技术中,减小浅沟槽隔离区凹槽的方法,即:形成浅沟槽隔离区过程中氮化硅刻蚀后、去除光刻胶、再淀积一层氧化层、通过各向异性蚀刻形成侧墙,利用这层侧墙使隔离区边缘得到保护,使之不受氢氟酸的腐蚀,以减小或消除凹槽,从而降低由于凹槽引起的有源区漏电和寄生效应,提高集成电路的性能和可靠性。
Description
技术领域
本发明涉及一种减小浅沟槽隔离区(Shallow Trench Isolation,STI)的凹槽(Ditch)的方法,特别涉及一种减小STI中有源区边缘的凹槽方法。
背景技术
对深亚微米超大规模集成电路技术,STI是不可缺少的一种横向隔离方式。在STI工艺之后,会有很多步湿法工艺用氢氟酸漂洗去除多层氧化层以获得清洁平整的表面。这些湿法工艺过程中,会在有源区边缘引起凹槽(Ditch),凹槽是由于氮化硅去除后用氢氟酸腐蚀氧化硅而引起,如图1E,凹槽会引起有源区边缘漏电不良影响。由于去除氮化硅后,氢氟酸漂洗氧化层时引起的横向腐蚀使有源区边缘的氧化层被腐蚀掉,出现凹槽;但工艺设计及控制过程中都应竭力减小凹槽。现有技术主要是在STI蚀刻前使氮化硅缩小,从而使有源区上的氧化层覆盖住有源区边缘,在其后的湿法工艺过程中,氢氟酸横向腐蚀不到有源区边缘,或腐蚀量减少,从而使凹槽减小如图2B。缩小氮化硅的方法有很多,如用热磷酸湿法腐蚀。其中,一种方法是在氮化硅蚀刻之后,利用光刻胶形成一层侧墙6,当STI刻蚀后,将这个侧墙去除,其后的氧化层淀积就能覆盖住有源区边缘,达到减小或消除凹槽的目的如图3E。但上述方法中形成的侧墙的厚度的可控性不好,会引起不均匀等问题。
发明内容
本发明提供一种减小浅沟槽隔离区凹槽的方法,其通过减小STI中有源区边缘的凹槽,从而有效地减低有源区边缘漏电、减小寄生效应,其具有稳定、可控性好等优点。
本发明的特点是,在传统的浅沟槽隔离方法中,在刻蚀遮蔽层之后,在该遮蔽层及基底表面形成一氧化物层,刻蚀该氧化物层形成侧墙。
该侧墙位于所述遮蔽层侧面与曝露基底交界处、该氧化物为氧化硅、形成所述氧化物层的方法可为气相沉积法、氧化物层淀积厚度为5至150纳米、该刻蚀氧化物层的方法可为各向异性刻蚀、该刻蚀氧化物层的方法可以采用时间控制、该侧墙厚度为1至120纳米。
上述的减小浅沟槽隔离区凹槽的方法,其对应的工艺过程包括如下步骤:
(1)提供一基底,在基底表面形成一遮蔽层;
(2)在该遮蔽层上定义图案,曝露出该基底欲形成浅沟槽隔离区的部分;
(3)在该遮蔽层及基底表面形成一氧化物层;
(4)刻蚀该氧化物层形成侧墙;
(5)以该遮蔽层为掩膜,刻蚀该基底形成沟槽;
(6)在该沟槽内形成一绝缘层;
(7)进行一平坦化制程;和
(8)去除该遮蔽层形成该浅沟槽隔离区。
本发明方法,采用更可靠、稳定、可控的工艺控制,同时与现有工艺完全兼容、不增加工艺复杂性。
附图说明
图1A至图1D是现有STI技术形成浅沟槽隔离结构的侧面流程图;
图1E是图1D的局部放大示意图;
图2A是氮化硅缩小后化学机械抛光(CMP)的示意图;
图2B是经过多步氢氟酸湿法工艺过程后凹槽较小甚至消失的示意图;
图3A至图3D是用光刻胶产生的侧墙来减小或消除凹槽的流程示意图;
图3E是图3D的局部放大示意图;
图4A至图4E是用本发明的形成侧墙减小凹槽的流程示意图;
图4F是图4E的局部放大示意图。
图号说明
1:光刻胶 2:氮化硅 3:垫氧化层
4:基底 5:凹槽 6:用光刻胶产生的侧墙
7:用氧化硅形成的侧墙
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
首先,在一半导体基底4上形成一遮蔽层,该遮蔽层可包括与基底直接相邻的一层垫氧化层3和一层覆盖于垫氧化层上的氮化硅层2。
其次,如图4A所示(图4A为光刻、除去氮化硅层后的示意图),进行光刻程序,去除将形成浅沟槽隔离区的部分区域上的氮化硅层。
其次,去除覆盖于未去除的氮化硅层上的光刻胶层1。
其次,如图4B所示(图4B为淀积氧化物的示意图),在去掉光刻胶层后,再使用化学气相沉积法淀积出一层氧化层,该氧化层可以是氧化硅层。实施例中,该氧化硅淀积厚度分别为5纳米、90纳米和150纳米。
其次,如图4C所示(图4C为刻蚀形成侧墙的示意图),采用各向异性刻蚀使这层氧化层在氮化硅侧壁形成保护性的侧墙7。上述各向异性刻蚀可以是通过时间控制的各向异性干法刻蚀。实施例中,该侧墙的厚度分别为1纳米、60纳米和120纳米,侧墙能保护有源区边缘,使该有源区边缘在经历氢氟酸的腐蚀时侧面腐蚀较少,从而减小或消除凹槽,进而减低有源区边缘漏电、减小寄生效应,最终提高集成电路的性能和可靠性。
再次,如图4D所示(图4D为沉积绝缘层并进行化学机械抛光的示意图),在氮化硅层的保护下对基底进行刻蚀,并在刻蚀形成的沟槽内沉积绝缘层。
再次,对形成的表面进行化学机械抛光。
最后,如图4E所示(图4E为采用本发明方法后形成的浅沟槽隔离区的示意图),使用磷酸去除氮化硅层,然后再用氢氟酸腐蚀去除垫氧化层形成浅沟槽隔离区。如图4F所示(4F为图4E中的浅沟槽隔离区凹槽5部分的局部示意图),采用本发明方法实现了减小甚至消除浅沟槽隔离区凹槽。
Claims (9)
1、一种减小浅沟槽隔离区凹槽的方法,其特征在于:在传统的浅沟槽隔离方法中,在刻蚀遮蔽层之后,在所述遮蔽层及基底表面形成一氧化物层,刻蚀所述氧化物层形成侧墙。
2、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于,包括如下步骤:
(1)提供一基底,在基底表面形成一遮蔽层;
(2)在所述遮蔽层上定义图案,曝露出所述基底欲形成浅沟槽隔离区的部分;
(3)在所述遮蔽层及基底表面形成一氧化物层;
(4)刻蚀所述氧化物层形成侧墙;
(5)以所述遮蔽层为掩膜,刻蚀所述基底形成沟槽;
(6)在所述沟槽内形成一绝缘层;
(7)进行一平坦化制程;和
(8)去除所述遮蔽层形成所述浅沟槽隔离区。
3、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于:所述侧墙位于所述遮蔽层侧面与曝露基底交界处。
4、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于:所述氧化物为氧化硅。
5、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于:形成所述氧化物层的方法可为气相沉积法。
6、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于:所述氧化物层淀积厚度为5至150纳米。
7、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于:所述刻蚀氧化物层的方法可为各向异性刻蚀。
8、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于:所述刻蚀氧化物层的方法可以采用时间控制。
9、根据权利要求1所述的减小浅沟槽隔离区凹槽的方法,其特征在于:所述侧墙厚度为1至120纳米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510023990 CN1825559A (zh) | 2005-02-22 | 2005-02-22 | 减小浅沟槽隔离区凹槽的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510023990 CN1825559A (zh) | 2005-02-22 | 2005-02-22 | 减小浅沟槽隔离区凹槽的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1825559A true CN1825559A (zh) | 2006-08-30 |
Family
ID=36936128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510023990 Pending CN1825559A (zh) | 2005-02-22 | 2005-02-22 | 减小浅沟槽隔离区凹槽的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1825559A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101752288B (zh) * | 2008-12-09 | 2011-06-01 | 上海华虹Nec电子有限公司 | 改善边缘凹陷的浅槽隔离工艺 |
CN101740454B (zh) * | 2008-11-20 | 2011-08-24 | 上海华虹Nec电子有限公司 | 精确控制线宽的浅槽隔离工艺 |
CN101989546B (zh) * | 2009-07-31 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 改善有源区边缘缺陷的方法 |
CN103211705A (zh) * | 2013-04-24 | 2013-07-24 | 中国农业大学 | 带式制丸方法与装置 |
-
2005
- 2005-02-22 CN CN 200510023990 patent/CN1825559A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101740454B (zh) * | 2008-11-20 | 2011-08-24 | 上海华虹Nec电子有限公司 | 精确控制线宽的浅槽隔离工艺 |
CN101752288B (zh) * | 2008-12-09 | 2011-06-01 | 上海华虹Nec电子有限公司 | 改善边缘凹陷的浅槽隔离工艺 |
CN101989546B (zh) * | 2009-07-31 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 改善有源区边缘缺陷的方法 |
CN103211705A (zh) * | 2013-04-24 | 2013-07-24 | 中国农业大学 | 带式制丸方法与装置 |
CN103211705B (zh) * | 2013-04-24 | 2014-04-02 | 中国农业大学 | 带式制丸方法与装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
JP4836304B2 (ja) | 半導体装置 | |
CN1770428A (zh) | 制造快闪存储器件的方法 | |
CN1825559A (zh) | 减小浅沟槽隔离区凹槽的方法 | |
KR100507703B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
KR100481890B1 (ko) | 반도체소자의 게이트 산화막 형성방법 | |
KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
KR100719168B1 (ko) | 비정질카본을 이용한 반도체소자의 제조 방법 | |
KR19990061066A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100572491B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20000003920A (ko) | 반도체 장치 제조 방법 | |
CN1825557A (zh) | 减小浅沟槽隔离中边沟深度的方法 | |
US6680256B2 (en) | Process for planarization of flash memory cell | |
KR100526470B1 (ko) | 플래쉬 메모리의 게이트 형성방법 | |
KR100590395B1 (ko) | 플래쉬 메모리소자의 게이트 전극 형성방법 | |
KR100489536B1 (ko) | 반도체 플래시 메모리 셀 제조 방법 | |
KR100995827B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
JP2002134604A (ja) | 半導体装置における素子分離領域の形成方法 | |
KR20040001539A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100707592B1 (ko) | 반도체 소자의 트렌치 소자 분리막 형성 방법 | |
JPH11233611A (ja) | 半導体デバイスの隔離領域形成方法 | |
KR100612560B1 (ko) | 반도체 소자의 제조방법 | |
KR100898434B1 (ko) | 반도체 세정 공정에서의 산화막 식각 방법 | |
KR20040001542A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |