DE102007008530B4 - Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte - Google Patents

Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte Download PDF

Info

Publication number
DE102007008530B4
DE102007008530B4 DE102007008530.5A DE102007008530A DE102007008530B4 DE 102007008530 B4 DE102007008530 B4 DE 102007008530B4 DE 102007008530 A DE102007008530 A DE 102007008530A DE 102007008530 B4 DE102007008530 B4 DE 102007008530B4
Authority
DE
Germany
Prior art keywords
liner
insulation structure
memory device
trenches
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007008530.5A
Other languages
English (en)
Other versions
DE102007008530A1 (de
Inventor
Andreas Voerckel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007008530.5A priority Critical patent/DE102007008530B4/de
Priority to US12/035,032 priority patent/US8003490B2/en
Publication of DE102007008530A1 publication Critical patent/DE102007008530A1/de
Application granted granted Critical
Publication of DE102007008530B4 publication Critical patent/DE102007008530B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Abstract

Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung durch: Bereitstellen eines Substrats (1) mit Gräben (3) und Mesagebieten (4) und Hilfsstrukturen (5) auf den Mesagebieten (4); Aufbringen einer ersten Isolationsstruktur (13), welche Seitenwände und einen Bodenbereich der Gräben (3) und wenigstens teilweise Seitenwände der Hilfsstrukturen (5) bedeckt; Aufrechterhalten der ersten Isolationsstruktur (13) während nachfolgender Prozessschritte; Aufbringen eines Liners (15) auf der ersten Isolationsstruktur (13); Füllen der Gräben (3) und von Lücken zwischen den Hilfsstrukturen (5) mit einer zweiten Isolationsstruktur (20); und Rückbilden der zweiten Isolationsstruktur (20) auf eine Höhe unterhalb der Oberseite des Liners (15), wobei obere Abschnitte des Liners (15) freigelegt werden und der Teil der ersten Isolationsstruktur (13) im Seitenwandbereich der Hilfsstruktur (15) einen Spacer (21) ausbildet; und Ausbilden von Floating-Gates (19) mindestens teilweise anstelle der Hilfstrukturen (5, 51, 52, 53, 54).

Description

  • Bei der Entwicklung integrierter Halbleiterschaltkreise stellt die Verkleinerung von Bauelementabmessungen ein wichtiges Entwicklungsziel dar, um die Anzahl integrierter Schaltkreise auf einer Halbleiterscheibe zu erhöhen und damit die Herstellungskosten pro integriertem Schaltkreis zu reduzieren. Beispielsweise ermöglicht eine Verkleinerung einer Belichtungswellenlänge der in einen Prozessablauf integrierten Photolithographie eine Verkleinerung einer minimalen Strukturgröße wie z. B. einer Gatelänge oder einer Breite von Leiterbahnen. Somit können die Abmessungen einer einzelnen Speicherzelle in einem Speicherzellenfeld reduziert werden, was mit einer Erhöhung der Speicherdichte und einer Senkung der Herstellungskosten pro Speicherbit verknüpft ist.
  • Mit der zunehmenden Strukturverkleinerung werden an Isolationsanordnungen wie z. B. STI (Shallow Trench Isolation, Grabenisolation) und Spacer hohe Anforderungen gestellt, da die Isolationsanordnungen bei einer Strukturverkleinerung zunehmend dünner werden und dennoch eine elektrische Isolation zwischen Halbleitergebieten unterschiedlichen Potentials sicherstellen sollen.
  • Aus den Druckschriften US 2005/0 009 293 A1 , US 2006/0 246 657 A1 , US 2005/0 287 731 A1 , US 7 163 869 B2 , US 6 727 159 B2 , US 6 576 530 B1 und US 2002/0 053 715 A1 sind verschiedene Verfahren zur Ausbildung von Graben-Isolationsstrukturen bekannt.
  • Die nachfolgende Beschreibung betrifft eine Isolationsanordnung sowie ein Verfahren zur Herstellung derselben.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde ein verbessertes Verfahren zur Herstellung einer nichtflüchtigen Speichervorrichtung, eine nichtflüchtige Speichervorrichtung, eine Speicherkarte sowie ein verbessertes elektrisches Gerät bereitzustellen.
  • Gemäß der vorliegenden Erfindung wird die Aufgabe durch den Gegenstand der nebengeordneten Patentansprüche gelöst. Vorteilhafte Weiterentwicklungen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einer Ausführungsform wird ein Substrat mit Gräben und Mesagebieten und Hilfsstrukturen auf den Mesagebieten bereitgestellt. Hieran schließt sich ein Vorsehen einer ersten Isolationsstruktur an, welche Seitenwände und einen Bodenbereich der Gräben und wenigstens teilweise Seitenwände der Hilfsstrukturen bedeckt. Das Verfahren beinhaltet zudem ein Vorsehen eines Liners auf der ersten Isolationsstruktur sowie ein Füllen der Gräben und von Lücken zwischen den Hilfsstrukturen mit einer zweiten Isolationsstruktur, wonach die zweite Isolationsstruktur rückgebildet wird und obere Abschnitte des Liners freigelegt werden.
  • Das Substrat kann beispielsweise als Halbleitersubstrat in Form einer Siliziumscheibe ausgebildet sein. Ebenso kann das Substrat in beliebiger Weise vorprozessiert sein. In diesem Zusammenhang können etwa Halbleiterzonen innerhalb der Mesagebiete ausgebildet sein. Die Gräben erstrecken sich von einer Oberfläche in das Substrat hinein und können in geeigneter Weise dimensioniert sein, um darin eine Grabenisolation wie STI auszubilden. Die Mesagebiete können streifenförmig verlaufen und durch ebenso streifenförmig verlaufende Gräben voneinander getrennt sein. Die erste Isolationsstruktur kann sich etwa von den Seitenwänden innerhalb der Gräben entlang der Seitenwände der Hilfsstruktur erstrecken. Ein Höhenniveau, bis zu dem die Seitenwände der Hilfsstruktur von der ersten Isolationsstruktur bedeckt werden, kann dadurch festgelegt werden, indem die erste Isolationsstruktur zunächst die Hilfsstruktur vollständig bedeckt und daraufhin bis zum gewünschten Höhenniveau rückgebildet wird, z. B. unter Zuhilfenahme einer Opferfüllung, welche die Gräben und eine Lücke zwischen den Hilfsstrukturen bis zum gewünschten Höhenniveau füllt.
  • Die Hilfsstruktur kann beispielsweise aus mehreren Lagen bestehen, die sich hinsichtlich ihrer Materialzusammensetzung unterscheiden können. Einige oder alle Lagen der Hilfsstruktur können in späteren Prozessschritten wieder entfernt werden. Der Liner bedeckt die erste Isolationsstruktur in Form eines Films oder einer Abdeckungsschicht. Das Füllen der Gräben und der Lücke zwischen den Hilfsstrukturen mit der zweiten Isolationsstruktur kann beispielsweise in zwei Stufen erfolgen, nämlich über ein Abscheiden eines die zweite Isolationsstruktur ausbildenden Materials gefolgt von z. B. einem chemischmechanischen Polierschritt (CMP-Schritt), wodurch das Material bis zu einer Oberseite der Hilfsstrukturen oder aber auch bis zu einer Oberseite von einer der Lagen der Hilfsstrukturen zurückgebildet wird. Eine Änderung im polierten Material während des CMP-Schritts kann beispielsweise als Endpunkt für den Poliervorgang herangezogen werden. Ein derartiger Endpunkt könnte etwa dann erreicht sein, falls nach dem Polieren einer Lage aus Siliziumoxid eine Lage aus Siliziumnitrid freigelegt ist. Als Materialien für die erste und zweite Isolationsstruktur eignen sich beispielsweise isolierende Materialien, die an Seitenwänden und in einem Bodenbereich von Gräben erzeugt werden können. Hierbei kann es sich um Oxide handeln, die mit HDP (High Density Plasma), HARP (High Aspect Ratio Process) oder auch LPCVD (Low Pressure Chemical Vapor Deposition) erzeugt werden.
  • Gemäß einer weiteren Ausführungsform werden die freigelegten oberen Abschnitte des Liners entfernt. Ein Entfernen des Liners kann sich beispielsweise bis zu einem Höhenniveau erstrecken, bis zu dem die zweite Isolationsstruktur entfernt wurde. In diesem Fall weisen der Liner sowie die zweite Isolationsstruktur eine gemeinsame Oberseite auf.
  • Die zweite Isolationsstruktur kann sowohl bis maximal zu einer Oberseite der Mesagebiete rückgebildet werden oder auch Darunter.
  • Die erste Isolationsstruktur kann zudem einen unteren Bereich des Grabens füllen. Ein derartiges Füllen des unteren Bereichs des Grabens kann beispielsweise prozesstechnisch bedingt sein, etwa falls eine Aufwachsrate der ersten Isolationsstruktur an den Seitenwänden kleiner ist als eine Aufwachsrate beim Füllen des Grabens vom Bodenbereich her.
  • Beispielsweise kann die erste Isolationsstruktur in einem Bodenbereich der Gräben rückgebildet werden. Somit bedeckt die erste Isolationsstruktur lediglich die Seitenwände der Gräben.
  • Gemäß einer weiteren Ausführungsform werden die Hilfsstrukturen vor dem Freilegen der Linerabschnitte teilweise entfernt und zu Nutzstrukturen verstärkt. Hierbei können die Hilfsstrukturen etwa im Zusammenhang mit dem Vorsehen der zweiten Isolationsstruktur rückgebildet werden, z. B. über einen CMP-Prozess oder einen Ätzprozess, der bestimmte Lagen der Hilfsstrukturen angreift. Als Hilfsstrukturen werden hierin Strukturen bezeichnet, die während der Fertigung einer Halbleitervorrichtung teilweise oder auch vollständig entfernt werden. Als Nutzstrukturen werden hierin Strukturen bezeichnet, die strukturelle Bestandteile der fertig gestellten Halbleitervorrichtung ausbilden. Derartige strukturelle Bestandteile der Halbleitervorrichtung können beispielsweise Gateelektroden, Isolationsschichten oder Halbleiterschichten sein.
  • Bei einer Ausführungsform sind die Nutzstrukturen als Floating-Gates vorgesehen. Die Floating-Gates sind beispielsweise struktureller Bestandteil einer nichtflüchtigen Floating-Gate Speichervorrichtung wie einer Floating-Gate NAND Flash-Speichervorrichtung.
  • Gemäß einer weiteren Ausführungsform wird ein Material des Liners aus einer Gruppe bestehend aus Siliziumnitrid, Polysilizium und Hafniumoxid ausgewählt.
  • Die Materialien des Liners und der zweiten Isolationsstruktur werden beispielsweise derart gewählt, dass die zweite Isolationsstruktur selektiv zum Liner geätzt werden kann. Werden die Isolationsstrukturen beispielsweise aus Siliziumoxid gebildet, so kann der Liner aus Siliziumnitrid gebildet sein. Eine Auswahl von Materialien für den Liner kann beispielsweise im Hinblick auf eine möglichst niedrige Dielektrizitätskonstante und/oder geringe Elektronenhaftstellenkonzentration erfolgen. Eine Dicke des Liners kann etwa unter Berücksichtigung der im Verfahrensablauf erzielbaren Ätzselektivitäten, z. B. der Ätzselektivität zwischen der zweiten Isolationsstruktur und dem Liner oder auch unter Berücksichtigung weiterer Ätzschritte im Prozessablauf, z. B. zum Rückbilden der Hilfsstrukturen, geeignet gewählt werden. Bei einem Liner aus Siliziumnitrid kann die Dicke beispielsweise im Bereich von 0.1 nm bis 5 nm gewählt werden.
  • Eine weitere Ausführungsform gibt ein Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung an durch Bereitstellen eines Substrats mit Gräben und Mesagebieten und Hilfsstrukturen auf den Mesagebieten. Als weitere Verfahrensschritte schließen sich ein Vorsehen einer ersten Isolationsstruktur, welche Seitenwände und einen Bodenbereich der Gräben und wenigstens teilweise Seitenwände der Hilfsstrukturen bedeckt sowie ein Vorsehen eines Liners auf der ersten Isolationsstruktur an. Ebenso werden die Gräben und Lücken zwischen den Hilfsstrukturen mit einer zweiten Isolationsstruktur gefüllt, wonach die zweite Isolationsstruktur rückgebildet wird und obere Abschnitte des Liners freigelegt werden. Zusätzlich werden Floating-Gates mindestens teilweise anstelle der Hilfsstrukturen ausgebildet. Verbleibende Teile der Hilfsstrukturen können Bestandteile der Floating-Gates bilden.
  • Gemäß einer weiteren Ausführungsform bilden untere Abschnitte der Hilfsstrukturen jeweils einen Teil des jeweiligen Floating-Gates aus und jeweils ein oberer Abschnitt der Hilfsstrukturen oberhalb des jeweiligen unteren Abschnitts wird entfernt und vor dem wenigstens teilweisen Freilegen des Liners wird jeweils ein zweiter Teil des Floating-Gates ausgebildet. Die Materialien des ersten und zweiten Teils des Floating-Gates können übereinstimmen. Die ersten und zweiten Teile des Floating-Gates bilden gemeinsam das Floating-Gate als Nutzstruktur aus. Entlang der Mesagebiete können sich beispielsweise NAND Strings einer Floating-Gate NAND Flash-Speichervorrichtung erstrecken. Ein Steuergate kann die Lücken zwischen benachbarten Floating-Gates mit einer zwischen liegenden dielektrischen Schicht wie z. B. einer ONO-(Oxid-Nitrid-Oxid-)Schicht füllen. Ein die Lücken zwischen benachbarten Floating-Gates füllender Teil des Steuergates ermöglicht eine Potential-Entkopplung zwischen benachbarten Floating-Gates als auch eine vorteilhafte elektrische Kopplung des Steuergates zum Floating-Gate.
  • Ein weiteres Beispiel betrifft eine Isolationsanordnung mit einer ersten Isolationsstruktur, welche wenigstens Seitenwände eines in einem Substrat ausgebildeten Grabens bedeckt und sich oberhalb einer Substratoberfläche als Spacer erstreckt. Die Isolationsanordnung weist ebenso einen die erste Isolationsstruktur wenigstens innerhalb des Grabens bedeckenden Liner auf, als auch eine den Graben wenigstens teilweise füllende zweite Isolationsstruktur. Die Isolationsanordnung eignet sich somit zur Isolation von Strukturen innerhalb oder oberhalb der Gräben von weiteren Strukturen innerhalb oder oberhalb von benachbarten Mesagebieten. Somit lässt sich beispielsweise eine vorteilhafte elektrische Isolation zwischen einer zur Substratoberfläche reichenden Steuerelektrode eines NAND Flash-Speichers zum Halbleitersubstrat erzielen.
  • Der Spacer kann beispielsweise vom Liner bedeckt sein.
  • Gemäß einer weiteren Ausführungsform endet die zweite Isolationsstruktur auf Höhe oder über der Substratoberfläche. Wird hierbei auf der zweiten Isolationsstruktur eine leitfähige Struktur erzeugt, so liegt deren Unterseite über der Substratoberfläche. Eine direkte laterale Verbindung zwischen der leitfähigen Struktur und dem Substrat und hiermit möglicherweise verbundene Einbußen in der Durchbruchsfeldstärke können dadurch vermieden werden. Eine kürzeste Verbindung zwischen dem Substrat, das z. B. eine Halbleiterzone von Speicherzellentransistoren beinhalten kann, sowie der leitfähigen Struktur, die z. B. als Steuerelektrode einer nichtflüchtigen Speicherzelle ausgebildet sein kann, erfolgt quer durch den Spacer hindurch. Durch geeignete Dimensionierung des Spacers lässt sich eine gewünschte Spannungsfestigkeit zwischen dem Substrat und der leitfähigen Struktur erzielen. Wird der Spacer zusätzlich vom Liner bedeckt, so trägt der Liner, sofern dieser aus einem isolierenden Material besteht, zusätzlich zur Spannungsfestigkeit zwischen dem Substrat und der leitfähigen Struktur bei.
  • Ebenso kann die zweite Isolationsstruktur jedoch auch unterhalb der Substratoberfläche des Mesagebiets enden.
  • Eine weitere Ausführungsform betrifft eine nichtflüchtige Speichervorrichtung mit einer ersten Isolationsstruktur, welche wenigstens Seitenwände eines in einem Substrat ausgebildeten Grabens bedeckt und sich oberhalb einer Substratoberfläche als Spacer entlang einer Seitenwand eines Floating-Gates erstreckt. Die nichtflüchtige Speichervorrichtung weist zudem einen die erste Isolationsstruktur wenigstens innerhalb des Grabens bedeckenden Liner auf als auch eine den Graben wenigstens teilweise füllende zweite Isolationsstruktur. Der Graben kann als Shallow-Trench-Isolation ausgebildet sein, um benachbarte Streifen aktiver Gebiete mit Speicherzellen, z. B. NAND Strings, elektrisch voneinander zu isolieren. Der Spacer ermöglicht eine Erhöhung der Spannungsfestigkeit zwischen dem Substrat und einer an den Spacer angrenzenden leitfähigen Struktur wie etwa einer Steuerelektrode.
  • Gemäß einer weiteren Ausführungsform wird der Spacer vom Liner bedeckt. Wird der Liner aus einem dielektrischen Material ausgebildet, so kann dieser auch zur Erhöhung der Spannungsfestigkeit zwischen dem Substrat und der leitfähigen Struktur beitragen.
  • Eine weitere Ausführungsform betrifft eine Speicherkarte mit einer nichtflüchtigen Speichervorrichtung, welche oben beschriebene Merkmale aufweist.
  • Eine weitere Ausführungsform gibt ein elektrisches Gerät an mit einer Speicherkartenschnittstelle, einem mit der Speicherkartenschnittstelle verbundenen Speicherkartensteckplatz und einer auf den Speicherkartensteckplatz steckbaren Speicherkarte, wobei die Speicherkarte oben beschriebene Merkmale aufweist. Bei dem elektrischen Gerät kann es sich um einen Personalcomputer (PC), eine digitale Bildkamera, eine digitale Videokamera, ein Mobiltelefon, ein tragbares Medienabspielgerät wie ein MP3-Abspielgerät oder auch um einen PDA (Personal Digital Assistant) handeln.
  • Nachfolgend werden Ausführungsformen der Erfindung beispielhaft mit Bezug auf begleitende Abbildungen beschrieben. Es zeigen:
  • 1A bis 1K schematische Querschnittsansichten eines Substratausschnitts während verschiedener Prozessstadien zur Ausbildung einer Isolationsanordnung für eine nichtflüchtige Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 2A bis 2I schematische Querschnittsansichten eines Substratausschnitts während verschiedener Prozessstadien zur Herstellung einer Isolationsanordnung für eine nichtflüchtige Speichervorrichtung gemäß einer weiteren Ausführungsform der Erfindung;
  • 3 eine schematische Prozessabfolge zur Herstellung einer Isolationsanordnung gemäß einem Beispiel zur Erläuterung der Erfindung;
  • 4 eine schematische Ansicht einer Speicherkarte gemäß einer Ausführungsform der Erfindung; und
  • 5 eine schematische Ansicht eines elektrischen Geräts gemäß einer Ausführungsform der Erfindung.
  • In 1A ist eine schematische Querschnittsansicht eines Substratausschnitts während eines Verfahrens zur Ausbildung einer Isolationsanordnung für eine nichtflüchtige Speichervorrichtung gemäß einer Ausführungsform der Erfindung gezeigt. In ein Halbleitersubstrat 1, z. B. eine Halbleiterscheibe aus Silizium, ragen von einer Oberfläche 2 Gräben 3 hinein, zwischen denen Mesagebiete 4 ausgebildet sind. Auf den Mesagebieten 4 sind Hilfsstrukturen 5 ausgebildet, die aus mehreren Lagen wie z. B. einer Tunnelisolationsschicht 6, einem ersten Teil eines Floating Gates 7, einer Hilfsschicht 8 als auch einer weiteren Hilfsschicht 9 aufgebaut sein kann. Beispielhaft können die Tunnelisolationsschicht 6 aus Siliziumoxid, der erste Teil des Floating Gates 7 aus Polysilizium, die Hilfsschicht 8 aus Siliziumnitrid und die weitere Hilfsschicht 9 aus Siliziumoxid bestehen. Die angegebenen Materialien für die Lagen der Hilfsstruktur 5 als auch die Abfolge der Lagen dienen lediglich als Beispiel und sind in keiner Weise beschränkend.
  • Zur Ausbildung einer ersten Isolationsstruktur wird ein isolierendes Material auf Seitenwände und einen Bodenbereich der Gräben 3 sowie auf einer Oberfläche der Hilfsstruktur 5 erzeugt. Das isolierende Material kann beispielsweise eine Abfolge mehrerer isolierender Materialienkomponenten umfassen, z. B. einer ersten isolierenden Materialkomponente, welche an den Seitenwänden und dem Bodenbereich der Gräben anliegt sowie einer weiteren isolierenden Materialkomponente, welche die Gräben 3 als auch die Hilfsstruktur 5 umgibt. Die erste isolierende Materialkomponente kann beispielsweise eine thermische Isolationsschicht 10 sein, mit Hilfe derer sich prozesstechnisch bedingte strukturelle Schädigungen der Gräben im Seitenwand- und Bodenbereich reduzieren lassen. Die weitere isolierende Materialkomponente in Form einer weiteren Isolationsschicht 11 kann beispielsweise mit Hilfe von Verfahren erzeugt werden, die sich zum Auffüllen und Auskleiden von Gräben mit hohem Aspektverhältnis eignen. Beispielhaft kann die thermische Isolationsschicht 10 als thermisches Oxid ausgebildet sein, wobei strukturelle Schädigungen nach dem Ausbilden der Gräben im Seitenwand- und Bodenbereich aufoxidiert werden können. Die über der thermischen Isolationsschicht 10 ausgebildete weitere Isolationsschicht 11 kann beispielsweise als HDP-Oxid ausgebildet sein.
  • Bei der in 1B gezeigten schematischen Querschnittsansicht des Substratausschnitts sind die Gräben 3 sowie ein Teil einer Lücke zwischen benachbarten Hilfsstrukturen 5 mit einer Opferfüllung 12 gefüllt. Die Opferfüllung 12 kann beispielsweise als Fotolack ausgebildet werden. Hierbei kann der Fotolack zunächst aufgeschleudert werden und in einem späteren Schritt bis zu einem gewünschten Höhenniveau zurückgeätzt werden. Lässt sich das Material der Opferfüllung 12 selektiv zur weiteren Isolationsschicht 11 ätzen, so kann die Opferfüllung rückgebildet werden, ohne die weitere Isolationsschicht 11 zu entfernen.
  • Mit Bezug auf die schematische Querschnittsansicht des in 1C gezeigten Substratausschnitts wird die Definition einer ersten Isolationsstruktur 13 erläutert. Nachdem die weitere Isolationsschicht 11 im Seitenwandbereich der Hilfsschichten 8 und 9 bis auf ein Höhenniveau der Opferfüllung 12 entfernt wurde, verbleibt ein oberer Rest 112 der weiteren Isolationsschicht, der zusammen mit der Tunnelisolationsschicht 6, dem ersten Teil des Floating Gates 7 sowie den Hilfsschichten 8 und 9 die Hilfsstruktur 51 ausbildet. Ein unterer Rest 112 der weiteren Isolationsschicht bedeckt zusammen mit der thermischen Isolationsschicht 10 die Seitenwände und den Bodenbereich der Gräben 3 und erstreckt sich entlang einer Seitenwand der Hilfsstruktur 51 bis zur Oberseite der Opferfüllung 12. Der untere Rest 112 der weiteren Isolationsschicht bildet zusammen mit der thermischen Isolationsschicht 10 die erste Isolationsstruktur 13 aus.
  • Nach dem Entfernen der Opferfüllung 12 wird ein Linermaterial 14 auf die erste Isolationsstruktur 13 sowie die Hilfsstruktur 51 aufgebracht, was der schematischen Querschnittsansicht des Substratausschnitts in 1D entnommen werden kann. Das Linermaterial kann beispielsweise Siliziumnitrid sein.
  • Wie in der schematischen Querschnittsansicht des Substratausschnitts in 1E gezeigt ist, wird das Linermaterial 14 rückgebildet, wobei dieses weiterhin die erste Isolationsstruktur 13 in Form eines Liners 15 bedeckt. Das Rückbilden des Linermaterials 14 kann beispielsweise auf eine im Zusammenhang mit der Ausbildung der ersten Isolationsstruktur 13 in 1B und 1C erläuterte Weise unter Zuhilfenahme einer Opferfüllung erfolgen.
  • Mit Bezug auf die in 1F gezeigte schematische Querschnittsansicht des Substratausschnitts wird eine nächste isolierende Materialkomponente 16 zur Füllung der Gräben 3 und der Lücken zwischen der Hilfsstruktur 51 aufgebracht. Die nächste isolierende Materialkomponente 16 kann beispielsweise als Siliziumoxid gewählt sein.
  • Nach dem Auftragen der nächsten isolierenden Materialkomponente 16 wird diese als auch ein Teil der Hilfsstruktur 51 rückgebildet, z. B. mit Hilfe eines chemisch-mechanischen Polierschritts (siehe schematische Querschnittsansicht des Substratausschnitts von 1G). Nach dem Rückbilden von Teilen der nächsten isolierenden Materialkomponente 16 als auch der Hilfsstruktur 51 verbleibt ein unterer Rest 17 der nächsten isolierenden Materialkomponente als auch die Hilfsstruktur 52, welche nunmehr aus der Tunnelisolationsschicht 6, dem ersten Teil des Floating Gates 7 und der Hilfsschicht 8 besteht. Ein Rückbilden der Hilfsstruktur 51 und der nächsten isolierenden Materialkomponente 16 kann beispielsweise bei Erreichen der als Endpunkt dienenden Hilfsschicht 8 gestoppt werden.
  • Wie in der schematischen Querschnittsansicht des Substratausschnitts in 1H gezeigt ist, verbleibt nach dem Entfernen der Hilfsschicht 8 eine aus der Tunnelisolationsschicht 6 und dem ersten Teil des Floating Gates 7 aufgebaute Hilfsstruktur 53. Wie der 1G entnommen werden kann, wird die Hilfsschicht 8 selektiv zum unteren Rest 17 der nächsten isolierenden Materialkomponente entfernt. Beim Entfernen der Hilfsschicht 8 ist darauf zu achten, dass der Liner 15 hierbei nicht in unangemessener Weise mit entfernt wird. Stimmen beispielsweise die Materialien der Hilfsschicht 8 und des Liners 15 überein, so kann einer Beeinträchtigung des Liners 15 beim Entfernen der Hilfsschicht 8 durch eine geeignete Wahl einer Linerdicke entgegengewirkt werden.
  • Mit Bezug auf die schematische Querschnittsansicht des Substratausschnitts in 1I wird die Hilfsstruktur 53 mit einem zweiten Teil 18 eines Floating Gates verstärkt. Der erste Teil 7 und der zweite Teil 18 des Floating Gates bilden das Floating Gate 19 aus. Die ersten und zweiten Teile 7, 18 des Floating Gates 19 können aus demselben Material sein, z. B. aus Polysilizium. Ebenso ist es möglich, verschiedene Materialien für den ersten Teil 7 und den zweiten Teil 18 des Floating Gates 19 zu verwenden. Der zweite Teil 18 des Floating Gates 19 kann beispielsweise in einem Zweistufenprozess ausgebildet werden, wobei zunächst ein Material des zweiten Teils 18 bis über den unteren Rest 17 der nächsten isolierenden Materialkomponente abgeschieden wird, gefolgt von einem Rückbilden dieses Materials bis zur Oberseite des unteren Restes 17, z. B. mittels chemisch-mechanischem Polieren.
  • In der schematischen Querschnittsansicht des Substratausschnitts von 1J wird der untere Rest 17 der nächsten isolierenden Materialkomponente teilweise entfernt, z. B. bis zur Oberfläche 2 und bildet eine zweite Isolationsstruktur 20 aus. Der Teil der ersten Isolationsstruktur 13 im Seitenwandbereich des Floating Gates 19 bildet einen Spacer 21 aus, der vom Liner 15 bedeckt ist. Wird in nachfolgenden Prozessschritten beispielsweise eine Steuerelektrode zwischen benachbarte Floating Gates 19 mit dazwischen liegender dielektrischer Schicht wie z. B. einer ONO-(Oxid-Nitrid-Oxid-)Schicht aufgefüllt, so gewährleisten der Spacer 21 sowie der Liner 15 (sofern dieser aus einem isolierenden Material besteht) eine Spannungsfestigkeit der Steuerelektrode zum Mesagebiet 4. Durch geeignete Festlegung der Dicken des Spacers 21 als auch des Liners 15 lässt sich eine gewünschte Spannungsfestigkeit erzielen.
  • Optional zum in 1J gezeigten Prozessstadium lässt sich der Liner 15 an der Seitenwand des Spacers 21 entfernen, was der schematischen Querschnittsansicht des Substratausschnitts in 1K entnommen werden kann.
  • In 2A ist eine schematische Querschnittsansicht eines Substratausschnitts während eines Verfahrens zur Ausbildung einer Isolationsanordnung für eine nichtflüchtige Speichervorrichtung gemäß einer weiteren Ausführungsform der Erfindung gezeigt. Das in 2A gezeigte Prozessstadium stimmt im Wesentlichen mit dem Prozessstadium in 1B der vorherigen Ausführungsform überein, abgesehen davon, dass die Opferfüllung 12 noch nicht rückgebildet wurde. Übereinstimmende oder ähnliche Elemente in den Figuren werden mit denselben Bezugskennzeichen versehen.
  • Wie in der schematischen Querschnittsansicht des Substratausschnitts in 2B gezeigt ist, erfolgt ein Rückbilden der Opferfüllung 12 nicht selektiv zu den Materialien der weiteren Isolationsschicht 11 sowie der weiteren Hilfsschicht 9, die etwa beide aus Oxid gebildet sein können. Jedoch besteht eine Selektivität zum Material der Hilfsschicht 8, welche beispielsweise aus Siliziumnitrid gebildet sein kann. Somit werden beim Rückbilden der Opferfüllung 12 auch Teile der weiteren Isolationsschicht 11 sowie die weitere Hilfsschicht 9 entfernt. Eine verbleibende Hilfsstruktur 54 ist nunmehr aus der Tunnelisolationsschicht 6, dem ersten Teil des Floating Gates 7 und der Hilfsschicht 8 aufgebaut. Der untere Rest 112 der weiteren Isolationsschicht bildet gemeinsam mit der thermischen Isolationsschicht 10 die erste Isolationsstruktur 13 aus.
  • Nach dem Entfernen der Opferfüllung 12 wird der Liner 15 auf der ersten Isolationsstruktur 13 ausgebildet, was in der schematischen Querschnittsansicht des Substratausschnitts in 2C gezeigt ist.
  • Dem Ausbilden des Liners 15 schließt sich ein Füllen des Grabens 13 als auch der Lücke zwischen benachbarten Hilfsstrukturen 54 mit der nächsten isolierenden Materialkomponente 16 an, was in der schematischen Querschnittsansicht des Substratausschnitts in 2D gezeigt ist.
  • Wie der schematischen Querschnittsansicht des Substratausschnitts in 2E zu entnehmen ist, wird die nächste isolierende Materialkomponente bis zur Oberseite der Hilfsstruktur 54 entfernt und verbleibt als unterer Rest 17.
  • Weitere Verfahrensmerkmale, die zu den in Form schematischer Querschnittsansichten in 2F2I gezeigten Prozessstadien führen, stimmen mit den Verfahrensmerkmalen der vorherigen Ausführungsform bezüglich der 1H1K überein, weshalb an dieser Stelle auf eine Wiederholung der Beschreibung verzichtet und statt dessen auf die Figurenbeschreibung der 1H1K verwiesen wird.
  • In 3 ist ein schematischer Verfahrensablaufplan zur Ausbildung einer Isolationsanordnung gemäß einem Beispiel zur Erläuterung der Erfindung gezeigt. Zunächst wird in einem Schritt S10 ein Substrat bereitgestellt mit Gräben und Mesagebieten sowie Hilfsstrukturen auf den Mesagebieten. Dann erfolgt in Schritt S11 ein Vorsehen einer ersten Isolationsstruktur, welche Seitenwände und einen Bodenbereich der Gräben und wenigstens teilweise Seitenwände der Hilfsstrukturen bedeckt. Danach wird in Schritt S12 ein Liner auf der erste Isolationsstruktur vorgesehen, wonach die Gräben und Lücken zwischen den Hilfsstrukturen in Schritt S13 mit einer zweiten Isolationsstruktur gefüllt werden. In Schritt S14 wird die zweite Isolationsstruktur rückgebildet, wobei obere Abschnitte des Liners freigelegt werden.
  • In 4 ist eine schematische Ansicht einer Speicherkarte 22 gemäß einer Ausführungsform der Erfindung gezeigt. Die Speicherkarte weist innerhalb eines mit einer Pinanordnung 23 versehenen Gehäuses 24 eine nichtflüchtige Speichervorrichtung 25 auf, wobei die nichtflüchtige Speichervorrichtung 25 gemäß einer der oben beschriebenen Ausführungsformen ausgebildet ist.
  • In 5 ist eine schematische Ansicht eines elektrischen Geräts skizziert. Das elektrische Gerät kann beispielsweise als PC, digitale Bildkamera, digitale Videokamera, PDA, Mobiltelefon oder auch Medienabspielgerät ausgeführt sein. Das elektrische Gerät 26 verfügt über einen Speicherkartensteckplatz 27, in den eine wie im Zusammenhang mit der 4 erläuterte Speicherkarte 22 gesteckt werden kann. Die Speicherkarte ist über ihre Pinanordnung 23 und Leitungen 28 mit einer Speicherkartenschnittstelle 29 des elektrischen Geräts 26 verbunden.

Claims (17)

  1. Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung durch: Bereitstellen eines Substrats (1) mit Gräben (3) und Mesagebieten (4) und Hilfsstrukturen (5) auf den Mesagebieten (4); Aufbringen einer ersten Isolationsstruktur (13), welche Seitenwände und einen Bodenbereich der Gräben (3) und wenigstens teilweise Seitenwände der Hilfsstrukturen (5) bedeckt; Aufrechterhalten der ersten Isolationsstruktur (13) während nachfolgender Prozessschritte; Aufbringen eines Liners (15) auf der ersten Isolationsstruktur (13); Füllen der Gräben (3) und von Lücken zwischen den Hilfsstrukturen (5) mit einer zweiten Isolationsstruktur (20); und Rückbilden der zweiten Isolationsstruktur (20) auf eine Höhe unterhalb der Oberseite des Liners (15), wobei obere Abschnitte des Liners (15) freigelegt werden und der Teil der ersten Isolationsstruktur (13) im Seitenwandbereich der Hilfsstruktur (15) einen Spacer (21) ausbildet; und Ausbilden von Floating-Gates (19) mindestens teilweise anstelle der Hilfstrukturen (5, 51, 52, 53, 54).
  2. Verfahren nach Anspruch 1, wobei die oberen Abschnitte des Liners (15) entfernt werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei die zweite Isolationsstruktur (20) bis maximal zu einer Oberseite der Mesagebiete (4) zurückgebildet wird.
  4. Verfahren nach einem der Ansprüche 1 oder 2, wobei die zweite Isolationsstruktur (20) bis unterhalb einer Oberseite der Mesagebiete (4) zurückgebildet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die erste Isolationsstruktur (13) einen unteren Bereich der Gräben (3) füllt.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei die erste Isolationsstruktur (13) in einem Bodenbereich der Gräben (3) rückgebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei untere Abschnitte der Hilfsstrukturen (5, 51, 52, 53, 53) jeweils einen Teil (7) des jeweiligen Floating-Gates (19) ausbilden und jeweils ein oberer Abschnitt der Hilfsstrukturen (5, 51, 52, 53, 54) oberhalb des jeweiligen unteren Abschnitts entfernt und vor dem wenigstens teilweisen Freilegen des Liners (15) jeweils ein zweiter Teil (18) des jeweiligen Floating-Gates (19) ausgebildet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei ein Material des Liners (15) aus einer Gruppe bestehend aus Siliziumnitrid, Polysilizium und Hafniumoxid ausgewählt wird.
  9. Nichtflüchtige Speichervorrichtung mit: – einer ersten Isolationsstruktur (13), welche wenigstens Seitenwände eines in einer Oberfläche eines Substrats (1) ausgebildeten Grabens (3) bedeckt und sich oberhalb einer Substratoberfläche (2) als Spacer (21) entlang einer Seitenwand eines Floating-Gates (19) erstreckt; – einem die erste Isolationsstruktur (13) wenigstens innerhalb des Grabens (3) bedeckenden Liner (15); und – einer den Graben (3) wenigstens teilweise füllenden zweiten Isolationsstruktur (20), wobei sich die Oberseite der zweiten Isolationsstruktur unterhalb der Oberseite des Liners (15) befindet.
  10. Nichtflüchtige Speichervorrichtung nach Anspruch 9, wobei der Spacer (15) vom Liner (15) bedeckt wird.
  11. Nichtflüchtige Speichervorrichtung nach Anspruch 9 oder 10, wobei die zweite Isolationsstruktur (20) auf Höhe oder über der Substratoberfläche (2) endet.
  12. Nichtflüchtige Speichervorrichtung nach Anspruch 9 oder 10, wobei die zweite Isolationsstruktur (20) unterhalb der Substratoberfläche (2) endet.
  13. Nichtflüchtige Speichervorrichtung mit Speicherzellen, die Floating-Gates (19), Steuergates und eine Isolationsanordnung umfassen, wobei die Isolationsanordnung aus Folgendem besteht: – einer ersten Isolationsstruktur (13), welche wenigstens Seitenwände und Bodenbereich eines in einem Substrat (1) ausgebildeten Grabens (3) bedeckt und sich oberhalb einer Substratoberfläche (2) als Spacer (21) entlang einer Seitenwand eines Floating-Gates (19) erstreckt; – einem die erste Isolationsstruktur (13) bedeckenden Liner (15), so dass der Spacer (21) vom Liner (15) bedeckt ist; und wobei eine leitfähige Struktur, die als Steuerelektrode der nichtflüchtigen Speicherzelle ausgebildet ist, über dem Liner (15) ausgebildet ist; und so eine kürzeste Verbindung zwischen dem Substrat, das eine Halbleiterzone von Speicherzellentransistoren beinhaltet, sowie der Steuerelektrode quer durch den Spacer (21) und Liner (15) hindurch erfolgt, so dass der Spacer (21) und Liner (15) eine Spannungsfestigkeit der Steuerelektrode zu dem Halbleitersubstrat gewährleistet.
  14. Nichtflüchtige Speichervorrichtung nach einem der Ansprüche 9 bis 13, wobei die erste Isolationsstruktur (13) einen unteren Bereich des Grabens (3) auffüllt.
  15. Nichtflüchtige Speichervorrichtung nach einem der Ansprüche 9 bis 14, wobei ein Material des Liners (15) aus der Gruppe bestehend aus Siliziumnitrid, Polysilizium und Hafniumoxid ausgewählt ist.
  16. Speicherkarte mit einer nichtflüchtigen Speichervorrichtung nach einem der Ansprüche 9 bis 15.
  17. Elektrisches Gerät mit einer Speicherkartenschnittstelle, einem mit der Speicherkartenschnittstelle verbundenen Speicherkartensteckplatz und mit einer auf den Speicherkartensteckplatz steckbaren Speicherkarte nach Anspruch 16.
DE102007008530.5A 2007-02-21 2007-02-21 Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte Expired - Fee Related DE102007008530B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007008530.5A DE102007008530B4 (de) 2007-02-21 2007-02-21 Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte
US12/035,032 US8003490B2 (en) 2007-02-21 2008-02-21 Integrated circuit and method including an isolation arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007008530.5A DE102007008530B4 (de) 2007-02-21 2007-02-21 Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte

Publications (2)

Publication Number Publication Date
DE102007008530A1 DE102007008530A1 (de) 2008-08-28
DE102007008530B4 true DE102007008530B4 (de) 2015-11-12

Family

ID=39645799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007008530.5A Expired - Fee Related DE102007008530B4 (de) 2007-02-21 2007-02-21 Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte

Country Status (2)

Country Link
US (1) US8003490B2 (de)
DE (1) DE102007008530B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621888B1 (ko) * 2005-07-19 2006-09-11 삼성전자주식회사 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법
US8232179B2 (en) 2009-10-01 2012-07-31 International Business Machines Corporation Method to improve wet etch budget in FEOL integration
US8686492B2 (en) * 2010-03-11 2014-04-01 Spansion Llc Non-volatile FINFET memory device and manufacturing method thereof
CN109952643A (zh) * 2016-10-10 2019-06-28 三维单晶公司 3d半导体器件及结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053715A1 (en) * 2000-11-09 2002-05-09 Min Kim Trench isolation structure having a curvilinear interface at upper corners of the trench isolation region, and method of manufacturing the same
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation
US6727159B2 (en) * 2002-01-28 2004-04-27 Nanya Technology Corporation Method of forming a shallow trench isolation in a semiconductor substrate
US20050009293A1 (en) * 2003-07-10 2005-01-13 Samsung Electronics Co., Ltd Method of forming trench isolations
US20050287731A1 (en) * 2004-06-28 2005-12-29 Micron Technology, Inc. Isolation trenches for memory devices
US20060246657A1 (en) * 2005-05-02 2006-11-02 Samsung Electronics Co., Ltd. Method of forming an insulation layer structure and method of manufacturing a semiconductor device using the same
US7163869B2 (en) * 2004-02-03 2007-01-16 Samsung Electronics Co., Ltd. Shallow trench isolation structure with converted liner layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
KR100476934B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체소자 형성방법
US6787409B2 (en) * 2002-11-26 2004-09-07 Mosel Vitelic, Inc. Method of forming trench isolation without grooving
KR100558007B1 (ko) * 2003-11-24 2006-03-06 삼성전자주식회사 트랜지스터 및 그 제조방법
KR100546161B1 (ko) * 2004-07-13 2006-01-24 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 제조 방법
KR100590383B1 (ko) * 2005-03-09 2006-06-19 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100823703B1 (ko) * 2006-11-03 2008-04-21 삼성전자주식회사 소자 분리 구조물, 이의 형성 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100880342B1 (ko) * 2007-06-27 2009-01-28 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053715A1 (en) * 2000-11-09 2002-05-09 Min Kim Trench isolation structure having a curvilinear interface at upper corners of the trench isolation region, and method of manufacturing the same
US6727159B2 (en) * 2002-01-28 2004-04-27 Nanya Technology Corporation Method of forming a shallow trench isolation in a semiconductor substrate
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation
US20050009293A1 (en) * 2003-07-10 2005-01-13 Samsung Electronics Co., Ltd Method of forming trench isolations
US7163869B2 (en) * 2004-02-03 2007-01-16 Samsung Electronics Co., Ltd. Shallow trench isolation structure with converted liner layer
US20050287731A1 (en) * 2004-06-28 2005-12-29 Micron Technology, Inc. Isolation trenches for memory devices
US20060246657A1 (en) * 2005-05-02 2006-11-02 Samsung Electronics Co., Ltd. Method of forming an insulation layer structure and method of manufacturing a semiconductor device using the same

Also Published As

Publication number Publication date
US20080197444A1 (en) 2008-08-21
US8003490B2 (en) 2011-08-23
DE102007008530A1 (de) 2008-08-28

Similar Documents

Publication Publication Date Title
DE102006021070B4 (de) Halbleitervorrichtungen mit tiefen Grabenisolationsstrukturen und Verfahren zu deren Anfertigung
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102008046863B4 (de) Integrierter Schaltkreis mit einem ersten und einem zweiten Gatestapel und Verfahren zu dessen Herstellung
DE102005018347B4 (de) Flash-Speicherzelle, Flash-Speichervorrichtung und Herstellungsverfahren hierfür
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
DE10194689B4 (de) Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE102017116221B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die einen nichtflüchtigen Speicher, der in einem Speicherzellenbereich angeordnet ist, und einen Feldeffekttransistor aufweist, der in einem Logikschaltkreis-Bereich angeordnet ist, und Halbleitervorrichtung mit einem nichtflüchtigen Speicher
DE102021100089A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102004002659A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102012210675B4 (de) Speicher-Vorrichtung mit Rippenstruktur und doppeltem Gate und Verfahren zu deren Herstellung
DE102017111528B4 (de) Halbleitervorrichtung, die einen nicht-flüchtigen Speicher enthält, und Herstellungsverfahren dafür
DE102016100562A1 (de) Eine halbleitersubstratanordnung, eine halbleitervorrichtung und ein verfahren zum bearbeiten eines halbleitersubstrats
EP0948816B1 (de) Selbstjustierte nichtflüchtige speicherzelle
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102006058185B4 (de) EEPROM und Herstellungsverfahren
DE102006049613B4 (de) Verfahren des Bildens von Reihen-Auswahltransistoren einer EEPROM-Vorrichtung vom NAND-Typ und damit gebildete Vorrichtungen
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
DE102007011163B4 (de) Verbindungsstruktur und Verfahren zum Herstellen derselben, nicht-flüchtige Halbleiterspeichervorrichtung, elektrische Speicherkarte und elektrisches Gerät
DE102006053435B4 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102007008530B4 (de) Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte
EP1518277B1 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee