CN1820413B - 前置放大器的增益切换电路 - Google Patents

前置放大器的增益切换电路 Download PDF

Info

Publication number
CN1820413B
CN1820413B CN038269600A CN03826960A CN1820413B CN 1820413 B CN1820413 B CN 1820413B CN 038269600 A CN038269600 A CN 038269600A CN 03826960 A CN03826960 A CN 03826960A CN 1820413 B CN1820413 B CN 1820413B
Authority
CN
China
Prior art keywords
gain
mentioned
circuit
signal
preamplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038269600A
Other languages
English (en)
Other versions
CN1820413A (zh
Inventor
野上正道
野田雅树
田上仁之
本岛邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1820413A publication Critical patent/CN1820413A/zh
Application granted granted Critical
Publication of CN1820413B publication Critical patent/CN1820413B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0047—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using photo-electric elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/50—Gain control characterized by the means of gain control
    • H03G2201/502—Gain control characterized by the means of gain control by switching impedance in feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Optical Communication System (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种前置放大器的增益切换电路，其中，放大将脉冲串状的光信号变换为电信号的感光元件(1)的输出电流并输出电压信号的前置放大器(2)与反馈电阻元件(2B)相并联地分别连接由第1电阻元件(6)和第1开关元件(9)构成的串联电路、以及由第2电阻元件(7)和第2开关元件(10)构成的串联电路，切换前置放大器(2)的变换增益的增益切换电路(3)生成用于在第1增益切换期间内使第1开关元件(9)进行闭路操作的操作信号，并生成用于在第2增益切换期间内使第2开关元件(10)进行闭路操作的操作信号。

Description

前置放大器的增益切换电路
技术领域
本发明涉及在光通信系统的光接收装置或者光信号的测定器、监视器等的光接收单元中使用的前置放大器，更详细地讲，涉及该前置放大器的增益切换电路。 
背景技术
作为光通信系统，例如已知ATM-PON(异步转移式-无源光纤网)系统。 
该ATM-PON系统是作为ITU-T建议G.983实现了国际标准化的光通信系统，由于可通过时分多路复用方式来实现可利用一台局侧装置进行与多个加入者装置的通信的点·多点传输，因此被期待为能够大幅度降低传输成本的方式。 
在该ATM-PON系统中，如上所述，从加入者装置到局侧装置的信号被时分多路复用，加入者装置与局侧装置之间以每名加入者都不同的距离连接，因此在局侧装置的接收装置中，不得不接收信号强度变化大的分组信号。 
另外，在ATM-PON系统的接收装置中，与一般的接收装置相同，大多在接收装置的前一级组装用于使接收信号的信号强度上升到必要电平的、被称为前置放大器的放大器。 
该前置放大器具有预定的动态范围，但象上述的ATM-PON系统那样，为了接收从微弱信号到大信号的强度分布范围广的信号，需要以某种形式控制自身的增益。因此，在以ATM-PON系统为首的光通信系统的前置放大器中，大多具有增益切换电路(专利文献1等)。 
专利文献1 
特开2000-315923 
专利文献2 
特开2001-144552 
专利文献3 
特开2000-252774 
例如，在专利文献1中，公开了用于根据输入信号的功率电平，瞬时切换针对变压器阻抗放大器的反馈增益的脉冲串光接收电路。 
在该光接收电路中，控制成当变压器阻抗放大器的输出电平小于等于基准电压V1时，设定为该变压器阻抗放大器原来的变换增益，当超过基准电压V1并小于等于基准电压V2(V2＞V1)时，使该变压器阻抗放大器的变换增益降低，当超过基准电压V2时，使该变压器阻抗放大器的变换增益进一步降低。 
然而，在该光接收电路中，由于构成为如果变压器阻抗放大器的输出振幅超过基准电压，则必定使开关元件进行接通动作，因此如果在输入信号波形中存在阻尼振荡或者振幅的起伏、信号下垂等各种波形畸变，则不一定在输入信号的开头进行增益切换，但是不清楚在输入信号内的哪个比特位置进行增益切换，因此存在难以跟踪阈值的问题。 
另外，存在由于这些波形畸变等而设定为错误的变换增益或者设定为不希望的变换增益的问题。 
发明内容
因此，本发明的目的在于提供一种可以切换为与输入信号的电平相适应的适当的变换增益的前置放大器的增益切换电路。 
本发明的前置放大器的增益切换电路用于切换前置放大器的变换增益，该前置放大器放大将脉冲串状的光信号变换为电信号的感光元件的输出电流并输出电压信号，并且与反馈电阻元件相并联地分别连接由第1电阻元件和第1开关元件构成的串联电路、以及由第2电阻元件和第2开关元件构成的串联电路，其特征在于，从外部输入：接收上述前置放大器的输出并切换为第1变换增益的第1增益切换期 间；和接收上述前置放大器的输出并切换为第2变换增益的第2增益切换期间，具备：第1操作单元，生成用于在上述第1增益切换期间内使上述第1开关元件进行闭路操作的第1开关元件操作信号；和第2操作单元，生成用于在上述第2增益切换期间内使上述第2开关元件进行闭路操作的第2开关元件操作信号。 
依据本发明，在增益切换电路中，从外部输入接收前置放大器的输出并切换为第1变换增益的第1增益切换期间和切换为第2变换增益的第2增益切换期间，其中，上述前置放大器与反馈电阻元件相并联地分别连接由第1电阻元件和第1开关元件构成的串联电路以及由第2电阻元件和第2开关元件构成的串联电路，放大将脉冲串状的光信号变换为电信号的感光元件的输出电流并输出电压信号，第1操作单元生成用于在第1增益切换期间内使第1开关元件进行闭路操作的第1开关元件操作信号，第2操作单元生成用于在第2增益切换期间内使第2开关元件进行闭路操作的第2开关元件操作信号。 
本发明的另一种前置放大器的增益切换电路用于切换前置放大器的变换增益，该前置放大器放大将脉冲串状的光信号变换为电信号的感光元件的输出电流并输出电压信号，并且与反馈电阻元件相并联地分别连接由第1电阻元件和第1开关元件构成的串联电路、以及由第2电阻元件和第2开关元件构成的串联电路，其特征在于，具备：选通脉冲生成电路，接收上述前置放大器的输出，生成用于在增益切换期间内切换为预定的变换增益的选通脉冲信号；第1操作单元，生成用于在上述增益切换期间内使上述第1开关元件进行闭路操作的第1开关元件操作信号；和第2操作单元，生成用于在上述增益切换期间内使上述第2开关元件进行闭路操作的第2开关元件操作信号。 
依据本发明，在增益切换电路中，接收前置放大器的输出，选通脉冲生成电路生成用于在增益切换期间内切换为预定的变换增益的选通脉冲信号，其中，上述前置放大器与反馈电阻元件相并联地分别连接由第1电阻元件和第1开关元件构成的串联电路以及由第2电阻元件和第2开关元件构成的串联电路，放大将脉冲串状的光信号变换为 电信号的感光元件的输出电流并输出电压信号，第1操作单元生成用于在增益切换期间内使上述第1开关元件进行闭路操作的第1开关元件操作信号，第2操作单元生成用于在增益切换期间内使上述第2开关元件进行闭路操作的第2开关元件操作信号。 
附图说明
图1是表示本发明实施方式1的前置放大器的增益切换电路的结构的框图。 
图2是用于说明图1所示的增益切换电路3的动作的时序图。 
图3是用于说明在专利文献1等中示出的前置放大器的增益切换电路的动作不理想状况的图。 
图4是用于根据与前置放大器的输入输出特性的关系来说明增益切换电路的动作不理想状况的图。 
图5是表示本发明实施方式2的前置放大器的增益切换电路的结构的框图。 
图6是用于说明图5所示的增益切换电路31的动作的时序图。 
图7是表示本发明实施方式3的前置放大器的增益切换电路的结构的框图。 
图8是表示图7所示的选通脉冲生成电路23的结构的框图。 
图9是用于说明图8所示的选通脉冲生成电路23的动作的时序图。 
图10是表示本发明实施方式4的选通脉冲生成电路35的结构的框图。 
图11是用于说明图10所示的选通脉冲生成电路35的动作的时序图。 
具体实施方式
以下参照附图，详细说明本发明的前置放大器的增益切换电路的最佳实施方式。 
实施方式1 
图1是表示本发明实施方式1的前置放大器的增益切换电路的结构的框图。在该图中，接收将光信号变换为电信号的感光元件1的输出(电流信号)A的前置放大器2由运算放大器2a和反馈电阻元件2b构成，是放大所输入的电流信号、输出电压信号的变压器阻抗放大器(TIA)。在TIA2的反馈电阻元件2b上，分别并联连接由电阻元件5和二极管8构成的串联电路、由电阻元件6和开关元件9(以下称为“SW9”)构成的串联电路、由电阻元件7和开关元件10(以下称为“SW10”)构成的串联电路。 
另外，也有不设置由电阻元件5和二极管8构成的串联电路的情况。如果考虑由电阻元件5和二极管8构成的串联电路，则当SW9、10处于断开动作状态时，TIA2的变换增益成为由反馈电阻元件2b的值决定的增益、或者由反馈电阻元件2b与电阻元件5的并联电阻值决定的增益的某一个。这里，为了使说明容易，忽略由电阻元件5和二极管8构成的串联电路，使由反馈电阻元件2b的值决定的增益为TIA2原来的变换增益。 
本实施方式的增益切换电路3具备电平检测电路15、16、判定电路17、18和电平保持电路19、20，通过利用作为第1选通脉冲信号的GATE1以及作为第2选通脉冲信号的GATE2这两个选通脉冲信号来限制增益切换期间，在脉冲串状的分组信号的特定比特位置处实施增益切换，然后，在发生了不同的增益切换原因时，通过判断是否进行了前一个增益切换动作，在其它特定的比特位置处实施增益切换。即，在增益切换时，不是进行单独的切换动作，而是以必定进行了前一个增益切换动作为条件，在其它特定的比特位置处实施增益切换。另外，通过这样的增益切换，切换为与各个分组信号的电平相适应的适当的变换增益。 
在图1中，TIA2的输出(电压信号)B输入到电平检测电路15、16的一个输入端。在电平检测电路15的另一个输入端输入作为第1识别电平的识别电平的V1。在电平检测电路16的另一个输入端输入 作为第2识别电平的识别电平V2。 
电平检测电路15的输出F输入到判定电路17的一个输入端。在判定电路17的另一个输入端输入第1选通脉冲信号(GATE1)的输出信号G。同样，电平检测电路16的输出H输入到判定电路18的第1输入端。在判定电路18的第2输入端输入第2选通脉冲信号(GATE2)的输出信号I，在第3输入端输入以判定电路17的输出为输入的电平保持电路19的输出D。另外，判定电路18的输出被输入到电平保持电路20。而且，电平保持电路19的输出D成为SW9的控制信号，电平保持电路20的输出E成为SW10的控制信号。 
另一方面，在电平保持电路19、20中分别输入来自外部的复位信号(RESET)C。复位信号(RESET)C在分组信号的输入之前被输入，因此电平保持电路19、20在各分组信号的开头被初始化。从而，SW9、10在各分组信号的开头处于断开状态。 
图2是用于说明图1所示的增益切换电路3的动作的时序图。该图示出下述情况下的一个例子：在脉冲串状的各分组信号(第1、第2、第3分组)的比特模式是“1010...”的情况下，在第1增益切换期间(GATE1信号的输出期间)实施增益切换，然后，在第2增益切换期间(GATE2信号的输出期间)发生了增益切换原因时，不是进行单独的切换动作，而是以在第1增益切换期间必定进行了增益切换动作为条件，实施第2增益切换期间中的增益切换。 
接着，参照图1以及图2，说明图1所示的增益切换电路的动作。在图2中，图2(A)表示感光元件1的输出电流波形、即向TIA2输入的输入电流波形，振幅按第1分组、第2分组、第3分组的顺序增加。另外，第1分组、第2分组、第3分组分别是具有“1010...”的比特模式的数据信号，在各分组信号中，在各个“1”比特的上升沿部分具有很大的阻尼振荡等波形畸变。 
图2(B)表示当输入了图2(A)的各分组信号时TIA2的输出电压(Vout)B的波形，另外，在这些波形上示出识别电平(V1，V2)。针对第1分组的TIA2的输出电压(Vout)B是小于等于识别电平V1 的电平。针对第2分组的TIA2的输出电压(Vout)B是最大限度为V1的电平。针对第3分组的TIA2的输出电压(Vout)B是超过识别电平V2的电平。另外，识别电平V1和V2不一定限于V1＜V2的关系。这样讲是因为从后述的说明可知，通过TIA2的输出电压(Vout)B与识别电平V1的比较，SW9接通，增益降低，针对由于该增益降低而振幅减小的分组信号进行与识别电平V2的比较。通过与识别电平V1的比较，SW9接通，如果将这时降低后的增益的降低部分记为k(k＞1)，则V2相对于V1可以满足V1＜kV2的关系。 
图2(C)是复位信号(RESET)C的波形。如图2(C)所示，在第1、第2、第3分组各自的开头输入复位信号(RESET)C。通过该输入，电平保持电路19、20在各分组信号的开头处于被初始化了的状态。另外，SW9、10在各分组信号的开头处于断开状态。即，TIA2在各分组信号的开头成为由反馈电阻元件2b决定的TIA2原来的变换增益。 
图2(G)是表示第1选通脉冲信号(GATE1)G的波形图。在图2(G)所示的例子中，从各分组信号的开头(第1比特以前)到第4比特，输出“1”电平的信号，在该“1”电平的期间内，判定是否进行增益切换。另外，第1选通脉冲信号的输出期间不限于该例子，也可以兼顾后述的第2选通脉冲信号(至少设定成输出期间不重合)来决定。 
图2(I)是表示第2选通脉冲信号(GATE2)I的波形图。在图2(I)所示的例子中，从各分组信号的第5比特开始到第8比特，输出“1”电平的信号，与第1选通脉冲信号相同，在该“1”电平的期间内判定是否进行增益切换。 
图2(F)是表示电平检测电路15的动作的波形图。在图2(B)所示的例子中，由于第1分组小于等于识别电平V1，因此电平检测电路15的输出F是“0”电平。另一方面，由于第2分组是最大限度为识别电平V1的波形振幅，因此在第1比特不产生脉冲，在第3比特产生超过识别电平V1的期间的脉冲。另一方面，第3分组是超过识别 电平V1的信号，从第1比特开始产生脉冲。这时，对于第3比特以后的分组信号，适用增益降低后的新的变换增益，分组信号的振幅降低。对于该振幅降低了的分组信号，同样进行与识别电平V1的比较，而这时也超过了识别电平V1，因此如图2(F)所示，输出超过识别电平V1的期间的脉冲。 
图2(H)是表示电平检测电路16的动作的波形图。在图2(B)所示的例子中，由于第1、第2分组小于等于识别电平V2，因此电平检测电路16的输出H是“0”电平。另一方面，第3分组是超过识别电平V2的信号，从第1比特开始产生脉冲。进而，对于由于新的变换增益而振幅降低的分组信号，与识别电平V1时同样地进行与识别电平V2的比较，而这时的信号状态由于是最大限度为识别电平V2的波形振幅，因此在第3比特、第5比特不产生脉冲，在第7比特开始判定为超过识别电平V2，从而产生超过识别电平V2的期间的脉冲。 
图2(D)是表示判定电路17以及电平保持电路19的动作的波形图。由于第1分组小于等于识别电平V1，因此没有从电平检测电路15向判定电路17的输出。另外，对于第1分组，TIA2按照原来的变换增益进行放大动作。 
与此相对，在第2分组中，向判定电路17输入检测脉冲信号F。在判定电路17中，只有在在第1选通脉冲信号G的时间宽度内输入了检测脉冲信号F的情况下，才将SW控制信号输出到电平保持电路19。电平保持电路19将所输入的SW控制信号作为SW操作信号D提供给SW9，并在输入复位信号(RESET)C之前的期间内进行保持，使SW9持续接通。在TIA2中，对于第2分组，从第3比特开始，进行从原来的变换增益向由反馈电阻元件2b以及电阻元件6的并联阻抗值决定的新的变换增益的切换。在第3分组中，由于第1比特超过识别电平V1，并且位于第1选通脉冲信号G的时间宽度内，因此与第2分组时同样，判定电路17以及电平保持电路20动作，使SW9持续接通。 
图2(E)是表示判定电路18以及电平保持电路20的动作的波形图。判定电路18仅在在第2选通脉冲信号I的时间宽度内输入检测脉冲信号H、并且输出电平保持电路19的SW操作信号D的情况下，才将SW控制信号输出到电平保持电路20。电平保持电路20将所输入的SW控制信号作为SW操作信号E提供给SW10，并在输入复位信号(RESET)C之前的期间内保持输出。这时，在TIA2中，从第3包开始，进行向由反馈电阻元件2b、电阻元件6以及电阻元件7的并联电阻值决定的新的变换增益的切换，使SW10持续接通。 
以下，说明关于前置放大器的增益切换电路的问题。图3是例如用于说明在专利文献1等中公开的前置放大器的增益切换电路的动作不理想状况的图，图4是表示图3所示的前置放大器的输入输出特性的图。 
在现有的前置放大器的增益切换电路中，例如，当存在两个识别电平时，一般进行如下控制：将这些识别电平V1、V2设定成V1＜V2的关系，在超过识别电平V1的情况下，使相当于图1的SW9的开关元件接通，在超过识别电平V2的情况下，进而使相当于图1的SW10的开关元件接通。即，在超过识别电平V1的情况下，使增益从原来的增益降低到第1变换增益，在超过了识别电平V2的情况下，进一步使增益降低到比第1变换增益还小的第2变换增益。 
在图3中，图3(a’)是与图2所示的第3分组同等的信号。另外，在图3(b’)中，虚线63所示的波形是目的信号波形，实线64所示的波形是引起了误动作的信号波形。现在，该第3分组的信号波形只要是处于超过识别电平V1但没有超过识别电平V2的电平的信号，则即使是现有的前置放大器也进行正常的动作。 
然而，在图3(a’)所示的具有较大的信号下垂Td的波形中，由于在脉冲的上升沿比特位置处超过识别电平V2，因此发生使增益从原来的增益越过第1变换增益而降低到更小的第2变换增益的误动作。 
图4是用于根据与前置放大器的输入输出特性的关系来说明增益切换电路的动作不理想状况的图。在该图中，特性71是前置放大器以原来的增益动作时的输入输出特性。其次，特性72是前置放大器以第 1变换增益动作时的输入输出特性。同样，特性73是前置放大器以第2变换增益动作时的输入输出特性。另外，增益切换点A是在输出信号超过识别电平V1时，从原来的增益向第1变换增益进行增益切换的点，增益切换点B是在输出信号超过识别信号V2时，从第1变换增益向第2变换增益进行增益切换的点。 
从而，在图3(a’)所示的脉冲的上升沿比特位置处具有超过了识别电平V2的较大信号下垂的波形中，本来应该按照从原来增益切换点A开始的特性72进行控制，但是却产生按照从增益切换点B’开始的特性74进行控制的情况。因此，输出振幅比目的振幅小，被设定为不希望的变换增益。 
然而，依据本实施方式的TIA2的增益切换电路3，即使在输入了图2(A)的第3分组那样的超过识别电平V2的信号的情况下，由于根据第1、第2选通脉冲信号这2个选通脉冲信号来限制增益切换期间，因此不会引起在上述现有技术中看到的误动作。另外，在输入了图2(A)的第2分组那样的最大限度为识别电平V1的信号的情况下，由于第1选通脉冲信号具有宽度，因此可以在开头的8比特进行可靠的增益切换。 
如上所述，依据本实施方式的前置放大器的增益切换电路，接收前置放大器的输出，从外部输入切换为第1变换增益的第1增益切换期间和切换为第2变换增益的第2增益切换期间，第1操作单元在第1增益切换期间内生成用于使第1开关元件进行闭路操作的第1开关元件操作信号，第2操作单元在第2增益切换期间内生成用于使第2开关元件进行闭路操作的第2开关元件操作信号，因此可以提供一种可以在从开头比特到预定数量的比特之间进行可靠的增益切换，并且可以切换成与输入信号的电平相对应的适当的变换增益的前置放大器的增益切换电路。 
另外，依据本实施方式的前置放大器的增益切换电路，由于控制成在第1增益切换期间内由第1操作单元使第1开关元件进行了闭路操作以后，在第2增益切换期间内由第2操作单元使第2开关元件进 行闭路操作，因此可以实现没有增益切换错误的控制。 
另外，这里所说的第1切换单元由判定电路17以及电平保持电路19实现，第2操作单元由判定电路18以及电平保持电路20实现。 
另外，在本实施方式中，将第1选通脉冲信号的输出期间取为从分组信号的第1比特到第4比特，将第2选通脉冲信号的输出期间取为从分组信号的第5比特到第8比特，但不限于此。例如，在希望使向第1变换增益的设定可靠的情况下，还可以延长第1选通脉冲信号的输出期间。另外，在希望迅速地进行增益切换的情况下，还可以缩短第1以及第2选通脉冲信号的整体输出期间。 
实施方式2 
图5是表示本发明实施方式2的前置放大器的增益切换电路的结构的框图。该图所示的实施方式2的增益切换电路31是在图1的增益切换电路3中增加使电平保持电路19的输出延迟1比特以上的延迟电路21，另外，将是否超过识别电平V2的判定处理分为判定电路18、22这两个阶段来进行判定。关于其它的结构，与图1所示的实施方式1的增益切换电路3的结构相同或者等同，在这些各部分上标注相同的符号。另外，在实施方式1中，使用第1选通脉冲信号和第2选通脉冲信号这2个选通脉冲信号来进行识别电平V1、V2各自的识别，而在本实施方式中，使用1个选通脉冲信号来进行识别，这一点也与第1实施方式不同。 
接着，参照图5以及图6，说明图5所示的增益切换电路的动作。另外，图6是用于说明图5所示的增益切换电路31的动作的时序图。在图6中，图6(A)是向TIA2输入的输入电流波形，表示与图2所示的第3分组相同的信号序列。 
图6(B)是当输入了图6(A)的第3分组信号时TIA2的输出电压(Vout)B的波形，在这些波形上示出识别电平(V1、V2)。另外，针对第3分组的TIA2的输出电压(Vout)B处于超过识别电平V2的电平。关于识别电平V1与V2的关系，与实施方式1相同，对于满足k＞1的k，可以是V1＜kV2的关系。 
图6(C)是复位信号(RESET)C的波形。如图6(C)所示，在第3分组的开头输入复位信号(RESET)C。通过该输入，电平保持电路19、20在第3分组信号的开头处于被初始化了的状态，SW9、10也在第3分组信号的开头处于断开的状态。从而，TIA2在第3分组信号的开头成为由反馈电阻元件2b决定的TIA2原来的变换增益。 
图6(G)是表示选通脉冲信号(GATE)G的波形图。在图6(G)所示的例子中，从各分组信号的开头比特(第1比特以前)开始到第8比特输出“1”电平的信号，在该“1”电平的期间内判定是否进行增益切换。另外，在实施方式1中，将从第1比特到第8比特的期间分为从第1比特到第4比特的第1选通脉冲信号的输出期间、和从第5比特到第8比特的第2选通脉冲信号的输出期间这两个选通脉冲信号的输出期间，而在本实施方式中，将从第1比特到第8比特的期间作为1个选通脉冲信号的输出期间。 
图6(F)是表示电平检测电路15的动作的波形图。图6(B)所示的第3分组是超过识别电平V1的信号，从第1比特开始产生脉冲。这时，对于第3比特以后的分组信号，适用增益降低后的新的变换增益，分组信号的振幅降低。对于该振幅降低后的分组信号也同样进行与识别电平V1的比较，在超过识别电平V1的期间，始终进行动作以持续输出脉冲。 
图6(H)是表示电平检测电路16的动作的波形图。图6(B)所示的第3分组是超过识别电平V1的信号，并且也是超过识别电平V2的信号，因此从第1比特开始产生脉冲。另外，对于由于新的变换增益而振幅降低的分组信号，本次进行与识别电平V2的比较，而由于这时的信号状态是最大限度为识别电平V2的波形振幅，因此在第3比特、第5比特中不产生脉冲，从第7比特开始产生超过识别电平V2的期间的脉冲。 
图6(D)是表示判定电路17以及电平保持电路19的动作的波形图。第3分组由于是大于等于识别电平V1的信号，因此在判定电路17中输入检测脉冲信号F。在判定电路17中，只有在在选通脉冲信号G的时间宽度内输入了检测脉冲信号F的情况下，才将SW控制信号输出到电平保持电路19。电平保持电路19将所输入的SW控制信号作为SW操作信号D提供给SW9，并在输入下一个复位信号(RESET)C(省略图示)之间的期间内进行保持，使SW9持续接通。在TIA2中，对于该第3分组，从第3比特开始，进行从原来的变换增益向由反馈电阻元件2b以及电阻元件6的并联电阻值决定的新的变换增益的切换。 
图6(J)是表示延迟电路21的动作的波形图。延迟电路21输出使电平保持电路19的SW操作信号D的输出延迟1比特以上的信号，在输入下一个复位信号(RESET)C(省略图示)之前的期间内进行保持。该延迟信号输入到判定电路18的一个输入端子。 
图6(K)是输入了来自电平检测电路16的输出H和来自延迟电路21的输出J的判定电路18的输出。判定电路18在输出了SW操作信号D并且产生了基于识别电平V2的检测脉冲时生成输出脉冲。但是，如该第3分组信号的第1比特那样，当同时产生基于识别电平V2的检测脉冲和基于识别电平V1的检测脉冲这两者时，不产生输出脉冲，从而没有增益切换错误。在判定电路18中输入延迟1比特以上的信号也是为了不发生该切换错误。 
图6(E)是表示判定电路22以及电平保持电路20的动作的波形图。判定电路22当在选通脉冲信号G的时间宽度内输入检测脉冲信号K时，将SW控制信号输出到电平保持电路20。电平保持电路20将所输入的SW控制信号作为SW操作信号E提供给SW10，并在输入复位信号(RESET)C之前的期间内保持输出。这时，在TIA2中，对于该第3分组，从第9比特开始进行向由反馈电阻元件2b、电阻元件6以及电阻元件7的并联电阻值决定的新的变换增益的切换，使SW10持续接通。 
如上所述，依据本实施方式的前置放大器的增益切换电路，第1操作单元在前置放大器的输出电平超过第1识别电平的情况下，在超过第1识别电平时的定时是在第1增益切换期间内时，输出第1开关元件操作信号，第2操作单元在前置放大器的输出电平超过第2识别电平的情况下，输出第1开关元件操作信号，并且，在超过第2识别电平时的定时是在第2增益切换期间内时，输出第2开关元件操作信号，因此可以提供一种在从开头比特到预定数量的比特的期间内可以进行可靠的增益切换，并且可以切换为与输入信号的电平相适应的适当的变换增益，从而实现没有增益切换错误的控制的前置放大器的增益切换电路。 
实施方式3 
图7是表示本发明实施方式3的前置放大器的增益切换电路的结构的框图。该图所示的实施方式3的增益切换电路32是在图5的增益切换电路31中，追加了用于生成选通脉冲信号(GATE)G的选通脉冲生成电路23的结构。另外，关于其它的结构，与图5所示的实施方式2的增益切换电路31的结构相同或者等同，在这些部分上标注相同的符号。另外，图8是表示图7所示的选通脉冲生成电路23的结构的框图。该图所示的选通脉冲生成电路23具备电平检测电路24和计数器电路25。 
接着，参照图7～图9，说明图8所示的选通脉冲生成电路23的动作。另外，图9是用于说明图8所示的选通脉冲生成电路23的动作的时序图。在图9中，图9(A)是向TIA2输入的输入电流波形，表示与图2所示的第1～第3分组相同的信号序列。 
图9(B)是输入了图9(A)的各分组信号时TIA2的输出电压(Vout)B的波形，另外，在这些波形上示出识别电平(V10、V1以及V2)。针对第1分组的TIA2的输出电压(Vout)B是小于等于识别电平V10的电平。针对第2分组的TIA2的输出电压(Vout)B是超过识别电平V1、但最大限度为识别电平V2的电平。针对第3分组的TIA2的输出电压(Vout)B是超过识别电平V2的电平。 
图9(C)是复位信号(RESET)C的波形。如图9(C)所示，在第1、第2、第3分组各自的开头输入复位信号(RESET)C。通过该输入，计数器电路25在各分组信号的开头处于被初始化了的状态。 
图9(L)是表示电平检测电路24的动作的波形图。在图9(B)所示的例子中，第1分组由于小于等于识别电平V10，因此不产生输出脉冲。另一方面，第2分组由于是超过识别电平V10的电平，因此从第1比特开始产生超过识别电平V10的期间的脉冲。该第2分组由于是超过识别电平V1的电平，因此输出图7的增益切换电路32的SW操作信号D，SW9处于接通状态。然而，由于该第2分组是最大限度为识别电平V2的电平，因此不输出SW操作信号E，SW10保持断开状态不变，因此，在输入复位信号(RESET)C之前的期间内生成输出脉冲。另一方面，第3分组是超过识别电平V2的信号，从第1比特开始产生脉冲。但是，在第5比特输出以后的时刻，输出图7的增益切换电路32的SW信号D，SW9处于接通状态，而且，也输出SW操作信号E，SW10也处于接通状态，因此，由于新的变换增益而增益降低的分组信号的振幅降低到小于等于识别电平V10。从而，在第6比特以后不生成输出脉冲。 
图9(L)与图9(G)之间所示的波形是在计数器电路25的内部(计数器内部)生成的时钟的波形，另外，图9(G)所示的波形是表示作为计数器电路25的输出的选通脉冲信号(GATE)G的波形。计数器电路25通过输入复位信号(RESET)C而起动计数器，生成预先设定的预定时钟数(在该例子中，是5个时钟)的选通脉冲信号。所生成的选通脉冲信号G输入到图7的判定电路17、22，按照在实施方式2中说明的动作进行增益切换。 
另外，选通脉冲生成电路在进行增益切换的识别电平V1、V2中，必须进行可靠的增益切换，而对于满足实施方式2的条件的V1、V2，可以通过构成为进一步满足V10＜V1且V10＜V2的关系来实现。 
如上所述，依据本实施方式的前置放大器的增益切换电路，接收前置放大器的输出，生成用于在增益切换期间内切换为预定的变换增益的选通脉冲信号，因此在从开头比特到预定数量的比特之间可以进行可靠的增益切换，从而可以提供一种可切换为与输入信号的电平相适应的适当的变换增益的前置放大器的增益切换电路。 
另外，依据本实施方式的前置放大器的增益切换电路，进行控制使得可以在增益切换期间内使第1开关元件进行了闭路操作以后，使第2开关元件进行闭路操作，因此可以提供一种实现了没有增益切换错误的控制的前置放大器的增益切换电路。 
另外，依据本实施方式的前置放大器的增益切换电路，使用由计数器电路生成的时钟信号，生成具有预定时钟数的时间宽度的选通脉冲信号，因此可以提供一种实现了没有增益切换错误的控制的前置放大器的增益切换电路。 
实施方式4 
图10是表示本发明实施方式4的选通脉冲生成电路35的结构的框图。该图所示的实施方式4的选通脉冲生成电路35表示针对图8所示的选通脉冲生成电路23的其它结构例。选通脉冲生成电路35具备电平检测电路24、24’、作为第1变化点检测电路的变化点检测电路28、作为第2变化点检测电路的变化点检测电路29和逻辑积(AND)电路26。 
在图10中，TIA2的输出(电压信号)B输入到电平检测电路24、24’的一个输入端。在电平检测电路24的另一个输入端输入作为第1识别电平的识别电平V10。另外，在电平检测电路24’的另一个输入端输入作为第2识别电平的识别电平V11。 
电平检测电路24的输出L输入到变化点检测电路28。另外，电平检测电路24’的输出M输入到变化点检测电路29。变化点检测电路28、29的各输出分别输入到AND电路26。AND电路26输出选通脉冲信号(GATE)。 
图11是用于说明图10所示的选通脉冲生成电路35的动作的时序图。在图11中，图11(A)是向TIA2输入的输入电流波形，示出与图9所示的第1～第3分组相同的信号序列。图11(B)是输入了图11(A)的各分组信号时的TIA2的输出电压(Vout)B的波形，另外，在这些波形上示出识别电平(V10、V11、V1以及V2)。 
图11(C)是复位信号(RESET)C的波形。如图11(C)所示， 在第1、第2、第3分组各自的开头输入复位信号(RESET)C。通过该输入，变化点检测电路28、29在各分组信号的开头处于被初始化了的状态。 
图11(L)是表示电平检测电路24的动作的波形图。在图11(B)所示的例子中，由于第1分组超过识别电平V10，因此生成该超出期间内的输出脉冲。在第2分组也生成同样的脉冲。另一方面，第3分组是持续超过识别电平V2的信号，在从该第3分组的第1比特到第6比特的期间内，生成图示的时间宽度的宽脉冲。另一方面，由于在第7比特以后，输出图7的增益切换电路32的SW操作信号D，SW9处于接通状态，而且，还输出SW操作信号E，SW10也处于接通状态，因此由于增益降低后的新的变换增益，分组信号的振幅降低。从而，与第1比特到第6比特不同，生成超过识别电平V10的期间内的输出脉冲。 
图11(M)是表示电平检测电路24’的动作的波形图。由于第1分组没有超过识别电平V11，因此不生成输出脉冲。另一方面，由于第2分组超过识别电平V11，因此生成该超过期间内的输出脉冲。另一方面，虽然第3分组是超过识别电平V11的信号，但是不同于与识别电平V10相比较的图11(L)的波形，生成超过识别电平V11的期间内的输出脉冲。另外，在第6比特以后，与图11(L)不同，不生成输出脉冲。 
图11(O)是表示变化点检测电路28的动作的波形图。变化点检测电路28对电平检测电路24生成的输出脉冲的上升沿和下降沿进行计数，以最初的脉冲(第1个计数)为基点，生成预先设定的预定计数数量(在该例子中是6个计数)的变化点长(以下称为“预定计数变化点长”)的选通脉冲信号(以下称为“第1基本选通脉冲信号”)。该选通脉冲信号在输入复位信号(RESET)C之前的期间内保持。 
图11(P)是表示变化点检测电路29的动作的波形图。变化点检测电路29的动作与变化点检测电路28的动作相同，生成图11(P)所示的时间宽度(预定计数变化点长的时间宽度)的选通脉冲信号(以 下称为“第2基本选通脉冲信号”)。而且，该选通脉冲信号也在输入复位信号(RESET)C之前的期间内保持。 
图11(G)是表示AND电路26的动作的波形图。AND电路26取第1基本选通脉冲信号与第2基本选通脉冲信号的逻辑积，生成选通脉冲信号。该选通脉冲信号输入到图7的判定电路17、22，按照与在实施方式2中说明的动作，进行增益切换。 
另外，选通脉冲生成电路在进行增益切换的识别电平V1、V2中，必须进行可靠的增益切换，而对于满足实施方式2的条件的V1、V2，可以通过构成为进而满足V10＜V11＜V1且V10＜V11＜V2的关系来实现。 
如上所述，依据本实施方式的前置放大器的增益切换电路，接收前置放大器的输出，生成用于在增益切换期间内切换为预定的变换增益的选通脉冲信号，因此可以在从开头比特到预定数量的比特的期间内进行可靠的增益切换，从而，可以提供一种可切换为与输入信号的电平相适应的适当的变换增益的前置放大器的增益切换电路。 
另外，依据本实施方式的前置放大器的增益切换电路，生成具有由第1变化点检测电路生成的预定计数变化点长的时间宽度的第1基本选通脉冲信号、与具有由第2变化点检测电路生成的预定计数变化点长的时间宽度的第2基本选通脉冲信号的逻辑积信号，将该逻辑积信号用作选通脉冲信号，因此可以提供一种实现了没有增益切换错误的控制的前置放大器的增益切换电路。 
产业上的可利用性 
[0102] 如上所述，本发明的前置放大器的增益切换电路适用于在光通信系统的光接收装置或者光信号的测定器、监视器等的光接收单元中使用的前置放大器。 

Claims (4)

1.一种前置放大器的增益切换电路，用于切换前置放大器的变换增益，该前置放大器放大将脉冲串状的光信号变换为电信号的感光元件的输出电流并输出电压信号，并且与反馈电阻元件相并联地分别连接由第1电阻元件和第1开关元件构成的串联电路、以及由第2电阻元件和第2开关元件构成的串联电路，其特征在于，
上述增益切换电路从外部输入：
接收上述前置放大器的输出并切换为第1变换增益的第1增益切换期间；和
接收上述前置放大器的输出并切换为第2变换增益的第2增益切换期间，
上述增益切换电路具备：
第1操作单元，生成用于在上述第1增益切换期间内使上述第1开关元件进行闭路操作的第1开关元件操作信号；和
第2操作单元，生成用于在上述第2增益切换期间内使上述第2开关元件进行闭路操作的第2开关元件操作信号，
上述第1操作单元：
在上述前置放大器的输出电平超过第1识别电平的情况下，在超过该第1识别电平时的定时是在上述第1增益切换期间内时，输出上述第1开关元件操作信号，
上述第2操作单元：
在上述前置放大器的输出电平超过第2识别电平的情况下，输出上述第1开关元件操作信号，并且在超过该第2识别电平时的定时是在上述第2增益切换期间内时，输出上述第2开关元件操作信号。
2.根据权利要求1所述的前置放大器的增益切换电路，其特征在于，上述第1增益切换期间与上述第2增益切换期间不同。
3.根据权利要求1所述的前置放大器的增益切换电路，其特征在于，能够在上述第1增益切换期间内由上述第1操作单元使上述第1开关元件进行了闭路操作后，在上述第2增益切换期间内由上述第2操作单元使上述第2开关元件进行闭路操作。
4.根据权利要求1所述的前置放大器的增益切换电路，其特征在于，当将上述第1、第2识别电平分别设为V1、V2，将由于该第1识别电平而使上述第1开关元件进行了闭路操作时降低的上述前置放大器的增益的降低部分设为k时，V1＜kV2，其中k＞1。
CN038269600A 2003-07-30 2003-07-30 前置放大器的增益切换电路 Expired - Fee Related CN1820413B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/009682 WO2005013480A1 (ja) 2003-07-30 2003-07-30 前置増幅器の利得切り替え回路

Publications (2)

Publication Number Publication Date
CN1820413A CN1820413A (zh) 2006-08-16
CN1820413B true CN1820413B (zh) 2012-10-31

Family

ID=34113464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038269600A Expired - Fee Related CN1820413B (zh) 2003-07-30 2003-07-30 前置放大器的增益切换电路

Country Status (6)

Country Link
US (1) US7598479B2 (zh)
EP (2) EP1653607B1 (zh)
JP (1) JP4593467B2 (zh)
CN (1) CN1820413B (zh)
DE (1) DE60329633D1 (zh)
WO (1) WO2005013480A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090088847A (ko) * 2006-12-15 2009-08-20 파나소닉 주식회사 디지털 ａｇｃ장치
JP4935422B2 (ja) * 2007-02-28 2012-05-23 株式会社日立製作所 前置増幅器およびそれを用いた光受信装置
US20100272448A1 (en) * 2007-11-19 2010-10-28 Fujikura Ltd. Optical burst signal receiving device
KR100972033B1 (ko) * 2008-08-13 2010-07-23 한국전자통신연구원 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기
US8035073B2 (en) * 2008-11-25 2011-10-11 Analog Devices, Inc. Switched capacitor input stage for imaging front-ends
JP5588814B2 (ja) * 2010-10-04 2014-09-10 株式会社日立製作所 バースト受信機，バースト受信制御方法、およびシステム
FR2968133B1 (fr) * 2010-11-29 2012-12-07 Soc Fr Detecteurs Infrarouges Sofradir Circuit de détection a double échantillonnage corrélé avec circuit d'anti-éblouissement amélioré
GB2523854B (en) * 2014-05-23 2016-06-08 Hilight Semiconductor Ltd Circuitry
US10355655B2 (en) * 2017-06-29 2019-07-16 Avago Technologies International Sales Pte. Limited Transimpedance amplifier (TIA) circuit having reduced power consumption, improved linearization and reduced peaking

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246282B1 (en) * 1998-11-05 2001-06-12 Nec Corporation First stage amplifier circuit
CN1407716A (zh) * 2001-08-16 2003-04-02 松下电器产业株式会社 增益可变放大器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259126B2 (ja) 1995-09-26 2002-02-25 富士通株式会社 リング伝送システム及び該システムのスケルチ方法
JP2812268B2 (ja) 1995-09-29 1998-10-22 日本電気株式会社 リングネットワークシステムにおける障害回避制御方法
JPH09214537A (ja) 1996-01-31 1997-08-15 Mitsubishi Electric Corp 伝送制御におけるループバック方法およびループバック装置
JPH09229770A (ja) 1996-02-22 1997-09-05 Ando Electric Co Ltd 光パワーメータ
JP3191746B2 (ja) * 1996-10-25 2001-07-23 日本電気株式会社 光受信回路
JPH10285226A (ja) * 1997-04-02 1998-10-23 Nec Corp バースト信号受信回路
JP3031326B2 (ja) * 1998-02-19 2000-04-10 日本電気株式会社 バースト受信回路およびバースト受信回路の制御方法
JPH11340745A (ja) 1998-05-28 1999-12-10 Nec Corp トランスインピーダンス型増幅回路
JP3328207B2 (ja) * 1998-11-25 2002-09-24 日本電気株式会社 前置増幅装置及びゲイン制御方法
JP3259707B2 (ja) 1999-02-26 2002-02-25 日本電気株式会社 Ａｇｃ付きバーストモード光受信回路
JP2000315923A (ja) 1999-04-30 2000-11-14 Nec Corp バースト光受信回路
JP3456574B2 (ja) * 1999-11-10 2003-10-14 日本電気株式会社 バーストモード光受信システム及び方法
JP2001196877A (ja) * 2000-01-06 2001-07-19 Mitsubishi Electric Corp 前置増幅回路
JP2001211040A (ja) * 2000-01-26 2001-08-03 Fujitsu Ltd デジタル信号増幅回路及び光受信回路
JP2003071674A (ja) 2001-08-29 2003-03-12 Daido Machinery Ltd 物品自動位置決め装置
KR100630089B1 (ko) * 2002-04-15 2006-09-27 삼성전자주식회사 차동 출력 구조의 버스트모드 광 수신기
KR100605777B1 (ko) * 2002-04-25 2006-07-31 삼성전자주식회사 버스트모드 광 수신기의 판별 임계값 제어장치
KR100630083B1 (ko) * 2002-04-26 2006-09-27 삼성전자주식회사 버스트모드 광 수신기의 자동이득조절 장치
US6933786B1 (en) * 2002-05-15 2005-08-23 Cypress Semiconductor Corporation Amplifier circuit and method
JP4052956B2 (ja) 2003-02-07 2008-02-27 富士通株式会社 Ｒｐｒネットワークシステム，ステーションノード，ブリッジノード及びｒｐｒカード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246282B1 (en) * 1998-11-05 2001-06-12 Nec Corporation First stage amplifier circuit
CN1407716A (zh) * 2001-08-16 2003-04-02 松下电器产业株式会社 增益可变放大器

Also Published As

Publication number Publication date
DE60329633D1 (de) 2009-11-19
CN1820413A (zh) 2006-08-16
EP1653607A4 (en) 2008-05-28
EP2161833A1 (en) 2010-03-10
EP1653607B1 (en) 2009-10-07
JP4593467B2 (ja) 2010-12-08
US7598479B2 (en) 2009-10-06
EP1653607A1 (en) 2006-05-03
WO2005013480A1 (ja) 2005-02-10
EP2161833B1 (en) 2011-11-30
JPWO2005013480A1 (ja) 2006-09-28
US20060226913A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
EP2096754B1 (en) Optical receiver
EP2388933A1 (en) Transimpedance amplifier and pon system
CN1820413B (zh) 前置放大器的增益切换电路
WO2007102189A1 (ja) 光受信器
CN100414843C (zh) 具有偏移补偿功能的突发模式接收装置及其数据恢复方法
CN103477575A (zh) 检测装置、光接收装置、检测方法以及光接收方法
US9083466B2 (en) Optical line terminal
EP2696519B1 (en) Optical receiver
US7751725B2 (en) Optical receiver with monitoring unit and a method for detecting consecutive identical state of optical signal
GB2282304A (en) Clock signal extraction circuit including digital-detection of loss-of-clock signal
EP1394938B1 (en) System including a gain switching circuit and method of switching gain of pre-amplifier
KR101433818B1 (ko) 스위치-온 임계치를 결정하기 위한 방법과 이 방법을수행하기 위한 전자 회로 장치
CN214704590U (zh) 一种用于红外触摸屏的环境光识别电路
JP2000315923A (ja) バースト光受信回路
JP2962218B2 (ja) ディジタル光受信回路
JP2012085229A (ja) Ｐｏｎシステムとその局側装置及び光受信器並びに光受信方法
CN100521517C (zh) 前置放大器的增益切换电路和方法
CN115864836B (zh) 开关电源控制电路及电子设备
JP4485973B2 (ja) バースト信号受信装置
JP2005123350A (ja) 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール
US7136597B2 (en) Decision system for modulated electrical signals
JP4011294B2 (ja) 光信号受信装置
JP2023072472A (ja) 光通信受信装置用のトランスインピーダンスアンプに設けられるローパスフィルタの時定数制御回路、時定数切替トランスインピーダンスアンプ（ｔｉａ）、光通信受信装置、受動光ネットワークシステムおよび車載光ネットワークシステム
CN116800231A (zh) 发送电路及发送接收电路
JPH0229138A (ja) ボタン電話装置のデータ伝送回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031

Termination date: 20170730