CN1819173A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1819173A
CN1819173A CNA200610004507XA CN200610004507A CN1819173A CN 1819173 A CN1819173 A CN 1819173A CN A200610004507X A CNA200610004507X A CN A200610004507XA CN 200610004507 A CN200610004507 A CN 200610004507A CN 1819173 A CN1819173 A CN 1819173A
Authority
CN
China
Prior art keywords
interconnection
semiconductor device
silicon
raised pad
front electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610004507XA
Other languages
English (en)
Other versions
CN100452378C (zh
Inventor
田中壮和
小松育男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1819173A publication Critical patent/CN1819173A/zh
Application granted granted Critical
Publication of CN100452378C publication Critical patent/CN100452378C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

可以实现一种提供了对改变温度的条件下的耐用性的改善、同时确保了诸如对利用大电流、低电阻等的应用的可应用性等特性的技术。半导体器件100包括陶瓷多层互连衬底120、倒装焊接到陶瓷多层互连衬底120的芯片承载区域上的硅芯片110、和设置在陶瓷多层互连衬底120承载硅芯片110一侧的外部连接隆起焊盘161和外部连接隆起焊盘163。硅芯片110包括正面电极和背面电极。陶瓷多层互连衬底120包括由导电材料构成的互连层，互连层包括设置在陶瓷多层互连衬底120正面上和内部的多层互连层。硅芯片的正面电极通过多层互连层中的多层互连与外部连接隆起焊盘161和外部连接隆起焊盘163电连接。

Description

半导体器件
技术领域
本发明涉及一种具有焊接到印刷电路板上的半导体芯片的半导体器件。
背景技术
针对用在电力应用中的半导体元件，需要对利用大电流、低电阻和改善热释放特性的应用的兼容性。由于在这些半导体元件中，如垂直型金属氧化物半导体(MOS)晶体管或二极管具有包括位于半导体芯片的正面和背面上的电极的结构，在安装时，需要将正面电极和背面电极分别与安装衬底的导电材料相连。这类技术包括授予Joshi的美国专利No.6,133,634中描述的技术。
美国专利No.6,133,634描述了一种包括承载在由诸如铜(Cu)等金属制成的载体的空腔内部的硅管芯的半导体器件。由于硅管芯的背面与此器件中的载体相对，硅管芯将按照面朝下的朝向倒装焊接到印刷电路板上。
但是，本发明人对美国专利No.6,133,634中所描述的技术的进一步研究表明：存在改善其在温度变化的情况下的耐用性的余地。更具体地，在导致焊接到印刷电路板上的半导体芯片的元件形成表面上设置薄膜的多层结构，并且同时使其二维结构小型化。但是，当切换电源元件时，或者当在安装了半导体芯片之后环境温度变化时，在包括电源元件的器件中重复发生相对较大的温度变化。因此，关心在元件形成表面中、具有精细结构的区域中(更具体地，在正面电极中或其附近)可能会发生的由于温度变化而引起的恶化。
发明内容
本发明人认为在上述温度变化期间恶化耐用性的因素是由于半导体(硅)芯片和印刷电路板之间的热膨胀系数的差异而引起的。由于印刷电路板的线膨胀系数大于半导体芯片的线膨胀系数，在安装之后温度变化的情况下，半导体芯片不能适当地跟随印刷电路板的热膨胀或热收缩。由于应力集中在半导体芯片上、与印刷电路板进行连接的正面电极附近的区域中，在正面电极附近容易发生退化。因此，本发明人希望努力提供对改变温度条件下的耐用性的改进，同时确保诸如对利用大电流、低电阻等(用于电力应用的半导体器件所需)的应用的可应用性等特性，最终得到本发明。
根据本发明的一个方案，提出了一种半导体器件，包括：绝缘衬底；倒装焊接到所述绝缘衬底的芯片承载区域上的半导体芯片；以及设置在所述绝缘衬底侧的外部安装端，在其上承载所述半导体芯片，其中所述半导体芯片包括设置在所述半导体芯片的元件形成表面上的正面电极和设置在所述半导体芯片的背面上的背面电极，其中所述绝缘衬底包括由导电材料构成的互连层，其中所述互连层包括设置在所述绝缘衬底的正面上及其内部的多层互连层，以及其中将所述半导体芯片的所述正面电极通过所述多层互连层中的多层互连与所述外部安装端电连接。
对根据本发明上述方案的半导体器件进行配置，设置半导体芯片的正面电极与绝缘衬底相对，并将半导体芯片倒装焊接到绝缘衬底上。此外，绝缘衬底具有多层互连，并且将表面电极通过多层互连层中的多层互连与外部安装端电连接。因此，即使采用半导体芯片的元件形成表面与绝缘衬底相对而不是与印刷电路板相对的结构，仍然能够确保通过多层互连的低电阻导电路径。此外，可以从外部安装端为正面电极提供足够大的电流。
此外，由于根据本发明的上述方案，设置半导体芯片的正面电极与绝缘衬底的芯片承载区域相对，半导体芯片将按照面朝上的姿态设置在印刷电路板上，同时保持了背面电极与印刷电路板相对的条件。可以通过设置半导体芯片的正面电极与绝缘衬底相对，来减小半导体芯片的衬底与印刷电路板之间的线膨胀系数的差异。因此，可以抑制正面电极或其附近的应力集中，从而提供了在改变温度的条件下的改善耐热性。此外，由于半导体芯片的正面侧的热量通过沿着上述多层互连层的导电路径释放到芯片外部，可以获得提供了改善的热释放特性的结构。
这样，对根据本发明的半导体进行配置，利用简单的结构，提供了对利用大电流、低电阻等的应用的可应用性，以及提供了改善的热释放特性。
根据本发明上述方案的半导体器件还可以具有如下结构：在所述绝缘衬底上设置提供了多个互连之间的连接的导电贯穿插头。具有这样的结构，可以进一步改善半导体芯片的元件形成表面侧的热释放特性。根据本发明上述方案的半导体器件还可以具有如下结构：将所述贯穿插头设置在所述正面电极的正上方。这可以提供具有绝缘衬底的导电体的结构，从半导体芯片的正面电极的正上方向其周围进行了拓宽，从而提供了作为正面电极正上方的外在散热片的结构件。因此，通过绝缘衬底中的导电体的散热片效率，可以表现出半导体芯片的元件形成表面侧的进一步改善的热释放特性。
根据本发明，可以通过以下步骤实现一种提供了对改变温度的条件下的耐用性的改善、同时确保了诸如对利用大电流、低电阻等的应用的可应用性等特性的技术：将半导体芯片倒装焊接到具有多层互连层的绝缘衬底上；将外部安装端设置在绝缘衬底侧，在其上承载所述半导体芯片；以及通过设置在所述绝缘衬底中的多层互连，提供所述半导体芯片的表面电极与所述外部安装端之间的电连接。
附图说明
通过以下结合附图的描述，本发明的上述和其他目的、优点和特征将变得更加显而易见，其中：
图1是示出了根据本发明实施例的半导体器件的结构的透视图；
图2A和2B是沿线A-A’得到的图1所示的半导体器件的截面图；
图3是示出了根据本发明实施例的半导体器件的结构的透视图；
图4A、4B和4C是示出了制造图1所示的半导体器件的工艺的截面图；
图5A、5B和5C是示出了制造图1所示的半导体器件的工艺的截面图；
图6A和6B是示出了根据本发明实施例的半导体器件的结构的截面图；
图7A是示出了根据本发明实施例的半导体器件的结构的截面图；图7B是示出了传统半导体器件的结构的截面图；
图8是示出了根据本发明实施例的半导体器件的结构的截面图；以及
图9是用于描述制造图8所示的半导体器件的方法的截面图。
具体实施方式
现在，将参照示例性实施例，对本发明进行描述。本领域普通技术人员应当意识到，利用本发明的教导，可以实现多种替代实施例，而本发明并不局限于为了解释的目的而图示的实施例。
下面，将参照附图，对本发明进行描述，考虑以下情况：半导体器件包括具有晶体管的芯片，所述晶体管具有沿着与硅衬底正交的方向通过电流的导电路径结构类型(此后，在本说明书中，将这种晶体管称为垂直型晶体管)。在所有附图中，将相同的数字分配给各个附图中均出现的元件，并将省略对其的详细描述。
(第一实施例)
图1是示出了根据本实施例的半导体器件的结构的透视图。图2A是沿图1所示的线A-A’得到的半导体器件的截面图。应当注意，图2A以倒装状态示出了图1所示的半导体器件。
图1和图2A所示的半导体器件100包括绝缘衬底(陶瓷多层互连衬底120)、倒装焊接到陶瓷多层互连衬底120上的半导体芯片(硅芯片110)、以及设置在陶瓷多层互连衬底120承载硅芯片110一侧的外部安装端(外部连接隆起焊盘161)。
硅芯片110包括设置在硅芯片110的元件形成表面的正面电极(第二正面电极109)和设置在其背面上的背面电极117。
陶瓷多层互连衬底120包括由导电材料构成的互连层(第一互连123等)，以及所述互连层包括设置在陶瓷多层互连衬底120的正面上及其内部的多层互连层(第一互连123、第二互连127、第三互连131、第三互连132、第四互连135、第四互连137、第四互连139、第四互连141)。
通过由相互电连接的不同层构成的多层互连层，将硅芯片110的第二正面电极109与外部连接隆起焊盘161电连接。
陶瓷多层互连衬底120的线膨胀信息等于或大于3ppm/摄氏度且等于或小于10ppm/摄氏度。
半导体器件100还包括多个正面电极(第一正面电极107和第二正面电极109)和多个外部安装端(外部连接隆起焊盘161和外部连接隆起焊盘163)。关注陶瓷多层互连衬底120，互连层包括多个导电路径，并且通过不同的导电路径，将第一正面电极107和第二正面电极109分别与不同的外部安装端电连接，更具体地，分别与外部连接隆起焊盘163和外部连接隆起焊盘161电连接。
硅芯片110的第一正面电极107通过多层互连层中的互连与外部连接隆起焊盘163电连接。此路径不必通过多个互连层，与将第二正面电极109与外部连接隆起焊盘161相连的上述互连路径不同，只要至少通过设置在陶瓷多层互连衬底120中的互连就足够了。
此外，陶瓷多层互连衬底120具有提供了多层互连之间的连接的导电贯穿插头(连接插头149等)。将连接插头149等贯穿插头设置在第一正面电极107或第二正面电极109的正上方。
这里，在本说明书中，贯穿插头(连接插头149等)并不局限于由单一导电件构成的结构，也可以是具有形成了分层结构的多个导电件的结构。例如，可以采用具有多个互连的多层结构和提供了多个相邻互连之间的连接的插头的结构。此结构可以占用柱形区域，或更具体地圆柱形区域。此外，除了正面电极或隆起焊盘正上方的区域以外，还可以设置多个贯穿插头。
外部连接隆起焊盘161和外部连接隆起焊盘163是设置在硅芯片110侧边的导电隆起焊盘。
将第一正面电极107和第二正面电极109通过隆起焊盘焊接到互连层中的互连(第四互连139和第四互连135)上，将硅芯片110倒装焊接到陶瓷多层互连衬底120上，以及外部连接隆起焊盘161和外部连接隆起焊盘163是比提供了第一正面电极107和第二正面电极109与第四互连139和第四互连135之间的连接的隆起焊盘(隆起焊盘115、隆起焊盘116)大的隆起焊盘。
硅芯片110包括垂直型MOS晶体管。通过多层互连层中的多层互连分别与外部连接隆起焊盘161和外部连接隆起焊盘163电连接的第二正面电极109和第一正面电极107分别是垂直型MOS晶体管的源极电极和栅极电极。此外，背面电极117是垂直型MOS晶体管的漏极电极。
图3是图1和图2A所示的半导体器件100的透视图，示出了被承载于印刷电路板上的状态。在图3所示的半导体器件中，配置为：将硅芯片110设置在印刷电路板130上，外部连接隆起焊盘161、外部连接隆起焊盘163和背面电极117(同样参见图2A)与印刷电路板130电连接，并且将硅芯片110和印刷电路板130均设置在与陶瓷多层互连衬底120相对的一侧。由于将硅芯片110以面朝下的状态连接到陶瓷多层互连衬底120上，而且将陶瓷多层互连衬底120以面朝下的状态连接到印刷电路板130上，硅芯片110以面朝上的状态连接在印刷电路板130上。印刷电路板130具有预定的互连结构(未示出)。将参照图1到图3，对根据本实施例的半导体器件100的结构进行更为详细的描述。
硅芯片110和陶瓷多层互连衬底120的平面几何形状是矩形。从上面看，陶瓷多层互连衬底120具有比硅芯片110大的面积，并且设置为覆盖硅芯片110的元件形成表面。陶瓷多层互连衬底120的芯片承载区域设置在陶瓷多层互连衬底120的四周部分上，以及将外部连接隆起焊盘161和外部连接隆起焊盘163设置在除上述四周部分以外的其他区域中，从而环绕硅芯片110的四周。更具体地，将硅芯片110的一侧设置从陶瓷多层互连衬底120的一侧稍微退后的位置处，以及在硅芯片110的其他三侧，陶瓷多层互连衬底120从硅芯片110的四周向外延伸。当在制造半导体器件100的工艺中进行切割以分离陶瓷多层互连衬底120时，这可以防止硅芯片110损坏。此外，硅芯片110的一侧退后的程度可以是使所述退后提供了将在切割工艺期间防止损坏的特定空间的程度。此外，沿突出的侧边，将外部安装端排列在陶瓷多层互连衬底120上，从而围绕硅芯片110的四周。如稍后所述，外部安装端由外部连接隆起焊盘161和外部连接隆起焊盘163构成。
陶瓷多层互连衬底120通过外部连接隆起焊盘161和外部连接隆起焊盘163与印刷电路板130相连。外部连接隆起焊盘161和外部连接隆起焊盘163大于隆起焊盘115和隆起焊盘116，并且其高度稍微高于与隆起焊盘116或隆起焊盘115和硅衬底101在与硅衬底101正交的方向上的组合高度近似相等的高度。具有这种结构，能够进一步改善制造稳定性。可以适当地选择外部连接隆起焊盘161和外部连接隆起焊盘163的高度，以确保用于提供硅芯片110到陶瓷多层互连衬底120的连接的足够连接可靠性。配置半导体器件100，具有排列在印刷电路板130和陶瓷多层互连衬底120之间的硅芯片110和隆起焊盘115和隆起焊盘116。
硅芯片110包括硅衬底101和垂直型MOS晶体管(未示出)。将第一焊盘103和第二焊盘105设置在硅衬底101的元件形成表面中的相同层内。可用于第一焊盘103和第二焊盘105的材料可以是金属，如Al、Cu、Ni、Au、Ag等。第一焊盘103和第二焊盘105被钝化膜113覆盖。例如，钝化膜113可以由诸如聚酰亚胺等有机树脂膜构成。钝化膜113具有开口，通过所述开口暴露第一焊盘103和第二焊盘105，以及第一焊盘103和第二焊盘105的上表面分别在开口中与第一正面电极107和第二正面电极109接触。
第一正面电极107和第二正面电极109分别与隆起焊盘116和隆起焊盘115相连。此外，第一正面电极107和第二正面电极109与垂直型MOS晶体管的栅极电极(未示出)和源极电极(未示出)相连。此外，背面电极117位于硅衬底101的整个背面上。背面电极117用作垂直型MOS晶体管的漏极电极。
陶瓷多层互连衬底120包括按照以下顺序层叠的多个层：第一绝缘层121、第二绝缘层125、第三绝缘层129和第四绝缘层133。例如，这些绝缘层可以由氧化铝(Al2O3)构成。将形成为具有预定图案的互连层设置在各个绝缘层之间。更具体地，将第一互连123、第二互连127、第三互连131和第三互连132、以及第四互连135、第四互连137、第四互连139和第四互连141分别设置在第一绝缘层121和第二绝缘层125之间、设置在第二绝缘层125和第三绝缘层129之间、设置在第三绝缘层129和第四绝缘层133之间、以及设置在第四绝缘层133上。将第三互连131和第三互连132设置在相同的层内。类似地，将及第四互连135、第四互连137、第四互连139和第四互连141设置在相同的层内。
第四互连135、第四互连137、第四互连139和第四互连141的侧表面涂覆有保护膜155。在保护膜155上设置通过其暴露各个第四互连的表面的开口。例如，保护膜可以由阻焊膜构成。在保护膜155的各个开口中，第四互连135、第四互连137、第四互连139和第四互连141分别与隆起焊盘115、外部连接隆起焊盘161、隆起焊盘116和外部连接隆起焊盘163接触。
此外，在陶瓷多层互连衬底120中设置作为提供了互连间隔之间的连接的导电贯穿插头的连接插头153、连接插头151、连接插头149、连接插头147、连接插头145和连接插头143。这些连接插头是圆柱形结构件，由多个互连的分层件和连接多个相邻互连的贯穿插头173(如图4B所示)构成。
连接插头153延伸通过第二绝缘层125，并将第二互连127与第一互连123相连。连接插头151延伸通过第二绝缘层125和第三绝缘层129，并沿着与陶瓷多层互连衬底120正交的方向，线连接第一互连123、第二互连127和第三互连131。此外，连接插头149和连接插头147延伸通过第二绝缘层125、第三绝缘层129和第四绝缘层133。连接插头149沿着与陶瓷多层互连衬底120正交的方向，线连接第一互连123、第二互连127、第三互连131和第四互连135。连接插头147沿着与陶瓷多层互连衬底120正交的方向，线连接第一互连123、第二互连127、第三互连131和第四互连137。连接插头145和连接插头143延伸通过第四绝缘层133。连接插头145连接第三互连132和第四互连141，以及连接插头143连接第三互连132和第四互连139。
半导体器件100包括上述结构。此外，作为从硅衬底101的正面电极开始、通过陶瓷多层互连衬底120中的多层互连、并到达印刷电路板130的正面侧的导电路径，提供了下述多个路径。
(I)：从外部连接隆起焊盘163开始、通过第四互连141、连接插头145、第三互连132、连接插头143、第四互连139和隆起焊盘116、到达硅芯片110的第一正面电极107的路径；以及
(II)从外部连接隆起焊盘161开始、通过第四互连137、第三互连131、第三互连127和第一互连123中的至少一个、并通过第四互连135和隆起焊盘115、达到第二正面电极109的路径。
这些导电路径是通过陶瓷多层互连衬底120的多层互连的路径，并且典型地由图2B中的箭头所示出的路径表示。图2B是指示出图2A的结构中的导电路径的截面图。
此外，上述路径(II)是由彼此并联且具有通过其的互连的多个不同等级(层)的导电路径构成的路径。
接下来，将描述制造如图1和2A所示的半导体器件100的工艺。如下获得半导体器件100：准备硅芯片110和陶瓷多层互连衬底120；将硅芯片110设置在陶瓷多层互连衬底120与硅芯片110相对的表面上的预定区域(芯片承载区域)中；以及将外部连接隆起焊盘161和外部连接隆起焊盘163设置在芯片承载区域四周。图4A到图4C和图5A到图5C是示出了用于制造半导体器件100的工艺的截面图。
通过按照已知的方法在硅衬底101中形成包括垂直型MOS晶体管的预定器件，获得硅芯片110。
在制造陶瓷多层互连衬底120时，首先如图4A所示，准备片状氧化铝作为第一绝缘层121、第二绝缘层125、第三绝缘层129和第四绝缘层133等各个绝缘层。例如，在这种情况下，每个绝缘层的厚度可以是25μm或更多且500μm或更少。使厚度等于或厚于25μm可以确保在不同层的互连之间提供绝缘。另一方面，使厚度等于或薄于500μm可以适当地减小陶瓷多层互连衬底的厚度，同时确保所需的特性。然后，在这些片的预定位置形成通孔171。例如，用于形成通孔171的合适方法可以是刻蚀、钻孔、激光束处理、冲孔等。
接下来，针对各个片，以金属或包含金属的导电胶填充通孔171，以形成贯穿插头173(图4B)。随后，分别在第一绝缘层121、第二绝缘层125、第三绝缘层129和第四绝缘层133的表面上形成具有预定图案的互连，或更具体地，第一互连123、第二互连127、第三互连131和第三互连132、以及第四互连135到第四互连141。例如，通过在各个片上丝网印刷包含金属的导电胶来形成互连层(图4C)。代替利用丝网印刷的工艺，也可以采用将金属沉积在各个片上的工艺或者将金属膜印刷在其上的工艺。例如，这里，互连的厚度可以是0.5μm或更多且50μm或更少。
然后，按照以下顺序从底部开始层叠每一个均在其上表面具有互连层、且对应于第一绝缘层121、第二绝缘层125、第三绝缘层129和第四绝缘层133的各个片，然后进行压力焊接，以获得多层件。将得到的多层件以预定的温度烘烤预定的时间(图5A)。上述处理形成了连接插头147、连接插头149和连接插头151，延伸至多个绝缘层。此外，通过连接插头153连接第一互连123和第二互连127。此外，分别通过连接插头143和连接插头145将第三互连132与第四互连139和第四互连141相连。
随后，在第四绝缘层133的表面上形成保护膜155，覆盖第四互连135到第四互连141。保护膜155可以由阻抗膜等构成。然后，在与用于形成第四互连135到第四互连141的区域相对应的预定位置形成延伸通过保护膜155的通孔，以至少暴露第四互连135到第四互连141的上表面的一部分(图5B)。
此外，分别在第四互连137和第四互连141上形成外部连接隆起焊盘161和外部连接隆起焊盘163，以填充开口。将外部连接隆起焊盘161和外部连接隆起焊盘163设计为比先前设置在半导体芯片110上的隆起焊盘115和隆起焊盘116大的隆起焊盘(图5C)。具有这种结构，能够以更高的效率实现印刷电路板130与陶瓷多层互连衬底120内的互连之间的连接。外部连接隆起焊盘161和外部连接隆起焊盘163可以由例如直径为100μm或更大且800μm或更小的焊料构成。使厚度等于或大于100μm能够进一步确保陶瓷多层互连衬底120与硅芯片110相连。另一方面，使厚度等于或小于800μm能够进一步确保将陶瓷多层互连衬底120与硅芯片稳定地相连。如上所述，获得了包括固定在硅芯片110的连接表面上的外部连接隆起焊盘161和外部连接隆起焊盘163的陶瓷多层互连衬底120。
然后，将硅芯片110面朝下地焊接到所获得的陶瓷多层互连衬底120上的预定位置上。硅芯片110通过预先设置在硅芯片110上的隆起焊盘115或隆起焊盘116与陶瓷多层互连衬底120中的互连层电连接。然后，通过诸如切割、切断等处理，将陶瓷多层互连衬底120分割为小块，获得半导体器件100。
此外，将硅芯片110的背面电极117、外部连接隆起焊盘161和外部连接隆起焊盘163分别与印刷电路板130上的各个预定互连相连，将半导体器件100安装到印刷电路板130上。在这种情况下，可以将设置在印刷电路板130上的互连与外部连接隆起焊盘161或外部连接隆起焊盘163相连的部分设计为其面积与外部连接隆起焊盘161或外部连接隆起焊盘161的横截面相比足够小的区域，从而可以利用表面张力来抑制外部连接隆起焊盘161和外部连接隆起焊盘161在印刷电路板130上的不必要扩散。下面，将参照图6A和图6B对此进行描述。
图6A是通过简化半导体器件100的横截面结构(图2A)并与印刷电路板130的结构一起示出的、半导体器件100的截面图。印刷电路板130具有外部互连175和外部互连177。外部互连175和外部互连177是分别连接外部连接隆起焊盘161和外部连接隆起焊盘163的互连。在图6A中，可以将外部互连175和外部互连177设计为其面积与外部连接隆起焊盘161或外部连接隆起焊盘163的横截面相比足够小的区域，从而可以抑制构成了外部连接隆起焊盘161和外部连接隆起焊盘163的材料在印刷电路板130上不必要地扩散到更广的区域。此外，可以将外部互连175和外部互连177的尺寸设计为实质上等于第四互连137和第四互连141的尺寸，从而可以增强连接区域的结构对称性，由此进一步减小应力。
另一方面，图6B示出了具有图6A所示的结构的半导体器件，除了以外部互连275和外部互连277代替图6A中的外部互连175和外部互连177。由于形成外部互连275和外部互连277的区域面积分别大于形成外部互连175和外部互连177的区域，分别与外部连接隆起焊盘161和外部连接隆起焊盘163相对应的外部连接隆起焊盘261和外部连接隆起焊盘263在印刷电路板130上扩散。因此，如图6A所示，形成外部互连175和外部互连177的区域可以具有与第四互连137和第四互连141的尺寸实质上等效的尺寸。
此外，例如，隆起焊盘116、隆起焊盘116、外部连接隆起焊盘161和外部连接隆起焊盘161的材料可以是无铅焊料。此外，可以选择表现出比无铅焊料更高熔点的高温焊料或金属隆起焊盘(Au、Cu、Ni)，作为隆起焊盘115和隆起焊盘116的材料，以及将无铅焊料选作外部连接隆起焊盘161和外部连接隆起焊盘163的材料。这可以肯定地避免在用于提供外部连接隆起焊盘161和外部连接隆起焊盘161与印刷电路板130的连接的热处理工艺期间，熔化隆起焊盘115和隆起焊盘116。因此，可以将陶瓷多层互连衬底120更为稳定地焊接到硅芯片110上并与之相连。
接下来，将描述如图1和图2A所示的半导体器件100的结构获得的有利效果。
在半导体器件100中，硅芯片110的正面电极形成表面(即，元件形成表面)面向陶瓷多层互连衬底120或与之相对。陶瓷的热膨胀系数接近硅衬底101的热膨胀系数。因此，能够抑制当半导体器件100经历热过程时，由于硅衬底101和印刷电路板130之间的热膨胀系数差异而引起的、用于将硅芯片110与陶瓷多层互连衬底120相连的部分处的应力集中，或者更为具体地，抑制了第一正面电极107和第二正面电极109处的应力集中。因此，可以得到设置在硅衬底101的元件形成表面上的正面电极对热的改善耐受力。
此外，在半导体器件100中，印刷电路板130通过外部连接隆起焊盘161和外部连接隆起焊盘163与陶瓷多层互连衬底120相连。此外，陶瓷多层互连衬底120的多层结构的小型化程度低于硅衬底101的表面中的多层结构，从上看，第四互连137和第四互连141的面积大于第四互连135和第四互连139。因此，将陶瓷多层互连衬底120中的第四互连137、第四互连141及其附近区域配置为表现出对应力集中相对改善的耐受力。尽管陶瓷多层互连衬底120和印刷电路板130之间的热膨胀系数差异大于硅芯片110和陶瓷多层互连衬底120之间的热膨胀系数差异，可以通过为这些相连区域提供对应力集中的足够提高的耐受力，来抑制由于与印刷电路板130相连之后的热过程所引起的第四互连137和第四互连141附近区域的恶化。
这样，可以通过将具有更精细的表面结构和对温度变化的相对更低的耐受力的表面(类似于硅衬底101的元件形成表面)设置为与具有较低区别线膨胀系数的衬底相对，以及通过将表现出对温度变化相对较好的耐受力的结构用于在线膨胀系数上存在相对较大的差异的部件之间的连接区域的结构，可以为半导体器件100提供整个器件对温度变化的改善抵抗力。
此外，在半导体器件100中，印刷电路板130通过由焊料构成的外部连接隆起焊盘161和外部连接隆起焊盘163与陶瓷多层互连衬底120相连。因此，可以采用熔化焊料的工艺来进行焊接。因此，外部连接隆起焊盘161和外部连接隆起焊盘163可以根据从硅芯片110的背面(图2A中的下表面)到陶瓷多层互连衬底120的正面(图2A中的下表面)之间的高度，沿着与硅衬底101正交的方向发生变形。因此，与稍后讨论的根据第二实施例的半导体器件相比，半导体器件100的结构在用于将其安装到印刷电路板130上的高度方向具有较大容差。因此，与稍后讨论的第二实施例中的器件相比，半导体器件100的结构促进了更为稳定地安装到印刷电路板130。
此外，在陶瓷多层互连衬底120中形成多层互连，而且通过如连接插头149等连接插头、沿正交方向、按照线性排列并联连接多层互连。然后，通过陶瓷多层互连衬底120的多层互连，硅芯片110的第二正面电极109与外部连接隆起焊盘161相连。此外，第二正面电极109在较短的距离内、通过隆起焊盘115与多层互连相连。具有上述结构，可以通过上述路径(II)，从外部连接隆起焊盘161向第二正面电极109提供较大的电流。此外，可以通过并联排列多层互连来降低电流馈电路径的电阻。因此，可以实现电源器件的改善性能。
更具体地，设置在硅芯片110上的垂直型MOS晶体管的源极电极通过上述路径(II)与印刷电路板130相连，栅极电极通过上述路径(I)与印刷电路板130相连。然后，漏极电极是设置在硅芯片110的整个背面上的背面电极117，并且设置背面电极117与印刷电路板130上的互连(未示出)接触。结果，设置在硅芯片110上的垂直型MOS晶体管具有优选地用作电源器件的结构。
此外，配置半导体器件100，从而将如连接插头149等连接插头设置在硅芯片110的第二正面电极109的正上方，而且第二正面电极109通过不同层中并联的多个互连路径与外部连接隆起焊盘161电连接。因此，能够以较高效率从硅芯片110的第二正面电极109向连接插头149和陶瓷多层互连衬底120的多层互连结构释放热量。在半导体器件100中，可以将设置在陶瓷多层互连衬底120上的互连结构用作热释放路径以及电流馈电路径。尽管优选的是在用于电源应用的半导体器件中的硅芯片附近设置用于吸收切换电源元件时的瞬时热量，半导体器件100通过将连接插头设置在位于硅芯片110上的正面电极的正上方，具有表现出更高散热片效率的结构。
此外，与栅极电极侧的外部连接隆起焊盘163相连的互连层具有双层结构的简单配置，而与源极电极侧的外部连接隆起焊盘161相连的互连层具有多层结构，以及将沿正交方向线连接这些多层互连的连接插头设置在陶瓷多层互连衬底120中，并且将其设置为第二正面电极109的正上方。因此，对器件进行配置，从而大电流可以流入硅衬底101的源极电极，并且能够以改善的效率、从硅芯片110向陶瓷多层互连衬底120释放热量。对半导体器件100进行配置，从而通过将陶瓷多层互连衬底120用作电流馈电路径和散热片，表现出对利用大电流、低电阻的应用的改善兼容性和对温度变化的相对改善耐受力。尽管在图2A和2B中，将与栅极电极侧的外部连接隆起焊盘163相连的互连层图示为双层，但流入半导体芯片110的栅极电极的电流比流入源极电极的电流小得多，因此可以采用电流通过互连层中的单一层流动的结构。这可以进一步增加源极电极侧流动的电流。
同时，由于在传统倒装半导体器件中，将硅隔板设置在硅芯片和印刷电路板之间，要暴露硅芯片的背面。相反，根据本实施例的半导体器件100以第一正面电极107与印刷电路板130相对的状态安装在印刷电路板130上。因此，本实施例的半导体器件100被配置为具有硅芯片110背面的改善热释放。
与此同时，背景技术中列出的美国专利No.6,133,634描述了具有以面向如铜等材料的载体的状态连接硅管芯的结构。以下，将通过与美国专利No.6,133,634中描述的器件进行比较来进一步描述本实施例的半导体器件100的结构。
图7A和图7B是用于将本实施例的半导体器件100与美国专利No.6,133,634中描述的半导体器件进行比较的截面图。图7A是示出了本实施例的半导体器件100(图2A)的简化截面结构的截面图。图7B是示出了美国专利No.6,133,634中描述的半导体器件安装在印刷电路板上的状态的截面图。在图7B中，硅管芯310安装在设置在由铜构成的载体320中的凹陷部分中。硅管芯310包括正面电极377和背面电极307，而且背面电极307与载体320的凹陷部分的底面相接触。硅管芯310的元件形成表面与载体320的正面(图7B中的下表面)共面。各个正面电极377通过隆起焊盘315与印刷电路板330上的互连(未示出)相连。此外，载体320的正面(图7B中的下表面)通过外部连接隆起焊盘361与印刷电路板330上的互连(未示出)相连。下面，将参照这些附图，进行详细描述。
在美国专利No.6,133,634描述的器件中，由铜构成的载体320承载硅管芯310，如上所述。在铜和硅之间表现出热膨胀系数的较大差异。此外，与导电载体320的表面面积相比，正面电极377的面积小得多，而且在安装到印刷电路板330上之后的热过程中的应力集中的区域379与硅管芯310上的正面电极377一致。当根据上述结构，将硅管芯310的正面电极377的几何形状设计为与载体320相对时，将降低对温度变化的抵抗力。此外，由于整个载体320由导电体构成，只利用了从硅管芯310的背面电极307通过载体320和隆起焊盘316到达印刷电路板330的一条导电路径，因而并未示出多条导电路径。
相反，本实施例的半导体器件100采用与载体320相对应的陶瓷多层互连衬底120，用作包括多层互连结构的绝缘材料。因此，可以采用硅衬底101和陶瓷之间较小的热膨胀系数差异，即使采用硅芯片110的正面电极侧与陶瓷多层互连衬底120相对的结构。因此，应力集中区域179出现在第四互连137和第四互连141的正面或其附近。这样，根据半导体器件100，抑制了由于热过程而导致的应力产生，并且将应力集中区域179用作陶瓷多层互连衬底120的正面，以保护设置在硅芯片110表面上的精细薄层，从而最好地抑制了由于温度变化而导致的硅芯片110正面附近的结构恶化。
此外，将包括多层互连结构的绝缘材料用于陶瓷多层互连衬底120，从而可以在陶瓷多层互连衬底120中形成多条导电路径，即从第一正面电极107到印刷电路板130的互连(图6A中的外部互连177)的上述路径(I)、以及从第二正面电极109到印刷电路板130上的另一互连(图6A中的外部互连175)的上述路径(II)。此外，多层互连与诸如连接插头149等连接插头相连，从而可以实现能够完全确保大电流、完全降低电阻且提供给改善热释放的结构，即使与载体320相对应的陶瓷多层互连衬底120由绝缘材料构成。
尽管在本实施例中描述了采用氧化铝(Al2O3)作为陶瓷多层互连衬底120的材料的典型实施方式，但可用于本实施例和以下实施例中的陶瓷多层互连衬底120的材料可以包括其他陶瓷，如氮化硅(SiN)、氮化铝(AlN)、钛酸钡(BaTiO3)、莫来石(3Al2O3·2SiO2)等。选择氮化硅(SiN)或氮化铝(AlN)作为陶瓷多层互连衬底120的材料对陶瓷多层互连衬底120的热释放特性提供了进一步的改善。因此，能够进一步改善半导体器件100中对温度变化的耐受力。此外，可用于构成包括多层互连的绝缘衬底的绝缘材料并不局限于本实施例中示出的陶瓷，也可以采用具有与硅芯片110的线膨胀系数接近的线膨胀系数的绝缘材料，如绝缘树脂、绝缘硅等。
这里，可以根据构成硅芯片110的硅的线膨胀系数(3.4ppm/摄氏度)和印刷电路板130的材料的线膨胀系数(例如，几十ppm/摄氏度，更具体地12到18ppm/摄氏度)，来选择陶瓷多层互连衬底120的线膨胀系数。例如，可以将陶瓷多层互连衬底120的线膨胀系数选择为3ppm/摄氏度或更大且10ppm/摄氏度或更小，即也可以根据印刷电路板130的材料进行选择。具有等于或高于3ppm/摄氏度的值可以在与硅芯片110的连接区域中提供对温度变化的改善耐受力。另一方面，具有等于或低于10ppm/摄氏度的值可以在与印刷电路板130的连接区域中提供对温度变化的改善耐受力。通过从该范围内选择线膨胀系数将最小化热工艺期间、由于热膨胀系数的差异而产生的对第一正面电极107和第二正面电极109的应力集中，从而抑制连接部分的恶化。
此外，在本实施例和以下实施例中，可用于延伸通过构成了陶瓷多层互连衬底120的绝缘层的贯穿插头173的材料可以是任何导电材料，并不局限于金属。例如，可以采用绝缘硅的多层互连衬底，来代替采用陶瓷多层互连衬底120。在这种情况下，绝缘层可以由绝缘硅构成，并且可以将杂质注入到预定区域中，以形成扩散层，从而将扩散层用作贯穿插头173。
(第二实施例)
尽管第一实施例中的描述涉及其中设置在陶瓷多层互连衬底120上的外部安装端是隆起焊盘并将此隆起焊盘设置在陶瓷多层互连衬底120中针对硅芯片110的承载表面上的结构，也可以将外部安装端设置在陶瓷多层互连衬底120承载半导体芯片的一侧。例如，可以在陶瓷多层互连衬底120的下表面暴露导电件，并将暴露表面用作外部安装端。
图8是示出了根据本实施例的半导体器件的结构的截面图。图8示出了从与图2A相同的方向观测到的视图。图8所示的半导体器件140的基本结构类似于第一实施例的半导体器件100(图2A)，除了带通陶瓷多层互连衬底120而采用的陶瓷多层互连衬底150包括凹陷部分，并将硅芯片110设置在所述凹陷部分中。此外，在半导体器件140中，连接插头147和连接插头145沿正交方向延长到与背面电极117相同的程度，并且暴露在陶瓷多层互连衬底150的下表面上的互连用作外部安装端。
陶瓷多层互连衬底150具有位于如图2A所示的陶瓷多层互连衬底120的第四绝缘层133上的第四互连135、第四互连139和第四互连181。此外，还将第五绝缘层183、第六绝缘层187和第七绝缘层191层叠在第四绝缘层133上。将第五互连185、第六互连189以及第七互连193和第七互连195分别设置在第五绝缘层183和第六绝缘层187之间、设置在第六绝缘层187和第七绝缘层191之间和设置在第七绝缘层191(图8中第七绝缘层191的下表面)上。沿着半导体器件140的三边设置第五绝缘层183、第六绝缘层187和第七绝缘层191，并形成马蹄形平面图案。第七互连193和第七互连195分别对应于如图2A所示的陶瓷多层互连衬底120的外部连接隆起焊盘161和外部连接隆起焊盘163，并用作外部安装端。
用于制造如图2A所示的半导体器件100的工艺可以用于制造如图8所示的半导体器件140。图9是用于描述制造陶瓷多层互连衬底150的工艺的截面图，示出了与上面参照图4C描述的工艺步骤相对应的示意图。如图9所示，当准备陶瓷多层互连衬底150时，可以层叠并压力焊接用于形成第一绝缘层121到第七绝缘层191的氧化铝片，然后进行烘烤，类似于第一实施例。
除了第一实施例中描述的有利效果之外，采用如图8所示的半导体器件140还获得了以下有利效果。由于不需要用于设置外部连接隆起焊盘161和外部连接隆起焊盘163的额外处理，可以简化制造工艺，并因而能够进一步降低制造成本。
尽管已经参照附图对本发明的优选实施例进行了描述，应当理解的是上述公开只是用于说明本发明的目的，而且也可以采用除上述结构以外的其他多种结构。
例如，尽管在上述实施例中描述了具有包括垂直型MOS晶体管的硅芯片110的典型结构，但半导体芯片的结构并不局限于此。此外，半导体芯片的结构并不局限于包括背面电极的结构。例如，可以采用具有半导体芯片的结构，所述半导体芯片包括诸如电源MOS晶体管、二极管等的电源器件、光学器件或中央处理单元(CPU)电路。其中半导体芯片(如垂直型MOS晶体管、二极管、光学器件等)在其正面和背面包括电极且获得了沿与硅衬底正交的方向流动电流的导电路径的结构为正面电极提供了在改变温度的条件下的改善耐用性，同时确保了对利用大电流和低电阻特性的应用的可应用性。此外，当采用如CPU电路等需要较好热释放特性的半导体芯片时，设置半导体芯片的元件形成表面和背面分别与陶瓷多层互连衬底120和印刷电路板130相对，从而能够实现从两个表面的直接热释放，从而提供改善的热释放特性。
此外，尽管在上述实施例中已经示出了由一个硅芯片110和一个陶瓷多层互连衬底120构成的半导体器件100的典型情况，还可以将另一硅芯片应用在陶瓷多层互连衬底120上。在这种情况下，可以在陶瓷多层互连衬底120的正面暴露导电件，从而可以通过较短的距离导通陶瓷多层互连衬底120上的硅芯片的下表面和陶瓷多层互连衬底120的上表面。因此，优选地，也可以将半导体器件100用于具有层叠结构的模块，沿正交方向包括多个硅芯片的分层结构。
此外，尽管在上述实施例中示出了其中陶瓷多层互连衬底120或陶瓷多层互连衬底150的整个背面(图2A或图7的上表面)是第一绝缘层121的典型结构，也可以采用在陶瓷多层互连衬底120或陶瓷多层互连衬底150背面的一部分中暴露用于连接第一互连123的导电件的结构。当将其他热释放件或接地件应用于陶瓷多层互连衬底120上时，可以通过对陶瓷多层互连衬底120或陶瓷多层互连衬底150的整个背面绝缘，避免其与陶瓷多层互连衬底120中的互连的导通。另一方面，可以在陶瓷多层互连衬底150背面的一部分中设置导电件，从而当将其他半导体芯片应用于陶瓷多层互连衬底120或陶瓷多层互连衬底150上时，能够缩减半导体芯片与外部互连之间的导电路径。
此外，尽管在上述实施例中已经描述了其中将钝化膜113分割为包括第一焊盘103的区域和包括第二焊盘105的区域的典型结构(图2A、图8)，也可以将钝化膜113分割为多个区域，或者不分割。此外，钝化膜113的材料可以是如SiO2膜的氧化物膜或如SiN膜的氮化物膜，以代替第一实施例中所举例的聚酰亚胺等的有机化合物绝缘膜。此外，也可以采用磷玻璃(PSG)膜。此外，钝化膜113可以是单层的，或者可以是通过层叠多个膜形成的多层膜。
此外，尽管在上述实施例中已经描述了将保护膜155设置在陶瓷多层互连衬底120和陶瓷多层互连衬底150上(关于与硅芯片110相对的表面)的典型结构，也可以采用这些陶瓷多层互连衬底不包括保护膜155的结构。
此外，尽管在上述实施例中已经描述了只在正面电极的正上方设置如连接插头149等贯穿插头的典型结构，也可以将贯穿插头设置在除了正面电极或隆起焊盘的正上方的区域以外的其他区域，并且可以设置多个这种贯穿插头。
应当清楚的是，本发明并不局限于上述实施例，可以对其进行修改或改变，而并不偏离本发明的范围和精神。

Claims (8)

1.一种半导体器件，包括：
绝缘衬底；
倒装焊接到所述绝缘衬底的芯片承载区域上的半导体芯片；以及
设置在所述绝缘衬底侧的外部安装端，在其上承载所述半导体芯片，
其中所述半导体芯片包括设置在所述半导体芯片的元件形成表面上的正面电极和设置在所述半导体芯片的背面上的背面电极，
其中所述绝缘衬底包括由导电材料构成的互连层，
其中所述互连层包括设置在所述绝缘衬底的正面上及其内部的多层互连层，以及
其中将所述半导体芯片的所述正面电极通过所述多层互连层中的多层互连与所述外部安装端电连接。
2.根据权利要求1所述的半导体器件，
其特征在于所述正面电极通过相互电连接的不同层的所述多层互连层与所述外部安装端相连。
3.根据权利要求1所述的半导体器件，其特征在于在所述绝缘衬底上设置提供了所述多层互连之间的连接的导电贯穿插头。
4.根据权利要求3所述的半导体器件，其特征在于将所述贯穿插头设置在所述正面电极的正上方。
5.根据权利要求1所述的半导体器件，其特征在于所述外部安装端是设置在所述半导体芯片侧边的导电隆起焊盘。
6.根据权利要求5所述的半导体器件，
其特征在于将所述正面电极通过隆起焊盘焊接到所述互连层中的互连上，以及将所述半导体芯片倒装焊接到所述绝缘衬底上，以及
其中所述外部安装端是比连接所述正面电极和所述互连的隆起焊盘大的隆起焊盘。
7.根据权利要求1所述的半导体器件，其特征在于所述绝缘衬底的线膨胀系数等于或大于3ppm/摄氏度且等于或小于10ppm/摄氏度。
8.根据权利要求1所述的半导体器件，
其特征在于所述半导体器件包括多个所述正面电极和多个所述外部安装端，
其中所述半导体芯片包括垂直型金属氧化物半导体(MOS)晶体管，
其中通过所述多层互连层中的多层互连与所述外部安装端电连接的所述正面电极是所述垂直型MOS晶体管的源极电极，以及
其中所述背面电极是所述垂直型MOS晶体管的漏极电极。
CNB200610004507XA 2005-01-31 2006-01-25 半导体器件 Expired - Fee Related CN100452378C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005023049A JP2006210777A (ja) 2005-01-31 2005-01-31 半導体装置
JP2005023049 2005-01-31

Publications (2)

Publication Number Publication Date
CN1819173A true CN1819173A (zh) 2006-08-16
CN100452378C CN100452378C (zh) 2009-01-14

Family

ID=36755673

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610004507XA Expired - Fee Related CN100452378C (zh) 2005-01-31 2006-01-25 半导体器件

Country Status (3)

Country Link
US (1) US7723837B2 (zh)
JP (1) JP2006210777A (zh)
CN (1) CN100452378C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201067A (zh) * 2010-03-23 2011-09-28 镌铭科技股份有限公司 用以跟踪并验证半导体芯片、多芯片封装模块及其衍生系统产品的系统和方法
CN103871914A (zh) * 2012-12-14 2014-06-18 英飞凌科技股份有限公司 制作层堆叠的方法
CN108242430A (zh) * 2017-12-29 2018-07-03 通富微电子股份有限公司 一种芯片封装体的制备方法
CN108242431A (zh) * 2017-12-29 2018-07-03 通富微电子股份有限公司 一种封装基板和芯片封装体

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786486B2 (en) * 2005-08-02 2010-08-31 Satcon Technology Corporation Double-sided package for power module
JP4731394B2 (ja) * 2006-05-09 2011-07-20 Ｏｋｉセミコンダクタ株式会社 電子部品内蔵基板及びその製造方法
US20090166889A1 (en) * 2007-12-31 2009-07-02 Rajen Murugan Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits
JP4703702B2 (ja) * 2008-09-17 2011-06-15 株式会社東芝 損傷指標予測システムおよび損傷指標予測方法
JP2010098274A (ja) * 2008-10-20 2010-04-30 Sibeam Inc 表面実装可能な集積回路のパッケージ化機構
CN102598003B (zh) * 2009-10-20 2015-08-12 日本电气株式会社 互连基板设计支持装置、设计互连基板的方法以及互连基板
WO2011158069A1 (en) * 2010-06-18 2011-12-22 Nokia Corporation Sensor
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
JP5951967B2 (ja) * 2011-11-22 2016-07-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
WO2014020787A1 (ja) 2012-08-03 2014-02-06 パナソニック株式会社 電子部品モジュールとその実装体
JP5762452B2 (ja) * 2013-02-05 2015-08-12 サイビーム インコーポレイテッド 表面実装可能な集積回路のパッケージ化機構
JP5737313B2 (ja) * 2013-03-28 2015-06-17 Tdk株式会社 電子部品及びその製造方法
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법
CN207869432U (zh) * 2018-03-07 2018-09-14 东莞市国研电热材料有限公司 一种多温区陶瓷发热体
JP2022025294A (ja) * 2020-07-29 2022-02-10 トレックス・セミコンダクター株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US703405A (en) * 1901-10-05 1902-07-01 William G Griffin Roller-bearing.
JP2663178B2 (ja) * 1989-09-20 1997-10-15 株式会社日立製作所 半導体装置
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
KR0159073B1 (ko) 1995-10-16 1998-12-01 김광호 트렌치 dmos 트랜지스터와 그의 제조방법
JPH09237854A (ja) * 1996-02-29 1997-09-09 Toshiba Corp 半導体用パッケージ
JPH10154767A (ja) * 1996-09-25 1998-06-09 Kyocera Corp 配線基板及びその製造方法
JPH11220050A (ja) 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 半導体パッケージ
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002110727A (ja) * 2000-09-28 2002-04-12 Nec Kyushu Ltd 縦型ｍｏｓトランジスタの製造方法
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
JP2002368027A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003007910A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置
US6807109B2 (en) * 2001-12-05 2004-10-19 Renesas Technology Corp. Semiconductor device suitable for system in package
JP2003289121A (ja) * 2002-01-23 2003-10-10 Sumitomo Bakelite Co Ltd 多層配線板および半導体デバイス
JP2003264253A (ja) 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
JP2004128288A (ja) 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
JP2004179503A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置並びにその製造方法及び半導体パッケージ並びにその製造方法
JP2005011908A (ja) * 2003-06-17 2005-01-13 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201067A (zh) * 2010-03-23 2011-09-28 镌铭科技股份有限公司 用以跟踪并验证半导体芯片、多芯片封装模块及其衍生系统产品的系统和方法
CN103871914A (zh) * 2012-12-14 2014-06-18 英飞凌科技股份有限公司 制作层堆叠的方法
CN103871914B (zh) * 2012-12-14 2017-07-14 英飞凌科技股份有限公司 制作层堆叠的方法
CN108242430A (zh) * 2017-12-29 2018-07-03 通富微电子股份有限公司 一种芯片封装体的制备方法
CN108242431A (zh) * 2017-12-29 2018-07-03 通富微电子股份有限公司 一种封装基板和芯片封装体

Also Published As

Publication number Publication date
JP2006210777A (ja) 2006-08-10
CN100452378C (zh) 2009-01-14
US7723837B2 (en) 2010-05-25
US20060170113A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
CN1819173A (zh) 半导体器件
TWI377706B (en) Mount for semiconductor light emitting device
CN1266764C (zh) 半导体器件及其制造方法
CN1197137C (zh) 半导体装置和制造半导体设备的方法
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
TWI315090B (en) Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor
CN1505147A (zh) 电子部件封装结构和生产该结构的方法
CN1917158A (zh) 功率半导体封装方法和结构
CN1665027A (zh) 半导体器件
CN1574257A (zh) 半导体装置及其制造方法
US20130061468A1 (en) Manufacturing method of package carrier
TWI245381B (en) Electrical package and process thereof
TW201143140A (en) Semiconductor light emitting device and method for manufacturing same
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1239831A (zh) 半导体器件及其制造方法
CN1893046A (zh) 半导体器件
CN1716601A (zh) 半导体器件和半导体晶片及其制造方法
CN1574324A (zh) 半导体装置及其制造方法
TW201041496A (en) A manufacturing method of circuit board module equipped with heat sink, and its product
CN203810109U (zh) 发光装置
US20130062656A1 (en) Thermally enhanced optical package
TW201232724A (en) Package carrier and manufacturing method thereof
CN1581482A (zh) 电路模块
CN1702880A (zh) 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20140125