CN1819172A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1819172A
CN1819172A CNA2006100016700A CN200610001670A CN1819172A CN 1819172 A CN1819172 A CN 1819172A CN A2006100016700 A CNA2006100016700 A CN A2006100016700A CN 200610001670 A CN200610001670 A CN 200610001670A CN 1819172 A CN1819172 A CN 1819172A
Authority
CN
China
Prior art keywords
metal
semiconductor device
semiconductor element
layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100016700A
Other languages
English (en)
Inventor
小林纮二郎
广濑明夫
山际正宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of CN1819172A publication Critical patent/CN1819172A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体装置及其制造方法，包括：制备表面上有由第一金属制成的第一金属层的半导体元件、和由第二金属制成的金属衬底，金属衬底的表面具有由第四金属制成的第四金属层，半导体元件安装在其表面上；在第一和第四金属层间提供通过将平均直径为100nm或更小的由第三金属制成的细颗粒分散到有机溶剂中形成的金属纳米膏；对其间有金属纳米膏的半导体元件和金属衬底加热或加热并加压，以去除溶剂。第一、第三和第四金属的每种由金、银、铂、铜、镍、铬、铁、铅、钴中任一种、包含至少一种这些金属的合金、或这些金属或合金的混合物制成。通过该方法，能将半导体元件良好地接合到金属衬底上。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
在日本特开2004-128357号公报中记载了一种通过加热和烘焙金属纳米颗粒来代替传统焊料接合两个构件的技术。
而且，在下列文献中，通过使用由有机溶剂包覆的银纳米颗粒形成的银纳米膏，使铜测试件的表面相互接合，测量该测试件的接合强度，并观察接合部分的断面结构(参见“The NovelBonding Process Using Ag Nanoparticles”，Collectionannounced on Mate 2004，p.213)。
发明内容
作为在金属衬底上接合半导体元件的方法，通常采用使用各种焊料的方法，此外，还研究了使用导电膏、钎焊(brazing)等的方法。然而，焊料和导电膏耐热性低，并且在钎焊中，接合后的接合部分的残余应力大，导致可靠性低。此外，对于上述公报和文献中使用金属纳米颗粒的接合技术，尚未进行详细研究。如上所述，还没有实现将半导体元件接合到金属衬底上的满意的方法。
本发明的目的在于提供一种半导体装置及其制造方法，其能够将半导体元件很好地接合到金属衬底上。
本发明的第一方面提供一种制造半导体装置的方法，包括：制备在表面上具有由第一金属制成的第一金属层的半导体元件、以及由第二金属制成的金属衬底，该金属衬底在其表面上具有由第四金属制成的第四金属层，并将该半导体元件安装在该金属衬底的表面上；在第一金属层和第四金属层之间提供金属纳米膏，该金属纳米膏是通过将平均直径为100nm或更小的由第三金属制成的细颗粒分散到有机溶剂中形成的；以及对其间设有该金属纳米膏的该半导体元件和该金属衬底加热，或者加热并加压，从而去除该溶剂，其中，该第一、第三和第四金属中的每种由金、银、铂、铜、镍、铬、铁、铅、以及钴中的任一种金属、包含这些金属中的至少一种的合金、或者这些金属或合金的混合物制成。
本发明的第二方面提供一种半导体装置，包括：半导体元件，其表面上具有由第一金属制成的第一金属层；由第二金属制成的金属衬底，该金属衬底在其表面上具有由第四金属制成的第四金属层，该半导体元件安装在该金属衬底的表面上；以及接合层，其使第一金属层和第四金属层相互接合，该接合层设置在第一金属层和第四金属层之间，其中，第一、第三和第四金属中的每种是由金、银、铂、铜、镍、铬、铁、铅、以及钴中的任何一种金属、包含这些金属中的至少一种的合金、或者这些金属或合金的混合物制成的。
附图说明
现在将参考附图来说明本发明，其中：
图1A是示出根据本发明第一实施例的半导体元件和金属衬底在相互接合之前的剖面图；
图1B是示出根据本发明第一实施例的半导体元件和金属衬底在相互接合之后的剖面图；
图2A是示出根据本发明第二实施例的半导体元件和金属衬底在相互接合之前的剖面图；
图2B是示出根据本发明第二实施例的半导体元件和金属衬底在相互接合之后的剖面图；
图3A是示出根据本发明第三实施例的半导体元件和金属衬底在相互接合之前的剖面图；
图3B是示出根据本发明第三实施例的半导体元件和金属衬底在相互接合之后的剖面图；
图4A是示出根据本发明第四实施例的半导体元件和金属衬底在相互接合之前的剖面图；
图4B是示出根据本发明第四实施例的半导体元件和金属衬底在相互接合之后的剖面图；
图5A是示出根据本发明第五实施例的半导体元件和金属衬底在相互接合之前的剖面图；以及
图5B是示出根据本发明第五实施例的半导体元件和金属衬底在相互接合之后的剖面图。
具体实施方式
下面通过使用附图来详细说明本发明的实施例。注意，相同的附图标记表示具有相同功能的组件，省略对其重复的说明。
第一实施例
图1A示出本发明第一实施例中相互接合之前的半导体元件和金属衬底，图1B示出相互接合之后的该半导体元件和金属衬底。
本实施例的制造方法是通过使用金属纳米膏3将半导体元件1和金属衬底2相互接合的方法。这里，半导体元件(半导体芯片)1是表面安装型半导体元件，其在相互对着的两个主表面中的至少一个上具有由第一金属形成的第一金属层11。金属衬底2是由第二金属形成并使半导体元件1安装在其表面上的金属衬底。而且，金属纳米膏3是将由第三金属形成的平均直径为100nm或更小的超细颗粒分散在有机溶剂中的金属纳米膏。这样，第一、第二和第三金属中的每个是由金(Au)、银(Ag)、铂(Pt)、铜(Cu)、镍(Ni)、铬(Cr)、铁(Fe)、铅(Pb)、以及钴(Co)中的任一种金属、包含这些金属中的至少一种的合金、或者这些金属或合金的混合物(金颗粒与银颗粒的混合物、银颗粒与铜合金颗粒的混合物等)制成的。
下面详细说明半导体装置的制造方法和该半导体装置的结构。
构件的制备
首先，制备半导体元件1、金属纳米膏3、以及金属衬底2。由硅(Si)制成的半导体元件可被用作半导体元件1。在半导体元件1的背面，形成用于在半导体元件1和金属衬底2之间进行欧姆连接的钛(Ti)层，在该钛层上形成用于防止不同类型的金属扩散到半导体元件1中的镍层，最后在该镍层上形成用作第一金属层11的银层。可通过真空蒸镀方法或电解沉积方法在半导体元件1上形成第一金属层11。注意，未示出钛层和镍层。而且，在本实施例中，金属衬底2由铜制成。
在本实施例中，构成金属纳米膏3的第三金属由银制成。该银纳米膏由粒径约为10nm的银颗粒形成，并且是将银颗粒以银颗粒的周围进一步用由有机材料形成的保护膜包覆的状态分散在溶剂中的膏形式的银纳米膏。在加热该银纳米膏的情况下，当该纳米膏达到一定温度时，溶剂和有机保护膜分解并挥发，露出作为超细颗粒的银的表面。通过使用这种将超细颗粒烧结(sinter)在一起的原理，使银纳米膏起到接合材料的功能。
尽管根据材料存在一些差别，但是作为金属纳米颗粒的基本特征，这种纳米级的颗粒由于其表面能的原因在比其块体熔点低的温度下聚集并烧结在一起。具体地，银纳米膏是利用如下现象的粘合剂：尽管超细银颗粒通常稳定地存在于溶剂中而不结合在一起，但是当通过热处理而使有机材料挥发时，超细的银颗粒烧结在一起。
注意，本发明中所使用的金属纳米膏中的第三金属的平均直径根据第三金属的熔点而不同。具体地，在低熔点的金属的情况下，即使金属的平均直径大，该金属在低温时也聚集并烧结在一起。然而，在高熔点的金属的情况下，为了在低温下聚集并烧结，必须减小其平均直径。从这个观点看，当第三金属是上述金属之一时，需要平均直径为100nm或更小。当第三金属是银时，颗粒直径约为10nm的第三金属使上述效果最佳。
半导体装置的制造方法
接下来，通过使用各构件进行接合。
首先，通过使用丝网印刷方法将银纳米膏3以均匀的厚度涂布在由Cu制成的、安装半导体元件1的金属衬底2的预定表面上。
之后，背面形成有由Ag制成的第一金属层11的半导体元件1被设置在金属衬底2上，以便在加热之后，其背面可被粘合到银纳米膏上。通过该方式，在半导体元件1的背面由Ag制成的第一金属层11的外表面、作为第三金属的银纳米颗粒的外表面、以及由Cu制成的金属衬底2的外表面被包含在构成银纳米膏3的有机材料中的碳所还原。然后，通过表面被还原的银纳米颗粒的聚集，半导体元件1和银颗粒开始相互接合，并且金属衬底2和银颗粒开始相互接合。从而如图1B所示，获得半导体元件1和金属衬底2通过由Ag制成的接合层4相互接合的半导体装置。
注意，关于上述加热时的温度，需要进行加热直到金属纳米膏3中的有机溶剂和保护膜被热分解。具体地，适宜以约300℃进行加热。而且，在加热时，可以在关于半导体元件1和金属衬底2的接合表面垂直的方向上对半导体元件1和金属衬底2施加压力。因此，可以将有机材料分解时所产生的水和二氧化碳从金属纳米膏3中去除，并生成致密的接合层4。在进行加压的情况下，适宜以几百kPa到几MPa的压强来加压。然而，在本发明的制造方法中，加压不是必须的要求。
限制金属元素的原因
这里，第一、第二和第三金属中的每种是由金、银、铂、铜、镍、铬、铁、铅、以及钴中的任一种金属、包含这些金属中的至少一种的合金、或者这些金属或合金的混合物制成的。
可以通过金属纳米膏3的氧化物的稳定性，来说明可被包含在构成金属纳米膏3的有机材料中的碳所还原的材料。该稳定性可通过每种物质中的氧化物的标准生成自由能导出。具体地，在一定温度下，具有在数值上越大的生成能的物质，其对氧的亲合力越大，从而形成更稳定的氧化物。因此，当存在两种要被氧化的物质时，在数值上具有较大的生成能的物质被认为起还原剂的作用，而另一种物质被氧化。
实际上，参考冶金工程领域中通常公知的氧化物的标准生成自由能-温度图(参见“Metal Data Book”，第三版，第96页，Japan Institute of Metals编辑)以及氧化-还原平衡图(参见“High Temperature Oxidation of Metals”，第10页，Saitoh，Y等著，Uchida Rokakuho Pub.出版)，在大约300℃时，碳(C)可以作为铜的氧化物(CuO，Cu2O)、铬的氧化物(CrO3)等的还原剂。而且，应该了解，在大约500℃附近，碳还可以作为镍的氧化物(NiO)的还原剂。金、银、以及铂被定义为原本难以被氧化的材料。
因此，在本发明中，可以使用金、银、以及铂作为难以被氧化的金属，而使用铜、镍、铬、铁、铅、钴作为可被有机材料还原、且特别是在使用上和环境方面没有严重问题的一般金属。然而，从便于涂布在半导体装置上和还原的观点考虑，第一金属优选包含金、银、铂、以及铜中的任一种金属，或者包含这些金属中的至少一种的合金。
如上所述，作为将半导体元件接合到金属衬底的方法，通常采用使用各种焊料的方法，除此之外，已研究了使用导电膏、钎焊等的方法。然而，传统的共晶(eutectic)焊料(60％Sn-40％Pb)的熔点约为183℃，传统的高温焊料(5％Sn-95％Pb)的熔点约为300℃，使用这些焊料经过接合处理的半导体装置的工作温度被限制在大约183℃或者更低。而且，即使在只使用高温焊料以便提高工作温度的情况下，由于必须在一步完成全部接合，其难度很高，因而仍存在对成品率产生不利影响和增加产品成本的问题。即使上述问题通过一些方法加以解决，但是由于在高温下使用，使焊料的晶粒增大，导致容易出现裂缝，仍然存在可靠性问题。对无铅焊料也存在同样的情况。
导电膏是能够以低熔点进行接合并在高温时保持其接合性(可用)的接合材料。导电膏还能够减少接合部分的残余应力。然而，导电膏的最大可用温度通常依赖于用作接合材料的树脂，例如，在工作几小时下最大可用温度具有300℃的极限。而且，由于使用导电膏的接合部分的强度比使用焊料的接合部分的强度低，所以导电膏的粘合力弱，这一点也被认为是个问题。另外，还存在导电膏的接合特性不稳定，导致容易出现电/热特性变化的问题。
在钎焊中，钎焊材料的熔点高。具体地，Ag-Cu钎焊材料的熔点大约为780℃，Al-Si钎焊材料的熔点大约为580℃。因此，接合部分的残余应力增加，并且在接合后的冷却步骤中在接合部分或元件本身中出现裂缝。而且，即使接合本身的进行没有问题，但是由于上述大的残余应力，不可避免地对半导体装置的长期可靠性产生不利影响。
与此相对，日本特开2004-128357号公报的接合方法是这样一种接合方法，其能够以低熔点进行接合并在高温时保持接合性，并且能够获得与使用焊料的情况相当或更高的接合强度，从而也具有极好的电/热特性。然而，尚未进行与要被接合的材料的接合特性和金属纳米颗粒有关的详细研究，尚无在实际环境下实际使用有关方法的前景。例如，在通过金属纳米颗粒将半导体裸芯片接合到铝衬底上的情况下，考虑到金属层对金属纳米颗粒的接合特性，需要事先在芯片上形成金属层。同时，由于在铝的外表面存在强的氧化膜，因而还需要对铝衬底进行一些表面处理。到目前为止，尚未研究上述内容。
根据本实施例的制造方法，半导体元件1和金属衬底2的接合部分具有如下接合结构，包括：半导体元件1的表面上的构成第一金属层11的第一金属；构成金属衬底2的第二金属；以及构成金属纳米膏3的超细颗粒的第三金属。这些金属中的每种由难以被氧化的金、银、或铂，容易被包含在有机溶剂中的碳还原的铜、镍、铬、铁、铅、以及钴中的任一种金属，包含这些金属中的至少一种的合金，或者这些金属或合金的混合物组成。因此，有关的金属外表面上的氧化物被有机材料还原，各金属可通过其纯净的表面进行接合。因此，可实现这种很强的表面安装，其在电/热特性方面也非常好。
而且，在金属纳米膏3中，当有机溶剂和保护膜在一定温度下分解并挥发时，使得由第三金属制成的各金属纳米颗粒相互直接接触，并且开始纳米颗粒所固有的在低温下的烧结。然后，形成由第三金属制成的接合层4，该接合层4将半导体元件1的表面上的第一金属和构成金属衬底2的第二金属相互接合。因此，在使用金属纳米膏3的情况下，可以在相对低的温度下进行接合，另外，在等于上述低温或更高温度，例如直到处于块状的第三金属的熔点为止，金属纳米膏3能保持接合性。这意味着该接合材料对相同的部分可以多次使用，并且可以通过仅使用相同的金属纳米膏来代替在两个步骤中使用高温焊料和共晶焊料的传统处理。
第二实施例
图2A示出在本发明第二实施例中相互接合之前的半导体元件和金属衬底，图2B示出相互接合之后的半导体元件和金属衬底。在图2A和2B中，附图标记21表示由第四金属制成的第四金属层，半导体元件1被表面安装在该第四金属层上。
本实施例的半导体装置与第一实施例的半导体装置的不同点在于，当构成金属衬底2的第二金属不是以上说明中所限定的金属时，例如，当第二金属由纯铝制成时，通过使用镀、气相沉积等将由以上说明中所限定的金属例如银制成的第四金属层21形成在该Al金属衬底2上。由于纯铝具有例如小的变形阻力和高延展性的特性，所以纯铝可以带来如下效果，即吸收由于纯铝与不同材料的热膨胀系数不同而在其与该不同材料的接合部分产生的应力。然而，在尝试使用纯铝作为第二金属并使用根据第一实施例的材料作为其它材料来进行接合的情况下，由于在铝的外表面上稳定地存在强的氧化膜，所以通过使用银纳米颗粒将金属衬底接合到半导体元件上是非常困难的。因此，事先在铝的表面镀Ag，从而可解决上述问题，并可获得与第一实施例相同的效果。另外，由于纯铝的原因，还可吸收接合部分中的应力。
这里，除了纯铝以外，还可以使用铝合金作为第二金属。而且，尽管需要第四金属是可与第三金属接合的金属，具体地，第四金属由金、银、铂、铜、镍、铬、铁、铅、以及钴中的任一种金属，包含这些金属中的至少一种的合金，或者这些金属或合金的混合物组成。然而，从易于涂布在金属衬底2上以及易于还原的观点来看，第四金属优选由金、银、铂、以及铜中的任一种金属、或者包含这些金属中的至少一种的合金制成。
半导体装置的制造方法
在本实施例的制造方法中，首先，如在第一实施例中那样，在半导体元件1的至少一个主表面上形成由第一金属制成的第一金属层11。此外，在金属衬底2的表面上，通过使用例如镀的方法，形成由第四金属制成的第四金属层21。
接下来，通过使用丝网印刷方法将银纳米膏3以均匀的厚度涂布在安装半导体元件1的第四金属层21的预定表面上。之后，如在第一实施例中那样，设置其上形成有第一金属层11的半导体元件1，使得在加热后第一金属层11可粘合到银纳米膏3上。通过该方式，在半导体元件1的背面上的由Ag制成的第一金属层11的外表面、作为第三金属的银纳米颗粒的外表面、以及由第四金属制成的第四金属层21的外表面被构成银纳米膏3的有机材料中所包含的碳还原。然后，通过表面被还原的银纳米颗粒的聚集，半导体元件1和银颗粒开始相互接合，并且第四金属层21和银颗粒开始相互接合。其结果是如图2B所示，获得半导体元件1和第四金属层21通过由Ag制成的接合层4相互接合的半导体装置。
如上所述，根据本实施例的制造方法，半导体元件1和金属衬底2的接合部分具有由构成第一金属层11的第一金属、构成第四金属层21的第四金属、以及金属纳米膏3中的第三金属所形成的接合结构。因此，可获得与第一实施例相同的效果。另外，可以使用易于由小应力引起变形的金属例如铝和铝合金作为构成金属衬底2的第二金属，因此，能吸收由不同材料之间的热膨胀系数的不同而引起的应力。仅由第一、第三和第四金属不能吸收该应力。
第三实施例
图3A示出本发明第三实施例中相互接合之前的半导体元件和金属衬底，图3B示出相互接合之后的半导体元件和金属衬底。在图3A和3B中，附图标记22表示介于金属衬底2和其上表面安装半导体元件1的第四金属层21之间的第一介入层。
本实施例的半导体装置与第二实施例的半导体装置的不同点在于，在金属衬底2和其表面上的第四金属层21之间提供第一介入层22作为阻挡层。例如，当金属衬底2由铝制成、第四金属层21由银制成时，存在铝和银相互扩散的风险。因此，本实施例具有使由Ni或Ti制成的第一介入层22介于构成金属衬底2的第二金属和构成第四金属层21的第四金属之间的结构，以防止二者的相互扩散。这样，可确保更可靠的接合。
半导体装置的制造方法
在本实施例的制造方法中，首先，如第一实施例中那样，在半导体元件1的至少一个主表面上形成由第一金属制成的第一金属层11。而且，在由纯铝制成的金属衬底2上，通过例如镀的方法形成第一介入层22。然后，在其上形成有第一介入层22的金属衬底2的表面上，通过例如镀的方法进一步形成第四金属层21。
接下来，通过使用丝网印刷方法将金属纳米膏3以均匀的厚度涂布在其上安装半导体元件1的第四金属层21的预定表面上。之后，如第一实施例中那样，设置其上形成有第一金属层11的半导体元件1，使得在加热之后第一金属层11可被粘合到金属纳米膏3上。其结果是如图3B所示，获得半导体元件1和第四金属层21通过接合层4相互接合的半导体装置。
如上所述，根据本实施例中的半导体装置及其制造方法，在构成金属衬底2的第二金属和在金属衬底2上形成的第四金属层21之间存在作为阻挡层的第一介入层22。因此，可防止各金属的这种扩散反应，并可确保可靠的接合。
第四实施例
图4A示出在本发明第四实施例中相互接合之前的半导体元件和金属衬底，图4B示出相互接合之后的半导体元件和金属衬底。在图4A和4B中，附图标记12表示半导体元件1的电极，附图标记13表示介于电极12和在半导体元件1的下表面上形成的第一金属层11之间的第二介入层。
本实施例的半导体装置与第三实施例的半导体装置的不同点在于，不是半导体元件1的背面而是存在电极的半导体元件1的表面通过使用金属纳米膏接合到金属衬底上。通常，在半导体元件1的表面上，存在由第五金属例如纯铝制成的铝电极12。如果由银制成的第一金属层11被直接设置在铝电极12上，则铝和银可能相互扩散。因此，本实施例具有使由Ni或Ti制成的第二介入层13介于构成电极12的第五金属和构成第一金属层11的第一金属之间的结构，以防止二者的互相扩散。这样，可确保更可靠的接合。然而，在本发明中第二介入层13不是必须的要求。
另外，通过使用本实施例的方法，可以对半导体元件1的表面和背面两者使用金属纳米膏进行接合。具体地，可以在相同的部分中重复接合，这是使用金属纳米颗粒进行接合的效果之一。例如，在晶体管元件等中，也可以进行如下处理：在使用银纳米膏将半导体元件1的背面上的集电极接合到集电极电位处的金属(其上形成有相关金属的金属衬底)之后，通过使用相同的银纳米膏将半导体元件1的表面上的发射极接合到发射极的端子。
半导体装置的制造方法
说明本实施例的制造方法。首先，在半导体元件1的其中一个主表面上，通过溅镀方法等形成电极12。然后，在半导体元件1上形成的电极12的表面上，通过溅镀方法等进一步形成第二介入层13。之后，如第一实施例中那样，在第二介入层13上形成第一金属层11。
而且，与上述独立地，通过例如镀的方法在金属衬底2的表面上形成第一介入层22。然后，通过例如镀的方法在形成有第一介入层22的金属衬底2的表面上进一步形成第四金属层21。
接下来，通过使用丝网印刷方法将金属纳米膏3以均匀的厚度涂布在安装半导体元件1的第四金属层21的预定表面上。之后，如第一实施例中那样，设置形成有第一金属层11的半导体元件1，使得在加热之后第一金属层11可被粘合到金属纳米膏3上。其结果是如图4B所示，获得半导体元件1和第四金属层21通过接合层4相互接合的半导体装置。
注意，在第一实施例、第二实施例、以及第三实施例的图中，没有示出半导体元件1的电极。而且，在图1B、图2B、以及图3B所示的每个结构中，显然可以如第四实施例那样提供电极12，并进一步插入电极12和第一金属层11之间的第二介入层13。
第五实施例
图5A示出本发明第五实施例中相互接合之前的半导体元件和金属衬底，图5B示出相互接合之后的半导体元件和金属衬底。在图5A和5B中，附图标记23表示绝缘板。
在本实施例的半导体装置中，金属衬底2包括绝缘板23。绝缘板23由氮化铝(AlN)、氮化硅(SiN)等的陶瓷组成。
本实施例的半导体装置与第四实施例的半导体装置的不同点在于，事先将绝缘板23接合到由第二金属制成的金属衬底2。具体地，例如，当第二金属是纯铝，并且绝缘板23是由氮化铝、氮化硅等陶瓷制成时，制成如下结构：两个金属衬底2相互接合，同时使绝缘板23夹在二者之间。这样，关于陶瓷绝缘板23位于与接合到半导体元件1的金属衬底2相对的一侧的一个金属衬底2，通过绝缘板23与相对的金属衬底2完全电绝缘。因此，也可以确保半导体装置的绝缘性。
本实施例中的半导体装置的制造方法与第四实施例的制造方法类似。具体地，事先制备具有电极12、第二介入层13、以及第一金属层11的半导体元件1，以及具有第四金属层21、第一介入层22、以及绝缘板23的金属衬底2。
接下来，通过使用丝网印刷方法将金属纳米膏3以均匀的厚度涂布在安装半导体元件1的第四金属层21的预定表面上。之后，如第一实施例中那样，设置其上形成有第一金属层11的半导体元件1，使得在加热之后第一金属层11可被粘合到金属纳米膏3上。其结果是如图5B所示，获得半导体元件1和第四金属层21通过接合层4相互接合的半导体装置。
而且，在图1B、图2B、以及图3B所示的每个结构中，显然可以提供如第五实施例中那样的绝缘板。
应该注意，以上说明的实施例是为了便于理解本发明，并不是为了限制本发明而说明的。因此，上述实施例中所公开的各要素是作为包含属于本发明的技术范围的全部设计变化和等同物的对象而示出的。例如，尽管在上述实施例中使用Ag、Cu、Al等作为金属，但是本发明不限于此，该金属可以是根据权利要求的金属及其合金。具体来说，尽管银纳米颗粒被用作第三金属，但是第三金属可以是根据权利要求的金属、其合金、或者这些金属的混合颗粒。
而且，尽管Si被用作半导体元件1，但是半导体元件1可以由Si以外的砷化镓(GaAs)、碳化硅(SiC)等制成。作为由本发明获得的效果，说明了通过使用银纳米膏的低温接合而获得的接合部分的残余应力的减小、对接合之后半导体装置的工作温度限制的放宽、以及由铝衬底对应力的吸收。出于可有效使用上述效果的使用目的，说明了对有望作为高耐热元件的SiC的高温使用的安装方法。
尽管以上通过参考本发明的特定实施例说明了本发明，但是，根据启示，对于本领域技术人员来说，本发明不限于上述实施例。本发明的范围根据所附权利要求来限定。

Claims (14)

1.一种制造半导体装置的方法，包括：
制备在表面上具有由第一金属制成的第一金属层的半导体元件、以及由第二金属制成的金属衬底，该金属衬底在其表面上具有由第四金属制成的第四金属层，并将该半导体元件安装在该金属衬底的表面上；
在第一金属层和第四金属层之间提供金属纳米膏，该金属纳米膏是通过将平均直径为100nm或更小的由第三金属制成的细颗粒分散到有机溶剂中形成的；以及
对其间设有该金属纳米膏的该半导体元件和该金属衬底加热，或者加热并加压，从而去除该溶剂，
其中，该第一、第三和第四金属中的每种由金、银、铂、铜、镍、铬、铁、铅、以及钴中的任一种金属、包含这些金属中的至少一种的合金、或者这些金属或合金的混合物制成。
2.根据权利要求1所述的制造半导体装置的方法，其特征在于，该第二金属与该第四金属相同。
3.根据权利要求1所述的制造半导体装置的方法，其特征在于，该第二金属由纯铝或铝合金制成。
4.根据权利要求1所述的制造半导体装置的方法，其特征在于，该金属纳米膏是将包覆有由有机材料制成的保护膜的细颗粒分散到该溶剂中的金属纳米膏。
5.根据权利要求4所述的制造半导体装置的方法，其特征在于，加热时的温度是该有机溶剂和保护膜被热分解的温度。
6.根据权利要求1所述的制造半导体装置的方法，其特征在于，该第一和第四金属中的每种是金、银、铂、以及铜中的任一种金属，或者是包含这些金属中的至少一种的合金。
7.一种半导体装置，包括：
半导体元件，其表面上具有由第一金属制成的第一金属层；
由第二金属制成的金属衬底，该金属衬底在其表面上具有由第四金属制成的第四金属层，该半导体元件安装在该金属衬底的表面上；以及
接合层，其使第一金属层和第四金属层相互接合，该接合层设置在第一金属层和第四金属层之间，
其中，第一、第二和第四金属中的每种是由金、银、铂、铜、镍、铬、铁、铅、以及钴中的任何一种金属、包含这些金属中的至少一种的合金、或者这些金属或合金的混合物制成的。
8.根据权利要求7所述的半导体装置，其特征在于，该第一和第四金属中的每种是金、银、铂、以及铜中的任一种金属，或者是包含这些金属中的至少一种的合金。
9.根据权利要求7所述的半导体装置，其特征在于，该第二金属与该第四金属相同。
10.根据权利要求7所述的半导体装置，其特征在于，该第二金属由纯铝或铝合金制成。
11.根据权利要求7所述的半导体装置，其特征在于，还包括：
由镍、镍合金、钛、或者钛合金制成的第一介入层，该第一介入层介于该金属衬底和该第四金属层之间。
12.根据权利要求7所述的半导体装置，其特征在于，还包括：
由第五金属制成的电极，该电极设置在该半导体元件和该第一金属层之间，并与该半导体元件接触，
其中，该第五金属由纯铝或铝合金制成。
13.根据权利要求12所述的半导体装置，其特征在于，还包括：
由镍、镍合金、钛、或者钛合金制成的第二介入层，该第二介入层介于该电极和该第一金属层之间。
14.根据权利要求7所述的半导体装置，其特征在于，还包括：
绝缘板，该绝缘板使该金属衬底的一个表面和该金属衬底的与该一个表面相对的表面相互电绝缘。
CNA2006100016700A 2005-01-20 2006-01-20 半导体装置及其制造方法 Pending CN1819172A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005012333 2005-01-20
JP2005012333A JP2006202938A (ja) 2005-01-20 2005-01-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1819172A true CN1819172A (zh) 2006-08-16

Family

ID=36168918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100016700A Pending CN1819172A (zh) 2005-01-20 2006-01-20 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US7361590B2 (zh)
EP (1) EP1684340A2 (zh)
JP (1) JP2006202938A (zh)
CN (1) CN1819172A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159251B (zh) * 2006-09-26 2011-05-04 英特尔公司 微电子冷却组件及其制造方法以及微电子冷却系统
CN101933129B (zh) * 2008-02-07 2012-03-28 株式会社村田制作所 电子元件装置的制造方法
CN102456590A (zh) * 2010-10-18 2012-05-16 东京毅力科创株式会社 接合装置及接合方法
CN102646609A (zh) * 2011-02-22 2012-08-22 富士通株式会社 半导体器件、半导体器件的制造方法以及电源器件
CN104076504A (zh) * 2013-03-25 2014-10-01 精工爱普生株式会社 光学滤波器装置、光模块及电子设备
CN104205301A (zh) * 2012-08-17 2014-12-10 富士电机株式会社 电子元器件及电子元器件的制造方法
CN104538321A (zh) * 2014-12-10 2015-04-22 株洲南车时代电气股份有限公司 一种半导体器件中硅片和钼片焊接的方法及应用
CN105355610A (zh) * 2015-08-27 2016-02-24 华为技术有限公司 一种电路装置及制造方法
CN106129025A (zh) * 2015-05-05 2016-11-16 矽品精密工业股份有限公司 电子装置及其制法
CN104319241B (zh) * 2014-09-15 2017-01-18 天津大学 一种无压烧结连接大功率gto模块的方法
CN107262958A (zh) * 2013-09-10 2017-10-20 株式会社东芝 金属粒子膏糊、使用了其的固化物及半导体装置
CN108352373A (zh) * 2015-08-25 2018-07-31 奥斯兰姆奥普托半导体有限责任公司 器件和用于制造器件的方法
CN108463310A (zh) * 2015-07-24 2018-08-28 东北大学 采用间隔的纳米棒和共晶合金的低温焊接
JP2018206840A (ja) * 2017-05-31 2018-12-27 株式会社応用ナノ粒子研究所 放熱構造体
CN112839799A (zh) * 2018-10-31 2021-05-25 三菱综合材料株式会社 带金属层的碳质构件及导热板

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
JP4361572B2 (ja) 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US8555491B2 (en) 2007-07-19 2013-10-15 Alpha Metals, Inc. Methods of attaching a die to a substrate
US8243766B2 (en) 2007-09-21 2012-08-14 Michael Huff Means for improved implementation of laser diodes and laser diode arrays
US8304324B2 (en) * 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
JP5341435B2 (ja) * 2008-08-26 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US20100086775A1 (en) * 2008-10-06 2010-04-08 Bruce Lairson Optical spectrally selective coatings
CN101760035B (zh) * 2008-12-24 2016-06-08 清华大学 热界面材料及该热界面材料的使用方法
JP2010251457A (ja) * 2009-04-14 2010-11-04 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2010283105A (ja) * 2009-06-04 2010-12-16 Hitachi Metals Ltd 配線基板冷却機構、その製造方法、接合構造体、およびその製造方法
DE102010001568A1 (de) * 2010-02-04 2011-08-04 Robert Bosch GmbH, 70469 Elektronisches Bauteil für hohe Temperaturen
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
MY160373A (en) * 2010-07-21 2017-03-15 Semiconductor Components Ind Llc Bonding structure and method
US9780059B2 (en) * 2010-07-21 2017-10-03 Semiconductor Components Industries, Llc Bonding structure and method
JP2012028613A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP5707885B2 (ja) * 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP5707886B2 (ja) * 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP5518211B2 (ja) 2010-11-16 2014-06-11 三菱電機株式会社 半導体素子、半導体装置及び半導体素子の製造方法
EP2669941A4 (en) * 2011-01-28 2016-02-24 Hitachi Ltd CIRCUIT SUBSTRATE AND SEMICONDUCTOR DEVICE USING THE SAME
US8426964B2 (en) 2011-04-29 2013-04-23 Industrial Technology Research Institute Micro bump and method for forming the same
US20120292009A1 (en) * 2011-05-20 2012-11-22 Baker Hughes Incorporated Method and Apparatus for Joining Members for Downhole and High Temperature Applications
DE102011083899A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten
DE102011083911A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
US8884343B2 (en) * 2012-02-24 2014-11-11 Texas Instruments Incorporated System in package and method for manufacturing the same
JP5780191B2 (ja) * 2012-03-28 2015-09-16 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
JP5982954B2 (ja) * 2012-03-30 2016-08-31 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
AT512525B1 (de) * 2012-05-04 2013-09-15 Mikroelektronik Ges Mit Beschraenkter Haftung Ab Leiterplatte, insbesondere für ein Leistungselektronikmodul, umfassend ein elektrisch leitfähiges Substrat
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
JP5664625B2 (ja) 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
DE102012222416A1 (de) * 2012-12-06 2014-06-12 Robert Bosch Gmbh Verfahren zum Verbinden von wenigstens zwei Komponenten unter Verwendung eines Sinterprozesses
US8946894B2 (en) * 2013-02-18 2015-02-03 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
FR3002484B1 (fr) 2013-02-28 2015-05-01 Commissariat Energie Atomique Procede d’obtention d’une surface de collage pour collage direct
JP6153077B2 (ja) * 2013-02-28 2017-06-28 株式会社豊田中央研究所 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置
JP5733638B2 (ja) * 2013-03-06 2015-06-10 株式会社豊田中央研究所 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線
JP6032110B2 (ja) * 2013-04-17 2016-11-24 株式会社豊田中央研究所 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置
JP6176320B2 (ja) * 2013-04-25 2017-08-09 富士電機株式会社 半導体装置
JP6153076B2 (ja) * 2013-05-22 2017-06-28 株式会社豊田中央研究所 金属ナノ粒子ペースト、それを含有する接合材料、及びそれを用いた半導体装置
JP6206021B2 (ja) * 2013-09-12 2017-10-04 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
US9960140B2 (en) 2013-11-11 2018-05-01 Nippon Steel & Sumitomo Metal Corporation Metal joining structure using metal nanoparticles and metal joining method and metal joining material
TWI707484B (zh) * 2013-11-14 2020-10-11 晶元光電股份有限公司 發光裝置
JP6369325B2 (ja) 2013-12-25 2018-08-08 三菱マテリアル株式会社 パワーモジュール用基板、およびその製造方法、パワーモジュール
WO2015104954A1 (ja) * 2014-01-10 2015-07-16 古河電気工業株式会社 電子回路装置
JP6565527B2 (ja) 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
WO2016052392A1 (ja) 2014-09-30 2016-04-07 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
JP6613929B2 (ja) 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6677886B2 (ja) 2016-02-29 2020-04-08 三菱マテリアル株式会社 半導体装置
WO2017188254A1 (ja) 2016-04-26 2017-11-02 京セラ株式会社 パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP6387048B2 (ja) * 2016-06-09 2018-09-05 ローム株式会社 半導体装置の製造方法
CN105870028B (zh) * 2016-06-16 2018-10-26 电子科技大学 场发射器件中钼与硅基底焊接的方法
JP2019145545A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 パワーモジュール
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
JP7261602B2 (ja) * 2019-02-08 2023-04-20 日産自動車株式会社 半導体装置及び電力変換装置
JP7293160B2 (ja) 2020-03-24 2023-06-19 株式会社東芝 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4457976A (en) * 1983-03-28 1984-07-03 Rca Corporation Method for mounting a sapphire chip on a metal base and article produced thereby
JP2858196B2 (ja) * 1993-04-17 1999-02-17 株式会社三井ハイテック 半導体装置用リードフレーム
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
JP3524221B2 (ja) * 1995-07-05 2004-05-10 富士通株式会社 半導体装置の製造方法
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
JP3574025B2 (ja) * 2000-01-31 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
JP2001313305A (ja) * 2000-02-25 2001-11-09 Murata Mfg Co Ltd 電子部品素子、電子部品装置および通信機装置
CN1216421C (zh) 2000-11-17 2005-08-24 矽品精密工业股份有限公司 用于半导体装置的散热结构
AUPS112202A0 (en) * 2002-03-14 2002-04-18 Commonwealth Scientific And Industrial Research Organisation Semiconductor manufacture
JP2004107728A (ja) * 2002-09-18 2004-04-08 Ebara Corp 接合材料及び接合方法
EP1578559B1 (en) 2002-09-18 2009-03-18 Ebara Corporation Bonding method
JP2004128357A (ja) 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159251B (zh) * 2006-09-26 2011-05-04 英特尔公司 微电子冷却组件及其制造方法以及微电子冷却系统
CN101933129B (zh) * 2008-02-07 2012-03-28 株式会社村田制作所 电子元件装置的制造方法
CN102456590A (zh) * 2010-10-18 2012-05-16 东京毅力科创株式会社 接合装置及接合方法
CN102456590B (zh) * 2010-10-18 2014-07-16 东京毅力科创株式会社 接合装置及接合方法
CN102646609A (zh) * 2011-02-22 2012-08-22 富士通株式会社 半导体器件、半导体器件的制造方法以及电源器件
CN102646609B (zh) * 2011-02-22 2014-12-03 富士通株式会社 半导体器件、半导体器件的制造方法以及电源器件
CN104205301A (zh) * 2012-08-17 2014-12-10 富士电机株式会社 电子元器件及电子元器件的制造方法
CN104205301B (zh) * 2012-08-17 2017-10-10 富士电机株式会社 电子元器件及电子元器件的制造方法
US9355987B2 (en) 2012-08-17 2016-05-31 Fuji Electric Co., Ltd. Electronic component and manufacturing method for electronic component
CN104076504A (zh) * 2013-03-25 2014-10-01 精工爱普生株式会社 光学滤波器装置、光模块及电子设备
CN107262958A (zh) * 2013-09-10 2017-10-20 株式会社东芝 金属粒子膏糊、使用了其的固化物及半导体装置
CN104319241B (zh) * 2014-09-15 2017-01-18 天津大学 一种无压烧结连接大功率gto模块的方法
CN104538321B (zh) * 2014-12-10 2018-10-26 株洲南车时代电气股份有限公司 一种半导体器件中硅片和钼片焊接的方法及应用
CN104538321A (zh) * 2014-12-10 2015-04-22 株洲南车时代电气股份有限公司 一种半导体器件中硅片和钼片焊接的方法及应用
CN106129025A (zh) * 2015-05-05 2016-11-16 矽品精密工业股份有限公司 电子装置及其制法
CN106129025B (zh) * 2015-05-05 2018-12-14 矽品精密工业股份有限公司 电子装置及其制法
US10646964B2 (en) 2015-07-24 2020-05-12 Northeastern University Low-temperature bonding with spaced nanorods and eutectic alloys
CN108463310A (zh) * 2015-07-24 2018-08-28 东北大学 采用间隔的纳米棒和共晶合金的低温焊接
CN108352373A (zh) * 2015-08-25 2018-07-31 奥斯兰姆奥普托半导体有限责任公司 器件和用于制造器件的方法
CN108352373B (zh) * 2015-08-25 2022-04-08 奥斯兰姆奥普托半导体有限责任公司 器件和用于制造器件的方法
WO2017032301A1 (zh) * 2015-08-27 2017-03-02 华为技术有限公司 一种装置及制造方法
CN105355610B (zh) * 2015-08-27 2019-01-18 华为技术有限公司 一种电路装置及制造方法
CN105355610A (zh) * 2015-08-27 2016-02-24 华为技术有限公司 一种电路装置及制造方法
US10784181B2 (en) 2015-08-27 2020-09-22 Huawei Technologies Co., Ltd. Apparatus and manufacturing method
JP2018206840A (ja) * 2017-05-31 2018-12-27 株式会社応用ナノ粒子研究所 放熱構造体
CN112839799A (zh) * 2018-10-31 2021-05-25 三菱综合材料株式会社 带金属层的碳质构件及导热板
CN112839799B (zh) * 2018-10-31 2023-01-24 三菱综合材料株式会社 带金属层的碳质构件及导热板

Also Published As

Publication number Publication date
EP1684340A2 (en) 2006-07-26
JP2006202938A (ja) 2006-08-03
US20060160330A1 (en) 2006-07-20
US20080303161A1 (en) 2008-12-11
US7361590B2 (en) 2008-04-22

Similar Documents

Publication Publication Date Title
CN1819172A (zh) 半导体装置及其制造方法
JP5718536B2 (ja) 接続構造体、及び半導体装置
KR102459745B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
JP6617049B2 (ja) 導電性ペースト及び半導体装置
JP6108987B2 (ja) 接続構造体
JP4969589B2 (ja) ペルチェ素子精製プロセスとペルチェ素子
JP2013041884A (ja) 半導体装置
KR20130061671A (ko) 도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재
JPWO2008004552A1 (ja) セラミックス−金属接合体、その製造方法およびそれを用いた半導体装置
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP2010050189A (ja) 接合材、半導体装置およびその製造方法
JP6989242B2 (ja) 接続構造体
JP6908173B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
WO2014027418A1 (ja) 電子部品および電子部品の製造方法
TWI642154B (zh) 電源模組用基板及其製造方法、電源模組
WO2021085451A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
CN1654155A (zh) 一种碳化硅颗粒增强铝基复合材料连接方法
JP5863323B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2006228804A (ja) 半導体モジュール用セラミックス回路基板及びその製造方法
TWI711141B (zh) 半導體裝置
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
CN113508462B (zh) 接合体、电路基板及半导体装置
JP2021182546A (ja) 導電性組成物、導電性焼結部、および導電性焼結部を備えている部材
JP2012124497A (ja) 半導体装置
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20060816

C20 Patent right or utility model deemed to be abandoned or is abandoned