CN104538321B - 一种半导体器件中硅片和钼片焊接的方法及应用 - Google Patents

一种半导体器件中硅片和钼片焊接的方法及应用 Download PDF

Info

Publication number
CN104538321B
CN104538321B CN201410756710.7A CN201410756710A CN104538321B CN 104538321 B CN104538321 B CN 104538321B CN 201410756710 A CN201410756710 A CN 201410756710A CN 104538321 B CN104538321 B CN 104538321B
Authority
CN
China
Prior art keywords
silver layer
layer
silicon chip
molybdenum sheet
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410756710.7A
Other languages
English (en)
Other versions
CN104538321A (zh
Inventor
朱为为
吴煜东
颜骥
张明
邹冰艳
操国宏
唐革
王政英
姚震洋
刘芹
高军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201410756710.7A priority Critical patent/CN104538321B/zh
Publication of CN104538321A publication Critical patent/CN104538321A/zh
Application granted granted Critical
Publication of CN104538321B publication Critical patent/CN104538321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Abstract

本发明公开了一种半导体器件中硅片和钼片焊接的方法，所述方法包括以下步骤：a.在钼片上设置第一银层；b.在硅片的阳极上设置第二银层；c.将第三银层设置于第一银层和第二银层之间；d.通过第一银层、第二银层和第三银层的焊接，从而将硅片与钼片焊接在一起。该方法工艺简单，成品率高，焊接强度高、焊接层空洞率低，变形量小，可大大的提高产品的性能。本发明还涉及上述方法制得的硅片/钼片焊接产品的应用。

Description

一种半导体器件中硅片和钼片焊接的方法及应用
技术领域
本发明涉及半导体领域，具有涉及半导体器件中硅片和钼片焊接的方法。本发明还涉及上述方法制备的硅片/钼片焊接产品的应用。
背景技术
半导体芯片在经过扩散、光刻和台面造型等多道工艺加工后，芯片便具备了一定的电特性。但是该芯片并不能直接应用，由于芯片本身很脆，受到碰撞很易损坏，并且无法通电。因此，常常给硅片焊接一块钼片，一方面可以保护硅片，使其不易受到碰撞而损坏，以致不能继续使用；另一方面通过焊接下钼片可以起到引出电极的作用。焊接的目的有两个方面：一个方面使芯片的阳极面与金属钼构成良好的欧姆接触和热接触；另一方面是使硅片以钼片为衬底，以增加芯片的机械强度。
在半导体制造领域，将硅片和钼片焊接在一起通常采用烧结工艺。传统的烧结工艺采用铝箔作为焊料，在800℃左右将硅片和钼片焊接在一起。烧结时在硅片和钼片之间加一片薄薄的铝片，以便使烧结的沾润良好。烧结前钼片、铝片和硅片都应清洗干净。硅片与钼片的烧结过程实际上是一种钎焊工艺。钎焊是利用熔点比母材低的钎料和母材一同加热，在母材不熔化的情况下，钎料熔化并润湿及填充两母材连接处的间隙，形成钎缝。在钎缝中，钎料与母材相互溶解和扩散，从而得到牢固的结合。烧结一般在真空状态下进行的。因为合金烧结是在高温下进行的。在高温下，合金材料熔化成液体状态，空气中的氧及其它气体使合金材料(铝片、钼片等)氧化或发生其他化学反应；同时硅片表面也会长出氧化层。这层氧化层使硅片和合金材料不能形成直接的接触，两者难以熔合，导致欧姆接触效果降低。所以烧结不能在空气中进行，而且必须在高真空的环境下进行。由于采用烧结将硅片和钼片焊接在一起的工艺温度一般在800℃，且钼片与硅片的膨胀系数不同，故管芯直径越大，芯片变形量越大，热疲劳现象越严重。同时，也存在欧姆接触的沾润性不好、易产生空洞等问题，从而影响器件的可靠性。同时，受芯片变形量过大的限制，该技术也止步于4英寸及以上规格芯片。
传统的烧结工艺实现硅片和钼片焊接的方法主要存在以下问题：1)烧结温度为800℃左右。由于硅片和钼片的膨胀系数不同，在升温过程中产生的热应力会导致位错，甚至剥离、开裂或解焊接。故管芯直径越大，变形量越大，热疲劳现象越严重。使得传统的烧结工艺只适合4英寸以下硅片与钼片的焊接；2)由于烧结工艺存在变形量较大的现象，导致元件的长期可靠性较差。大大降低了元件的寿命；3)烧结是一种钎焊工艺，在高温下进行的，容易导致热应力气泡的形成，导致粘润不好，空洞率较大；4)烧结工艺粘润较差，导致硅片与钼片的欧姆接触较大，使得最终元件的接触压降较大；5)由于烧结工艺粘润较差，导致硅片与钼片之间的热接触较差，导致元件的接触热阻和瞬态热阻抗较大；6)由于烧结工艺温度较搞，硅片表面易长出氧化层。这层氧化层使硅片和合金材料不能形成直接的接触，两者难以熔合，导致欧姆接触效果降低。所以烧结不能在空气中进行，而且必须在高真空的环境下进行。
本发明的发明人通过深入研究，希望提供一种将硅片和钼片焊接的方法，该方法工艺简单，成品率高，焊接强度高、可大大的提高产品的性能。
发明内容
针对现有技术中的不足，本发明提供了一种将高压功率半导体芯片中的硅片和钼片焊接的方法。该方法工艺简单，成品率高，焊接强度高、焊接层空洞率低，变形量小，可大大的提高产品的性能。
根据本发明，提供了一种半导体器件中硅片和钼片焊接的方法，所述方法包括以下步骤：
a.在钼片上设置第一银层；
b.在硅片的阳极上设置第二银层；
c.将第三银层设置于第一银层和第二银层之间；
d.通过第一银层、第二银层和第三银层的焊接，从而将硅片与钼片焊接在一起。
根据本发明，利用金属扩散原理将硅和钼两种材料通过焊接剂连接在一起。银是一种具有优良机械性能和电性能的“硬”焊料，具有高焊接强度，良好的导热性和导电性。通过使用银将硅片和钼片焊接在一起，实现了接触热阻和瞬态热阻抗较小，且减少高温合金过程的变形量，由此减少器件热阻，降低台面结温，并显著提高器件的抗浪涌电流能力及牢固性的优点。
根据本发明所述方法的一个具体实施例，所述第三银层的厚度为40～100μm，优选为45～80μm。将第三银层作为主要的过渡金属层，利用金属扩散原料在较低温度下降硅片和钼片通过焊接剂连接在一起。由于银具有良好的导热性和导电性，采用银层做为焊接剂，能够大大降低硅片与钼片的接触热阻和瞬间热阻抗，显著提高器件抗疲劳的能力；同时，能够大大降低硅片和钼片的欧姆接触和最终元件的接触压降。在一个优选的实施例中，所述第三银层为纳米银层(厚度约50μm)。采用所述纳米银层，其具有更好的导热性和导电性，能够进一步降低硅片与钼片的接触热阻、瞬间热阻抗、欧姆接触和最终元件的接触压降，显著提高器件抗疲劳的能力。
根据本发明，所述硅片和钼片为半导体领域内常用的硅片和钼片，其规格和尺寸为已知的。所述方法中的钼片包括本领域内已知的钼片或者表面镀有镀层如铑和/或钌的钼片。此处不再赘述。根据本发明所述方法的一个实施例，通过溅射的方式设置所述第一银层。本领域的技术人员均知，所述第一银层的直径优选与所述钼片的直径相同。在第一个实例中，所述第一银层的厚度为0.1～3μm。从成本和性能的角度综合考虑，所述第一银层的厚度优选为0.5～1μm。
根据本发明所述方法的另一个具体实施例，通过溅射的方式设置所述第二银层。所述硅片可为表面镀有铝的硅片，当所述硅片为表面镀有铝的硅片时，所述铝的厚度为本领域内熟知的，此处不再赘述。在一个具体实例中，所述第二银层的厚度为0.5～3μm。本领域的技术人员均知，所述第二银层的直径优选与所述硅片的直径相同。从成本和性能的角度综合考虑，所述第二银层的厚度优选为1～2μm。在一个更为具体的实例中，所述第二银层的厚度为1μm。
根据本发明所述方法的另一个具体实施例，在所述硅片的阳极与第二银层之间设置钛层。设置钛层有利于提高第二银层与硅片的粘附性。其中，优选以溅射的方式设置钛层。本领域的技术人员均知，所述钛层的直径优选与所述硅片的直径相同。其中，所述钛层的厚度为0.1～0.3μm，优选0.1～0.2μm。在一个具体实例中，所述钛层的厚度为0.1μm。
根据本发明所述方法的另一个具体实施例，在所述钛层与第二银层之间设置镍层，在硅片的阳极上依次设置钛层、镍层和第二银层。其中，优选以溅射的方式设置镍层。本领域的技术人员均知，所述镍层的直径优选与所述硅片的直径相同。所述镍层的厚度为0.3～1μm，优选0.5～0.8μm。在一个具体实例中，所述镍层的厚度为0.5μm。
根据本发明所述方法的另外一个具体实施例，在步骤c中，所述第三银层的设置在100～200℃、0.1～1.5MPa，优选150℃～180℃和0.3～1MPa下进行。本领域的技术人员均知，优选第三银层的直径或有效直径大于等于所述硅片的直径。在一个具体实例中，将第三银层转移至第一银层和第二银层之间。如当所述第三银层为纳米银层时，所述纳米银层可为商够的纳米银层。在一个具体应用例中，所述步骤c中的温度为150℃，压力为0.3MPa。
根据本发明所述方法的另外一个具体实施例，在步骤d中，所述焊接时的温度为200℃～350℃，压强为5～15MPa，时间为2～15min；优选地，所述焊接时的温度为250～300℃，压强为8～15MPa，时间为2～5min。在上述低温下进行焊接，大大减小了由于硅片和钼片的膨胀系数不同而造成的变形量较大的问题，使得该工艺可以满足大尺寸(如6英寸)硅片和钼片的焊接。所述焊接也可在空气氛中进行，无需真空。
根据本发明所述方法的另外一个具体实施例，在所述硅片的阴极面设置有缓冲层。所述缓冲层的设置可以防止硅片在较大的压力下发生开裂。所述缓冲层的材料可以采用耐温(如可耐300℃)且偏软材料。其中，所述缓冲层优选石墨。所述缓冲层的厚度为常规的厚度，此处不再赘述。缓冲层的直径大小可由本领域技术人员通过经验确定。
根据本发明提供的方法，工艺简单，成品率高，焊接强度高(可达30-40MPa)、可大大的提高产品的性能，实现接触热阻和瞬态热阻抗较小，且减少高温合金过程的变形量，由此减少器件热阻，降低台面结温，并显著提高器件的抗浪涌电流能力及牢固性。
根据本发明的另外一个方面，还提供了上述方法制备的硅片/钼片焊接产品在半导体器件中的应用。根据本发明提供的方法制备的硅片/钼片焊接产品，可以使硅片的阳极面与金属钼形成良好的欧姆接触和热接触，增加了芯片的机械强度，有利于产品的加工和使用；同时，由于其具有的良好性能，在半导体器件中具有宽广的应用前景。
本专利旨在提供一种纳米级银的硅片和钼片的焊接方法。在一定压强、温度和时间内进行扩散焊接，形成以具有高强度银层为主的中间层。该方法采用压力机在一定温度和压力下实现硅片和钼片的焊接。该方法方便高效、工艺简单、避免人工操作、成品率高、可大大的提高产品的长期可靠性的特点。
根据本发明，采用第三银层作为主要过渡金属层，利用金属扩散原理在较低的温度下将硅和钼两种材料通过焊接剂(第三银层)连接在一起。银层(尤其是纳米银层)是一种具有优良机械性能和电性能的“硬”焊料。采用本发明提供的方法，制得的硅片/钼片具有高焊接强度、良好的导热性和导电性，能够实现接触热阻和瞬态热阻抗较小，且减少高温合金过程的变形量，由此减少器件热阻，降低台面结温，并显著提高器件的抗浪涌电流能力及牢固性。本发明还具有如下的优点是：
1)低温焊接工艺温度较低，一般在250℃左右，大大减小了由于硅片和钼片的膨胀系数不同而造成的变形量较大的问题，使得该工艺可以满足6英寸硅片和钼片的焊接；
2)低温焊接工艺可以将焊接层空洞率控制为零(超声探伤不可见)，粘润较好；
3)由于纳米银具有良好的导热性，大大降低了硅片与钼片的接触热阻和瞬间热阻抗。显著提高了器件抗疲劳的能力；
4)由于纳米银具有良好的导电性，大大降低了硅片和钼片的欧姆接触和最终元件的接触压降；
5)基于纳米银的低温焊接工艺可在空气氛围中进行，不需要在真空环境中进行；
6)该工艺还具有焊接强度较好的特点，可达到30～40MPa。
附图说明
图1为根据本发明的一个实施例的步骤a的示意图；
图2为根据本发明的一个实施例的步骤b的示意图；
图3为根据本发明的一个实施例的步骤c的部分工序的示意图；
图4为根据本发明的一个实施例的步骤c的部分工序的示意图；
图5为根据本发明的一个实施例的步骤d的示意图。
具体实施方式
下面结合具体实施例和说明书附图对本发明作进一步说明，但并不构成对本发明的任何限制。
测试方法采用本领域通用的测试方法，在相同测试条件下对样品进行测试。
焊接强度：采用推拉力测试仪对样片进行焊接强度测试。单位为MPa。
焊接层空洞率：采用超声扫描显微镜对样片的焊接层进行扫描，并计算出焊接层的空洞率。
变形量：采用轮廓仪对样品进行变形量大小测试，样品的两面均采用十字交叉两个方向进行测试，取最大值为变形量。单位为μm。
在下面实施例1-3和对比例1中，使用的钼片和硅片的直径均为88±0.1mm，其厚度分别为3.50 +0.1mm和0.76±0.015mm；纳米银层为商购，其厚度为50μm。石墨层为商购，其厚度为2mm。实施例4中的钼片和硅片的直径均为145±0.1mm，其厚度分别为4.50 +0.1mm和1.5±0.015mm。下述同一实例的产品中各层的直径相同。
图1为根据本发明的一个实施例的步骤a的示意图；利用银钯1在钼片2上单面溅射银，得到具有第一银层的钼片10。所述钼片2可为表面镀铑或镀钌的钼片。
图2为根据本发明的一个实施例的步骤b的示意图；利用靶材3在硅片4上溅射银，得到具有第二银层的硅片20。在硅片4上溅射银之前，还可在硅片上依次溅射钛层、镍层。
图3和图4均为根据本发明的一个实施例的步骤c的示意图；将第三银层(如纳米银层5)转至钼片10上，与钼片10的第一银层相接触。将第三银层上的支撑材料(如聚四氟乙烯膜6)去除，得到图4中的转移后的材料；然后再将第三银层的另一面与硅片20的第二银层相接触。
图5为根据本发明的一个实施例的步骤d的示意图。通过焊接，使第一银层、第二银层和第三银层熔合，通过金属扩散原理从而将硅片与钼片连接在一起。为了避免硅片在较大压力下发生裂片，在硅片的阴极设有缓冲层7，如石墨层。
实施例1
采用包含如下步骤的方法制备半导体器件中的硅片/钼片的焊接产品：
a.在钼片上单面溅射银，溅射得到的第一银层的厚度为0.5μm；
b.在硅片的阳极面上依次溅射钛、镍和银。得到的钛层、镍层和第二银层的厚度依次为0.1μm，0.5μm和1μm；
c.在150℃和0.3MPa的工艺条件下将纳米银转移到第一银层上，并将纳米银层的支撑材料聚四氟乙烯膜去掉，然后与第二银层相接触；
d.在250℃、15MPa工艺条件下，实现焊接，工艺时间约2min，然后通过自然降温的方式缓慢冷却。在硅片的阴极面采用石墨作为缓冲层。
最后得到的焊接后的硅片/钼片的焊接强度为35.67MPa，焊层间空洞率为0％，变形量为37.5μm。
实施例2
采用包含如下步骤的方法制备半导体器件中的硅片/钼片的焊接产品：
a.在钼片上单面溅射银，溅射得到的第一银层的厚度为0.4μm；
b.在硅片的阳极面上依次溅射钛、镍和银。得到的钛层、镍层和第二银层的厚度依次为0.2μm，0.5μm和1.1μm；
c.在150℃和0.3MPa的工艺条件下将纳米银转移到第一银层上，并将纳米银层的支撑材料聚四氟乙烯膜去掉，然后与第二银层相接触；
d.在300℃、15MPa工艺条件下，实现焊接，工艺时间约2min，然后通过自然降温的方式缓慢冷却。在硅片的阴极面采用石墨作为缓冲层。
最后得到的焊接后的硅片/钼片的焊接强度为39.54MPa，焊层间空洞率为0％，变形量为51.6μm。
实施例3
采用包含如下步骤的方法制备半导体器件中的硅片/钼片的焊接产品：
a.在钼片上单面溅射银，溅射得到的第一银层的厚度为0.5μm；
b.在硅片的阳极面上依次溅射钛、镍和银。得到的钛层、镍层和第二银层的厚度依次为0.1μm，0.5μm和1μm；
c.在150℃和0.3MPa的工艺条件下将纳米银转移到第一银层上，并将纳米银层的支撑材料聚四氟乙烯膜去掉，然后与第二银层相接触；
d.在250℃和10MPa工艺条件下，实现焊接，工艺时间约2min，然后通过自然降温的方式缓慢冷却。在硅片的阴极面采用石墨作为缓冲层。
最后得到的焊接后的硅片/钼片的焊接强度为30.12MPa，焊层间空洞率为0％，变形量为37.1μm。
实施例4
采用包含如下步骤的方法制备半导体器件中的硅片/钼片的焊接产品：
a.在钼片上单面溅射银，溅射得到的第一银层的厚度为0.6μm；
b.在硅片的阳极面上依次溅射钛、镍和银。得到的钛层、镍层和第二银层的厚度依次为0.1μm，0.5μm和1μm；
c.在150℃和0.2MPa的工艺条件下将纳米银转移到第一银层上，并将纳米银层的支撑材料聚四氟乙烯膜去掉，然后与第二银层相接触；
d.在250℃、8MPa工艺条件下，实现焊接，工艺时间约2min，然后通过自然降温的方式缓慢冷却。在硅片的阴极面采用石墨作为缓冲层。
最后得到的焊接后的硅片/钼片的焊接强度为39.12MPa，焊层间空洞率为0％，变形量为61.1μm。
对比例1
在钼片和硅片的阳极面之间设置铝箔(铝箔为商购，其厚度为40μm)，然后在800℃和真空下进行高温烧结，时间约12min，然后自然冷却至室温。得到的焊接后的硅片/钼片的焊接强度为20MPa，焊层间空洞率为3.1％，变形量为162.1μm。
由以上对比可以得知，采用现有技术中的高温烧结工艺，需要在真空下进行，得到的产品焊接强度低、变形量大、热疲劳现象严重；同时，欧姆接触的沾润性不好，空洞率高，从而影响器件的可靠性。此外，由于变形量过大，该技术止步于4英寸及以上规格硅片。然而，根据本发明提供的工艺制备的产品，其焊接强度高、变形量小，空洞率小，粘润较好；大大降低了硅片与钼片的接触热阻和瞬间热阻抗，显著提高了器件抗疲劳的能力；大大降低了硅片和钼片的欧姆接触和最终元件的接触压降。根据本发明提供的方法能够应用于大尺寸规格的硅片，如6英寸的硅片，仍然能够保持焊接强度高、变形量小、空洞率小、粘润较好等等优点。根据本发明提供的方法制得的硅片/钼片焊接产品在半导体领域具有宽广的应用前景。
应当注意的是，以上所述的实施例仅用于解释本发明，并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述，但应当理解为其中所用的词语为描述性和解释性词汇，而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改，以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施例，但是并不意味着本发明限于其中公开的特定例，相反，本发明可扩展至其他所有具有相同功能的方法和应用。

Claims (19)

1.一种半导体器件中硅片和钼片焊接的方法，所述方法包括以下步骤：
a.在钼片上设置第一银层；
b.在硅片的阳极上设置第二银层；
c.将第三银层设置于第一银层和第二银层之间，将第三银层转至钼片上，与钼片上的第一银层接触，将第三银层上的支撑材料去除，然后再将第三银层的另一面与硅片的第二银层相接触；
d.通过第一银层、第二银层和第三银层的焊接，从而将硅片与钼片焊接在一起；
步骤d中，所述焊接时的温度为250℃，压强为8-15MPa，时间为2-5min；
其中，所述第三银层为纳米银层，所述第三银层的厚度为40～100μm；在所述硅片的阴极面设置有缓冲层。
2.根据权利要求1所述的方法，其特征在于，所述第三银层的厚度为45～80μm。
3.根据权利要求1所述的方法，其特征在于，所述第三银层的厚度为50μm。
4.根据权利要求1所述的方法，其特征在于，通过溅射的方式设置所述第一银层。
5.根据权利要求4所述的方法，其特征在于，所述第一银层的厚度为0.1～3μm。
6.根据权利要求4所述的方法，其特征在于，所述第一银层的厚度为0.5～1μm。
7.根据权利要求1所述的方法，其特征在于，通过溅射的方式设置所述第二银层。
8.根据权利要求7所述的方法，其特征在于，所述第二银层的厚度为0.5～3μm。
9.根据权利要求7所述的方法，其特征在于，所述第二银层的厚度为1～2μm。
10.根据权利要求1所述的方法，其特征在于，在所述硅片的阳极与第二银层之间设置钛层；其中，所述钛层的厚度为0.1～0.3μm。
11.根据权利要求10所述的方法，其特征在于，以溅射的方式在所述硅片的阳极与第二银层之间设置钛层。
12.根据权利要求10所述的方法，其特征在于，所述钛层的厚度为0.1～0.2μm。
13.根据权利要求10所述的方法，其特征在于，在所述钛层与第二银层之间设置镍层；其中，所述镍层的厚度为0.3～1μm。
14.根据权利要求13所述的方法，其特征在于，以溅射的方式在所述钛层与第二银层之间设置镍层。
15.根据权利要求13所述的方法，其特征在于，所述镍层的厚度为0.5～0.8μm。
16.根据权利要求1-15中任意一项所述的方法，其特征在于，步骤c中，所述第三银层的设置在100～200℃、0.1～1.5MPa下进行。
17.根据权利要求1-15中任意一项所述的方法，其特征在于，步骤c中，所述第三银层的设置在150℃～180℃和0.3～1MPa下进行。
18.根据权利要求1-15中任意一项所述的方法，其特征在于，所述缓冲层为石墨。
19.根据权利要求1-18中任意一项所述方法制备的硅片/钼片焊接产品在半导体器件中的应用。
CN201410756710.7A 2014-12-10 2014-12-10 一种半导体器件中硅片和钼片焊接的方法及应用 Active CN104538321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410756710.7A CN104538321B (zh) 2014-12-10 2014-12-10 一种半导体器件中硅片和钼片焊接的方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410756710.7A CN104538321B (zh) 2014-12-10 2014-12-10 一种半导体器件中硅片和钼片焊接的方法及应用

Publications (2)

Publication Number Publication Date
CN104538321A CN104538321A (zh) 2015-04-22
CN104538321B true CN104538321B (zh) 2018-10-26

Family

ID=52853827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410756710.7A Active CN104538321B (zh) 2014-12-10 2014-12-10 一种半导体器件中硅片和钼片焊接的方法及应用

Country Status (1)

Country Link
CN (1) CN104538321B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355610B (zh) * 2015-08-27 2019-01-18 华为技术有限公司 一种电路装置及制造方法
CN105870028B (zh) * 2016-06-16 2018-10-26 电子科技大学 场发射器件中钼与硅基底焊接的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246242A1 (de) * 2001-03-26 2002-10-02 Abb Research Ltd. Kurzschlussfestes IGBT Modul
CN1819172A (zh) * 2005-01-20 2006-08-16 日产自动车株式会社 半导体装置及其制造方法
CN102637598A (zh) * 2012-04-18 2012-08-15 润奥电子(扬州)制造有限公司 一种制备大功率半导体器件管芯的方法
CN103370786A (zh) * 2011-02-08 2013-10-23 Abb研究有限公司 功率半导体模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246242A1 (de) * 2001-03-26 2002-10-02 Abb Research Ltd. Kurzschlussfestes IGBT Modul
CN1819172A (zh) * 2005-01-20 2006-08-16 日产自动车株式会社 半导体装置及其制造方法
CN103370786A (zh) * 2011-02-08 2013-10-23 Abb研究有限公司 功率半导体模块
CN102637598A (zh) * 2012-04-18 2012-08-15 润奥电子(扬州)制造有限公司 一种制备大功率半导体器件管芯的方法

Also Published As

Publication number Publication date
CN104538321A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
JP4964009B2 (ja) パワー半導体モジュール
CN106825885B (zh) 一种电场辅助下的TZM合金与WRe合金的连接方法
CN106271177B (zh) 一种互连钎料及其互连成形方法
CN102601477B (zh) 一种led晶片微焊共晶方法
CN101431207B (zh) 激光晶体板条与热沉焊接的方法
JP4908021B2 (ja) 静電チャック、静電チャック装置、静電チャックの製造方法、真空チャック、真空チャック装置、真空チャックの製造方法、セラミックヒーター、セラミックヒーター装置、及びセラミックヒーターの製造方法
CN104538321B (zh) 一种半导体器件中硅片和钼片焊接的方法及应用
CN112209729B (zh) 一种基于Ni箔中间层的三元层状陶瓷钛硅碳及其固溶体与铁素体不锈钢的扩散连接方法
CN102097743B (zh) 厘米条半导体激光器双面贴焊匹配片装配方法
CN107127468B (zh) 一种基于泡沫铜的高温互连焊点的制备方法
TW201539680A (zh) 電源模組用基板及其製造方法、電源模組
TW440893B (en) Semiconductor supporting device and its manufacture, composite body and its manufacture
CN103633550B (zh) 一种半导体激光器bar条垂直阵列的封装方法
CN105489507A (zh) 一种igbt芯片与直接覆铜基板的快速烧结连接方法及装置
CN105810541B (zh) X射线管阳极装置
CN101388352B (zh) 金属氧化物半导体场效应晶体管及其键合方法
JP2010098035A (ja) 熱電変換素子
CN103193507B (zh) 一种提高金属对SiC陶瓷润湿性的方法
JP2004119696A (ja) ボンディング方法、ボンディングステージ、及び電子部品実装装置
CN114131232A (zh) 一种使用高熵合金连接SiC或SiCf/SiC陶瓷材料的方法
CN103231163B (zh) 钨丝焊接器
JP4570071B2 (ja) 熱電変換モジュール及びその製造方法
JP4533998B2 (ja) 高融点異種金属材の高温等方加圧接合法
CN103474553A (zh) 一种大功率led封装用膜层及其制备和封装方法
CN114012538B (zh) 一种能够控制一维线性对接焊点尺寸的方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20200925

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right