CN103370786A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN103370786A
CN103370786A CN2012800081050A CN201280008105A CN103370786A CN 103370786 A CN103370786 A CN 103370786A CN 2012800081050 A CN2012800081050 A CN 2012800081050A CN 201280008105 A CN201280008105 A CN 201280008105A CN 103370786 A CN103370786 A CN 103370786A
Authority
CN
China
Prior art keywords
power semiconductor
preform
semiconductor chip
semiconductor modular
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800081050A
Other languages
English (en)
Other versions
CN103370786B (zh
Inventor
S.基辛
N.舒尔滋
J.赫夫纳
C.刘
A.哈米迪
J-H.法比安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP20110167810 external-priority patent/EP2528092A1/en
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Publication of CN103370786A publication Critical patent/CN103370786A/zh
Application granted granted Critical
Publication of CN103370786B publication Critical patent/CN103370786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83449—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8348—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13023—IGCT - Integrated Gate Commutated Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13028—RCT - Reverse Conducting Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

半导体装置（509a、b）包括半导体芯片（504a、b），其包括底部电极和顶部电极以及底部电极基板（502）。底部电极基板（502）导电且导热。半导体装置（509a、b）包括顶部电极基板（508）。该顶部电极基板（508）导电且导热。半导体装置（509a、b）包括第一预型件（506a、b），其由配置用于在熔化时支持形成导电合金的材料制成。为了提供具有增强特性的半导体装置，半导体芯片（504a，b）的底部电极经由第一接合层（618）热且电连接到底部电极基板（502），半导体芯片（504a、b）的顶部电极经由第二接合层（620）热且电连接到第一预型件（506a、b）的第一侧，并且第一预型件（506a、b）的第二侧经由第三接合层（624）热且电连接到顶部电极基板（508）。

Description

功率半导体模块
技术领域
本发明涉及高功率应用的领域，并且特别涉及功率半导体模块、电子电力设备和制造功率半导体模块的方法。
背景技术
电子电力设备包括一个或多个（高）功率半导体模块，其可互相串联或并联连接。通常，功率半导体模块的功率半导体芯片可包括开关功能性，并且可配置为晶体管或二极管。功率半导体芯片并且从而功率半导体模块中的一个或多个在操作期间的失效可引起电子电力设备的失效并且还代表关于制造、维护和/或翻新应用的重要问题。
例如，具有内部短路失效模式SCFM能力的功率半导体模块（特别地例如绝缘栅双极晶体管（IGBT）模块的半导体模块）是例如在电力传输领域中可用的电压源转换器（VSC）的电子电力设备的重要组件。SCFM能力意思是功率半导体模块的功率半导体芯片不以开路失效，而以短路失效。如果失效，功率半导体芯片不再能够开关。然而，功率半导体芯片仍然至少在一定时间期间运送负载电流。在系统中设计有冗余度，并且因为失效的功率半导体模块现在仅具有电阻器（具有非常低的电阻）或导体的功能，其他功率半导体模块能够分担阻断电压。因此，配备有这样的功率半导体模块的电子电力设备通常仅要求定期、计划的维护来更换失效的功率半导体模块。
功率半导体模块的SCFM能力的可能解决方案（和申请人的当前解决方案）中的一个基于由于由失效引致的能量耗散引起的材料的熔化。硅功率半导体芯片和附连到该功率半导体芯片的发射极触点的适合的金属部分（例如，铝（Al）、银（Ag）-这些材料必须与硅形成具有足够低的熔化温度的共晶合金）熔化并且形成高导电合金-所谓的“热点”。这样的内建解决方案已经应用在压装功率半导体模块概念中-所谓的StakPak（参见例如EP 0 989 611 A2或B1、US 6,426,561 B1、US 7,538,436 B2，其的内容将稍后详细说明）。功率半导体芯片的集电极侧焊接到衬底。例如，铝片（要熔化来形成通过芯片的传导通道的组件）和钼片（补偿热膨胀系数（CTE）不匹配的组件）堆叠在每个功率半导体芯片的发射极侧上。机械组件（弹簧）用于施加对于具有良好质量的干触点所必需的压力。这里，术语“干触点”可具体指代功率半导体芯片和邻近功率半导体芯片布置的组件之间的基于压力的接触界面。弹簧概念还保护芯片免受机械损伤，允许压力在功率半导体芯片之间的均匀分布，并且允许补偿由短路失效引起的高度变化。
在ISPSD 2003提出的S. Gunturi等人的“Innovative Metal System for IGBT Press Packs”描述包括SCFM能力的装载弹簧的压装封装件。相应的封装件包括基板，硅基功率半导体芯片焊接在其上。小板布置在硅芯片的上侧上，并且由装载弹簧的插针朝功率半导体芯片挤压。在电子失效的情况下，将功率半导体芯片的材料和小板的材料加热使得形成共晶金属合金，其提供功率半导体芯片之上的短路路径。
EP 0 989 611 A2或B1或US 6,426,561 B1描述基于压力的IGBT模块，其包括互相并联连接并且夹在传导衬底和相应活塞之间的多个功率半导体芯片。用例如铝、银、金、铜或镁的材料制成的层布置与功率半导体芯片接触，并且布置在衬底和活塞中的相应一个活塞之间。当加热时，该层连同功率半导体芯片的半导体材料一起形成共晶混合物，并且从而形成功率半导体芯片之上的金属传导通道。
US 7,538,436 B2描述高功率压装半导体模块，其包括夹在传导基板和传导顶板之间的多个功率半导体芯片。接触活塞将顶板和功率半导体芯片中相应的那个向基板挤压。顶板和基板的材料用金属基复合材料制成，其的热膨胀系数的值可适应于接近或匹配功率半导体芯片的材料的热膨胀系数的值的值。
描述的装置或StakPak模块有关的典型问题是干电触点的老化（例如，由于可覆盖功率半导体芯片的硅酮凝胶的渗透），电流路径的电阻（（特别由于）许多界面（特别在相应组件之间）），机械组件（的特别是布置）的复杂性，由弹簧形状对电流负载的限制和成本。最近还开始了关于将来电流和电压额定值的可能极限的讨论。
发明内容
本发明的目的是提供具有改进的特性的功率半导体模块或装置和电子电力设备。此外，本发明的目的是提供制造这样的功率半导体模块和这样的电子电力设备的方法。
根据本发明的方面，提供功率半导体模块，该功率半导体模块包括底部电极基板（其中该底部电极基板导电并且导热）、顶部电极基板（其中该顶部电极基板导电并且导热）、功率半导体芯片和第一预型件，其中该功率半导体芯片包括底部电极和顶部电极，该第一预型件用配置用于支持熔化时形成导电合金的材料制成，该第一预型件与该功率半导体芯片结合提供功率半导体模块的短路失效模式能力，并且其中该功率半导体芯片的底部电极经由第一接合层热且电连接到底部电极基板，并且其中该功率半导体芯片的顶部电极经由第二接合层热且电连接到该第一预型件的第一侧。根据本发明，该第一预型件的第二侧经由第三接合层热且电连接到顶部电极基板。
根据本发明的另一个示范性方面，提供电子电力设备，该电子电力设备包括如上文描述的功率半导体模块。
根据本发明的另一个示范性方面，提供制造功率半导体模块的方法，该方法包括提供包括底部电极和顶部电极的功率半导体芯片，提供底部电极基板（其中该底部电极基板导电并且导热），提供顶部电极基板（其中该顶部电极基板导电并且导热），提供用配置用于在熔化时支持导电合金（特别地半导体芯片的材料）的形成的材料制成的第一预型件，通过接合（特别地通过烧结）制备底部电极基板、功率半导体芯片和第一预型件的子组装件，并且将顶部电极基板接合到该子组装件（特别地通过焊接）。
在本申请的上下文中，术语“功率半导体模块”可具体指代可包括例如二极管或晶体管的至少一个基于功率半导体的组件的布置。
术语“功率半导体芯片”可具体指代基于半导体材料的功能组件。例如，这样的功能性可指开关电流。
术语“预型件”可具体指代可特别包括或配置为小板的半成品或工件。
术语“顶部和底部元件”和“上侧和下侧”可具体指代第一和第二元件或第一和第二侧互相的相对布置，并且可不暗指相对于地平面的任何方向或任何布置。
元件的术语“侧”可具体指代该元件的（二维）表面或（三维）表面层部分。
术语“第一元件经由第三元件连接到第二元件”可指第一、第二和第三元件之间的直接或间接连接（特别地经由另外的元件）。
术语“接合”可具体指代用于将元件互相结合的技术，并且可特别地包括烧结、焊接、钎焊和扩散接合。
在“背景技术”章节中详细说明的术语可具体应用于本发明的描述。
术语“元件”和“组件”可采用可交换的方式使用。
因此，功率半导体模块可包括在正常操作条件下的高可靠性，特别与基于压力的半导体装置比较。特别地，功率半导体模块中干触点的存在可由本发明排除，特别地由单独元件之间的接合层。此外，可减少覆盖材料（例如，硅酮凝胶）渗入相应组件之间的界面的风险和/或相应组件之间的界面的氧化（特别通过形成包括氧的绝缘层）的风险。
此外，可减少功率半导体模块的相应组件之间的电界面，由此减少沿顶部和底部电极基板之间的电流路径的电阻。因此，可增强功率半导体模块并且从而电子电力设备的效率。
此外，功率半导体模块的机械复杂性可通过避免包括例如弹簧的压力施加元件的构建设计而减少。
此外，功率半导体模块和电子电力设备可因此包括减小的封装体积，特别地减小的高度（特别地与基于压力的功率半导体模块比较减小大约三分之二），如分别与基于压力的功率半导体模块和电子电力设备比较的。因此，功率半导体模块和电子电力设备可在各种应用领域中使用。
此外，通过制造基于接合层而不是基于例如弹簧的压力施加元件的功率半导体模块，可减少功率半导体模块的制造成本。
此外，可避免由基于压力的功率半导体模块的弹簧的形状引起的沿功率半导体模块的电流负载的限制。
此外，因为接合层可代表薄元件并且可直接接触邻近层或组件，该功率半导体模块与基于例如弹簧的压力施加元件的功率半导体模块比较可包括改进的热耗散。特别地，该功率半导体模块经由它的底部电极基板和顶部电极基板改进的热耗散可对应于该功率半导体模块对于短时热脉冲足够的改进的固有冷却能力。
此外，功率半导体模块可包括由第一预型件与功率半导体芯片结合提供的改进的内部SCFM能力。在功率半导体芯片失效的情况下（例如在通过功率半导体芯片的电压或电流尖峰的情况下），可将第一预型件的材料和功率半导体芯片的材料加热来熔化使得可形成具有与第一预型件的材料和功率半导体芯片的材料比较更低的熔化温度的传导合金（特别是共晶合金）。因此，传导电流路径可由第一预型件的熔化材料和熔化的功率半导体芯片的材料形成，使得功率半导体芯片可落入短路失效模式。失效的功率半导体芯片可不再具有开关或二极管的功能性。然而，具有足够的电流运送能力的永久性传导路径可由该传导合金形成，使得由于系统中从另一个功率半导体芯片方面而言的冗余性，相应的电子设备可至少在短时间期间仍然可操作。因此，尽管功率半导体芯片失效，电子电力设备的寿命可通过提供短路失效模式延长。此外，在该短路失效模式期间，维护措施可由例如电子电力设备的控制单元发起。
为了提供短路失效模式能力，第一预型件必须提供足够的材料来形成通过该失效的功率半导体芯片的传导通道。这可是如果第一预型件的厚度是功率半导体芯片的厚度的至少50%和/或可具有至少0.1mm、更优选地至少0.5mm和最优选地至少0.8mm的厚度的情况。
因此，在“背景技术”章节中提到的所有问题可由根据独立权利要求的功率半导体模块、电子电力设备和制造功率半导体模块的方法解决。
接着，将解释功率半导体模块的另外的示范性实施例。然而，这些实施例还应用于电子电力设备和制造电力半导体模块的方法。
根据本发明的示范性方面，制造的半导体模块可包括由底部电极基板、半导体芯片、第一预型件和顶部电极基板形成的夹式堆叠。功率半导体模块的每个组件可由通过接合（特别地通过烧结或焊接）形成的相应的接合层互相连接。
根据本发明的示范性方面，形成包括功率半导体芯片和第一预型件和可能的另外元件的堆叠。包括半导体芯片和第一预型件的堆叠的所有元件经由接合层特别地通过第三接合层互相热且电连接，并且堆叠中的底部元件由第一接合层连接到底部电极基板，并且堆叠中的顶部元件由第二接合层连接到顶部电极基板。
功率半导体模块可进一步包括第二预型件，其包括配置用于补偿功率半导体芯片和第一预型件之间的热膨胀不匹配的材料，其中第一预型件的第二侧可经由第四接合层热且电连接到该第二预型件的第一侧，其中该第二预型件的第二侧可经由第三接合层热且电连接到顶部电极基板。特别地，第二预型件的布置可减少功率半导体芯片的材料和第一预型件的材料之间的应力，由此提高半导体装置的可靠性。
根据本发明另外的方面，堆叠可包括第二预型件，其中第一预型件的第二侧经由第四接合层热且电连接到第二预型件的第一侧。在该情况下，堆叠中的顶部元件由第二预型件形成，并且堆叠的顶部元件经由第三接合层热且电连接到顶部电极基板。
第一和第二接合层中的至少一个可配置为银层，使得常规并且便宜的材料可用于将功率半导体芯片连接到底部电极基板。此外，低熔化温度合金可由银接合层与半导体芯片的材料（特别是硅）结合形成。从而，可提高半导体装置的SCFM能力。
第三接合层可配置为焊料层，借此顶部电极基板和第一预型件可通过焊接的方式互相连接。从而，可使用用于采用机械稳定的方式互相连接功率半导体模块的相应组件的成本有效技术，由此便于功率半导体模块的制造。
第四接合层可配置为银层，并且第三接合层可配置为焊料层。因此，在其中第二预型件可在功率半导体模块中存在的情况下，第一和第二预型件可经由银层互相连接，并且第二预型件和顶部电极基板可通过焊料层互相连接。因此，功率半导体模块的机械稳定性和功率半导体模块的SCFM能力可通过使用银和焊料作为接合材料而进一步增强，如可在上文解释的。
功率半导体模块可包括至少两个平行的堆叠。这具有可以将电流负载分散的优势。此外，在第三接合层由焊料形成的情况下，可以容易补偿堆叠之间的高度差。
功率半导体芯片可是绝缘栅双极晶体管（IGBT）、二极管、金属氧化物半导体场效应晶体管（MOSFET）、晶闸管、栅极关断（GTO）晶闸管、集成栅极换流晶闸管（IGCT）或反向传导芯片。这里，术语“反向传导芯片”可具体指代这样的功率半导体芯片，其配置用于通过在续流二极管模式和晶体管模式两者中利用相同的可用硅体积在两个模式中操作，使得可完成功率半导体芯片的并且从而模块中的功率密度水平中的增加。例如，反向传导芯片可包括或可配置为双模绝缘栅晶体管（BIGT）或反向传导IGBT。
顶部电极基板和/或底部电极基板可用钼、铝-石墨、铜-石墨、铜-钼或具有足够接近功率半导体芯片材料（例如，硅）的热膨胀系数的热膨胀系数的任何材料制成。从而，功率半导体模块的机械稳定性可进一步增加，因为在电极基板和功率半导体芯片的加热期间的应力可减小并且后者的组件可不相对于彼此“移动”。
此外，顶部电极基板可与底部电极基板平行布置。
第一预型件可用铝-石墨（Al-石墨）或铝和钼-铝（例如，Al/Al(AlMo)/Al）的叠层材料制成。特别地，在后者的情况下，铝和钼-铝的层可堆叠到彼此上，和/或者可夹在功率半导体芯片和顶部电极基板之间。特别地，铝可与半导体装置的主体材料（例如，硅）结合形成传导合金，特别是共晶合金。特别地，钼可进一步包括大约5ppm/K的热膨胀系数，其与硅的热膨胀系数（3ppm/K）相比可是接近的，使得可提高功率半导体模块的机械稳定性。此外，第一预型件可具有是功率半导体芯片的厚度的至少50%的厚度和/或可具有至少0.1mm、更优选地至少0.5mm和最优选地至少0.8mm的厚度。
第一预型件可用铝、银、金、铜和/或镁制成，并且第二预型件可用铝-石墨、铜-石墨、铜-钼或钼（特别地具有在3至8ppm/K之间的热膨胀系数）制成。除上文描述的技术效果外，这些材料可代表当设计第一和第二预型件时成本有效并且可容易处理的材料。此外，第一预型件可具有是功率半导体芯片的厚度的至少50%的厚度和/或可具有至少0.1mm、更优选地至少0.5mm和最优选地至少0.8mm的厚度。
特别地，在其中第一预型件包括铝-石墨的情况下，该铝-石墨可包括铝皮或第一（主体）预型件的外表面部分，其可增加在失效事件中当热影响第一预型件时形成的合金的铝的量。因此，可进一步改进由第一预型件和功率半导体芯片形成的合金。
铝箔可布置在底部电极基板和功率半导体芯片的底部电极之间，其可允许从功率半导体芯片的底侧提供另外的铝用于传导合金的形成。从而，可改进在半导体芯片之上或通过半导体芯片的传导路径，由此进一步改进功率半导体模块的短路失效模式。
特别地，铝箔的下侧可经由（（银）烧结）接合层连接到底部电极基板，并且铝箔的上侧可由另一个（（银）烧结）接合层连接到功率半导体芯片的底部电极。因此，可使功率半导体模块的制造便利，其中常规的连接技术可用于互相连接功率半导体模块的各种组件。特别地，在其中所有的接合层或除了第三接合层的所有的接合层可通过烧结实现的情况下，可进一步使该方法便利，其中可对这些层采用一个共同的连接技术。
根据优选实施例，铝箔是底部电极基板的固有部分，使得底部电极基板朝堆叠或朝功率半导体芯片的表面由铝箔形成。
功率半导体芯片可嵌入硅酮凝胶中。该硅酮凝胶可提供功率半导体芯片对它的环境的保护并且可提供功率半导体芯片的电绝缘。特别地，硅酮凝胶可填满功率半导体模块的壳体的开放空间。
特别地，功率半导体模块可包括封装套或封装壳体，因为由失效事件引起并且影响功率半导体模块的温度可通过壳体耗散到环境，其可经受住如上文描述的失效事件和合金的形成。特别地，封装件还可配置用于经受住由于功率半导体芯片的失效事件可在功率半导体模块中产生的过压。
底部电极基板和/或顶部电极基板可配置用于被冷却（特别地由水冷系统或空冷系统）使得可提供包括SCFM能力的双侧冷却的功率半导体模块。因此，由于顶部电极基板和底部电极基板的冷却可提供每功率半导体芯片材料区域更高的开关功率。此外，可减少电子电力设备中使用的功率半导体模块的数量。此外，因为功率半导体芯片可通过接合连接到顶部和底部电极基板，半导体芯片可连接到两个大的热质量，使得热脉冲可由顶部和底部电极基板的热容有效缓冲。因此，连接到顶部和底部电极基板的冷却系统可采用较低效率的方式设计，由此进一步减少成本。
特别地，底部电极基板、顶部电极基板、功率半导体芯片、第一预型件和/或第二预型件可包括表面层，其可例如通过电镀形成并且可服务于保护相应组件的表面免受损伤和/或减小电阻。因此，相应接合层在该组件的表面层和邻近组件之间形成。
特别地，功率半导体模块可进一步包括至少另一个功率半导体芯片（或多个另外的功率半导体芯片），其采用如上文关于功率半导体芯片描述的相似方式连接到底部电极基板和顶部电极基板。特别地，上文描述的措施和技术效果中的一个或多个可应用于这样的功率半导体模块。
特别地，功率半导体模块中的一个或多个的功率半导体芯片可互相并联连接。
接着，将解释电子电力设备的另外的示范性实施例。然而，这些实施例还应用于功率半导体模块和制造功率半导体模块的方法。
特别地，电子电力设备可包括多个功率半导体模块，其中每个包括一个或多个功率半导体芯片。功率半导体模块中的一个或多个的功率半导体芯片可互相并联连接，并且功率半导体模块可互相串联连接。因此，在功率半导体模块中的一个的功率半导体芯片中的一个失效的情况下，其他功率半导体模块可提供电子电力设备的电流开关或电流阻断能力。
特别地，功率半导体模块可堆叠在彼此上，使得电子电力设备可包括紧凑设计。
电子电力设备可配置为直流（DC）断路器设备。因此，通过设计具有SCFM能力的DC断路器设备的功率半导体模块，尽管DC断路器设备的功率半导体模块中的一个的失效事件，DC断路器设备可是可操作的。特别地，因为功率半导体模块可代表DC断路器设备的大量制造成本，可完成与包括基于压力的功率半导体模块的DC断路器设备比较减少DC断路器设备的制造成本大约超过百分之50。此外，在包括多个互相串联连接并且堆叠的功率半导体模块（例如，100个半导体模块）的电子电力设备的情况下，功率半导体模块的减小的高度（与基于压力的功率半导体模块相比）可引起电子电力设备包括紧凑形状。
特别地，在其中DC断路器电路设备可包括BIGT的情况下，DC断路器设备可在高压DC（HVDC）传输网络中是可使用的。特别地，DC断路器设备的短路失效模式的寿命可是足够长的，即使与基于压力的功率半导体模块或电子电力设备的短路失效模式的寿命比较更短。
特别地，电子电力设备可包括旁路功能性，其配置用于绕过失效的功率半导体模块，并且从而可提供电子电力设备的另一个短路失效模式功能性，由此延长失效的功率半导体模块和电子电力设备的相应短路失效模式的寿命。该功能性可关于失效的功率半导体模块的短路失效模式并行及时地执行。特别地，该旁路功能性可包括开关单元，其并联电连接到电子电力设备的功率半导体模块或并联电连接到电子电力设备。从而，该开关单元可形成电子电力设备的部分或可实施为单独的单元。特别地，该开关单元可使用例如液压产生的压力机械操作，或可电操作。在电操作的开关单元的情况下，该开关单元可实施为可控继电器。
特别地，在其中电子电力设备可包括功率半导体模块（其包括采用晶体管的形式的功率半导体芯片）的情况下，旁路功能性可包括驱动栅极单元，其配置用于永久接通不同于失效的功率半导体芯片的另一个功率半导体芯片，使得电流可沿所有功率半导体芯片分布，而不是仅沿失效的功率半导体芯片。从而，可延长失效的功率半导体模块的寿命。后者描述的旁路功能性可相似地应用于包括二极管的功率半导体模块。
接着，将解释制造功率半导体模块的方法的另外的示范性实施例。然而，这些实施例也应用于功率半导体模块和电子电力设备。
该方法可进一步包括提供第二预型件，其用配置用于补偿功率半导体芯片和第一预型件之间的热膨胀不匹配的材料制成，并且将该第二预型件接合（特别地烧结）到子组装件。因此，该措施和因此制造的功率半导体模块可包括上文描述的技术效果和优势。
特别地，铝箔可通过接合、特别地通过（银）烧结而连接到底部电极基板和半导体芯片。
特别地，烧结可包括低温接合（LTB）或纳烧结，由此通过使用常规的接合技术使该方法便利。
特别地，在一个步骤中，底部电极基板、功率半导体芯片和第一预型件可特定地使用相应的夹具工具彼此而接合，特别地烧结到彼此。从而，制造过程可加速。
特别地，第一和/或第二预型件可接合、特别地烧结到功率半导体芯片，并且之后包括第一和第二预型件的功率半导体芯片可接合、特别地烧结到底部电极基板。因此，在将功率半导体芯片连接到底部电极基板之前可首先设置易碎的功率半导体芯片和第一和/或第二预型件的相对布置。
特别地，第一和/或第二预型件可接合、特别地烧结到彼此，并且之后使用后续接合步骤（特别地，烧结步骤）而到功率半导体芯片，由此可防止功率半导体芯片边缘的污染，这可在将组合的第一和第二预型件接合（特别地，烧结）到功率半导体芯片时发生。
特别地，使底部电极基板、功率半导体芯片、第一预型件、第二预型件和/或铝箔彼此接合的顺序可是任意的。
特别地，功率半导体模块的相应组件之间的烧结的接合层可配置用于因为功率半导体模块的相应的组件之间的烧结接合层的强度可足够强而经受住短路事件。
特别地，功率半导体模块可配置用于经受住过渡事件，在这期间短路可从一个功率半导体芯片传播到另一个功率半导体芯片。在功率半导体模块可包括至少两个功率半导体芯片的情况下，短路可在失效的功率半导体模块内传播并且最终可移到电子电力设备的另一个功率半导体模块。
特别地，因为功率半导体模块可包括紧凑形状，功率半导体芯片的冷却可改进，由此使在操作和支持期间对功率半导体模块的热影响降低来防止失效事件。
本发明的另外的方面可由从属权利要求给出。
附图说明
在下文将参考实施例的示例更详细地描述本发明，但本发明不限于此。
图1至4示出根据本发明的示范性实施例制造功率半导体模块的方法的步骤的透视图。
图5示出根据本发明的示范性实施例可在电子电力设备中使用的功率半导体模块的实施例的示意横截面图。
图6示出图5的功率半导体模块的放大图。
图7示出根据本发明的另一个示范性实施例的DC断路器设备的功率半导体模块。
具体实施方式
参考图1-4，将解释制造根据本发明的示范性实施例的电子电力设备的功率半导体模块的方法。该电子电力设备能在高功率应用中使用，并且配置用于经受住它的功率半导体芯片中的一个的热影响的失效使得尽管它的功率半导体模块中的一个失效，却维持电子电力设备的操作。
在方法的第一步骤中，提供底部电极基板102、多个功率半导体芯片104a-f和多个预型件106a-f。该底部电极基板102由铜-钼制成。多个功率半导体芯片104a-f的功率半导体芯片104a-f的一部分配置为采用基于硅酮的IGBT形式的开关组件并且多个功率半导体芯片104a-f的功率半导体芯片104a-f的另一部分配置为续流二极管。所有半导体芯片104a-f具有相同的类型，这也是可能的。此外，多个第一预型件106a-f的每个第一预型件106a-f关于彼此而相同地设计，并且由铝-石墨制成。
第一预型件的厚度具有功率半导体芯片104a-f的厚度的至少50%和/或可具有至少0.1mm、更优选地至少0.5mm并且最优选地至少0.8mm的厚度。实际上，第一预型件106a-f的厚度取决于功率半导体芯片104a-f的厚度，其再次取决于电规范，即，取决于功率半导体芯片104a-f的阻断电压。如上文描述的，如果芯片失效的话，第一预型件必须提供足够的材料来形成传导通道。
多个功率半导体芯片104a-f的功率半导体芯片104a-f中的每个的底部电极使用银烧结过程而接合到底部电极基板102的相应上侧。因此，第一银接合层在底部电极基板102的部分的上侧与功率半导体芯片104a-f中的每个的相应下部电极之间形成。接着，功率半导体芯片104a-f中的每个的上部电极烧结到预型件106a-f的相应一个的下侧。使用的烧结材料由银制成。因此，第二银接合层在功率半导体芯片104a-f的上部电极与预型件106a-f的下侧之间形成。
接着，在图2中图示的后续方法步骤中，由铜-石墨制成的顶部电极基板108烧结到预型件106a-f的上侧使得第三焊接的接合层在预型件106a-f中的每个与顶部电极基板208的相应部分之间形成。
因此，形成堆叠209a-f，其中的每个包括单个功率半导体芯片104a-f以及第一预型件106a-f中的一个。在每个堆叠209a-f内，功率半导体芯片104a-f接合到预型件106a-f。功率半导体模块从而包括接合到堆叠209a-f内的底部元件的底部电极基板102。在本实施例中，堆叠209a-f内的底部元件是功率半导体芯片104a-f。堆叠209a-f内的顶部元件接合到顶部电极基板108。在本实施例中，顶部元件是预型件106a-f。
接着，在图3中图示的后续方法步骤中，矩形形状构造的壳体310附连到底部电极基板102的上表面的周围。壳体310的内表面的上部内表面部分与顶部电极基板208的横向侧邻接。此外，在底部电极基板102、顶部电极基板208与壳体310之间形成的空间中插入硅酮凝胶311使得半导体芯片106a-f嵌入硅酮凝胶311中。
接着，制造多个上文描述的功率半导体模块（其包括布置在壳体310中并且被硅酮凝胶311所覆盖的堆叠209a-f）并且将它们堆叠在彼此之上。一个功率半导体模块的堆叠互相并联连接，并且多个功率半导体模块互相串联连接。从而，制造电子电力设备（现在由标号312所引用的）。
图4示出在图1中图示的方法步骤与图2中图示的方法步骤之间执行的中间方法步骤。在这里，相应的接合线413a-d附连到功率半导体芯片106a、c、d、e的栅极触点414a-c并且到传导引线415，其在功率半导体芯片106a、c、e与功率半导体芯片106b、d、f之间沿底部电极基板102的纵向延伸布置。这些传导引线415形成从用于控制功率半导体芯片的辅助端子到功率半导体芯片104a-f的栅极触点414a-c的电连接的部分。注意在图4中未示出辅助端子。尽管在图4中只示出四个接合线413a-d用于说明目的，适合数量的接合线附连到功率半导体芯片104a-f的相应栅极触点使得组装的功率电力模块和/或电子电力设备312的功率半导体芯片104a-f互相并联电连接。
此外，方法可包括在将半导体芯片104a-f连接到底部电极基板102之前将铝箔银烧结到底部电极基板102的上侧的步骤。该铝箔可沿底部电极基板102的整个表面延伸，并且可在半导体芯片104a-f到底部电极基板102的连接区域之间存在。
在操作功率电子模块和/或电子电力设备312之前，底部和顶部电极基板102、208连接到水冷却系统使得底部电极基板102和顶部电极基板208可被冷却，以便提高电子电力设备312的操作性能。向功率半导体模块的功率半导体芯片104a-f的相应栅极触点施加栅电压。之后，向底部电极基板102施加电流使得电流经由包括功率半导体芯片的堆叠209a-f中的每个而传递到顶部电极基板208。
在下面，将描述功率半导体模块和/或电子电力设备312的失效事件。在这样的影响范围中，功率半导体芯片104a-f中的一个受到例如由底部电极基板102与顶部电极基板108的相应部分之间的飞弧或宇宙光事件引起的热冲击的影响。在下面，为了解释目的假设功率半导体芯片104a受到这样的热影响的影响并且功率半导体芯片104a包括IGBT。热传递到预型件106a的材料和功率半导体芯片104a的主体材料使得导电合金或甚至共晶合金开始在功率半导体芯片104a的上侧与预型件106a的下侧之间的界面处形成。相应的熔化过程导致通过半导体芯片104a的导电通道，由此引起半导体装置109a的稳定短路失效模式。因此，失效的功率半导体芯片104a被永久地接通使得电子电力设备111的开关功能将由电子电力设备312的其他功率半导体模块的未受影响的功率半导体芯片提供。从而，提供电子电力设备312的连续操作。
参考图5和6，将解释根据本发明的另一个示范性实施例的功率半导体模块512。这样的功率半导体模块可以堆叠来形成电子电力设备。
功率半导体模块512包括底部电极基板502和顶部电极基板508，两者都由钼制成。多个硅基半导体芯片504a、b、相应的多个第一预型件506a、b（由钼制成）和多个第二预型件516a、b（由钼制成）夹在底部电极基板502与顶部电极基板508之间并且在底部电极基板502与顶部电极基板508之间形成相应的堆叠517a、b。第一银接合层618在底部电极基板502与功率半导体芯片504a的下部电极之间烧结（图6）。第二银接合层620在功率半导体芯片504a的上部电极与第一预型件506a的下侧之间烧结。第三银接合层622在第一预型件506a的上侧与第二预型件516a的下侧之间烧结。此外，焊料层624在第二预型件516a的上侧与顶部电极基板508的下侧之间焊接。之后，功率半导体芯片509a、b嵌入硅酮凝胶611中。
除参考图1至4描述的堆叠209a-f之外，因为第二预型件516a的热膨胀系数接近功率半导体芯片506a的硅材料的热膨胀系数，堆叠509a包括进一步提高的机械稳定性和可靠性。
第一预型件506a、506b的厚度可具有功率半导体芯片104a-f的厚度的至少50%和/或可具有至少0.1mm、更优选地至少0.5mm并且最优选地至少0.8mm的厚度。实际上，第一预型件506a、506b的厚度取决于功率半导体芯片504a、504b的厚度，其再次取决于电规范，即取决于功率半导体芯片504a、504b的阻断电压。如上文描述的，如果芯片失效的话，第一预型件必须提供足够的材料来形成传导通道。
在下文描述制造功率半导体模块的相应方法。首先，底部电极基板502、功率半导体芯片504a、b、第一预型件506a、b和第二预型件516a、b堆叠在彼此之上。后面的组件然后在一个烧结步骤中使用银烧结材料而烧结到彼此。备选地，这些组件在后续烧结步骤中烧结到彼此。备选地，底部电极基板502烧结到功率半导体芯片509a、b，并且之后，在一个烧结步骤中，第一和第二预型件506a、b、516a、b分别烧结到彼此和功率半导体芯片506a、b。
参考图7，示出根据本发明的示范性实施例具有DC断路器设备的堆叠709a-f的功率半导体模块712。该DC断路器设备包括机械断开装置、小的开关装置和多个设相同计的功率半导体模块712，每个包括堆叠709a-f，优选地在每个功率半导体模块217中并联的至少两个堆叠709a-f。功率半导体模块堆叠在彼此之上并且互相串联连接。机械断开装置和小的开关装置串联布置并且布置在绕过多个功率半导体模块的旁路线中。与具有图5和6中图示的堆叠509a、b的功率半导体模块相比，小的开关装置构造相同，并且与图1至4中图示的功率半导体模块312的堆叠209a-f相比，堆叠709a-f构造相似。然而，堆叠709a-f的功率半导体芯片包括BIGT，而不是嵌入硅酮凝胶711中的IGBT。
在DC断路器设备操作期间，小的开关装置的顶部和底部电极基板使用空气冷却装置而被冷却，而堆叠709a-f的顶部和底部电极基板702、708未被冷却。电流经由包括机械开关装置和小的开关装置的旁路线而传递。在一情形中，控制功率半导体模块来开关DC断路器设备712，并且电流经由功率半导体模块并且从而经由堆叠709a-f而传递持续大约10毫秒。因此，因为经由堆叠709a-f的电流传递时间是极其短的，堆叠709a-f的内在冷却能力是足够的。在一个功率半导体模块的堆叠中的一个的一个功率半导体芯片失效期间，相应的堆叠或功率半导体短路，如在上文连同图1至4描述的。从而，DC断路器设备712的开关能力由与失效的功率半导体模块串联电连接的其他功率半导体模块提供。
根据另一个示范性实施例，上文（特别在“背景技术”段中）提到的所有问题在本发明中解决。本发明在这里关于功率半导体模块的概念，其具有内部SCFM能力而没有干触点和发展高压的机械组件并且在功率半导体模块中具有双侧冷却的芯片。
提出的功率半导体模块基本上由两个导电板组成，在其之间放置功率半导体芯片并且在芯片上方或下方直接放置额外的元件。这些半导体芯片和额外的元件形成堆叠。至少一个堆叠放置在两个导电基板之间。然而，在这两个基板之间放置至少两个堆叠，这是优选的。额外的元件能够形成连同硅的共晶合金。为了使相邻部件附连，使用例如焊接、钎焊或烧结（等）的结合方法。在应用中，功率半导体模块夹在两个冷却器（其也充当正和负电极）之间。
已经在实验上示出在这样的结构中，在芯片失效之后形成SCFM。已经示出该SCFM拥有某一寿命时间，至少几秒。在该时期期间，可以检测失效（短路）并且控制系统可以使比功率半导体模块中的熔化芯片更可靠的开关接通。这样的方法可以使具有SCFM能力的相当便宜的新一代功率半导体模块成为可能；然而，可能限制了短路过渡能力。
总的来说，描述的封装件的优势是：1. 比StakPak更低的材料和生产成本；2. 由于冷却提高而引起的每硅区域更高的开关功率；3. 功率半导体模块的较少封装体积（特别地，较少的高度）；4. 在正常操作条件（没有干触点、CTE匹配材料，由于直接附连到芯片的大的热质量引起的低芯片温度纹波）下的高可靠性；5. SCFM能力。
优选的实施例可如下。
在第一实施例（1.实施例）中，功率半导体模块包括功率半导体芯片、底部导电且导热的电极基板、顶部导电且导热的电极基板、在失效情况下由支持形成点的材料制成的预型件（与Si形成具有较低的熔化温度的共晶合金）。
功率半导体芯片的底部电极经由第一接合层而热且电连接到底部电极基板。功率半导体芯片的顶部电极经由第二接合层而热且电连接到预型件。预型件的另一侧经由第三接合层而热且电连接到顶部电极基板。
基于该结构的小的功率半导体模块的示例在图1至4中示出。
在第二实施例（2.实施例）中，功率半导体模块包括功率半导体芯片、底部导电且导热的电极基板、顶部导电且导热的电极基板、在失效情况下由支持形成点的材料制成的第一预型件（与Si形成具有较低的熔化温度的共晶合金）、由补偿功率半导体芯片与第一预型件之间的CTE不匹配的材料制成的第二预型件。
功率半导体芯片的底部电极经由第一接合层而热且电连接到底部电极基板。功率半导体芯片的顶部电极经由第二接合层而热且电连接到第一预型件。第一预型件的另一侧经由第四接合层而热且电连接到第二预型件。第二预型件的另一侧经由第三接合层而热且电连接到顶部基板。
这样的结构的示意图在图5和6中示出。
功率半导体模块的另外的实施例可如下。
3.实施例可涉及如在1.和/或2.实施例中描述的功率半导体模块，其中功率半导体芯片的底部电极经由银层而接合到底部电极基板。
4.实施例可涉及如在1.和/或2.实施例中描述的功率半导体模块，其中第一预型件经由银层而接合到功率半导体芯片的顶部电极。
5.实施例可涉及如在2.实施例中描述的功率半导体模块，其中第二预型件经由银层而接合到第一预型件。
6.实施例可涉及如在1.和/或2.实施例中描述的功率半导体模块，其中顶部电极经由焊料层而接合到第一预型件或第二预型件。
7.实施例可涉及如在先前的实施例中的一个中描述的功率半导体装置，其中功率半导体芯片是IGBT，二极管、反向传导芯片。
8.实施例可涉及如在先前的实施例中的一个中描述的功率半导体模块，其中基板可以由钼、Al-石墨、Cu-石墨、Cu-钼等（具有充分接近硅的CTE的材料）制成。
9.实施例可涉及如在1.实施例中描述的功率半导体模块，其中第一预型件由例如Al-石墨制成。
10.实施例可涉及如在1.实施例中描述的功率半导体模块，其中第一预型件由叠层材料（夹层）－Al/Mo(AlMo)Al制成。
11.实施例可涉及如在2.实施例中描述的功率半导体模块，其中第一预型件由铝、银、金制成；第二预型件由Al-石墨、Cu-石墨、Cu-钼、钼（CTE=3-8）制成。
12.实施例可涉及如在8.和/或9.实施例中描述的功率半导体模块，其中Al-石墨具有可用于热点的增加数量的铝的铝皮。
13.实施例可涉及如在1.和/或2.实施例中描述的功率半导体装置，其中在功率半导体芯片的底部电极基板与底部电极之间存在Al箔。
14.实施例可涉及如在13.实施例中描述的功率半导体模块，其中在底部电极基板与Al箔之间存在银层并且在Al层与功率半导体芯片之间存在另一个银层－Al层接合在底部电极基板上并且功率半导体芯片接合在Al层上。
15.实施例可涉及如在先前的实施例中的一个中描述的功率半导体模块，其中功率半导体芯片嵌入带来足够电隔离的硅酮凝胶中。
16.实施例可涉及如在先前的实施例中的一个中描述的功率半导体模块，其中用于栅极连接的衬底、组件的表面（例如，金镀层等）也可以在额外的从属权利要求中限定。
17.实施例可涉及如在先前的实施例中的一个中描述的功率半导体模块，其中结构具有经受住失效事件和热点形成的封装套。
在18.实施例（方法）中，子组装件-底部电极基板、功率半导体芯片和预型件通过银烧结过程（最终也是来自13的Al箔）来制备并且功率半导体模块的顶部电极基板使用焊接而接合。
在19.实施例（方法）中，子组装件-底部电极基板、芯片、第一和第二预型件通过烧结过程（最终也是来自13的Al箔）而制备并且顶部电极基板使用焊接而接合。
20.实施例可涉及如在18或19实施例中描述的方法，其中烧结可以是LTB（低温接合）或纳烧结。
21.实施例可涉及如在实施例18至20中的一个中描述的方法，其中所有组件可以使用夹具在一个步骤中烧结。
22.实施例可涉及如在实施例18至21中的一个中描述的方法，其中预型件可以在功率半导体芯片上烧结并且之后具有预型件的功率半导体芯片烧结到底部电极。
23.实施例可涉及如在实施例19至22中的一个中描述的方法，其中在下一个烧结步骤（较少芯片边缘污染）中，预型件烧结在一起而不是接合到功率半导体芯片表面。
关于实施例的额外备注可如下：
烧结接合应该足够强来经受住SC事件。
压装模块原则上应该能够处理过渡事件。
压装是非常紧凑的－这提高了芯片冷却。
可描述具有SCFM能力的双侧冷却的功率模块。
呈现具有内部短路失效模式能力的压装型的双侧冷却的模块。为它的制造提出接合技术，其最近仅在与CTE（热膨胀系数）匹配发射器或顶部电极基板以及集电极或底部电极基板结合的功率电子器件方面获得更多的关注。该方法应该允许制造非常紧凑且相对简单的功率半导体模块而没有尤其适合于在电力传输区域中应用的多级转换器拓扑的内部干触点。
在下面，可呈现在上文描述的第一和第二实施例（以及另外的实施例）与图之间的参考。
图1至4示出具有根据1.实施例的SCFM能力的小的双侧冷却的功率半导体模块。以检查概念的可行性为目的来设计该功率半导体模块。图1：具有接合的功率半导体芯片和支持SCFM-热点形成的第一预型件的底部电极基板。第一预型件的材料和功率半导体芯片形成具有低熔化温度的共晶合金。预型件和功率半导体芯片的CTE充分接近。图2：顶部电极基板接合到芯片和/或预型件的顶部触点。图3：具有套的定型的功率半导体模块。图4：功率半导体模块的可能栅极布线的示例。
图5、6可示出具有根据2.实施例的SCFM能力的功率半导体模块的一部分的示意横截面和细节。功率半导体芯片的集电极侧或底侧例如通过烧结而接合到CTE合理匹配的底部电极基板（例如，钼）。由适合于SCFM能力（例如，铝）的金属制成的组件或第一预型件在功率半导体芯片的发射极或顶侧上烧结。在相同或下一个另一烧结步骤中，第二预型件在第一预型件的另一侧上接合。第二预型件具有接近硅的CTE。在最后的步骤中，顶部电极基板焊接到第二预型件。
另一个示范性实施例指包含双侧冷却的BIGT封装件的DC断路器。
该实施例的背景可如下。
包含IGBT和二极管作为导通/阻断元件的DC断路器示出在未来的HVDC传输网络中使用的可能性。特别地，有前途的性质使用BIGT芯片而不是IGBT/二极管组合而能实现，因为在这里，IGBT和二极管的健康状况可以经由BIGT的栅极而监测。
对于提出的DC断路器，需要BIGT功率半导体模块的能力在例如芯片失效后落入短路。然而，短路模式不必拥有长的寿命时间，因为在开关事件（在30年内总共需要的短路寿命时间：>10s）期间仅持续短的时间地激活功率半导体芯片。
问题可如下。
当前，StakPak封装件配备有IGBT芯片用于DC断路器中的操作。然而，这些功率半导体模块被过度设计并且对该应用带来劣势：
StakPak构造针对长的短路寿命时间而设计并且因此是复杂且昂贵的构造。StakPak功率半导体模块的成本对总DC断路器成本贡献很大。
在StakPak中，功率半导体芯片附连到相对低的热质量（在芯片底侧处的钼基板）。这意味着瞬态热负载未被最佳地缓冲。
此外，由于附连到功率半导体芯片的低热质量，通过芯片的高电流脉冲（例如，8-10kA）的最大持续时间受到限制。
实施例可描述如下。
这些劣势可以通过在DC断路器中使用双侧冷却的BIGT封装件而克服。这样的双侧冷却的功率半导体模块基本上由夹在两个导电板－电极－基板（功率半导体芯片附连到其）之间的一个或几个BIGT芯片组成。除顶部和底部电极基板外，可以包括额外的组件（例如间隔层）。
最近的实验示出当这样的功率半导体模块具有邻近Si芯片的Al时，在失效的情况下形成导电合金，即封装件短路，如由应用要求的。然而，该短路模式的寿命比StakPak的短，但仍然完全足够满足DC电路断路器的要求（非优化封装件的最短测量的短路寿命：若干分钟）。因此，具有这样的短期短路能力的双侧冷却的功率半导体模块可以用于该应用。
为了减少寿命太短的风险，功率半导体模块可以与可以例如由驱动栅极单元触发的一些其他短路功能性结合。
本发明结合若干新颖技术（双侧冷却的封装件、BIGT芯片、基于晶体管的DC断路器）来获得DC断路器可观的成本和/或性能改进。
商业益处可如下。
1.功率半导体模块自身由于它的简单构造比StakPak便宜得多。因为功率半导体模块代表大量的总DC断路器成本（>50%（70%），取决于你将什么包括在成本中），可以使整个断路器的成本明显减少。
2.与StakPak比较，由于双侧冷却的功率半导体模块的改进的热性质，可以使用更少数量的功率半导体芯片（或模块）获得相同的性能（例如在规定持续时间的电流运送能力）。这进一步减少成本。
3.在双侧冷却的功率半导体模块中，两个大的热质量（例如两个钼板）通过例如焊接或烧结连接直接附连到功率半导体芯片的两个主表面。芯片中的瞬时热脉冲将由紧邻芯片的板的热容更有效地缓冲。因为芯片仅在DC断路器中非常短时间期间产生热，可以将主动冷却系统（例如水冷）设计得不那么强大-或可能甚至变为作废的。这节省另外的成本。
4.双侧冷却的功率半导体模块与StakPak相比是非常平坦的（封装件高度的近似2/3以下）。如果大量的功率半导体模块（例如，100个）串联连接，该较低封装件高度节省许多空间（当将所有封装件高度相加时是几米），从而使整个DC断路器构造更紧凑。
该实施例的示例可在图7中示出。
标号列表
102，502 底部电极基板 104a-f，504a、b 功率半导体芯片
106a-f，506a、b 第一预型件，预型件 208，508 顶部电极基板
209a-f，509a、b，709a-f 堆叠 310 壳体
311，611，711 硅酮凝胶 312，512，712 功率半导体模块
413a-d 接合线 414a-c 栅极触点
415 传导引线 516a、b 第二预型件
618 第一接合层 620 第二接合层
622 第三接合层 624 第四接合层

Claims (21)

1.一种功率半导体模块，包括：
-底部电极基板（102，502），其中所述底部电极基板（102，502）导电并且导热，
-顶部电极基板（208，508），其中所述顶部电极基板（208，508）导电并且导热，
-功率半导体芯片（104a-f，504a、b），
-和第一预型件（106a-f，506a，506b），其中
-所述功率半导体芯片（104a-f，504a、b）包括底部电极和顶部电极，
-所述第一预型件（106a-f，506a、b）由配置用于支持在熔化时形成导电合金的材料制成，所述第一预型件（106a-f，506a，506b）与所述功率半导体芯片（104a-f，504a，504b）结合提供所述功率半导体模块的短路失效模式能力，并且
其中所述功率半导体芯片（104a-f，504a、b）的所述底部电极经由第一接合层（618）热且电连接到所述底部电极基板（102，502），并且其中所述功率半导体芯片（104a-f，504a、b）的所述顶部电极经由第二接合层（620）热且电连接到所述第一预型件（106a-f，506a、b）的第一侧，
其特征在于
所述第一预型件（106a-f，506a、b）的第二侧经由第三接合层（624）热且电连接到所述顶部电极基板（108，508）。
2.如权利要求1所述的功率半导体模块，其特征在于，所述第一预型件（106a-f，506a，506b）的厚度是所述功率半导体芯片（104a-f）的厚度的至少50%和/或具有至少0.1mm、更优选地至少0.5mm并且最优选地至少0.8mm的厚度。
3.如权利要求1或2所述的功率半导体模块，其特征在于，堆叠（209a-f，509a，509b，709a-f）包括所述半导体芯片（104a-f，504a，504b）和所述第一预型件（106a-f，506a，506b），并且其中接合层在包括所述半导体芯片（104a-f，504a，504b）和所述第一预型件（106a-f，506a，506b）的所述堆叠（209a-f，509a，509b，709a-f）的所有元件之间形成，使得所述堆叠（209a-f，509a，509b，709a-f）的所有元件经由所述接合层热且电连接到彼此，并且所述堆叠（209a-f，509a，509b，709a-f）的底部元件通过所述第一接合层（618）而连接到所述底部电极基板（102，502）并且所述堆叠的顶部元件通过所述第三接合层而连接到所述顶部电极基板（108，508），并且其中所述堆叠的元件之间的接合层优选地是烧结接合。
4.如权利要求3所述的功率半导体模块，其特征在于，至少两个堆叠（209a-f，509a，509b，709a-f）并联布置。
5.如权利要求1至4中的一项所述的功率半导体模块，其特征在于，所述顶部电极基板（208，508）与所述底部电极基板（102，502）并联布置。
6.如权利要求1至5中的一项所述的功率半导体模块（209a-f，509a、b，709a-f），进一步包括：
-第二预型件（516a，b），其包括配置用于补偿所述功率半导体芯片（104a-f，504a、b）和所述第一预型件（506a、b）之间的热膨胀不匹配的材料，其中所述第一预型件（506a、b）的第二侧经由第四接合层（622）热且电连接到所述第二预型件（516a，b）的第一侧，其中所述第二预型件（516a，b）的第二侧经由所述第三接合层（624）热且电连接到所述顶部电极基板（508）。
7.如权利要求1至6中的一项所述的功率半导体模块（209a-f，509a、b，709a-f），其中第一和第二接合层（618，620）中的至少一个配置为银层。
8.如权利要求1至7中的一项所述的功率半导体模块，其中，所述第一和第二接合层中的至少一个是烧结接合。
9.如权利要求8所述的功率半导体模块，其中，所述第一和第二接合层是烧结接合。
10.如权利要求1至9中任一项所述的功率半导体模块（209a-f，509a、b，709a-f），其中，所述第三接合层（624）配置为焊料层。
11.如权利要求1至10中任一项所述的功率半导体模块（209a-f，509a、b，709a-f），其中，所述第三接合层（624）是烧结接合。
12.如权利要求6至12中任一项所述的功率半导体模块（509a、b），其中，所述第四接合层（622）配置为银层，并且所述第三接合层（624）配置为焊料层。
13.如权利要求6至12中任一项所述的功率半导体模块（509a、b），其中，所述第四接合层（622）是烧结接合，并且所述第三接合层（624）是焊接接合。
14.如权利要求1至13中任一项所述的功率半导体模块（209a-f，509a、b，709a-f），其中，所述功率半导体芯片（104a-f，504a、b）包括绝缘栅双极晶体管、二极管、金属氧化物半导体场效应晶体管、晶闸管、栅极关断晶闸管、集成栅极换流晶闸管或反向传导芯片。
15.如权利要求1至5、7至11或14中任一项所述的功率半导体模块（209a-f），其中，所述第一预型件（106a-f）由铝-石墨或铝和钼-铝的叠层材料制成。
16.如权利要求6、7、12至14中任一项所述的功率半导体模块（509a、b），其中，所述第一预型件（506a、b）由铝、银、金、铜和/或镁制成，并且其中所述第二预型件（516a、b）由铝-石墨、铜-石墨、铜-钼或钼制成。
17.如权利要求1至16中任一项所述的功率半导体模块（209a-f，509a、b，709a-f），其中，铝箔布置在所述功率半导体芯片（104a-f，504a、b）的所述底部电极基板（102，502）与所述底部电极之间。
18.一种电子电力设备（312，512，712），包括如权利要求1至17中任一项所述的功率半导体模块，其中所述电子电力设备（312，512，712）配置为直流断路器设备。
19.一种制造功率半导体装置（209a-f，509a、b，709a-f）的方法，所述方法包括：
-提供包括底部电极和顶部电极的功率半导体芯片（104a-f，504a、b）；
-提供底部电极基板（102、502），其中所述底部电极基板（102、502）导电并且导热；
-提供顶部电极基板（108、508），其中所述顶部电极基板（108、508）导电并且导热；
-提供用配置用于在熔化时支持形成导电合金的材料制成的第一预型件（106a-f，506a、b）；
-通过将所述底部电极基板（102、502）、所述半导体芯片（104a-f，504a、b）和所述第一预型件（106a-f，506a、b）堆叠且接合在一起而制备它们的子组装件（517a、b）；以及
-将所述顶部电极基板（108、508）接合到所述子组装件（517a、b）。
20.如权利要求19所述的方法，其中，为了制备所述子组装件，烧结过程用于接合，并且焊接用于将所述顶部电极基板接合到所述子组装件。
21.如权利要求19或20所述的方法，所述方法进一步包括：
-提供第二预型件（506a、b），其用配置用于补偿所述半导体芯片（504a、b）和所述第一预型件（506a、b）之间的热膨胀不匹配的材料制成，以及
-将所述第二预型件（516a、b）接合到所述子组装件（517a、b）。
CN201280008105.0A 2011-02-08 2012-02-08 功率半导体模块 Active CN103370786B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
EP11153689 2011-02-08
EP11153689.2 2011-02-08
EP11153691.8 2011-02-08
EP11153691 2011-02-08
EP11167810.8 2011-05-27
EP20110167810 EP2528092A1 (en) 2011-05-27 2011-05-27 Semiconductor device
PCT/EP2012/052118 WO2012107482A2 (en) 2011-02-08 2012-02-08 Power semiconductor module

Publications (2)

Publication Number Publication Date
CN103370786A true CN103370786A (zh) 2013-10-23
CN103370786B CN103370786B (zh) 2016-09-14

Family

ID=45562353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280008105.0A Active CN103370786B (zh) 2011-02-08 2012-02-08 功率半导体模块

Country Status (3)

Country Link
EP (1) EP2673803B1 (zh)
CN (1) CN103370786B (zh)
WO (1) WO2012107482A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538321A (zh) * 2014-12-10 2015-04-22 株洲南车时代电气股份有限公司 一种半导体器件中硅片和钼片焊接的方法及应用
CN110214371A (zh) * 2017-01-23 2019-09-06 Abb瑞士股份有限公司 包括石墨烯的半导体功率模块
CN113140472A (zh) * 2020-01-20 2021-07-20 北京新能源汽车股份有限公司 冷却功率模块的制作工艺

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2790217A1 (de) 2013-04-09 2014-10-15 ABB Technology AG Leistungshalbleitermodul
CN110268522B (zh) 2017-02-01 2024-01-16 日立能源有限公司 具有主动短路故障模式的功率半导体装置
EP3566246B1 (en) 2017-02-01 2020-11-18 ABB Power Grids Switzerland AG Power semiconductor module with short circuit failure mode
WO2018158449A1 (en) 2017-03-03 2018-09-07 Abb Schweiz Ag Interconnecting member for power module
CN107947535B (zh) * 2017-12-22 2024-02-20 清华四川能源互联网研究院 一种超高压直流断路器电力电子支路单元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB897077A (en) * 1960-03-11 1962-05-23 Siemens Ag A process for use in the production of a semi-conductor device
GB959608A (en) * 1960-12-03 1964-06-03 Siemens Schuckerwerke Ag A process for use in the production of semi-conductor arrangements
US3877061A (en) * 1971-05-06 1975-04-08 Siemens Ag Semiconductor component with mixed aluminum silver electrode
EP1246242A1 (de) * 2001-03-26 2002-10-02 Abb Research Ltd. Kurzschlussfestes IGBT Modul
US20060118816A1 (en) * 2002-09-27 2006-06-08 Abb Research Ltd. Press pack power semiconductor module
CN1917158A (zh) * 2005-08-17 2007-02-21 通用电气公司 功率半导体封装方法和结构
US20090039516A1 (en) * 2007-07-26 2009-02-12 Semikron Elektronik Gmbh & Co. Kg Power semiconductor component with metal contact layer and production method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19843309A1 (de) 1998-09-22 2000-03-23 Asea Brown Boveri Kurzschlussfestes IGBT Modul
EP1282170A1 (de) * 2001-07-30 2003-02-05 Abb Research Ltd. Kurzschlussfestes Leistungshalbleiterbauelement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB897077A (en) * 1960-03-11 1962-05-23 Siemens Ag A process for use in the production of a semi-conductor device
GB959608A (en) * 1960-12-03 1964-06-03 Siemens Schuckerwerke Ag A process for use in the production of semi-conductor arrangements
US3877061A (en) * 1971-05-06 1975-04-08 Siemens Ag Semiconductor component with mixed aluminum silver electrode
EP1246242A1 (de) * 2001-03-26 2002-10-02 Abb Research Ltd. Kurzschlussfestes IGBT Modul
US20060118816A1 (en) * 2002-09-27 2006-06-08 Abb Research Ltd. Press pack power semiconductor module
CN1917158A (zh) * 2005-08-17 2007-02-21 通用电气公司 功率半导体封装方法和结构
US20090039516A1 (en) * 2007-07-26 2009-02-12 Semikron Elektronik Gmbh & Co. Kg Power semiconductor component with metal contact layer and production method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538321A (zh) * 2014-12-10 2015-04-22 株洲南车时代电气股份有限公司 一种半导体器件中硅片和钼片焊接的方法及应用
CN104538321B (zh) * 2014-12-10 2018-10-26 株洲南车时代电气股份有限公司 一种半导体器件中硅片和钼片焊接的方法及应用
CN110214371A (zh) * 2017-01-23 2019-09-06 Abb瑞士股份有限公司 包括石墨烯的半导体功率模块
US10804182B2 (en) 2017-01-23 2020-10-13 Abb Power Grids Switzerland Ag Semiconductor power module comprising graphene
CN113140472A (zh) * 2020-01-20 2021-07-20 北京新能源汽车股份有限公司 冷却功率模块的制作工艺

Also Published As

Publication number Publication date
WO2012107482A3 (en) 2013-03-28
EP2673803A2 (en) 2013-12-18
WO2012107482A2 (en) 2012-08-16
EP2673803B1 (en) 2021-04-14
CN103370786B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
CN103370786B (zh) 功率半导体模块
KR101522089B1 (ko) 반도체 장치
US8872332B2 (en) Power module with directly attached thermally conductive structures
EP3107120B1 (en) Power semiconductor module
CN104170086B (zh) 半导体装置及半导体装置的制造方法
CA2670204C (en) Explosion-proof module structure for power components, particularly power semiconductor components, and production thereof
JP5260246B2 (ja) 電力用半導体装置
CN105453256A (zh) 电源模块
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
CN104303299B (zh) 半导体装置的制造方法及半导体装置
CN102646667A (zh) 功率半导体模块及制造功率半导体模块的方法
JP2015095560A (ja) パワーモジュール
CN105210281A (zh) 变流器设备和用于制造变流器设备的方法
CN107146775A (zh) 一种低寄生电感双面散热功率模块
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
CN102693969A (zh) 一种igbt功率模块
CN101785104A (zh) 借助从平面中弯曲出的金属冲压格栅或者冲压弯曲件的模块构建和连接技术
EP2528092A1 (en) Semiconductor device
CN101809741B (zh) 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置
CN101937909A (zh) 电模块
CN103779342A (zh) 一种功率半导体模块
CN209592033U (zh) 功率半导体模块及车辆
US20220328990A1 (en) Power module having electrical interconnections using mechanical fittings and process of implementing the same
CN102637653B (zh) 半导体器件
CN219832657U (zh) 一种叠层芯片的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191128

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB RESEARCH Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210701

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240108

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG