CN1748298A - 闪存装置的改进制造方法 - Google Patents

闪存装置的改进制造方法 Download PDF

Info

Publication number
CN1748298A
CN1748298A CNA2004800036883A CN200480003688A CN1748298A CN 1748298 A CN1748298 A CN 1748298A CN A2004800036883 A CNA2004800036883 A CN A2004800036883A CN 200480003688 A CN200480003688 A CN 200480003688A CN 1748298 A CN1748298 A CN 1748298A
Authority
CN
China
Prior art keywords
layer
coating
polysilicon layer
silicon substrate
rapid thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800036883A
Other languages
English (en)
Other versions
CN100552896C (zh
Inventor
何岳松
S·海戴德
王志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1748298A publication Critical patent/CN1748298A/zh
Application granted granted Critical
Publication of CN100552896C publication Critical patent/CN100552896C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Abstract

于制造半导体装置的方法中，将栅极氧化层(60)设于硅基板(62)上。将第一多晶硅层(64)设于栅极氧化层(60)上，将电介质层(66)设于第一多晶硅层(64)上，和将第二多晶硅层(68)设于电介质层(66)上。于适当屏蔽后，进行蚀刻步骤，蚀刻该第二多晶硅层(68)、电介质层(66)、第一多晶硅层(64)、和栅极氧化层(60)，去除他们的部分以露出硅基板(62)，并于硅基板(62)上形成堆栈栅极结构(72)。进行短时间周期，即譬如10至20秒的快速热退火，于堆栈栅极结构(72)上生长薄的氧化物层(80)。然后，于该快速热退火所形成的氧化物层(80)上沉积另一氧化物层(82)。

Description

闪存装置的改进制造方法
技术领域
本发明大体上关于半导体装置，详言之，是关于闪存装置的性能改进。
背景技术
有一种类型的可程序内存单元通常称的为闪存单元。此种闪存单元可包括形成于硅基板中，或形成于形成在硅基板中的井中的源极和漏极。闪存单元包括形成于该硅基板上的堆栈栅极结构。堆栈栅极结构下方硅基板的区域已知为闪存单元的沟道区域。
闪存单元的堆栈栅极结构包括一对由氧化物层所分离的多晶硅结构。其中之一的多晶硅结构作用为闪存单元的浮置栅极，而另一多晶硅结构作用为控制栅极。分隔浮置栅极与硅基板的氧化物层通常称的为隧道氧化物层。此种类型的内存单元显示和说明于于1987年10月6日颁发给Mukherjee等人的美国专利第4,698,787号名称为″单一晶体管电可程序内存装置和方法(Single Transistor Electrically ProgrammableMemory Device and Method)″的专利中。
于闪存单元的程序化操作包括施加相当大的固定电压于闪存单元的漏极，同时施加甚至更大的电压于控制栅极。于此种程序化操作期间，闪存单元的源极维持于接地位准或相对于施加到控制栅极和漏极的电压的0电压位准。于程序化操作开始时施加到控制栅极的高固定电压将浮置栅极的电压电位提升至高位准。此种于浮置栅极的高电压电位吸引浮置通过沟道区域的电子。于此等状况下，具有足够高动能的于沟道区域中的电子注入通过隧道氧化物层并到达浮置栅极。此种现像通常称的热载子程序化或热载子注入。成功的程序化操作包含注入足够数量的电子到浮置栅极，以达成用于闪存单元所希望的临限电压。临限电压为必须施加于闪存单元的控制栅极以使得于闪存单元的读取操作期间能导电通过沟道区域的电压。
于一般包括大数量内存单元的内存阵列中，藉由施加大约9至10伏特的程序化电压至控制栅极，大约5伏特的电压至漏极，和将源极接地，而将内存单元程序化。这些电压将引起热电子从漏极空乏区域注入到浮置栅极。于移除程序化电压后，注入的电子陷捕于浮置栅极中，并在其中建立负电荷，该负电荷增加内存单元的临限电压至超过约4伏特的值。
可藉由施加大约5伏特的电压至控制栅极，施加大约1伏特的电压至与漏极连接的位线，将源极接地，并感测位线电流，而读取该内存单元。若内存单元被程序化和临限电压为相对地高(5伏特)，则位线电流将是0或相对地低。若内存单元未被程序化或已拭除了，则临限电压将相对地低(2伏特)，控制栅极电压将加强沟道，和位线电流将相对地高。
可以用几种方法来拭除内存单元。于一种方法，施加相对高的电压，一般为12伏特至源极，将控制栅极接地，让漏极浮置，以拭除内存单元。此使得于程序化期间注入到浮置栅极中的电子经历福勒诺德汉穿隧(Fowler-Nordhein tunneling)从浮置栅极经过薄隧道氧化物层到达源极。施加-10伏特大小的负电压于控制栅极，施加5伏特至源极，并允许漏极浮置，而亦能拭除内存单元。另一种拭除内存单元的方法是施加5伏特至P井和-10伏特至控制栅极，同时使源极和漏极浮置。
第1和2图显示依照先前技术形成的典型堆栈栅极结构。如图中所示，将形成隧道氧化物的二氧化硅层10热生长于硅基板12上。然后，多晶硅层14设于二氧化硅层10上，例如ONO的电介质层16设于多晶硅层14上，和另一多晶硅层18设于电介质层16上。一层光阻剂设于多晶硅层18上，并如图1中所示的图案化，留下光阻剂层部分20于多晶硅层18上。然后，使用光阻剂层部分20作为屏蔽(图2中)而进行蚀刻步骤，蚀穿多晶硅层18、电介质层16、多晶硅层14和氧化物层10，直到基板12为止，形成包括隧道氧化物10A、多晶硅浮置栅极14A、电介质层16A、和多晶硅字线18A的栅极堆栈22。然后去除光阻剂层部分20。
如已为人所熟知的，用来形成栅极堆栈22的蚀刻步骤可能引起邻接栅极氧化物10A的硅基板12产生表面挖沟(gouging)状态(参看图2中箭号A和B)，若允许保留此种状态，则可能造成装置的拭除完整性和拭除分布严重地降等。为了减少此问题的影响，通常在栅极堆栈22的上部和侧部，和在硅基板12的曝露部分(图3中)，生长一层预先植入的热氧化物24，例如厚度为100埃(∑)，如此确实减少或修复了如上述的于基板12的损害。然后，使用栅极堆栈22和在栅极堆栈22的各侧的氧化物层24的部分24A、24B作为屏蔽，进行离子植入26(图4中)，以植入装置的源极和漏极区域28、30。
一般而言，预先植入氧化物24的生长进行相当长的一段时间长度，例如，5分钟，达到例如100埃的厚度。发现到，生长氧化物24如此一段时间会大量地降低于装置的沟道区域中电荷载子的移动率。此造成于装置中相当的核心增益下降或驱动电流下降，而清楚地会对装置性能有不良的影响。此外，发现到此长时间的氧化作用步骤会造成氧化区域32、34生长入浮置栅极14A的侧边靠近其底端处(于栅极堆栈22的各侧，参阅第3和4图)。这些不希望的氧化区域32、34对装置的拭除速度会引发显著的问题。
因此，需要有一种方法，能够藉由提供预先植入能修复由于栅极堆栈蚀刻所造成基板损坏的氧化物层，而克服这些问题，同时避免上述关于生长此氧化物层经历相当长时间周期的问题。
发明内容
于制造半导体装置的本方法中，将栅极氧化层设于硅基板上。将第一多晶硅层设于栅极氧化层上，将电介质层设于第一多晶硅层上，和将第二多晶硅层设于电介质层上。于适当屏蔽后，进行蚀刻步骤，蚀刻该第二多晶硅层、电介质层、第一多晶硅层、和栅极氧化层，去除他们的一部分以露出硅基板，并于硅基板上形成堆栈的栅极结构。进行短时间周期的快速热退火，于堆栈的栅极结构上生长薄的氧化物层。然后，于该快速热退火所形成的氧化物层上沉积另一氧化物层。
由考虑下列的详细说明，配合所附的附图，而能够较佳地了解本发明。对于熟悉此项技术者由参照下列所示和说明的本发明的实施例而能够容易地了解本发明，该实施例仅例示施行本发明的最佳模式。亦应了解到，本发明能够有其它的实施例，和该实施例的几个细部地方能够予以修饰和有各种显著的态样，所有的这些修饰和态样将不会偏离本发明的范围。因此，各附图和详细说明系视为例示性质用，而不是用来限制本发明。
附图说明
描述本发明的特性的新颖特征系提出于所附权利要求书中。然而，本发明其本身以及其使用的较佳模式，和他的进一步的目的和优点，将可藉由参照以上例示的详细说明，并配合所附的附图，而予最佳的了解，其中：
图1至4表示典型的先前技术制造过程步骤；以及
图5至9表示依照本发明的制造过程步骤。
具体实施方式
兹详细参照本发明的特定实施例，该实施例显示由发明人施行本发明时构思表现本发明的最佳模式。
第5和6图显示本发明的制造过程步骤，系相同于前面第1和2图描绘显示的制造过程步骤。也就是说，于形成堆栈栅极结构中，将形成隧道氧化物的二氧化硅层60热生长于硅基板62上。然后，将多晶硅层64设于氧化层60上，例如将ONO层的电介质层66设于多晶硅层64上，和将另一多晶硅层68设于电介质层66上。将一层光阻剂设于多晶硅层18上，并将其图案化，如图1中所示，留下光阻剂层部分70于多晶硅层18上。然后，相似于上述的说明，使用光阻剂层部分70作为屏蔽(图5中)，而进行蚀刻步骤，蚀穿多晶硅层68、电介质层66、多晶硅层64和氧化物层60，直到基板62为止，形成包含于基板62上的隧道氧化物60A、于隧道氧化物60A上的多晶硅浮置栅极64A、于多晶硅浮置栅极64A上的电介质层66A、和于电介质层66A上的多晶硅字线68A的栅极堆栈72。
如上所述，此蚀刻步骤形成栅极堆栈72可能引起邻接堆栈72的硅基板62产生表面挖槽(gouging)状态(参看图6中箭号A和B)，若未予以修整，则可能造成明显的装置性能降等。
然而，于去除光阻剂层部分70后，并不再如上述的用热生长预先植入氧化层来处理此问题，而是进行快速热退火一段短时间，例如于摄式900至1000度下进行10至20秒钟，于栅极堆栈72的上面和各侧面，和于硅基板62的曝露部分(图7中所示)，形成少于20埃，例如10埃厚度的薄的氧化物层80。然后，进行氧化物沉积步骤(图8中)，其中氧化物层82沉积于氧化物层80上足够的厚度以增加由快速热退火所形成的氧化物层80和沉积的氧化物层82的整个或全部的厚度至大约100埃。然后，使用栅极堆栈和在栅极堆栈72的各侧的氧化物86、88作为屏蔽，进行离子植入84(图9)，植入装置的源极和漏极区域90、92。
如希望的，可藉由快速热退火形成氧化物层80，以修复和减少邻接该栅极氧化物64A的基板62的表面挖槽损害。此外，进行一段短时间周期例如10至20秒钟的快速热退火，当相较于先前技术须进行5分钟的生长100埃厚度的热生长氧化物24时要短得多。此方式避免了如上述关于先前技艺于装置的沟道区域中减少载子移动率的问题，该问题系由涉及生长氧化物层24相当长时间所引起。此外，以如此短的快速热退火时间，可避免生长的氧化物区域(如上述于32、34)于栅极堆栈72的各侧边进入浮置栅极64A主体内，并避免如上述于过程中伴随产生的问题。
已明白显示和说明了本发明的上述实施例。但该实施例并不能表现出本发明的所有的特征，或并不欲限制本发明于所揭示实施例的精确形式。可根据上述的说明作其它的修饰或变化。
已选择和说明了本发明的实施例，以对本发明的原理和其实际应用提出最佳的展示，由此而使得本技艺方面的一般技术人员能够于各种具体实施例中，并当考量适合于特定的使用情况时作出各种的修饰而利用本发明。所有的此等修饰和变化系在由所附的权利要求书所决定的本发明的范围内，而该权利要求书是在公平、合法和公正授权下依照其广范围作解释。

Claims (10)

1.一种制造半导体装置的方法，其特征在于包括下列步骤：
提供基板(62)；
于该基板(62)上设堆栈栅极结构(72)；以及
利用退火而于该堆栈栅极结构(72)上形成氧化物层(80)。
2.如权利要求1所述的方法，其中该藉由退火而形成该氧化物层(80)，系将该氧化物层(80)形成于该堆栈栅极结构(72)的至少各侧边。
3.如权利要求2所述的方法，其中，系藉由快速热退火而形成该氧化物层(80)。
4.如权利要求3所述的方法，其中该基板(62)为硅基板(62)。
5.如权利要求4所述的方法，还包括沉积氧化物层(82)于藉由退火所形成的该氧化物层(80)上的步骤。
6.一种制造半导体装置的方法，其特征在于包括下列步骤：
提供硅基板(62)；
于该基板(62)上设栅极氧化层(60)；
于该栅极氧化层(60)上设第一多晶硅层(64)；
于该第一多晶硅层(64)上设电介质层(66)；
于该电介质层(66)上设第二多晶硅层(68)；
蚀刻该第二多晶硅层(68)、电介质层(66)、第一多晶硅层(64)、和栅极氧化层(60)，去除他们的一部分以露出该硅基板(62)，并于该硅基板(62)上形成堆栈栅极结构(72)；以及
进行快速热退火以在该堆栈栅极结构(72)上生长氧化物层(80)。
7.如权利要求6所述的方法，其中，该进行快速热退火的步骤系在该堆栈栅极结构(72)的至少各侧边上生长氧化物层(80)。
8.如权利要求7所述的方法，其中，该快速热退火步骤系进行10至20秒的期间。
9.如权利要求8所述的方法，其中藉由快速热退火所生长的氧化物层(80)系小于20埃的厚度。
10.如权利要求7所述的方法，还包括沉积氧化物层(82)于藉由快速热退火所形成的该氧化物层(80)上的步骤。
CNB2004800036883A 2003-02-05 2004-01-08 闪存装置的改进制造方法 Expired - Lifetime CN100552896C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/358,866 US6723638B1 (en) 2003-02-05 2003-02-05 Performance in flash memory devices
US10/358,866 2003-02-05

Publications (2)

Publication Number Publication Date
CN1748298A true CN1748298A (zh) 2006-03-15
CN100552896C CN100552896C (zh) 2009-10-21

Family

ID=32069549

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800036883A Expired - Lifetime CN100552896C (zh) 2003-02-05 2004-01-08 闪存装置的改进制造方法

Country Status (8)

Country Link
US (1) US6723638B1 (zh)
JP (1) JP4698598B2 (zh)
KR (1) KR101071387B1 (zh)
CN (1) CN100552896C (zh)
DE (1) DE112004000254B4 (zh)
GB (1) GB2413437B (zh)
TW (1) TWI342062B (zh)
WO (1) WO2004073058A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246856B (zh) * 2007-02-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 Sonos快闪存储器的制作方法
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
KR20090075063A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
CN103545355A (zh) * 2012-07-12 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN105006432A (zh) * 2015-08-11 2015-10-28 上海华虹宏力半导体制造有限公司 一种减少ono刻蚀中衬底表面损伤的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698787A (en) 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
TW203148B (zh) * 1991-03-27 1993-04-01 American Telephone & Telegraph
JP3238556B2 (ja) * 1993-12-06 2001-12-17 株式会社東芝 不揮発性半導体記憶装置
JPH07161988A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd 半導体装置の製造方法
JPH09307106A (ja) * 1996-05-20 1997-11-28 Nec Corp 半導体装置の製造方法
JP3062479B2 (ja) * 1997-09-26 2000-07-10 松下電子工業株式会社 不揮発性半導体記憶装置及びその製造方法
US6274429B1 (en) * 1997-10-29 2001-08-14 Texas Instruments Incorporated Use of Si-rich oxide film as a chemical potential barrier for controlled oxidation
US6472281B2 (en) * 1998-02-03 2002-10-29 Matsushita Electronics Corporation Method for fabricating semiconductor device using a CVD insulator film
JP3319721B2 (ja) * 1998-02-03 2002-09-03 松下電器産業株式会社 半導体装置の製造方法
JPH11330274A (ja) * 1998-05-12 1999-11-30 Fujitsu Ltd 半導体装置の製造方法
JP2001127288A (ja) * 1999-10-28 2001-05-11 Mitsubishi Electric Corp ゲート構造の製造方法
US6294430B1 (en) * 2000-01-31 2001-09-25 Advanced Micro Devices, Inc. Nitridization of the pre-ddi screen oxide
US6509228B1 (en) * 2000-08-29 2003-01-21 United Microelectronics Corp. Etching procedure for floating gate formation of a flash memory device
JP3916419B2 (ja) * 2001-07-02 2007-05-16 松下電器産業株式会社 半導体記憶装置の製造方法
US6448167B1 (en) * 2001-12-20 2002-09-10 Taiwan Semiconductor Manufacturing Company Process flow to reduce spacer undercut phenomena

Also Published As

Publication number Publication date
WO2004073058A3 (en) 2004-10-14
TWI342062B (en) 2011-05-11
KR20050094479A (ko) 2005-09-27
DE112004000254T5 (de) 2006-01-26
GB0515641D0 (en) 2005-09-07
GB2413437B (en) 2006-06-14
KR101071387B1 (ko) 2011-10-07
GB2413437A (en) 2005-10-26
WO2004073058A2 (en) 2004-08-26
US6723638B1 (en) 2004-04-20
JP2007500457A (ja) 2007-01-11
DE112004000254B4 (de) 2012-02-16
JP4698598B2 (ja) 2011-06-08
CN100552896C (zh) 2009-10-21
TW200427009A (en) 2004-12-01

Similar Documents

Publication Publication Date Title
KR100238199B1 (ko) 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법
USRE40532E1 (en) Non-volatile memory cell and fabrication method
US5614747A (en) Method for manufacturing a flash EEPROM cell
US6238978B1 (en) Use of etch to blunt gate corners
US5215934A (en) Process for reducing program disturbance in eeprom arrays
US6255165B1 (en) Nitride plug to reduce gate edge lifting
CN1050934C (zh) 集成电路的制造方法
CN100552896C (zh) 闪存装置的改进制造方法
CN1866545A (zh) 空气隧道浮栅存储单元及其制造方法
KR20050102946A (ko) 플래시 메모리 소자 및 그의 제조 방법과 프로그래밍/소거방법
KR100743694B1 (ko) 플래시 메모리의 소스/드레인에 대한 고체 소스 도핑
CN1992233A (zh) 具有垂直分裂栅结构的闪存装置及其制造方法
CN101523580A (zh) 具有双阈值电压的基于多晶体管的非易失性存储单元
US7947607B2 (en) Apparatus and associated method for making a virtual ground array structure that uses inversion bit lines
JP3625600B2 (ja) 不揮発性半導体メモリ装置の製造方法
KR0135239B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
JPH0697456A (ja) 不揮発性半導体メモリ
KR100608342B1 (ko) 이이피롬셀 및 그 제조방법
KR0123235B1 (ko) 플래쉬 이이피롬 셀 제조방법
KR0151186B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
TW403970B (en) The erasing method via the gate/source, and substrate/channel of the floating gate electrode memory device
CN111463217A (zh) 一种电荷捕获型存储器及其制作方法
US20060084268A1 (en) Method for production of charge-trapping memory cells
KR19980021579A (ko) Nor 플레쉬 메모리 셀의 소거방법
KR19980039618A (ko) 플래쉬 메모리 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070202

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070202

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070202

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070202

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091021