CN111463217A - 一种电荷捕获型存储器及其制作方法 - Google Patents

一种电荷捕获型存储器及其制作方法 Download PDF

Info

Publication number
CN111463217A
CN111463217A CN202010272104.3A CN202010272104A CN111463217A CN 111463217 A CN111463217 A CN 111463217A CN 202010272104 A CN202010272104 A CN 202010272104A CN 111463217 A CN111463217 A CN 111463217A
Authority
CN
China
Prior art keywords
layer
strained silicon
substrate
drain region
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010272104.3A
Other languages
English (en)
Other versions
CN111463217B (zh
Inventor
段佳辉
王文武
项金娟
马雪丽
王晓磊
李永亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010272104.3A priority Critical patent/CN111463217B/zh
Publication of CN111463217A publication Critical patent/CN111463217A/zh
Application granted granted Critical
Publication of CN111463217B publication Critical patent/CN111463217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种电荷捕获型存储器及其制作方法，该电荷捕获型存储器包括第一衬底，该第一衬底上的源区和漏区以及源区和漏区之间的应变硅沟道，该应变硅沟道具备应力，由于该沟道采用该应变硅材料，因此，在沟道引入了应力，应力的引入可以提高该器件的迁移率，从而提高该沟道开启时载流子的平均能量，获得更高的隧穿概率，从而等效于器件捕获了更多的电荷，进而提高了器件的可靠性。

Description

一种电荷捕获型存储器及其制作方法
技术领域
本发明涉及半导体领域，尤其涉及一种电荷捕获型存储器及其制作方法。
背景技术
电荷捕获型存储器(CTM)是一种在工艺技术和结构都比较成熟的浮栅器件的基础上，改变电荷的器件内部的存储机理而得到的一种存储器。
随着器件尺寸的缩小，该电荷捕获型存储器的各个功能层的尺寸也需要减小，同时存储的电荷量也越来越小，在该电荷捕获型存储器的电荷储存量减小时，器件的可靠性会降低。
因此，如何在器件尺寸减小的同时提高电荷存储量，进而提高器件可靠性是目前亟待解决的技术问题。
发明内容
本发明通过提供一种电荷捕获型存储器，解决了现有技术中在器件尺寸减小的同时电荷存储量也减小，使得器件的可靠性降低技术问题。
一方面，为解决上述技术问题，本发明的实施例提供了如下技术方案：
一种电荷捕获型存储器，包括：
第一衬底；
所述第一衬底上包括：源区和漏区以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力。
进一步地，所述源区和所述漏区均为SiGe结构。
进一步地，还包括：
SiGe层，所述SiGe层位于所述第一衬底和所述应变硅沟道之间。
进一步地，还包括：
氧化层，所述氧化层位于所述第一衬底和所述应变硅沟道之间。
进一步地，还包括：
位于所述应变硅沟道上的由下至上排布的隧穿层、俘获层、阻挡层以及栅电极层。
进一步地，还包括：
围绕在所述应变硅沟道四周且由内向外依次排布的隧穿圈层、俘获圈层、阻挡圈层以及栅电极圈层。
另一方面，本申请实施例还提供了一种电荷捕获型存储器的制作方法，包括：
提供第一衬底；
在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力。
进一步地，在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力，包括：
在所述第一衬底上形成第一SiGe层；
在所述第一SiGe层上形成应变硅层；
对所述应变硅层的两侧分别注入离子，形成所述源区和所述漏区，使得所述源区和所述漏区之间的区域形成所述应变硅沟道，所述应变硅沟道具备应力。
进一步地，在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力，包括：
提供第二衬底；
在所述第二衬底上形成第二SiGe层；
在所述第二SiGe层上形成应变硅层；
在所述应变硅层上形成第一氧化层；
在所述第一衬底上形成第二氧化层；
将所述第一氧化层与所述第二氧化层键合，形成氧化层；
去除所述第二衬底和所述第二SiGe层；
对所述应变硅层的两侧分别注入离子，形成所述源区和所述漏区，使得所述源区和所述漏区之间的区域形成所述应变硅沟道，所述应变硅沟道具备应力。
进一步地，在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力，具体包括：
对所述第一衬底两侧分别开槽，形成所述源区和所述漏区；
在所述源区和所述漏区均形成SiGe结构，使得所述源区和所述漏区之间形成所述应变硅沟道，所述应变硅沟道具备应力。
进一步地，还包括：
在所述应变硅沟道上由下至上依次形成隧穿层、俘获层、阻挡层和栅电极层。
进一步地，还包括：
在所述应变硅沟道四周由内向外依次形成隧穿圈层、俘获圈层、阻挡圈层和栅电极圈层。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例的电荷捕获型存储器，包括第一衬底，该第一衬底上的源区和漏区以及源区和漏区之间的应变硅沟道，该应变硅沟道具备应力，由于该沟道采用该应变硅材料，因此，在沟道中引入了应力，应力的引入可以提高该器件的迁移率，从而提高该沟道开启时载流子的平均能量，获得更高的隧穿概率，从而等效于器件捕获了更多的电荷，进而提高了器件的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例一中改进后的电荷捕获型存储器的部分结构示意图；
图2为本申请实施例一中通过SiGe层提供应力的电荷捕获型存储器的结构的部分结构示意图；
图3为本申请实施例一中另一种通过SiGe层引入应力的电荷捕获型存储器的部分结构示意图；
图4为本申请实施例一中通过源区和漏区采用SiGe材料引入应力的电荷捕获型存储器的部分结构示意图；
图5为本申请实施例一中二维结构的电荷捕获型存储器的结构示意图；
图6a、图6b为本申请实施例一中三维纳米线器件结构的电荷捕获型存储器的结构示意图；
图7为本申请申请实施例二中电荷捕获型存储的制作方法的步骤流程示意图；
图8a-图8d为本申请实施例二中在绝缘体上硅上形成应变硅层的流程示意图；
图9a-图9c为本申请实施例二中形成SiGe结构的流程示意图。
具体实施方式
本申请实施例通过提供一种电荷捕获型存储器及其制作方法，解决了现有技术中电荷捕获型存储器在尺寸减小的同时电荷存储量减小，使得器件可靠性降低的技术。实现了提高器件可靠性的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
本申请提供了一种电荷捕获型存储器，包括，第一衬底；第一衬底上的源区和漏区以及源区和漏区之间的应变硅沟道，该应变硅沟道具备应力。该沟道采用该应变硅材料，应变硅具体是利用材料晶格常数的差异所产生的应变硅材料，具体地，由于Ge比Si的晶格常数大4.2％，当在Si/Ge驰豫层上外延一层硅时，硅的晶格将受到四方畸变，在生长平面诱生张应变，在垂直平面上诱生压应变，由此形成该应变硅材料的沟道。由于该沟道采用该应变硅材料，进而在沟道中引入了应力，应力的引入可以提高该器件的迁移率，从而提高沟该道开启时载流子的平均能量，获得更高的隧穿概率，从而等效于捕获层捕获了更多的电荷，进而提高了器件的可靠性。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
实施例一
在本实施例中，提供了一种电荷捕获型存储器，如图1所示，包括：第一衬底101；第一衬底101上包括源区S和漏区D以及源区S和漏区D之间的应变硅沟道102，该应变硅沟道102具备应力。
在本申请实施例中，应变硅沟道具体可以在SiGe层上形成硅层，以使得该沟道引入应力；也可以是将沟道两侧的源区和漏区采用SiGe材料以使得该沟道引入应力，下面具体针对这两种结构进行详细描述。
在应变硅沟道具体为在SiGe层上形成硅层，以使沟道引入应力时，具体包括如下两种情况。
第一种情况，如图2所示，在该电荷捕获型存储器中还包括：位于第一衬底101和应变硅沟道102之间的SiGe层103。
在一种可选的实施方式中，具体的工艺为，在该第一衬底101上生长SiGe层103；接着，在驰豫的SiGe层103上生长硅，由于Ge和Si的晶格差异，使得硅成为应变硅层，然后，在该应变硅层上采用离子注入方式形成源区和漏区，以及源区和漏区之间的应变硅沟道102。由此，形成如图2所示的器件结构，即由下至上依次为第一衬底101、SiGe层103、应变硅沟道102，位于应变硅沟道102两侧的源区S和漏区D，该应变硅沟道102具备应力。
第二种情况，如图3所示，该电荷捕获型存储器还包括位在第一衬底101与应变硅沟道102之间的氧化层104。该氧化层具体为SiO2。即在该第二种情况中，应变硅沟道102是在绝缘体上硅上形成的。
在一种可选的实施方式中，具体的工艺步骤示意图为如图8a-图8d所示，准备第二衬底105；在第二衬底105上形成第二SiGe层106；在第二SiGe层106上形成应变硅层107；在该应变硅层107上形成第一氧化物108；在第一衬底101上形成第二氧化物109；将第一氧化物108和第二氧化物109键合，形成氧化层104；最后，将第二衬底105和第二SiGe层106去除。最后保留由下至上的第一衬底101、氧化层104、应变硅层107，该应变硅层107具备应力。
其中，第一氧化物108和第二氧化物109均为SiO2。在第二衬底105上生长形成该第二SiGe层106，在该第二SiGe层106上生长硅，由于Ge和Si的晶格差异，使得该硅成为应变硅层107；在该应变硅层107被氧化后形成第一氧化物108，即形成SiO2。
由于上述两种情况中均是在SiGe层上生长硅，由于SiGe层中的Ge的晶格常数比硅大，使得Ge对Si进行拉伸，使得生长的硅变为应变硅。从而使得该沟道处具有应力，应力的引入可以提高该器件的迁移率，从而提高该沟道开启时载流子的平均能量，获得更高的隧穿概率，从而等效于捕获层捕获了更多的电荷，进而提高了器件的可靠性。
在应变硅沟道为将沟道两侧的源区和漏区采用SiGe材料以使得该沟道引入应力时，具体为如下结构：如图4所示
该源区S和漏区D均为SiGe结构，该沟道102为应变硅材料。
在一种可选的实施方式中，具体的工艺流程为：将对第一衬底101的两侧刻蚀形成凹槽，接着，在该凹槽处外延生长SiGe结构，或者沉积SiGe结构。
这样的结构中是通过改变源区S和漏区D的结构材料，即将源区S和漏区D均采用SiGe，使得SiGe材料的源区S和SiGe材料的漏区D均作用于硅材料的沟道102，使得该沟道102中产生应力，即变为应变硅沟道102，应力的引入可以提高该器件的迁移率，从而提高该沟道开启时载流子的平均能量，获得更高的隧穿概率，从而等效于捕获层捕获了更多的电荷，进而提高了器件的可靠性。
如图5所示，在该电荷捕获型存储器中，除了第一衬底101以及第一衬底101上的源区S和漏区D、源区S和漏区D之间的应变硅沟道102之外，还包括：位于该应变硅沟道上的由下至上排布的隧穿层201、俘获层202、阻挡层203以及栅电极层204。由此形成二维结构的电荷捕获型存储器。
该电荷捕获型存储器在栅源偏置电压的作用下，底部衬底中的载流子会隧穿过隧穿层进入俘获层，此时的俘获层与之前相比处于带电状态，而带电和不带电这两种截然不同的状态实现了信息的存储。该俘获层在两个氧化绝缘层(隧穿层和阻挡层)之间，当器件断电之后，该俘获层中贮存的电荷无法丢失，从而实现了电荷的保持，即实现了非易失性存储。
其中，栅电极204层采用高功函数材料，采用高功函数材料与阻挡层203之间形成很深的电子势垒，可以限制栅电极的电子进入俘获层，减弱被隧穿电流的形成，从而将器件的擦除速度和擦除准确性进一步提高，可以避免过擦现象。常用的高功函数材料有Pt、TaN和TiN等，在此不作限定。
该阻挡层203具体是为了起到阻挡的作用，阻挡俘获层202的电荷的泄露，主要采用高K材料，进而满足物理厚度大缺陷密度小的要求。采用该高K材料，可以保证数据的保持特性不会降低，同时，还能提高器件的编程速度，该高K材料具体为如下任意一种：Al2O3、HfAlO和La2O3。
该俘获层202具体采用高K材料，由于高K材料的等效氧化层厚度相同的条件下，物理厚度更大，可以提供更高的缺陷密度，提高电荷的存储能力。这里的高K材料具体为如下任意一种：Si3N4、HfO2和Ta2O5。
隧穿层201具体采用SiO2，进而使得隧穿层201不会导致俘获层202的电荷泄露严重，也不会影响隧穿层201的编程速度，器件的功耗也不会增大。
另一种，如图6a、图6b所示，为三维纳米线结构的电荷捕获型存储器的两个侧视图，具体是在除了第一衬底101以及第一衬底101上的源区S和漏区D、源区S和漏区D之间的应变硅沟道102之外，还包括：围绕在该应变硅沟道102四周且由内向外依次排布的隧穿圈层301、俘获圈层302、阻挡圈层303以及栅电极圈层304。这里的源区S和漏区D均为SiGe结构。
同样，栅电极圈层304采用高功函数材料，常用的高功函数材料有Pt、TaN和TiN等，在此不作限定。
该阻挡圈层303具体采用高K材料，该高K材料具体为如下任意一种：Al2O3、HfAlO和La2O3。
俘获圈层302具体采用高K材料，这里的高K材料具体为如下任意一种：Si3N4、HfO2和Ta2O5。
隧穿层301具体采用SiO2。
由于该三维纳米线结构的电荷捕获型存储器中第一衬底101并没有与沟道102接触，因此，在该三维纳米线结构的电荷捕获型存储器中可以将源区S和漏区D的材料设置为SiGe，进而使得沟道102为应变硅材料。无法对该采用的SiGe层上形成的应变硅层以及无法对绝缘体上硅的应变硅层形成该三维纳米线结构。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例的电荷捕获型存储器，包括第一衬底，该第一衬底上的源区和漏区以及源区和漏区之间的应变硅沟道，该应变硅沟道具备应力，由于该沟道采用该应变硅材料，因此，在沟道引入了应力，应力的引入可以提高该器件的迁移率，从而提高该沟道开启时载流子的平均能量，获得更高的隧穿概率，从而等效于捕获层捕获了更多的点电荷，进而提高了器件的可靠性。
实施例二
基于相同的发明构思，本申请实施例还提供了一种电荷捕获型存储器的制作方法，如图7所示，包括：
S701，提供第一衬底。
S702，在该第一衬底上形成源区S和漏区D，以及该源区S和漏区D之间的应变硅沟道，该应变硅沟道具备应力。
在一种可选的实施方式中，S702包括：
在该第一衬底上形成第一SiGe层。
在第一SiGe层上形成应变硅层。
对该应变硅层的两侧分别注入离子，形成源区和漏区，使得源区和漏区之间的区域形成应变硅沟道，该应变硅沟道具备应力。
具体地，在该第一衬底上外延生长第一SiGe层，然后，在该第一SiGe层上生长硅，由于生长的硅与第一SiGe层之间由于晶格差异，使得生长的硅变为应变硅层。
对该应变硅层的两侧分别注入离子，形成源区和漏区，使得该源区和漏区之间的区域形成应变材料的沟道。由于形成应变硅层之后，通过注入离子的方式形成源区和漏区，该沟道自然形成于源区和漏区之间。
其中，根据器件的类型，可以注入B(硼)离子或者Ga(镓)离子等三族的元素，或者是注入P(磷)或As(砷)等五族的元素。在此不作限定。
在一种可选的实施方式中，如图8a-8d所示，S702包括：
提供第二衬底105。可以与第一衬底101材料相同，均为硅衬底。
在第二衬底105上形成第二SiGe层106。具体是在第二衬底105上生在第二SiGe层106。
在第二SiGe层106上形成应变硅层107。具体是在第二SiGe层106上生成硅，由于SiGe与硅之间的晶格差异，使得生成的硅变为应变硅，该应变硅沟道具备应力，即引入了应力。
在该应变硅层107上形成第一氧化层108。该第一氧化层108为SiO2，具体是该应变硅顶部被氧化，形成SiO2层。
在第一衬底101上形成第二氧化层109。具体是该第一衬底101上通过沉积SiO2层，或者直接通过氧化形成SiO2层，在此不作限定。
将该第一氧化层108与第二氧化层109键合，形成氧化层104，即为SiO2层。
去除该第二衬底105和第二SiGe层106。具体可采用刻蚀工艺，将该第二衬底105和第二SiGe层106刻蚀掉，随后再进行清洗。
在去除第二衬底105和第二SiGe层106之后，露出该应变硅层107。
对该应变硅层107的两侧分别注入离子，形成源区和漏区，使得该源区和漏区之间的区域形成应变硅沟道，该应变硅沟道具备应力。由于形成应变硅层107之后，通过注入离子的方式形成源区和漏区，该应变硅沟道自然形成于源区和漏区之间。
其中，根据器件的类型，可以注入B(硼)离子或者Ga(镓)离子等三族的元素，或者是注入P(磷)或As(砷)等五族的元素。在此不作限定。
在一种可选的实施方式中，在第一衬底上形成源区和漏区，以及在源区和漏区之间的应变硅沟道，该应变硅沟道具备应力，包括：
如图9a-图9c所示，对该第一衬底101两侧分别开槽，形成源区S和漏区D。具体采用刻蚀方式，对该第一衬底101两侧分别刻蚀，形成凹槽。
在该源区和漏区均形成SiGe结构110，使得该源区S和漏区D之间形成应变硅沟道102，该应变硅沟道具备应力。具体为在该源区S和漏区D上分别生长SiGe层，形成该SiGe结构110。
在上述任一一种形成源区和漏区以及源区和漏区之间的应变硅沟道之后，还包括：在应变硅沟道上由下至上依次形成隧穿层201、俘获层202、阻挡层203和栅电极层204。
具体的工艺中，可以采用沉积方式形成上述的隧穿层201、俘获层202、阻挡层203和栅电极层204。
对于采用刻蚀方式，生长SiGe结构110来形成应变硅沟道102后，可以在该应变沟道上由下至上依次形成隧穿层201、俘获层202、阻挡层203和栅电极层204，从而形成二维器件结构的电荷捕获型存储器，如图5所示。
对于采用刻蚀方式，生长SiGe结构110来形成应变硅沟道102后，还可以是在该应变硅沟道102四周由内向外依次形成隧穿圈层301、俘获圈层302、阻挡圈层303和栅电极圈层304，形成三维纳米线器件结构的电荷捕获型存储器，如图6a、图6b所示。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种电荷捕获型存储器，其特征在于，包括：
第一衬底；
所述第一衬底上包括：源区和漏区以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力。
2.如权利要求1所述的电荷捕获型存储器，其特征在于，所述源区和所述漏区均为SiGe结构。
3.如权利要求1所述的电荷捕获型存储器，其特征在于，还包括：
SiGe层，所述SiGe层位于所述第一衬底和所述应变硅沟道之间。
4.如权利要求1所述的电荷捕获型存储器，其特征在于，还包括：
氧化层，所述氧化层位于所述第一衬底和所述应变硅沟道之间。
5.如权利要求1-4中任一所述的电荷捕获型存储器，其特征在于，还包括：
位于所述应变硅沟道上的由下至上排布的隧穿层、俘获层、阻挡层以及栅电极层。
6.如权利要求2所述的电荷捕获型存储器，其特征在于，还包括：
围绕在所述应变硅沟道四周且由内向外依次排布的隧穿圈层、俘获圈层、阻挡圈层以及栅电极圈层。
7.一种电荷捕获型存储器的制作方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力。
8.如权利要求7所述的方法，其特征在于，在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力，包括：
在所述第一衬底上形成第一SiGe层；
在所述第一SiGe层上形成应变硅层；
对所述应变硅层的两侧分别注入离子，形成所述源区和所述漏区，使得所述源区和所述漏区之间的区域形成所述应变硅沟道，所述应变硅沟道具备应力。
9.如权利要求7所述的方法，其特征在于，在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力，包括：
提供第二衬底；
在所述第二衬底上形成第二SiGe层；
在所述第二SiGe层上形成应变硅层；
在所述应变硅层上形成第一氧化层；
在所述第一衬底上形成第二氧化层；
将所述第一氧化层与所述第二氧化层键合，形成氧化层；
去除所述第二衬底和所述第二SiGe层；
对所述应变硅层的两侧分别注入离子，形成所述源区和所述漏区，使得所述源区和所述漏区之间的区域形成所述应变硅沟道，所述应变硅沟道具备应力。
10.如权利要求7所述的方法，其特征在于，在所述第一衬底上形成源区和漏区，以及所述源区和所述漏区之间的应变硅沟道，所述应变硅沟道具备应力，具体包括：
对所述第一衬底两侧分别开槽，形成所述源区和所述漏区；
在所述源区和所述漏区均形成SiGe结构，使得所述源区和所述漏区之间形成所述应变硅沟道，所述应变硅沟道具备应力。
11.如权利要求7-10中任一所述的方法，其特征在于，还包括：
在所述应变硅沟道上由下至上依次形成隧穿层、俘获层、阻挡层和栅电极层。
12.如权利要求7或10所述的方法，其特征在于，还包括：
在所述应变硅沟道四周由内向外依次形成隧穿圈层、俘获圈层、阻挡圈层和栅电极圈层。
CN202010272104.3A 2020-04-09 2020-04-09 一种电荷捕获型存储器及其制作方法 Active CN111463217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010272104.3A CN111463217B (zh) 2020-04-09 2020-04-09 一种电荷捕获型存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010272104.3A CN111463217B (zh) 2020-04-09 2020-04-09 一种电荷捕获型存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN111463217A true CN111463217A (zh) 2020-07-28
CN111463217B CN111463217B (zh) 2023-04-18

Family

ID=71685214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010272104.3A Active CN111463217B (zh) 2020-04-09 2020-04-09 一种电荷捕获型存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN111463217B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027854A1 (en) * 2004-08-09 2006-02-09 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
CN101826531A (zh) * 2009-03-06 2010-09-08 中芯国际集成电路制造(上海)有限公司 半导体存储器单元、驱动其的方法及半导体存储器
CN101826526A (zh) * 2009-03-06 2010-09-08 中芯国际集成电路制造(上海)有限公司 半导体存储器单元、驱动其的方法及半导体存储器
CN102117812A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 一种基于应变硅的纳米晶非挥发性存储器及其制作方法
CN102543890A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种利用应变硅技术提高sonos的擦写速度的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027854A1 (en) * 2004-08-09 2006-02-09 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
CN101826531A (zh) * 2009-03-06 2010-09-08 中芯国际集成电路制造(上海)有限公司 半导体存储器单元、驱动其的方法及半导体存储器
CN101826526A (zh) * 2009-03-06 2010-09-08 中芯国际集成电路制造(上海)有限公司 半导体存储器单元、驱动其的方法及半导体存储器
CN102117812A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 一种基于应变硅的纳米晶非挥发性存储器及其制作方法
CN102543890A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种利用应变硅技术提高sonos的擦写速度的方法

Also Published As

Publication number Publication date
CN111463217B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
JP4282699B2 (ja) 半導体装置
US7402862B2 (en) Multi-bit non-volatile memory device having a dual-gate and method of manufacturing the same, and method of multi-bit cell operation
KR101290998B1 (ko) 반도체 장치 및 그 제조 방법
US7205601B2 (en) FinFET split gate EEPROM structure and method of its fabrication
US20110018053A1 (en) Memory cell and methods of manufacturing thereof
US20150097189A1 (en) Semiconductor device and method for manufacturing the same
US8283716B2 (en) High performance flash memory devices
TWI440189B (zh) 具有高ｋ電介質之ｓｏｎｏｓ記憶體單元
CN1728400A (zh) 多栅晶体管及其制造方法
KR20130142173A (ko) 수직 메모리 디바이스 및 그것의 제조 방법
KR20150058515A (ko) 기판 스트레서 영역을 갖는 스플릿 게이트 메모리 셀, 및 이를 제조하는 방법
EP0718894A2 (en) Coulomb-blockade element and method of manufacturing the same
CN1694242A (zh) 制造闪存器件的方法
KR100679693B1 (ko) 비대칭적인 일함수를 갖는 이중 게이트 구조를 이용한2비트 비휘발성 메모리 소자 제조 방법 및 그 구조
CN111463217B (zh) 一种电荷捕获型存储器及其制作方法
CN103247669B (zh) 双栅电荷俘获存储器及其制作方法
US20080128787A1 (en) Semiconductor device and manufacturing method thereof
US10164073B2 (en) Apparatus and method for memory device
US10714479B2 (en) One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof
CN110277399B (zh) Sonos存储器及其制造方法
US20150117110A1 (en) Connecting storage gate memory
CN104638018A (zh) 一种半浮栅器件及其制备方法
KR20090021974A (ko) 비휘발성 메모리 소자 및 이를 제조하는 방법
Lin et al. Comparison with nitride interface defects and nanocrystals for charge trapping layer nanowire gate-all-around nonvolatile memory performance
US9401434B2 (en) E-flash cell band engineering for erasing speed enhancement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant