CN1716636A - 薄膜晶体管及其制备方法 - Google Patents
薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN1716636A CN1716636A CN200510081330.9A CN200510081330A CN1716636A CN 1716636 A CN1716636 A CN 1716636A CN 200510081330 A CN200510081330 A CN 200510081330A CN 1716636 A CN1716636 A CN 1716636A
- Authority
- CN
- China
- Prior art keywords
- film
- pattern
- thin
- amorphous silicon
- crystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000010408 film Substances 0.000 claims abstract description 146
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 100
- 238000002425 crystallisation Methods 0.000 claims description 37
- 230000008025 crystallization Effects 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000000203 mixture Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000009751 slip forming Methods 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000003344 environmental pollutant Substances 0.000 description 4
- 231100000719 pollutant Toxicity 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- -1 form gate electrode Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种薄膜晶体管以及制备该薄膜晶体管的方法，在该薄膜晶体管中半导体层和栅极绝缘膜通过在多晶硅层图案和第一绝缘膜图案上沉积第二绝缘膜而形成，它们是通过对由连续形成的第一绝缘层所覆盖的非晶硅层首先结晶然后构图形成，或是通过对由连续形成并作为栅极绝缘层一部分的第一绝缘层所覆盖的预先形成的非晶硅层首先构图然后结晶形成。
Description
技术领域
本发明一般地涉及一种薄膜晶体管，更具体地，本发明涉及这样一种薄膜晶体管，其中第二绝缘膜沉积在覆盖多晶硅层的第一绝缘膜上，该多晶硅层是通过对由连续形成的第一绝缘层所覆盖的非晶硅层首先结晶然后构图形成的，或是通过对由连续形成的第一绝缘层所覆盖的非晶硅层首先构图然后结晶形成的，该多晶硅层和第一绝缘膜一起形成栅极绝缘膜的部分。本发明还公开了一种制备该薄膜晶体管的方法。
背景技术
图1是传统薄膜晶体管10的横截面视图。
如图1所示，在比如塑料或玻璃的绝缘衬底11上，在形成缓冲层12之后，通过构图多晶硅层或单晶硅层，形成了半导体层13。通过在缓冲层上形成非晶硅层并将该非晶硅层结晶来形成多晶硅层或单晶硅层，从而制备该多晶硅或单晶硅层。
缓冲层防止从下面的衬底所产生水气或杂质的扩散或者控制结晶期间热量的传输，使得该半导体层的结晶均匀。
可以使用或化学气相沉积或物理气相沉积来沉积非晶硅层。此外，在形成非晶硅层时或形成其之后，可以进行脱氢处理。这样的处理降低了非晶硅层中氢的浓度。结晶该非晶硅层所使用的方法(或多种方法)可以选自包括但不限于快速热退火、固相结晶、准分子激光退火、金属诱导结晶、金属诱导横向结晶和连续横向固化所构成的一组。
接下来，如此形成栅极电极15：首先在其上形成有半导体层的衬底前表面上形成栅极绝缘膜14，且在栅极绝缘膜14上沉积栅极电极形成材料，然后构图栅极电极形成材料。在形成栅极电极之后，其在杂质离子注入处理期间被用作掩模以在半导体层上界定一个或多个源极/漏极区域和沟道区域。
随后，层间绝缘膜16形成于衬底的前表面上以保护或电绝缘形成于该层间绝缘层下的元件。缓冲层、栅极绝缘膜和层间绝缘膜是通过使用比如氧化硅的氧化薄膜或比如氮化硅的氮化物薄膜形成的。
之后，如此完成传统的薄膜晶体管：在层间绝缘膜上形成显露形成于半导体层上的源极/漏极区域的接触孔，在衬底的前表面上沉积源极/漏极电极材料，然后构图源极/漏极电极材料，由此形成源极/漏极电极17。
但是，传统薄膜晶体管10包括形成光刻胶图案所导致的不希望的氧化物和污染物。此外，蚀刻气体或蚀刻溶液可以容易地形成于半导体层的表面上，并且需要单独的清洗处理来去除这些氧化物或污染物。而且，在半导体层和栅极绝缘膜的之间的界面上，产生了比如晶粒取向不匹配的缺陷。当非晶硅层暴露的表面被结晶以形成多晶硅层和此后非晶硅层被构图时，这样的缺陷降低了电子迁移率，增加了漏电流。
发明内容
因此，为了解决现有技术中前述缺点和问题，本发明提供了一种薄膜晶体管，在该薄膜晶体管中，半导体层和栅极绝缘膜通过在多晶硅层图案和第一绝缘膜图案上沉积第二绝缘膜而形成，多晶硅层图案和第一绝缘膜图案是在连续地形成非晶硅层和作为栅极绝缘膜的一部分的第一绝缘膜之后，通过对非晶硅层结晶和构图而形成的，或通过对非晶硅层和第一绝缘膜层构图和结晶而形成的。本发明还提供了一种制备该薄膜晶体管的方法。
根据本发明的原理所构建的薄膜晶体管可以包括：绝缘衬底；多晶硅层图案和第一绝缘膜图案，连续形成和构图于绝缘衬底上；第二绝缘膜，形成于多晶硅层图案和第一绝缘膜图案上；和形成于第二绝缘膜上的栅极电极、层间绝缘膜、以及一个或更多的源极/漏极电极，形成于第二绝缘膜上。
而且，本发明提供了一种制备薄膜晶体管的方法。该方法可以包括如下步骤：制备绝缘衬底；在绝缘衬底上连续形成非晶硅层和第一绝缘膜；形成非晶硅层成为多晶硅层图案，形成第一绝缘膜成为第一绝缘膜图案；在衬底上形成第二绝缘膜；在第二绝缘膜上形成栅极电极，层间绝缘膜，以及一个或更多的源极/漏极电极。
附图说明
通过参考附图详细地描述本发明的优选实施例，本发明的上述和其他特征和优点对本领域的普通技术人员将变得更加清楚。
图1是传统薄膜晶体管的横截面视图。
图2A、2B、2C和2D是图示根据本发明的制备薄膜晶体管的方法的横截面视图。
具体实施方式
通过参考在附图中所描述和/或图示的以及在随后说明部分详细说明的非限制性实施例和示例，对本发明的实施例及其各个特征和有利的细节将解释得更加全面。应该注意，在附图中所图示的特征不一定是按照比例绘制的，如本领域普通技术人员所认识的那样，即使本文没有明确地说明，一个实施例的特征也可以应用在其他实施例中。省略了对公知的部件和制造技术的说明，以避免不必要地模糊本发明的实施例。本文所使用的示例仅仅是意于促进对本发明可以实施的方式的理解，并进一步使得本领域的技术人员能够实施本发明的实施例。因此，本文中的示例和实施例不应该解释为对本发明范围的限制，本发明的范围仅仅由权利要求书以及适用的法律所限制。而且，请注意，在附图的几个视图中类似的标记可以代表类似的部件。
图2A、2B、2C和2D是图示根据本发明的制备薄膜晶体管10的方法的横截面视图。图2A是图示一工艺的横截面视图，其中缓冲层102、非晶硅层103和第一绝缘膜104被依次和连续地形成于绝缘衬底101上。缓冲层102是形成于透明绝缘衬底101上的单层或双层的连续的氧化硅薄膜或氮化硅薄膜。透明衬底101可以由塑料、玻璃或其他适当的透明材料形成。缓冲层通过防止来自该缓冲层下的衬底的水气或杂质，和/或控制在结晶期间的热传导率，来促进半导体层的结晶。
之后，在缓冲层102上连续地形成非晶硅层103，在非晶硅层103上连续地形成第一绝缘膜104。非晶硅层103和第一绝缘膜104可以使用化学气相沉积方法连续地形成，根据注入的气体类型，该方法可以被用来形成氧化物膜、氮化物膜或硅层。
例如，非晶硅层103和第一绝缘膜104可以如下连续地形成。非晶硅层103是使用硅烷气(SiH4)和氢气(H2)的混合物形成。第一绝缘膜104可以通过注入硅烷气、氧气(O2)的混合物或通过注入硅烷气和氮气(N2)的混合物来形成。当使用氧气时，第一绝缘膜包括氧化硅膜。当使用氮气时，第一绝缘膜104包括氮化硅膜。
优选地，第一绝缘膜是由氧化硅膜形成，这在非晶硅层103和第一绝缘膜104之间产生好的界面特性。因为第一绝缘膜也被用作栅极绝缘膜，所以这些好的界面特性包括相匹配的晶粒取向、高的电子迁移率和低的漏电流。
而且，第一绝缘膜104优选地形成为约50到约400厚。如果第一绝缘膜104太厚，那么在结晶期间，结晶能量可能不会均匀地传递到在第一绝缘膜104之下的非晶硅层103。如果第一绝缘膜太薄，那么在第一绝缘膜104之下的非晶硅层103将不能够受保护而免于污染。
如果在非晶硅层103和第一绝缘膜104之间的界面不清楚，或者如果第一绝缘膜104以这样一种方式形成，即，第一绝缘膜104的化学组分(硅与氧的比率或硅与氮的比率)由于气体改变而不稳定的，那么在第一绝缘膜104和非晶硅层103之间具有好的界面特性的薄膜层可以如此创建：形成非晶硅层之后，并且在使用比如氩气(Ar)和氦气(He)的惰性气体清洗几秒钟到几分钟后，形成第一绝缘膜104。
图2B是图示了将非晶硅层103和第一绝缘膜104形成为多晶硅层图案105和第一绝缘膜图案106的工艺的横截面视图。多晶硅层图案105和第一绝缘膜图案106可以如此形成：首先图案化非晶硅层103和第一绝缘膜104，然后将非晶硅层103结晶来形成多晶硅层图案105。或者，多晶硅层图案105和第一绝缘膜图案106可以如此形成：首先将非晶硅层103结晶为多晶硅层105，然后使用光刻胶图案来构图多晶硅层105和第一绝缘层106。
因为非晶硅层103的表面是由第一绝缘膜104覆盖，所以使用上述技术来防止形成不希望的氧化物。相反，在传统非晶硅层12上在结晶期间很容易形成不希望的氧化物。而且，在用来去除光刻胶图案的灰化或湿法蚀刻工艺期间，传统的多晶硅层图案或非晶硅层图案可能被损坏并且在那里吸附或在其上形成杂质，但是，本发明通过使用第一绝缘膜104覆盖非晶硅层图案103或使用第一绝缘图案106覆盖多晶硅层图案105，防止了前述这些问题。
本发明的结晶方法可以通过使用选自构成这样一组方法中的一种或多种方法进行，该组包括但不限于快速热退火、固相结晶、准分子激光退火、金属诱导结晶、金属诱导横向结晶和连续横向固化。优选地，在第一绝缘膜是氧化硅膜时，通过使用CF4气体进行干法蚀刻来进行构图工艺，因为第一绝缘膜的氧化硅对非晶硅或多晶硅的蚀刻选择率在存在CF4时几乎为零，从而两个薄膜层可以同时被蚀刻。
图2C是图示在衬底101上形成第二绝缘膜107的工艺的横截面视图。如图2C所示，第二绝缘膜107形成于衬底101上，在衬底101上顺序形成缓冲层102、多晶硅层图案105以及第一绝缘膜图案106。第二绝缘膜107可以是氧化硅膜、氮化硅膜或有机绝缘膜。优选地，第二绝缘膜107以如此的方法形成，使得第二绝缘膜107和第一绝缘膜106的厚度(例如，栅极绝缘膜(或多层绝缘膜)的厚度)是约800到约1500。即，如果第一绝缘膜106的厚度是约400，那么第二绝缘膜107的厚度是约400到约1100，由于第一绝缘膜106和第二绝缘膜一起构成了栅极绝缘膜。应该如上所述附加地形成第二绝缘膜107，因为仅由第一绝缘膜106形成的栅极绝缘膜不能够提供足以经受所施加的电压的绝缘性能。
图2D是完成后的薄膜晶体管100的横截面视图，该薄膜晶体管100具有形成于第二绝缘膜107上的栅极电极108、形成于栅极电极108和第二绝缘膜107上的层间绝缘膜109、形成于通过层间绝缘膜109所构图的开口120中的源极/漏极电极110，以及第一绝缘膜106。如图2D所示，栅极电极108形成于第二绝缘膜107上。优选地，栅极电极108包括比如Al、AlNd、Cr、Mo或MoW的金属或包括一种或多种金属的化合物。此外，栅极电极108可以在杂质离子注入工艺期间用作掩模来在多晶硅层图案105上界定源极/漏极区域和沟道区域。
此后，层间绝缘膜109形成为单层的或双层的氧化硅膜或氮化硅膜以覆盖栅极电极108，通过蚀刻层间绝缘膜109、第二绝缘膜107和第一绝缘膜106的预定区域形成接触孔120，显露部分源极/漏极区域。
接下来，源极/漏极电极110可以通过在衬底的前表面上沉积和构图源极/漏极电极形成材料而形成。
因此，本发明提供了具有比如漏电流减少、电子迁移率增加的改进的工作特性的薄膜晶体管。这些优点部分地产生于：薄膜晶体管栅极绝缘膜(或多层栅极绝缘膜)106和107和多晶硅层图案105之间由于匹配的晶粒取向而导致的好的界面特性、对非希望氧化物形成的防止、通过连续沉积第一绝缘膜对污染物形成的防止，第一绝缘膜是非晶硅层105上的栅极绝缘膜的一部分。而且，本发明提供了一种薄膜晶体管制备方法，其能够通过减少用于去除非希望的氧化物和污染物的传统清洗步骤而缩短了制备工艺。
尽管本发明已经根据示范性实施例进行了说明，但是本领域的技术人员将意识到，本发明可以通过在权利要求书的范围和精神之内的修改来实施。上面所给出的这些例子仅仅是说明性的，而非旨在穷举本发明所有可能的设计、实施例、应用或修改。
该申请要求于2004年6月29日递交的韩国专利申请第2004-49826号的优先权，其公开内容以全文引用方式结合于此。
Claims (20)
1、一种薄膜晶体管，包括：
绝缘衬底；
多晶硅层图案，由第一绝缘膜图案连续覆盖且形成于所述绝缘衬底上；
第二绝缘膜，形成于所述第一绝缘膜图案上；
栅极电极，形成于所述第二绝缘膜上；以及
层间绝缘层，形成于所述第二绝缘膜和所述栅极电极上。
2、如权利要求1所述的薄膜晶体管，其中，所述第一绝缘膜图案和所述第二绝缘膜是栅极绝缘膜。
3、如权利要求2的薄膜晶体管，其中，所述栅极绝缘膜总共具有约800到约1500的总厚度。
4、如权利要求1的薄膜晶体管，其中，所述第一绝缘膜图案具有约50到约400的厚度。
5、如权利要求1的薄膜晶体管，其中，所述第一绝缘膜图案具有约200的厚度。
6、如权利要求1的薄膜晶体管，其中，所述第一绝缘膜图案是氧化物膜。
7、如权利要求1的薄膜晶体管，其中，所述第一绝缘膜图案或所述第二绝缘膜每个都是氧化硅膜或氮化硅膜中的一种。
8、如权利要求1的薄膜晶体管，其中，所述第二绝缘膜是有机绝缘膜。
9、如权利要求1的薄膜晶体管，其中，所述多晶硅层图案和所述第一绝缘膜图案是通过首先对由连续形成的第一绝缘膜所覆盖的非晶硅层结晶，然后对所述非晶硅层构图而形成的。
10、如权利要求1的薄膜晶体管，其中，所述多晶硅层图案和所述第一绝缘膜图案是通过首先对由连续形成的第一绝缘膜所覆盖的非晶硅层构图，然后对所述非晶硅层结晶而形成的
11、如权利要求1的薄膜晶体管，其中，所述多晶硅层图案和所述第一绝缘膜图案由CF4气体构图。
12、如权利要求1的薄膜晶体管，其中，所述栅极电极是由Al、AlNd、Cr、Mo、MoW或其化合物形成。
13、如权利要求1的薄膜晶体管，其中，所述层间绝缘层由单层或双层的氧化硅膜或单层或双层氮化硅膜形成。
14、一种制备薄膜晶体管的方法，包括：
在绝缘衬底上形成非晶硅层；
在所述非晶硅层上连续地形成第一绝缘膜；
利用所述第一绝缘膜图案，将所述非晶硅层结晶来形成多晶硅层图案；
在所述衬底上形成第二绝缘膜；
在所述第二绝缘膜上形成栅极电极；
在所述栅极电极和所述第二绝缘膜上形成层间绝缘膜。
15、如权利要求14的方法，其中，形成所述非晶硅层和所述第一绝缘膜来作为由第一绝缘膜图案所覆盖的多晶硅层图案的步骤包括，首先将所述非晶硅层结晶为多晶硅层，然后将所述多晶硅层和所述第一绝缘膜构图来分别形成所述多晶硅层图案和所述第一绝缘膜图案。
16、如权利要求15的方法，其中，所述构图工艺包括使用CF4气体进行蚀刻。
17、如权利要求15的方法，其中，所述结晶工艺包括使用选自如下一组方法中的一种或多种方法进行结晶：快速热退火、固相结晶、准分子激光退火、金属诱导结晶、金属诱导横向结晶和连续横向固化。
18、如权利要求14的方法，其中，形成所述非晶硅层和所述第一绝缘膜来作为由第一绝缘膜图案所覆盖的多晶硅层图案的步骤包括，首先构图所述非晶硅层和所述第一绝缘膜，然后对构图的非晶硅层和构图的第一绝缘膜结晶。
19、如权利要求18的方法，其中，所述构图工艺包括使用CF4气体进行蚀刻。
20、如权利要求18的方法，其中，所述结晶工艺包括使用选自如下一组方法中的一种或多种方法进行结晶：快速热退火、固相结晶、准分子激光退火、金属诱导结晶、金属诱导横向结晶和连续横向固化。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049826A KR100635567B1 (ko) | 2004-06-29 | 2004-06-29 | 박막트랜지스터 및 그 제조 방법 |
| KR49826/04 | 2004-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1716636A true CN1716636A (zh) | 2006-01-04 |
Family
ID=35504659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510081330.9A Pending CN1716636A (zh) | 2004-06-29 | 2005-06-24 | 薄膜晶体管及其制备方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050285112A1 (zh) |
| JP (1) | JP2006013438A (zh) |
| KR (1) | KR100635567B1 (zh) |
| CN (1) | CN1716636A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353537B1 (ko) * | 2007-05-11 | 2014-01-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치 |
| KR101880721B1 (ko) * | 2011-06-21 | 2018-07-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치 |
| CN102655089B (zh) * | 2011-11-18 | 2015-08-12 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3019885B2 (ja) * | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| JPH07321323A (ja) * | 1994-05-24 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US6673126B2 (en) * | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| JP2000183358A (ja) * | 1998-07-17 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
| JP2000208775A (ja) * | 1999-01-18 | 2000-07-28 | Furontekku:Kk | 半導体装置とその製造方法 |
| KR100317622B1 (ko) * | 1999-03-24 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터 및 그의 제조방법 |
| JP2002353458A (ja) * | 2001-05-24 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 薄膜半導体素子及びその製造方法 |
| JP4709442B2 (ja) * | 2001-08-28 | 2011-06-22 | 株式会社 日立ディスプレイズ | 薄膜トランジスタの製造方法 |
| KR100492727B1 (ko) * | 2001-11-15 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 |
| WO2003052841A1 (en) * | 2001-12-19 | 2003-06-26 | Avecia Limited | Organic field effect transistor with an organic dielectric |
| KR100485531B1 (ko) * | 2002-04-15 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터와 그 제조방법 |
| JP4243455B2 (ja) * | 2002-05-21 | 2009-03-25 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| US20060214154A1 (en) * | 2005-03-24 | 2006-09-28 | Eastman Kodak Company | Polymeric gate dielectrics for organic thin film transistors and methods of making the same |
-
2004
- 2004-06-29 KR KR1020040049826A patent/KR100635567B1/ko active IP Right Grant
-
2005
- 2005-03-31 JP JP2005103594A patent/JP2006013438A/ja active Pending
- 2005-06-24 CN CN200510081330.9A patent/CN1716636A/zh active Pending
- 2005-06-29 US US11/168,922 patent/US20050285112A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20050285112A1 (en) | 2005-12-29 |
| KR100635567B1 (ko) | 2006-10-17 |
| KR20060000851A (ko) | 2006-01-06 |
| JP2006013438A (ja) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8143093B2 (en) | Process to make metal oxide thin film transistor array with etch stopping layer | |
| US8298879B2 (en) | Methods of fabricating metal oxide or metal oxynitride TFTS using wet process for source-drain metal etch | |
| US8581243B2 (en) | Thin-film transistor and process for its fabrication | |
| CN101064345B (zh) | 薄膜晶体管及其制造方法 | |
| US7879698B2 (en) | Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor | |
| CN1964067A (zh) | 用于显示器的薄膜晶体管基板 | |
| CN1716532B (zh) | 制备显示装置的方法 | |
| US7253036B2 (en) | Method of forming gate insulation film using plasma method of fabricating poly-silicon thin film transistor using the same | |
| US20020086469A1 (en) | Method for fabricating polysilicon thin film transistor | |
| CN1716636A (zh) | 薄膜晶体管及其制备方法 | |
| EP0547884B1 (en) | Method of selectively etching a metal oxide on a material including Tantalum | |
| US20030042545A1 (en) | Method of forming multi-layers for a thin film transistor (TFT) and the device formed thereby | |
| JP2698724B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0645606A (ja) | 薄膜トランジスタ・マトリクスの製造方法 | |
| JPH06224219A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JP2001352071A (ja) | ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ | |
| JPH0659277A (ja) | 半導体装置及びその製造方法 | |
| JPH07135319A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR19990015855A (ko) | 산호막 형성방법 | |
| KR20010092959A (ko) | ＣｅＯ₂박막과 반사방지막을 이용한 다결정 실리콘ＴＦＴ의 제조방법 | |
| US20050287720A1 (en) | Method of fabricating thin film transistor by reverse process | |
| JP2000323717A (ja) | 薄膜トランジスタおよびこの薄膜トランジスタの製造方法 | |
| JP2000183354A (ja) | 薄膜トランジスタの製造方法及び連続成膜装置 | |
| JPH07240504A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Applicant after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Applicant before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |