CN1608399A - 连接基片及用该连接基片的多层布线板和半导体插件用基片和半导体插件以及它们的制造方法 - Google Patents

连接基片及用该连接基片的多层布线板和半导体插件用基片和半导体插件以及它们的制造方法 Download PDF

Info

Publication number
CN1608399A
CN1608399A CNA028261151A CN02826115A CN1608399A CN 1608399 A CN1608399 A CN 1608399A CN A028261151 A CNA028261151 A CN A028261151A CN 02826115 A CN02826115 A CN 02826115A CN 1608399 A CN1608399 A CN 1608399A
Authority
CN
China
Prior art keywords
substrate
conductor
resin composition
manufacture method
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028261151A
Other languages
English (en)
Other versions
CN100499968C (zh
Inventor
中村英博
中祖昭士
有家茂晴
井上文男
榎本哲也
森池教夫
广木孝典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN1608399A publication Critical patent/CN1608399A/zh
Application granted granted Critical
Publication of CN100499968C publication Critical patent/CN100499968C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的特征在于，由形成1或2以上的层的绝缘树脂组合物层(121)和至少在连接导体电路(103)的地方按照沿厚度方向贯穿那样形成的连接用导体(13)构成，并提供具有上述特征的连接基片及使用该连接基片的多层布线板和半导体插件用基片和半导体插件、以及制造它们的方法。

Description

连接基片及用该连接基片的多层布线板 和半导体插件用基片和半导体插件以及它们的制造方法
技术领域
本发明涉及连接基片、及使用该连接基片的多层布线板和半导体插件用基片和半导体插件、以及它们的制造方法。
背景技术
近年来，围绕我们的社会环境伴随着信息通讯网的进展发生了很大的变化。其中就有便携型机器的发展，伴随着小型·高功能化，其市场正在扩大。因而，要求半导体插件更小型化和能够高密度地安装它们的多层布线基片，可高密度布线的层间连接，即高密度多层化技术越来越重要。
作为主要的多层化方法，广为人知的是将钻头开孔与电镀过程组合起来的通孔连接，但由于遍及全部的层开孔，所以布线容纳量受到限制。
另外，为了减少连接部的孔体积，反覆进行绝缘树脂组合物层的形成一开孔一电路形成的组合技术正逐渐成为主流。该组合技术，大致区分为激光法和光刻法。激光法是在绝缘树脂组合物层上对要开孔的地方进行激光照射的方法，另一方面，光刻法则是在绝缘树脂组合物层上使用感光性的固化剂(光开始剂)，重复光掩模，进行曝光·显像而形成孔。
另外，提出了以更低成本化·高密度化为目的的几个层间连接的方法。其中，引人注目的是可以省略开孔和导电层电镀工序的方法。该方法是如下的方法：首先，以导电性糊的印刷方法在基片的布线上形成凸起後，配置处于B等级状态的层间连接绝缘材料和金属层，用压力机使凸起贯穿插入成形树脂内，与金属层导通连接。该贯穿插入凸起的方法，也曾在学会或新闻上被发表，在印刷电路板业界广被认知(大平洋等3人：由新制法的印刷电路布线板提案，第9次电路实装学术演讲大会演讲论文集，ISSN 0916-0043，15A-10，pp.55-56，(1995.3.14-16)，森崇浩等6人：使用由凸起的层间连接技术的基片应用和微细化，第10次电路实装学术演讲大会演讲论文集，ISSN 0916-0043，15A-09，pp.79-80、(1996.3.13-15)。
另外，开发了将电镀的金属线沿厚度方向埋入硅橡胶等弹性体的中的方法，作为连接2层导体的简易的手段而被利用。
可是，现有技术中的激光法，绝缘材料的选择范围广，不仅可以进行相邻的层间开孔，甚至还可以进行直达相邻的层的开孔，但是，为了除去激光照射而蒸发掉的树脂渣滓，必须进行反拖尾(デスミア)处理，因而存在伴随与孔数成比例的加工费增加的问题。
另外，光刻法可以利用历来的布线板制造设备，一旦也要进行孔加工对可低成本化是有利的，但是存在难以使层间绝缘材料的析像度、和耐热性及电路和绝缘树脂组合物层间的粘接强度兼得的问题。
另外，由于凸起利用导电糊的印刷和电镀等而形成，因此其形成精确度依存于印刷技术的限度，或者由电镀形成的场合，抑制凸起高度的波动度，特别是在孔径不同时，是困难的。进而，由导电糊形成的凸起机械强度小，担心因压力机的压力会被破坏，在必须有开孔工序的场合，其连接可靠性也就变低。
另外，虽然将电镀的金属线沿厚度方向埋入硅橡胶等弹性体中而连接2层导体的方法是简单的，但是将金属线只埋入希望的连接处是困难的，呈格子状埋入的场合，在不接触的地方，金属线成为多余。
发明内容
鉴于上述原因，本发明的目的在于，提供1)无须进行开孔工序就可以仅在必要的地方形成层间连接、2)可以形成强固的区域凸台结构、3)可以形成连接可靠性优良的微细布线电路、4)机械热的精确度优良、5)可以通过一起层积而形成多层化的连接基片、及使用该连接基片的多层布线板和半导体插件用基片和半导体插件、以及制造它们的方法。
即，本发明具有如下特征：
(1)一种连接基片，其特征在于，由形成1或2以上的层的绝缘树脂组合物层、和至少在连接导体电路的地方沿厚度方向贯穿该绝缘树脂组合物层而形成的连接用导体构成。
(2)上述(1)所述的连接基片，其特征在于，至少在一个面上具有与连接用导体电接通的导体电路。
(3)上述(2)所述的连接基片，其特征在于，导体电路是金属层。
(4)上述(1)～(3)任一项所述的连接基片，其特征在于，用金属覆盖连接用导体的露出部分。
(5)上述(1)～(4)任一项所述的连接基片，其特征在于，处于表里的最外层的绝缘树脂组合物的一方或两方主要由热塑性树脂构成。
(6)一种连接基片的制造方法，其特征在于，其包括以下工序：选择地除去由至少成为载体的第2金属层和与该第2金属层除去条件不同的第1金属层构成的复合金属层的该第1金属层而形成连接用导体的工序，至少覆盖连接用导体侧面而形成1或2层以上的绝缘树脂组合物层的工序，和为使连接用导体露出而研磨绝缘树脂组合物层的工序。
(7)上述(6)所述的连接基片的制造方法，其特征在于，复合金属层由第1金属层、第2金属层、及位于该第1金属层和该第2金属层的中间而与其除去条件不同的第3金属层构成，选择地除去第1金属层而形成连接用导体后，选择地除去该第3金属层。
(8)上述(6)或(7)所述的连接基片的制造方法，其特征在于，对第2金属层的形成绝缘树脂组合物层的表面进行粗糙化处理。
(9)上述(6)～(8)任一项所述的连接基片的制造方法，其特征在于，还包括在为使连接用导体露出而研磨绝缘树脂组合物层后，选择地除去第2金属层，形成导体电路的工序。
(10)上述(6)～(9)任一项所述的连接基片的制造方法，其特征在于，还包括在为使连接用导体露出而研磨绝缘树脂组合物层后，在露出来的连接用导体的表面和/或连接用导体表面上形成的导体电路的表面上，再追加形成导体电路的工序。
(11)上述(6)～(10)任一项所述的连接基片的制造方法，其特征在于，为了覆盖上述连接用导体放置至少由1枚以上的绝缘树脂组合物构成的粘接剂片，通过加热·加压形成绝缘树脂组合物层。
(12)上述(6)～(11)任一项所述的连接基片的制造方法，其特征在于，将形成连接用导体的复合金属层的不形成该连接用导体的面侧与面积比该面更大而且刚性高的支持基片的单面或者双面互相朝向而放置，在规定的制造工序全部结束后使其从支持基片上脱离。
(13)一种多层布线板，其特征在于，从上述(1)～(5)任一项所述的连接基片中任意地选择而得到的至少2个以上连接基片的各自连接用导体间或者连接用导体和导体电路，通过固相金属扩散或熔融接合合金化而被导通连接，而且连接基片间用绝缘树脂组合物机械地连接。
(14)上述(13)所述的多层布线板，其特征在于，上述连接基片的绝缘树脂组合物层是液晶聚合物。
(15)一种多层布线板的制造方法，其特征在于，其包括以下工序：将通过上述(6)～(12)任一种所述的连接基片的制造方法得到的至少2个以上的连接基片位置对合的工序，及通过加热·加压位置对合的各连接基片一起层积，使各个连接用导体间或者连接用导体和导体电路通过固相金属扩散或者熔融接合合金化而导通连接，同时用绝缘树脂组合物使连接基片间机械地连接的工序。
(16)上述(15)所述的多层布线板的制造方法，其特征在于，上述连接基片的绝缘树脂组合物层使用液晶聚合物。
(17)上述(15)或(16)所述的多层布线板的制造方法，其特征在于，包括在加热·加压一起层积后进一步形成外层电路的工序。
(18)上述(15)～(17)任一项所述的多层布线板的制造方法，其特征在于，与连接基片同时一起层积具有导体电路和/或金属箔的基片。
(19)一种半导体插件用基片，其特征在于，使用上述(13)或(14)所述的多层布线板，或者通过上述(15)～(18)任一项所述的制造方法而得到的多层布线板制造。
(20)上述(19)所述的半导体插件用基片，其特征在于，搭载半导体芯片的地方具有孔穴。
(21)一种半导体插件用基片的制造方法，其特征在于，包括上述(15)～(18)任一项所述的多层布线板的制造方法。
(22)上述(21)所述的半导体插件用基片的制造方法，其特征在于，还包括在搭载半导体芯片的地方形成孔穴的工序。
(23)一种半导体插件，其特征在于，使用上述(19)或(20)所述的半导体插件用基片而制造。
(24)一种半导体插件的制造方法，其特征在于，包括上述(21)或(22)所述的半导体插件用基片的制造方法。
(25)上述(24)所述的半导体插件的制造方法，其特征在于，还包括连接半导体芯片和导体电路的工序。
(26)上述(24)或(25)所述的半导体插件的制造方法，其特征在于，还包括用树脂密封半导体芯片的工序。
本申请是伴随根据由相同申请人在先提出的日本专利申请，即，特願2001-391799号(申请日2001年12月25日)、特願2002-126594号(申请日2002年4月26日)以及特願2002-230095号(申请日2002年8月7日)的优先权主张的申请，为了参照其的说明书，在这里将其编入。
附图说明
图1是说明本发明实施方式的剖面图；
图2是表示本发明的连接基片的制造方法的一种方式的剖面图；
图3是表示本发明实施方式的剖面图；
图4是表示本发明的连接基片的制造方法的一种方式的剖面图；
图5是表示一起层积本发明的连接基片而制造多层布线板的样式的剖面图；
图6是表示由本发明的连接基片制造半导体插件用基片和半导体插件的工序的一种方式的剖面图；
图7是在本发明实施例4中使用的连接电阻测定用图案的样式图；
图8(a)、(b)是在本发明实施例4中使用的连接电阻测定试样制作过程的剖面图；
图9是表示在本发明实施例4中评价的连接电阻可靠性试验结果的图。
具体实施方式
如图1(a)所示，本发明的连接基片11是连接金属箔101、102的基片，其结构是：至少由绝缘树脂组合物层121和连接用导体13构成，该连接用导体13至少在连接导体电路的地方沿厚度方向贯穿绝缘树脂组合物层121而形成，从绝缘树脂组合物层121的至少一个面上露出。连接用导体13的露出的状态，既可以从绝缘树脂组合物层121的表面突出，也可以从绝缘树脂组合物层121的表面伸入到内部。前者可以在如后述那样平坦地研磨后，追加新的金属层112等而突出。后者，例如可以用铜的蚀刻液进行深腐蚀。
另外，如图1(b)所示，本发明的连接基片也可以在绝缘树脂组合物层121的一个面上具有导体电路103，如图1(c)所示，该导电电路103也可以是金属层111。优选的结构是，如图1(d)所示，至少包括连接用导体13的露出部分的两个面侧用金属112覆盖。作为这样的金属例如可以举出铜、铟、锌、铅、金、白金、镍、钯、锡等的金属或者含有1种以上这些金属的合金或者2层以上的金属层。在连接2层以上导体电路时，从提高金属间的连接可靠性出发，优选使它们进行固相金属扩散在界面合金化，或者加热·加压在一起层积时的加热温度以下进行熔融接合。
以下，参照图2说明本发明的连接基片的制造方法的一种方式。
选择地除去由形成连接用导体的第1金属层21和与第1金属层21的除去条件不同的的第2金属层22构成的复合金属层24(图2(a))的第1金属层21，形成连接用导体13(图2(b))。
这里，为了形成连接用导体13，优选第1金属层21的厚度比希望的绝缘层厚度形成的厚。其厚的程度必须由其后工序的绝缘树脂组合物层121的研磨工序中第1金属层21被研磨除去的量来决定，优选在5～100μm的范围内，厚度小于5μm时，则进行连接的导体电路的距离变小，导致绝缘性降低，厚度超过100μm时，则蚀刻除去金属箔的不要的地方时的加工精度会降低而不佳。更优选在20～80μm的范围内。
另外，第2金属层22的厚度优选在5～100μm的范围内。厚度小于5μm时，则机械的强度会降低，选择地蚀刻除去第1金属层21时容易造成弯曲，超过100μm时，则在其后除去第2金属层22的场合，费时而不经济。更优选在10～80μm的范围内。
另外，在选择地蚀刻除去上述那样的铜箔等不要金属箔的地方而形成连接用导体时，也可以在除去条件不同的金属箔上通过电镀金属形成连接用导体的形状，不作特别的限定。另外，其厚度优选在5～100μm的范围内。厚度小于5μm时，则成为连接的导体电路的层间距离变小，导致绝缘性降低，厚度超过100μm时，则蚀刻除去金属箔的不要的地方时的加工精度会降低而不佳。更优选在20～80μm的范围内。
以下，说明按照覆盖连接用导体13那样形成绝缘树脂组合物层121(图2(c))。
该绝缘树脂组合物层是至少包括热固化性树脂、光固化性树脂、热塑性树脂等绝缘性树脂的组合物半固化和/或固化的层。
作为上述热固化性树脂，例如将从环氧树脂、二马来酸酐缩亚胺三连氮树脂、聚酰亚胺树脂、氰基丙烯酸酯树脂、酚醛树脂、不饱和聚酯树脂、三聚氰胺树脂、脲树脂、聚异氰酸醋树脂、呋喃树脂、间苯二酚树脂，二甲苯树脂、苯并胍胺树脂、邻苯二甲酸二烯丙酯树脂、硅酮变性环氧树脂、硅酮变性聚酰胺-酰亚胺树脂、苯并环丁烷树脂等中选择的1种以上，和在必要的情况下的固化剂、固化促进剂等混合，加热该混合物，形成半固化状或者形成固化状而使用。
作为上述光固化性树脂，例如将从不饱和聚酯树脂、聚酯丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、硅酮丙烯酸酯树脂、环氧丙烯酸酯树脂等中选择的1种以上，和在必要的情况下的光引发剂、固化剂、固化促进剂等混合，曝光或者加热该混合物，形成半固化状或者固化状而使用。
作为上述热塑性树脂，例如可以使用从聚碳酸醋树脂、聚砜树脂、聚醚亚胺树脂、热塑性聚亚胺树脂、四氟化聚乙烯树脂、六氟化聚丙烯树脂、聚乙醚甲酮树脂、聚氯乙烯树脂、聚乙烯树脂、聚酰胺亚胺树脂、聚苯硫醚树脂、聚羟基苯甲酸酯树脂、全芳香族聚酯树脂、液晶聚合物等中选择的1种以上。另外，加热上述热塑性树脂的至少1种以上，进行成型·冷却、薄膜化而使用。
对于本发明的连接基片的绝缘树脂组合物层，即使在单独使用上述那样的绝缘树脂时，也可以使用不同种类的绝缘树脂的混和体，另外，也可以使用含有作为填充剂的无机填料。作为无机填料，可以是历来公知的，不作特别的限定，例如可以举出镍、金、银等导电粒子、二氧化硅、金属氧化物、或者金属电镀它们的树脂粒子等。为了确保绝缘树脂组合物的绝缘性可以优选非导体的。
另外，用于本发明的绝缘树脂组合物包括热塑性树脂，而且优选在多层化时可以省去在基片表面上另行涂敷树脂的时间。更优选是含有作为热塑性树脂的液晶聚合物的绝缘树脂组合物。在使用含有液晶聚合物的绝缘树脂组合物的场合，由于可以使其线膨胀系数接近铜的线膨胀系数，所以在与连接用导体连接的同时，可以有效地一起层积绝缘树脂组合物。作为本发明中所使用的液晶聚合物，优选从碟状态向向列态的相转移温度是180℃以上，从耐受无铅软钎料的软熔处理温度出发，更优选280℃以上。具体地说有：Xydar SRT-300、SRT-500、FSR-315、RC-210、FC-110、FC-120、FC-130(以上为日本石油化学株式会社制、商品名)、エコノ-ルE2000(住友化学工业株式会社制、商品名)系列、エコノ-ルE6000(住友化学工业株式会社制、商品名)系列、ベクトラA950、ベクトラA130、ベクトラC130、ベクトラA230、ベクトラA410(以上为ポリプラスチツクス(株)制、商品名)、EPE-240G30(三菱化成株式会社制、商品名)、ロツドランLC-5000H(ユニチカ株式会社制、商品名)、ノバキユレ-トE322G30、E335G30、EPE-240G30(以上为三菱化学株式会社制、商品名)、BIAC(ジヤパンゴアテツクス(株)制、商品名)等。
另外，作为形成绝缘树脂组合物层的方法，既可以直接在形成连接用导体的基片面上涂敷绝缘树脂组合物而形成，但也可以用以下方法形成：将聚对苯二甲酸乙二醇酯薄膜那样的塑性的薄膜和铜箔、铝箔那样的金属箔作为载体，在其表面上涂敷绝缘树脂组合物，加热乾燥，将制成干薄膜状的粘接剂片以需要的大小切断，在形成连接用导体的基片上叠层和压制。
另外，绝缘树脂组合物层的厚度优选在1～100μm的范围内。小于1μm时，难以在不降低粘接强度的程度下使绝缘树脂组合物形成均匀的厚度，而超过100μm时，对连接基片的薄型化不利。更优选在3～70μm的范围内。
另外，在覆盖连接用导体的绝缘性树脂组合物层中卷入气泡时，因导致连接的可靠性差，所以更优选尽可能不存在气泡。
另外，绝缘性树脂组合物层可以是1层也可以是2层以上，形成2层以上时，由于在加压或研磨等工序中可以缓和基片表面发生的热应力，降低连接基片的翘曲，所以优选。在形成2层以上绝缘树脂组合物层的场合，若以2层的场合为例进行说明，既可以是如图3(a)所示那样的结构：构成绝缘树脂组合物层121的各绝缘树脂组合物层121a、121b的侧面的两方都面向连接用导体13的侧面，也可以是如第3图(b)所示那样的结构：只有绝缘树脂组合物层121a面向连接用导体13。另外，在形成2层以上绝缘树脂组合物层的场合，不用说，所用的绝缘树脂组合物的种类优选由成形后的树脂的硬度和成形后树脂的厚度、分子取向性的不同、填充剂的有无、填充剂的种类或其含有量、填充剂的平均粒径、填充剂的粒子形状、填充剂的比重等来区别。另外，将上述那样的绝缘树脂组合物层制成多层结构而使用液晶聚合物的场合，也可以在成形时根据分子的取向性、利用所谓容易形成自身的多层结构的性质，单独用液晶聚合物制成多层结构。
另外，在形成绝缘树脂组合物层之前，粗糙化处理露出来的第2金属层的表面，可以提高与绝缘树脂组合物的密合强度而优选。
接着，按照使连接用导体13露出那样研磨以上述方法形成的绝缘树脂组合物层121，从而得到使连接用导体沿厚度方向贯穿绝缘树脂组合物层那样形成的本发明的连接基片(图2(d))。然后，选择地除去图2(d)所示的第2金属层22，就能够制成如图2(e)所示的具有导体电路103的连接基片。
本发明重要的是，至少在导体电路的连接的地方按照沿厚度方向贯穿绝缘树脂组合物层那样形成连接用导体。在历来的技术中，由于用将金属线埋入弹性体中的连接手段以一定的间隔埋入金属线，进行连接的2层电路导体的位置有少许偏移时，担心不能连接或者不是在预定的地方被连接，对于精度良好地连接微细的导体电路是困难的，由于本发明在不预定连接的地方可以不形成连接用导体，所以能够精确度良好地形成微细电路。
另外，在研磨绝缘树脂组合物层121而露出的连接用导体的表面和/或该连接用导体表面上形成的导体电路的表面上，再层积金属箔，或者进行金属电镀、蚀刻等处理，可以追加形成导体电路或者实施金属皮膜。金属皮膜，例如可以用以下的方法形成：在赋予钯后实施非电解镀铜的方法、铜溅射或以铬为底层铜溅射等真空制膜法、银糊等金属糊印刷、置换或者非电解镀金、镍/金的电解或非电解镀、镀镍/钯/金的电解或非电解镀、锡或者锡合金的电解或非电解镀等。
另外，也可以在与连接用导体连接的导体电路上，形成称为凸起的突起状导体。在本发明连接基片上形成该凸起时，可以在比较厚的导体的突起部分以外的地方，沿厚度方向部分蚀刻而形成突起部分，再将除了残留的变薄的导体电路部分和突起部分以外的部分蚀刻除去而形成。在其他方法中，也可以在形成电路后、通过只在连接端子的地方电镀、使其变厚的方法形成。
在上述中，用2层复合金属层制作本发明连接基片，但是作为本发明中用的复合金属层，从经济上考虑，优选使用图4(a)所示的3层复合金属层4。
之所以如此是考虑到，从经济的理由出发，第1金属层优选使用铜，与其铜的蚀刻除去条件不同的第2金属层使用镍和其合金，但是镍和其合金比铜价格高。可是，复合金属层由2层构成的场合，由于由第1金属层形成的成为支持连接用导体的第2金属层要求高的机械性强度，所以必须取一定的厚度，而不得不大量使用高价的金属。从这点出发，作为第3金属层、在其之间比较薄地形成与第1和第2金属层蚀刻除去条件不同的高价的金属层而得到的3层复合金属层，由于可以将第2金属层取为与第1金属层相同的铜，所以在经济上而且机械性强度上皆优良。
由这样的3层形成的复合金属层的第3金属层的厚度可以是如上述那样薄的，优选在0.05～5μm的范围内。小于0.05μm时，在形成镍和其的合金层的电镀膜上有析出缺陷时，由于薄、用电镀膜就不能充分覆盖，所以发生所谓凹痕(电镀缺陷)，在蚀刻除去第1金属层时，担心会侵蚀第2金属层，或者残留该蚀刻液，会降低连接的可靠性。即使超过5μm，虽然在工序上没有障碍，但材料费升高而不经济。另外，3层复合金属层中的第1以及第2金属层的厚度可以与上述2层复合金属层的情况相同。
以下，表示用3层复合金属层4有效率地制造本发明的连接基片的方法。
首先，准备由如图4(a)所示的第1金属层41、第2金属层42、第3金属层43构成的复合金属层4，如图4(b)所示，在第1金属层41的表面上，通过叠层、曝光、显像使蚀刻保护层44形成连接用导体13的形状，背面通过全部叠层、全面曝光而进行保护，选择地蚀刻除去第1金属层41。剥离保护层后，接着蚀刻除去第3金属层，得到连接用导体13形成的复合金属层46(图4(c))。另外，如果在复合金属层46上同时多面取多个电路，就能更有效率地大量生产连接基片。
接着，将不形成复合金属层46的连接用导体13的面侧，与刚性及面积比连接用导体13形成的复合金属层46大的支持基片444的单面或者两面对合而载置，然后将面积比复合金属层46大的、由绝缘树脂组合物构成的粘接剂片载置在连接用导体13上，从两侧予以加热·加压，形成绝缘树脂组合物层121(图第4(d))后，研磨绝缘树脂组合物层121(图4(e))，露出连接用导体13的表面，经过规定的工序后，切断成规定的尺寸，从支持基片444脱离，得到连接基片(图4(f))。另外，在上述规定的工序中，包括由电镀或溅射等在露出的连接用导体13的表面上形成金属皮膜的工序、蚀刻该金属皮膜的工序等导体电路形成所必须的一般工序。
经过上述那样的工序而得到的连接基片不限定于图4(f)那样的方式，例如，可以是根据必要得到各种方式的连接基片：选择地除去图4(f)的第2金属层42后，形成导体电路103的方式(图4(g))，或者全部除去第2金属层42后、除去露出的第3金属层43的方式(图4(h))，另外，在形成导体电路103的场合、除去不形成导体电路103的地方的第3金属层43的方式等。
另外，用由绝缘树脂组合物构成的粘接剂片形成绝缘树脂组合物层是有效率的因而优选，也可以多枚层积不同种或者同种的片而使用。
另外，由于复合金属层46与支持基片444不粘接，所以只要切断成规定的尺寸，就可以容易地脱离连接基片，从而能够非常有效率地制造连接基片。
将从上述那样所得到的连接基片中的至少2个以上进行位置对合后，加热·加压而一起层积就可以得到本发明的多层布线板。另外，也可以与本发明的连接基片同时一起层积具有导体电路和/或金属箔的基片而制成本发明的多层布线板。
本发明的多层布线板的特征在于，对向的连接基片的该导体电路彼此、或者该连接用导体和该导体电路、或者该连接用导体彼此，通过固相金属扩散或者熔融接合进行合金化而导通连接，同时除该导体电路彼此、或者该连接用导体与该导体电路、或者该连接用导体彼此以外的接触面，由绝缘树脂组合物机械地连接。所谓“机械地连接”是指由粘接而连接、剥离时需要机械的外力。另外，在此还意味着与电接通、即导通连接区别。对向的连接基片的中，在除该导体电路彼此、或者该连接用导体和该导体电路、或者该连接用导体彼此以外的接触面上，具有绝缘树脂组合物层彼此、绝缘树脂组合物层和连接用导体、绝缘树脂组合物层和导体电路等。
另外，在一起层积时，例如图5(a)所示，连接基片I或者V的连接用导体13和连接基片II或者IV的连接用导体13有相互不在贯穿连接基片的方向的延长线上、发生呈弯曲状结构的场合，在该场合下，担心导体电路会发生变形，损害连接电阻的稳定性。因此，成为多层布线板内侧的连接基片II、III及IV的绝缘树脂组合物层121优选使用弹性率高的绝缘树脂组合物。绝缘树脂组合物121由2层以上构成的场合，与导体电路连接的树脂层的弹性率优选高的。例如在图3(a)或(b)中，绝缘树脂组合物层121a的弹性率优选高的。作为弹性率的具体数值，在加热时的温度下，优选在0.0001GPa以上，更优选在0.001GPa以上，特优选在0.01GPa以上。另外，绝缘树脂组合物的动态弹性率可以使用レオメトリツク社制造的ARES(平行板、频率1Hz、以5℃/min升温)来测定。
另外，成为连接基片的最外层的绝缘树脂组合物层优选使用含有热塑性树脂的绝缘树脂组合物，更优选含有液晶聚合物。另外，一起层积后，也可以在多层布线板的最外层由电镀或蚀刻形成外层电路。
本发明的半导体插件用基片使用上述那样的连接基片或者多层布线板制造。另外，本发明的半导体插件用基片在搭载半导体芯片的地方应具有孔穴。
这样的半导体插件用基片的制造方法包括上述连接基片或多层布线板的制造方法，另外，在加热·加压一起层积化的工序后，具有在搭载半导体芯片的地方形成孔穴的工序。
本发明的半导体插件使用上述的连接基片、多层布线板或者半导体插件用基片来制造。而且，该制造方法包括上述的连接基片、多层布线板、或者半导体插件用基片的制造方法，另外，也可以设搭载半导体芯片的工序，另外，也可以设连接半导体芯片和外层导体电路的工序。另外，也可以设用树脂密封半导体芯片的工序。
通常，搭载半导体芯片时，由半导体插件用基片周围要进行200℃左右的加热，因该热，担心基片会发生翘曲的现象，藉此，会发生芯片浮动或者引线接合工序变得困难的情况。这是由绝缘树脂组合物与布线层的热膨胀系数的不同造成的。因此重要的是，要使绝缘树脂组合物的热膨胀系数与布线层的铜的热膨胀系数的约为18PPm/℃接近。作为连接基片的绝缘树脂组合物层使用热固化性树脂的场合，半导体芯片搭载后，基片的翘曲会返回原状，但在使用热塑性树脂的场合，因热塑性树脂内的梯度性，热变形保持原状地保留下来，半导体芯片搭载后，基片的翘曲也不会恢复原状，成为扭歪的状态。因此，在本发明中使用热塑性树脂的场合，如前所述，优选形成2层以上的绝缘树脂组合物层，另外，使用粘接剂片的场合，优选将其厚度不同的粘接剂片多枚层积形成绝缘树脂组合物层。例如，将50μm和25μm的粘接剂片顺次层积、形成绝缘树脂组合物层、进行树脂研磨20μm的场合，在基体材料的中心部，有未被研磨的50μm层和因研磨而剩余的5μm层，5μm层对翘曲的发生有所影响，但50μm层没有影响，因而半导体芯片搭载时就不会发生翘曲。由于采取这样的结构，例如也可以将25μm厚的片3枚压合。
实施例1
如图4(a)所示，准备由第1金属层41是厚度70μm的铜、第3金属层43是厚度0.2μm的镍、第2金属层42是厚度35μm的铜构成的复合金属层4，如图4(b)所示，在滚筒温度110℃、滚筒速度0.6m/min的条件下，将作为蚀刻保护层44的保护层NCP225或者NIT225(ニチゴ-·モ-トン株式会社制造、商品名)层压在第1金属层41的表面上，在累积曝光量约80mJ/cm2的曝光条件下曝光，在碳酸钠水溶液中显像，为了使保护层确实密合，在200mJ/cm2下后曝光。在与上述相同的条件下，背面也层压蚀刻保护层44，使其曝光以保护整个面。
接着，喷射—喷雾作为不侵蚀镍的蚀刻液的碱蚀刻A过程液(メルテクス株式会社制造、商品名)，选择地蚀刻除去第1金属层41，形成连接用导体13。此时的操作条件可以在以下的范围内进行调整：铜浓度135～145g/l、氯浓度145～170g/l、氨浓度8.0～9.2N、PH值8.1～8.5、比重1.2～1.215。温度取50℃，喷雾压力取0.9～1.5kg/cm2左右的范围。另外，该条件这样决定：变更输送带速度的调整、喷雾时间等，同时能使第3金属层43的镍层让人觉得是连接用导体以外的全体部分的最佳条件而进行。然后，用氢氧化钠水溶液剥离·除去蚀保护层44。接着，用作为镍的蚀刻液的メルストリツプN950(メルテツク社制、商品名)，选择地蚀刻除去作为第3金属层的43的镍层，露出作为第2金属层42的铜层。此时的操作条件是：将500ml/l的メルストリツプN950的N-950A、100mml/l的N-950B、100mml/l的30％双氧水以及其余为水混合得到的还原浴液加温至40℃，采用间歇法或者喷射(0.9～1.5kg/cm2左右的范围)法，选择地蚀刻除去作为第3金属的镍层。接著，在露出表面上喷射—喷雾表面处理液CZ8100(メツク社制造)，进行露出的铜表面的粗糙化处理，如图4(c)所示得到形成连接用导体13的复合金属层46。
然后，按照连接用导体13成为外侧那样将该复合金属层46载置在刚性及面积比其大的、约0.5mm厚的支持基片444的两面侧。此时，按照载置在支持基片444的两面的分别的复合金属层46的位置相同那样来载置。该位置对合通过以下实施：预先在载置于支持基片444以及其两面上的复合金属层46的规定位置处设导向孔，在这些导向孔中通过导向销进行位置决定后，用聚乙烯对苯二酸酯薄膜胶带或者聚酰亚胺型胶带固定四角，再拔出导向销。这里所使用的支持基片444是以下的有效的支持基片：用1)铜或者SUS单体、2)基体材料是聚酰亚胺或者聚四氟乙烯(杜邦公司注册商标)在其表面上形成金属层的支持基片，用3)中心基体材料是铜或者SUS在其表面上形成聚酰亚胺或者聚四氟乙烯(杜邦公司注册商标)的支持基片。然后，按照全部覆盖载置在支持基片444的两面上的复合金属层46那样，将作为绝缘树脂组合物的粘接剂片的液晶聚合物BIAC(ジヤパンゴアテツクス(株)制、商品名)以50μm、25μm厚度的顺序载置。另外，作为脱膜用，将聚酰亚胺薄膜(宇部兴产制造)按照覆盖粘接剂片那样载置。其后，由两侧施加333℃的温度和4MPa的压力5分钟，进行加热·加压，用手剥离脱膜用薄膜，得到如图4(d)所示的结构体500。
其次，如图4(e)所示，以辊式研磨一次研磨结构体500的两面。此时，针对研磨辊47的旋转速度与间隔调整施加的载荷。在研磨以1次减厚4μm的条件下，进行4次至5次，使连接用导体的前端全面露出来。从而研磨量两面都是约20μm。研磨后，切断支持基片的端部，使连接基片从支持基片的界面脱离。如果不切断端部可以使连接基片从支持基片的界面脱离，就可以反覆使用支持基片而提高生产效率。中心部分基体材料是铜或者SUS、在其表面形成聚酰亚胺或者聚四氟乙烯的，可以不裁断端部而使连接基片脱离。另一方面，基体材料是聚酰亚胺或聚四氟乙烯(杜邦公司注册商标)、其表面形成金属层的或者铜单体或SUS单体的，不能从界面脱离，但可以在绝缘树脂与支持基片不接触的部分，切断复合金属层，如图4(f)所示，得到与金属层导通而连接用导体内藏的连接基片。藉此，可以确保生产性飞跃地提高。
然后，选择地蚀刻第2金属层42，如图4(g)所示，得到具有导体电路103的内藏连接用导体13的连接基片。另外，全部除去第2金属层42时，除去第3金属层43，如图4(h)所示，得到内藏连接用导体13的连接基片。
在图4(f)、(g)、(h)中，使用厚度为50μm、25μm的液晶聚合物BIAC形成2层绝缘树脂组合物层，但使用1层75μm厚的液晶聚合物也可以得到大体同样形状的连接基片。
实施例2
在第1实施例所得到的各种连接基片的表面上，顺次进行非电解镀镍、非电解镀钯、非电解镀金。如图5(a)所示，将电镀处理后的连接基片，用导向销使连接的部分进行位置对合，在333℃下再压合，一起层积，制造如图5(b)所示的多层布线板，确认由金—金的合金化形成的导通连接。此时，可以确认连接基片之间绝缘树脂组合物再熔融而粘接。另外，作为向连接基片的表面电镀，无论使用置换型、还原型的任一种非电解镀锡的场合，都可以同样制造多层布线。另外，在最外层的连接基片上，进行非电解镀镍、非电解镀钯、非电解镀金、在内层的连接基片上，进行非电解镀锡，可以与上述同样制作多层布线板，确认由金—锡和锡—锡合金化形成的导通连接。另外，绝缘树脂层是75μm厚1层的场合，也可以确认，最外层的布线成为复制的结构的场合。将布线埋设在绝缘树脂中而复制布线的场合，也可以将绝缘树脂层制成1层。
实施例3
用实施例1所得的图4(f)的连接基片制作半导体插件用基片以及半导体插件。首先，为了在金属层111上用蚀刻形成微细电路，混合100g/L的过氧化氢、硫酸、硫酸铜，将按照铜浓度成为30g/L那样调整的蚀刻液以35℃的液温喷射—喷雾到图6(a)的两侧，进行使金属层111的厚度减到18μm的半蚀刻(图6(b))。此时，由于连接用导体的前端同时减厚，所以，其后在该部分载置焊锡球变得容易。
然后，如图6(c)所示，通过选择地蚀刻金属层111形成导体电路103，在图6(d)所示的导体表面上，通过非电解电镀顺次进行镍、铂、金的电镀，制作半导体插件用基片。
然后，如图6(e)所示，在半导体插件用基片上粘接固定内面贴粘接材料的半导体芯片。然后，如图6(f)所示，使直径25μm的金线进行接合，用转换模型进行树脂密封。接着，其后，在氮气气氛下高温软熔处理焊锡球，连接焊锡球而制成半导体插件。
实施例4
确认连接实验
准备3层金属箔(铜/镍/铜+70μm/0.5μm/35μm厚)
蚀刻70μm厚的铜箔，如图7所示，形成的式样不同的2种的上侧图案以及下侧图案。
按照70μm厚铜箔侧为LCP侧的方式，在100μm厚的LCP(液晶聚合物)上复制该图案，对35μm厚的铜箔进行全面蚀刻。接着，全部蚀刻0.5μm镍箔后，在露出的70μm厚铜箔图案的表面上，进行非电解镀镍，接着进行非电解镀金，得到连接基片(图8(a))。此时的镀层22制成镍厚5μm、金厚0.5μm。
将由上侧图案构成的连接基片72和由下侧图案所构成的连接基片73位置对合，在330℃、4Mpa下，进行5分钟压合(图8(b))。
使上侧图案未端的端子部伸出底座，测定图案间的4端子的连接电阻。测定在n＝3的条件下进行，求出平均值，用下述要点求出接触点平均一点的连接电阻值。
连接电阻是由图案No.1及图案No.2的图案长度的差(9mm)算出单位长度的布线电阻，上侧图案与下侧图案不接触的部分(图案No.1的场合是9mm，图案No.2的场合是18mm)只赋予布线电阻，而上侧图案与下侧图案接触的部分(10点、每1点面积是Φ1mm)只赋予连接电阻。
接触点平均1点的接触电阻＝(A-B×C)/D
其中，A：图案间的连接电阻测定值
      B：平均单位长度的布线电阻
      C：上侧图案与下侧图案不接触的部分的布线长度
      D：上侧图案与下侧图案的接触点数
由该值求出平均1个端子的连接电阻。
针对所制作的试样进行TCT(热循环试验)试验。条件是-55℃15分钟～125℃15分钟以及-65℃15分钟～150℃15分钟的2种，各进行1000次循环周期试验的结果，如图9所示，1000次循环后仍在0.2mΩ以下，可以得到高的连接可靠性。
根据本发明，可以提供1)无须进行开孔工序就可以仅在必要的处形成层间连接、2)可以形成强固的区域凸台结构、3)可以形成连接可靠性优良的微细布线电路、4)机械热的精确度优良、5)可以通过一起层积而形成多层化的连接基片、及使用该连接基片的多层布线板和半导体插件用基片和半导体插件、以及制造它们的方法。
前面所述是本发明优选的实施方式，在不违背该发明的精神和范围的情况下，可以进行多种变更及修正，这是本行业都知道的。

Claims (26)

1.一种连接基片，其特征在于，由形成1或2以上的层的绝缘树脂组合物层、和至少在连接导体电路的地方沿厚度方向贯穿该绝缘树脂组合物层而形成的连接用导体构成。
2.根据权利要求1所述的连接基片，其特征在于，至少在一个面上具有与所述连接用导体电接通的导体电路。
3.根据权利要求2所述的连接基片，其特征在于，所述导体电路是金属层。
4.根据权利要求1～3任一项所述的连接基片，其特征在于，用金属覆盖所述连接用导体的露出部分。
5.根据权利要求1～4任一项所述的连接基片，其特征在于，处于表里的最外层的所述绝缘树脂组合物的一方或两方主要由热塑性树脂构成。
6.一种连接基片的制造方法，其特征在于，其包括以下工序：选择地除去由至少成为载体的第2金属层和与该第2金属层除去条件不同的第1金属层构成的复合金属层的该第1金属层而形成连接用导体的工序，至少覆盖所述连接用导体侧面而形成1或2层以上的绝缘树脂组合物层的工序，和为使所述连接用导体露出而研磨所述绝缘树脂组合物层的工序。
7.根据权利要求6所述的连接基片的制造方法，其特征在于，所述复合金属层由所述第1金属层、所述第2金属层、及位于该第1金属层和该第2金属层的中间而与其除去条件不同的第3金属层构成，选择地除去所述第1金属层而形成所述连接用导体后，选择地除去该第3金属层。
8.根据权利要求6或7所述的连接基片的制造方法，其特征在于，对所述第2金属层的形成所述绝缘树脂组合物层的表面进行粗糙化处理。
9.根据权利要求6～8任一项所述的连接基片的制造方法，其特征在于，还包括在为使所述连接用导体露出而研磨所述绝缘树脂组合物层后，选择地除去第2金属层，形成导体电路的工序。
10.根据权利要求6～9任一项所述的连接基片的制造方法，其特征在于，还包括在为使所述连接用导体露出而研磨所述绝缘树脂组合物层后，在露出来的所述连接用导体的表面和/或所述连接用导体表面上形成的导体电路的表面上，再追加形成导体电路的工序。
11.根据权利要求6～10任一项所述的连接基片的制造方法，其特征在于，为了覆盖所述连接用导体放置至少由1枚以上的绝缘树脂组合物构成的粘接剂片，通过对其加热·加压形成所述绝缘树脂组合物层。
12.根据权利要求6～11任一项所述的连接基片的制造方法，其特征在于，将形成所述连接用导体的复合金属层的不形成该连接用导体的面侧与面积比该面更大而且刚性高的支持基片的单面或者双面互相朝向而放置，在规定的制造工序全部结束后使其从支持基片上脱离。
13.一种多层布线板，其特征在于，从权利要求1～5任一项所述的连接基片中任意地选择而得到的至少2个以上连接基片的各自连接用导体间或者连接用导体和导体电路，通过固相金属扩散或熔融接合合金化而被导通连接，而且所述连接基片间用绝缘树脂组合物机械地连接。
14.根据权利要求13所述的多层布线板，其特征在于，所述连接基片的绝缘树脂组合物层是液晶聚合物。
15.一种多层布线板的制造方法，其特征在于，其包括以下工序：将通过权利要求6～12任一种所述的连接基片的制造方法得到的至少2个以上的连接基片位置对合的工序，及通过加热·加压位置对合的各连接基片一起层积，使各个连接用导体间或者连接用导体和导体电路通过固相金属扩散或者熔融接合合金化而导通连接，同时用绝缘树脂组合物使连接基片间机械地连接的工序。
16.根据权利要求15所述的多层布线板的制造方法，其特征在于，所述连接基片的绝缘树脂组合物层使用液晶聚合物。
17.根据权利要求15或16所述的多层布线板的制造方法，其特征在于，包括在加热·加压一起层积后进一步形成外层电路的工序。
18.根据权利要求15～17任一项所述的多层布线板的制造方法，其特征在于，与所述连接基片同时一起层积具有导体电路和/或金属箔的基片。
19.一种半导体插件用基片，其特征在于，使用权利要求1 3或14所述的多层布线板，或者通过权利要求15～18任一项所述的制造方法而得到的多层布线板制造。
20.根据权利要求19所述的半导体插件用基片，其特征在于，搭载半导体芯片的地方具有孔穴。
21.一种半导体插件用基片的制造方法，其特征在于，包括权利要求15～18任一项所述的多层布线板的制造方法。
22.根据权利要求21所述的半导体插件用基片的制造方法，其特征在于，还包括在搭载半导体芯片的地方形成孔穴的工序。
23.一种半导体插件，其特征在于，使用权利要求19或20所述的半导体插件用基片而制造。
24.一种半导体插件的制造方法，其特征在于，包括权利要求21或22所述的半导体插件用基片的制造方法。
25.根据权利要求24所述的半导体插件的制造方法，其特征在于，还包括连接半导体芯片和导体电路的工序。
26.根据权利要求24或25所述的半导体插件的制造方法，其特征在于，还包括用树脂密封半导体芯片的工序。
CNB028261151A 2001-12-25 2002-12-24 连接基片及用该连接基片的多层布线板和半导体插件用基片和半导体插件以及它们的制造方法 Expired - Fee Related CN100499968C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP391799/2001 2001-12-25
JP2001391799 2001-12-25
JP2002126594 2002-04-26
JP126594/2002 2002-04-26
JP2002230095 2002-08-07
JP230095/2002 2002-08-07

Publications (2)

Publication Number Publication Date
CN1608399A true CN1608399A (zh) 2005-04-20
CN100499968C CN100499968C (zh) 2009-06-10

Family

ID=27347996

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028261151A Expired - Fee Related CN100499968C (zh) 2001-12-25 2002-12-24 连接基片及用该连接基片的多层布线板和半导体插件用基片和半导体插件以及它们的制造方法

Country Status (8)

Country Link
US (4) US20060162956A1 (zh)
JP (1) JP4242777B2 (zh)
KR (1) KR100690480B1 (zh)
CN (1) CN100499968C (zh)
AU (1) AU2002367203A1 (zh)
MY (1) MY140754A (zh)
TW (1) TWI258326B (zh)
WO (1) WO2003056889A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798448A (zh) * 2012-11-19 2015-07-22 日东电工株式会社 树脂片
CN107408565A (zh) * 2015-03-03 2017-11-28 索尼公司 半导体装置和电子设备
CN109987571A (zh) * 2019-04-29 2019-07-09 宁波石墨烯创新中心有限公司 传感器阵列系统及制造方法
CN110124302A (zh) * 2019-06-13 2019-08-16 泉州港花游艺用品工贸有限公司 一种防爆裂麻将及制造工艺

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648605B2 (en) * 2007-09-28 2014-02-11 Hitachi Chemical Company, Ltd. Sensor, sensor system, portable sensor system, method of analyzing metal ions, mounting substrate, method of analyzing plating preventing chemical species, method of analyzing produced compound, and method of analyzing monovalent copper chemical species
KR100968278B1 (ko) 2008-03-28 2010-07-06 삼성전기주식회사 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법
KR101374516B1 (ko) * 2008-09-10 2014-03-13 코오롱인더스트리 주식회사 다층구조의 필름형 감광성 전사재료를 이용한 미세회로 패턴 형성방법
JP5104687B2 (ja) * 2008-09-19 2012-12-19 日本電気株式会社 接合シート及び電子回路装置並びに製造方法
JP5106523B2 (ja) * 2009-12-16 2012-12-26 株式会社東芝 エッチング処理方法、微細構造体の製造方法、およびエッチング処理装置
US8143530B1 (en) * 2010-09-17 2012-03-27 Endicott Interconnect Technologies, Inc. Liquid crystal polymer layer for encapsulation and improved hermiticity of circuitized substrates
JP5193332B2 (ja) * 2011-05-09 2013-05-08 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
WO2013032280A2 (en) * 2011-09-02 2013-03-07 Lg Innotek Co., Ltd. Substrate for chip packages and method of manufacturing substrate for chip packages
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
US9373576B2 (en) * 2014-01-09 2016-06-21 Broadcom Corporation Flip chip pad geometry for an IC package substrate
KR101665242B1 (ko) * 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
JP6788268B2 (ja) * 2016-02-22 2020-11-25 株式会社ダイワ工業 配線基板又は配線基板材料の製造方法
JP6712050B2 (ja) 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663497A (en) * 1982-05-05 1987-05-05 Hughes Aircraft Company High density printed wiring board
US4609139A (en) * 1984-05-14 1986-09-02 Rca Corporation Method of burnishing malleable films on semiconductor substrates
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3167840B2 (ja) * 1993-04-16 2001-05-21 株式会社東芝 印刷配線板および印刷配線板の製造方法
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US5852486A (en) * 1996-12-30 1998-12-22 Hoke, Jr.; Clare L. Liquid crystal display with alternative electrode structure
EP1009205B1 (en) * 1997-06-06 2008-09-03 Ibiden Co., Ltd. Single-sided circuit board and method for manufacturing the same
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
US6303881B1 (en) * 1998-03-20 2001-10-16 Viasystems, Inc. Via connector and method of making same
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP3119630B2 (ja) 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP4043115B2 (ja) * 1998-09-24 2008-02-06 イビデン株式会社 多数個取り多層プリント配線板
US6671951B2 (en) * 1999-02-10 2004-01-06 Matsushita Electric Industrial Co., Ltd. Printed wiring board, and method and apparatus for manufacturing the same
JP2000286554A (ja) * 1999-03-29 2000-10-13 Yamaichi Electronics Co Ltd 多層配線基板およびその製造方法
JP2001015920A (ja) 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP4390918B2 (ja) * 1999-07-13 2009-12-24 三光機械株式会社 自動包装機用包材繰出し装置
JP2001036250A (ja) * 1999-07-16 2001-02-09 Mitsubishi Electric Corp 多層配線基板の製造方法、多層配線基板およびそれを用いた半導体装置
JP2001326459A (ja) * 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001326458A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
TW521548B (en) * 2000-10-13 2003-02-21 Zeon Corp Curable composition, molded article, multi-layer wiring substrate, particle and its manufacturing process, varnish and its manufacturing process, laminate, and flame retardant slurry
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
KR100511590B1 (ko) * 2003-01-30 2005-09-02 동부아남반도체 주식회사 반도체 소자 및 그의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798448A (zh) * 2012-11-19 2015-07-22 日东电工株式会社 树脂片
CN104798448B (zh) * 2012-11-19 2018-02-02 日东电工株式会社 树脂片
CN107408565A (zh) * 2015-03-03 2017-11-28 索尼公司 半导体装置和电子设备
CN107408565B (zh) * 2015-03-03 2021-07-20 索尼公司 半导体装置和电子设备
CN109987571A (zh) * 2019-04-29 2019-07-09 宁波石墨烯创新中心有限公司 传感器阵列系统及制造方法
CN110124302A (zh) * 2019-06-13 2019-08-16 泉州港花游艺用品工贸有限公司 一种防爆裂麻将及制造工艺
CN110124302B (zh) * 2019-06-13 2024-05-14 泉州港花游艺用品工贸有限公司 一种防爆裂麻将及制造工艺

Also Published As

Publication number Publication date
US20080010819A1 (en) 2008-01-17
JPWO2003056889A1 (ja) 2005-05-12
US20090008141A1 (en) 2009-01-08
MY140754A (en) 2010-01-15
US20060162956A1 (en) 2006-07-27
KR100690480B1 (ko) 2007-03-09
JP4242777B2 (ja) 2009-03-25
AU2002367203A1 (en) 2003-07-15
US20080289868A1 (en) 2008-11-27
WO2003056889A1 (en) 2003-07-10
KR20040065308A (ko) 2004-07-21
TW200305359A (en) 2003-10-16
CN100499968C (zh) 2009-06-10
US8028402B2 (en) 2011-10-04
TWI258326B (en) 2006-07-11

Similar Documents

Publication Publication Date Title
CN1608399A (zh) 连接基片及用该连接基片的多层布线板和半导体插件用基片和半导体插件以及它们的制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1765161B (zh) 刚挠性电路板
TWI322468B (en) Semiconductor device and manufacturing method thereof
CN1176567C (zh) 制造多层布线板的方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
CN1187806C (zh) 电路装置的制造方法
CN1104404A (zh) 电路元件及其制造方法
CN101002511A (zh) 刚挠性电路板及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1266752C (zh) 电路装置的制造方法
CN1559162A (zh) 多层电路布线板、集成电路封装及多层电路布线板的制造方法
CN1835661A (zh) 配线基板的制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1516251A (zh) 半导体组件的制造方法及半导体组件
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1191619C (zh) 电路装置及其制造方法
CN1254861C (zh) 电路装置的制造方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1547875A (zh) 电路基板及其制造方法
CN1254856C (zh) 电路装置的制造方法
CN1925148A (zh) 多层配线基板及其制造方法
TW540148B (en) Method for making circuit device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20141224

EXPY Termination of patent right or utility model