CN1591821A - 自对准内埋接触对及其形成方法 - Google Patents

自对准内埋接触对及其形成方法 Download PDF

Info

Publication number
CN1591821A
CN1591821A CNA2004100321827A CN200410032182A CN1591821A CN 1591821 A CN1591821 A CN 1591821A CN A2004100321827 A CNA2004100321827 A CN A2004100321827A CN 200410032182 A CN200410032182 A CN 200410032182A CN 1591821 A CN1591821 A CN 1591821A
Authority
CN
China
Prior art keywords
contact pad
layer
ild layer
bit line
bury
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100321827A
Other languages
English (en)
Other versions
CN100405600C (zh
Inventor
尹喆柱
赵昶贤
郑泰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1591821A publication Critical patent/CN1591821A/zh
Application granted granted Critical
Publication of CN100405600C publication Critical patent/CN100405600C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种自对准内埋接触(BC)对，包括：衬底，具有多个扩散区；氧化物层，露出形成在衬底上的扩散区对；位线，相邻的扩散区之间，并且位于氧化物层上，位线的每一个具有形成在其侧壁上的位线侧壁隔片；第一层间介质(ILD)层，在位线和氧化物层上形成；BC焊盘对，形成在相邻的位线之间并且在第一ILD层中，BC焊盘对的每一个与露出的衬底中的一个扩散区对准；以及一对电容器，BC焊盘对的每个具有形成在其上的一个电容器对，其中一对位线侧壁隔片与BC焊盘的每一个相邻并且位线侧壁隔片对具有对称形状。

Description

自对准内埋接触对及其形成方法
技术领域
本发明涉及自对准接触及其形成方法，更具体的，本发明涉及自对准内埋接触对及其形成方法。
背景技术
最近，诸如千兆比特动态随机存取存储器(DRAM)器件的半导体器件的小型化设计规则的趋势已经先进到了这样的程度，即，很难保证当将内埋的接触与位线半导体层或者在内埋的接触下面的互连层对准的时候的对准余量。内埋接触和位线的未对准引起了接触电阻的问题。
此外，随着设计规则的降低，传统的平版印刷术方法已经不能接收了。特别是，当设计规则大于0.11μm的时候，传统的采用具有248nm波长的KrF光源的平版印刷术是可以接受的。但是，当设计规则小于0.11μm的时候，必须使用具有193nm波长的ArF光源的平版印刷术。因此，随着设计规则的降低，在平版印刷中采用的光源的波长必须降低。
在KrF和ArF平版印刷术之间存在的显著区别在于。例如，因为两种平版印刷术采用不同的光源，因此必须使用不同的光致抗蚀剂。ArF平版印刷术工艺需要更加敏感的具有较差的抗蚀性(etchingimmunity)的光致抗蚀剂。因此，很多的ArF光致抗蚀剂在蚀刻工艺中被消耗掉了，并且因此，ArF光致抗蚀剂的最初厚度必须大于在KrF平版印刷术中使用的厚度。最终，必须使用ArF平版印刷术成为了设计规则减小的高成本的结果。
发明内容
为了克服至少上面的一些问题，本发明提供了一种自对准的内埋接触对及其形成方法。
本发明的实施例的特征在于，提供了一种自对准内埋接触对，包括：衬底，具有多个扩散区；氧化物层，形成在衬底上，其中氧化物层露出一对衬底上的多个扩散区；多个位线，形成在氧化物层上，多个位线的每一个形成在衬底中的相邻的扩散区之间，并且多个位线的每一个具有形成在其侧壁上的位线侧壁隔片；第一层间介质层(ILD)，在多个位线和氧化物层上形成；内埋接触焊盘对，形成在相邻的位线之间并且在第一ILD层中，内埋接触焊盘对的每一个与露出的衬底中的一个扩散区对准；以及一对电容器，内埋接触焊盘对的每个具有形成在其上的一个电容器对，其中一对位线侧壁隔片与内埋接触焊盘的每一个相邻并且位线侧壁隔片对具有对称形状。
优选地，每个位线包括位线阻挡层金属，形成在氧化物层上，WSi层形成在位线阻挡层金属上，并且位线掩模形成在WSi层上。再优选地，内埋接触焊盘对由多晶硅或者钨(W)形成。
本发明的另一个特征在于，提供了一种形成自对准内埋接触对的方法，包括：在具有扩散区的衬底上淀积氧化物层；形成多个具有位线侧壁隔片的位线在氧化物层上；在氧化物层、多个位线和位线侧壁隔片上形成第一层间介质(ILD)层；蚀刻第一ILD层和氧化物层以同时露出衬底中的相邻的扩散区对；在衬底中的相邻的露出的扩散区对上形成内埋接触焊盘对；以及形成电容器在每个内埋接触焊盘对上。
氧化物层可以采用热氧化工艺形成。第一ILD层可以采用化学气相淀积(CVD)的工艺形成。
所述的方法可以进一步包括在淀积第一ILD层之后平面化第一ILD。该平面化可以采用化学机械抛光(CMP)工艺进行。
形成内埋接触焊盘对可以包括淀积焊盘层在露出的扩散区对上，并且平面化焊盘层和第一ILD层以便露出多个位线。焊盘层可以采用CVD工艺淀积。平面化焊盘层和第一ILD层可以采用CMP工艺进行。
本发明的实施例的再一个特征在于，提供了一种子对准内埋接触对，包括：衬底，具有多个扩散区；第一层间介质(ILD)层，形成在衬底上；多个第一直接的接触焊盘和第一内埋接触焊盘，形成在第一ILD层中的衬底上，每个多个第一直接接触焊盘和第一内埋接触焊盘与多个扩散区的每一个对准；第二ILD层，形成在多个第一直接接触焊盘、第一内埋接触焊盘和第一ILD层上；多个第二直接接触焊盘，形成在第二ILD层中，每个第二直接接触焊盘与一个第一直接接触焊盘对准；多个位线，形成在第二ILD层上，所述的多个第二直接接触焊盘中的每个具有形成在其上的多个位线中的一个，并且每个该多个位线具有形成在其侧壁上的位线侧壁隔片，第三ILD层形成在第二ILD层和多个位线上，多个第二内埋接触焊盘形成在第三ILD层中，所述的多个第二内埋接触焊盘的每个与第一内埋接触焊盘中的一个对准；以及多个电容器，所述的多个第二内埋接触焊盘中的每个具有形成在其上的多个电容器中的一个，其中多个位线侧壁隔片对与每个第二内埋接触焊盘相邻，并且位线侧壁隔片对具有对称形状。
第二直接接触焊盘对由多晶硅或者金属，例如钨(W)形成。第二内埋接触焊盘对由多晶硅或者钨(W)形成。
每个位线优选地包括位线阻挡金属，形成在第二ILD层上，WSi层形成在位线阻挡金属上，并且位线掩模形成在WSi层上。
本发明的实施例的另一个特征在于，提供了一种形成自对准内埋接触对的方法，包括：在具有扩散区的衬底上淀积第一层间介质(ILD)层；形成第一直接接触焊盘和第一内埋接触焊盘在第一ILD层中，每个第一直接接触焊盘和第一内埋接触焊盘在一个衬底的扩散区上对准；形成第二ILD层在第一ILD层、直接接触焊盘和第一内埋接触焊盘上；在第二ILD层中形成第二直接接触焊盘，每个第二直接接触焊盘在第一直接接触焊盘上对准；形成多个位线，位线包括位线侧壁隔片，在第二ILD层上；形成第三ILD层在第二ILD层、多个位线和位线侧壁隔片上；蚀刻第三ILD层和第二ILD层来同时露出相邻的第一内埋接触焊盘对，形成第二内埋接触焊盘在露出的相邻第一内埋接触焊盘对上；以及形成电容器在每个第二内埋接触焊盘上。
可以使用CVD工艺来形成第一、第二和第三ILD层。
形成第一内埋接触焊盘和第一直接接触焊盘可以包括构图第一ILD层，蚀刻第一ILD层，淀积第一焊盘层在蚀刻的第一ILD层上，以及平面化第一内埋接触焊盘、第一直接接触焊盘和第一ILD层。
平面化第一内埋接触焊盘、第一直接接触焊盘以及第一ILD层可以采用CMP或者过刻蚀工艺来进行。
形成第二直接接触焊盘可以包括蚀刻第二ILD层，淀积导电层在蚀刻的第二ILD层上，以及平面化导电层来露出第二ILD层，以便导电层材料只保留在蚀刻的第二ILD层部分。优选地，导电层是采用CVD工艺淀积，并且采用CMP工艺来平面化。
每个多个位线可以包括位线阻挡金属，形成在第二ILD层上，WSi层形成在位线阻挡金属上，并且位线掩模形成在WSi层上。
该方法可以进一步包括在淀积第三ILD层之后平面化第三ILD层。优选地，第三ILD层采用CMP工艺来平面化。
形成第二内埋接触焊盘可以包括在露出的相邻第一内埋接触焊盘对上淀积第三焊盘层，并且平面化第三焊盘层和第三ILD层以便露出多个位线。优选地，第三焊盘层是采用CVD工艺淀积的，并且采用CMP工艺平面化。
本发明的实施例的再一个特征在于，提供了一种自对准内埋接触对，包括：衬底，具有扩散区对；第一层间介质(ILD)层，形成在衬底上；第一内埋接触焊盘对，形成在第一ILD层中的衬底中，每个第一内埋接触焊盘对与一个扩散区对对准；第二ILD层，形成在第一内埋接触焊盘对和第一ILD层上；多个位线，形成在第二ILD层上，每个该多个位线具有形成在其侧壁上的位线侧壁隔片；第三ILD层形成在第二ILD层、多个位线、以及位线侧壁隔片上；一对第二内埋接触焊盘，每个第二内埋接触焊盘对形成在一个第一内埋接触焊盘上并且延伸穿过第二和第三ILD层；以及电容器对，每个第二内埋接触焊盘对具有形成在其上的一个电容器对，其中多个位线侧壁隔片对与每个第二内埋接触焊盘相邻并且位线侧壁隔片具有对称形状。
优选地，第二内埋接触焊盘对由多晶硅或者钨(W)形成。
每个位线可以包括形成在第二ILD层上的位线阻挡金属，WSi层形成在位线阻挡金属上，并且位线掩模形成在WSi层上。
本发明的再一个实施例的特征在于，提供了一种形成自对准内埋接触对的方法，包括：淀积第一层间介质(ILD)层在具有扩散区对的衬底上；在第一ILD层上形成第一内埋接触焊盘对，每个第一内埋接触焊盘对在一个衬底中的扩散区对上对准；形成第二ILD层在第一ILD层和第一内埋接触焊盘上；形成多个位线在第二ILD层上，位线具有位线侧壁隔片；形成第三ILD层在第二ILD层、多个位线和位线侧壁隔片上，蚀刻第三ILD层和第二ILD层以同时露出第一内埋接触焊盘对，形成第二内埋接触焊盘在露出的相邻第一内埋接触焊盘对上，并且形成电阻在每个第二内埋接触焊盘上。
可以采用CVD工艺形成任何的第一、第二或者第三ILD层。
所述的方法还包括在淀积第三ILD层之后平面化第三ILD。优选地，第三ILD层采用CMP工艺平面化。
形成第一内埋接触焊盘可以包括构图第一ILD层，蚀刻第一ILD层，淀积第一焊盘层在第一ILD层之上，以及平面化第一焊盘层来露出第一ILD层，以便第一焊盘层只保留在第一ILD层的蚀刻部分中。
第一焊盘层可以采用CMP工艺或者过刻蚀工艺来平面化。
形成第二BC焊盘可以包括淀积第二焊盘层在露出的相邻第一内埋接触焊盘对上，并且平面化第二焊盘层和第三ILD层来露出多个位线。
第二焊盘层可以采用CVD工艺淀积并且可以采用CMP工艺来平面化。
附图说明
本发明的上述的特点和优点将通过下面结合附图的说明而变得对于本领域中的普通技术人员来说更加明了，其中：
图1示出了根据本发明的各个实施例的DRAM器件的单元布局的平面图；
图2A到2F示出了截面图，是沿着图1的I-I’取的，用来说明根据本发明的第一实施例的形成自对准内埋接触对的方法的阶段；
图3A到3E示出了截面图，是沿着图1的I-I’取的，用来说明根据本发明的第二实施例的形成自对准内埋接触对的方法的阶段；
图4A到4F示出了截面图，是沿着图1的I-I’取的，是根据本发明的第三实施例的形成自对准内埋接触对的方法中的阶段。
具体实施方式
下面将结合附图来更加详细地说明本发明，其中示出了本发明的优选地和其他实施例。但是，本发明可以以不同的形式来实现，并且不应该局限于这里说明的结构。此外，这些实施例的提供是为了使得这里的公开更加透彻和完整，并且能够向本技术领域中的普通技术人员传递本发明的范围。在这些附图中，为了明确，夸大了层和区域的厚度。也可以理解，当层被涉及为在另一个层或者衬底“上”的时候，可以直接在其他的层或者衬底上，或者也可以表示其间的层。相同的参考编号和字符在整个附图中表示相同的元件。
图1示出了根据本发明的各个实施例的DRAM器件的单元布局的平面图。
参照图1，多个位线110形成在多个垂直的字线120之上。多个斜置的有源区130(或者斜置有源单元)形成为包围多个直接接触自对准接触(SAC)140，它形成在相邻的字线之间。根据本发明的各种实施例，两个相邻内埋接触自对准接触露出在光致抗蚀剂图形的单个图形开口150中。
优选地第一实施例
图2A到2F示出了截面图，是沿着图1的I-I’取的，用来说明根据本发明的优选的第一实施例的形成自对准内埋接触对的方法的阶段。
参照图2A，衬底200包括多个扩散区211和212，即，源/漏区。扩散区211和212可以通过离子注入工艺来形成。第一层间介质(ILD)层210形成在衬底200、以及扩散区211和212之上。第一ILD层210可以采用化学气相淀积(CVD)工艺形成。
第一ILD层210被构图，并且蚀刻，然后第一焊盘层淀积在第一ILD层210之上，以便形成第一内埋接触焊盘221对和第一直接接触焊盘222对于衬底200以及扩散区211和212之上。每个第一内埋接触焊盘对211和第一直接接触焊盘222于一个扩散区211和212分别对准。第一焊盘层可以为多晶硅层并且可以通过CVD工艺形成。所述的第一内埋接触促焊盘221、第一直接接触焊盘222以及第一ILD层210随后采用化学机械抛光(CMP)或者过刻蚀工艺平面化。第二ILD层220随后形成在平面化了的第一内埋接触焊盘221、第一直接接触焊盘222和第一ILD层210上。第二ILD层220可以采用CVD工艺形成。
参照图2B，第二直接接触焊盘对225形成在第二ILD层220中，第二直接接触焊盘225通过蚀刻第二ILD层220、淀积导电层，即，第二焊盘层在蚀刻的第二ILD层220上、并且随后平面化导电层以便露出第二ILD层220，从而在第二ILD层220的蚀刻部分中只保留导电层材料，从而形成第二直接接触焊盘225。每个第二直接接触焊盘222对于一个第一直接接触焊盘对222对准。导电层可以为多晶硅层并且可以采用CVD工艺来淀积。第二直接接触焊盘225采用CMP工艺平面化。
参照图2C，多个位线230形成在第二ILD层220上。当内埋接触SAC区形成的时候，如下面所述，多个位线将包括中心位线231和外围位线232。每个位线230包括位线阻挡金属226、WSi层227、位线掩模228和位线侧壁隔片229。位线阻挡金属226、WSi层227和位线掩模228顺序堆叠在第二ILD层220上。位线侧壁隔片229形成在位线阻挡金属226、WSi层227和位线掩模228的堆叠的侧壁上。每个第二直接接触焊盘225具有形成在其上的位线230。第三ILD层240随后形成在第二ILD层220、多个位线230和位线侧壁隔片229上。第三ILD层240可以采用CVD工艺形成。第三ILD层240随后采用CMP工艺平面化。
参照图2D，光致抗蚀剂图形250形成在第三ILD层240之上。采用光致抗蚀剂图形250作为掩模，第三ILD层240和第二ILD层220被顺序蚀刻以同时露出相邻的第一内埋接触焊盘221对，从而形成在相邻的第一内埋接触焊盘221对之上对准的内埋的接触SAC区域260。所述的内埋接触SAC区域260限定了中心位线231和垂直位线232。
作为蚀刻工艺以形成内埋接触SAC区域260的结果，第一台肩(shoulder)对245和第二台肩对246形成在位线侧壁隔片229的上部分。第一台肩对245分开形成在外围位线231上。因此，每个露出一个第一内埋接触焊盘221的开口被台肩对包围。更具体的，每个露出一个第一内埋接触焊盘221的开口具有一个第一台肩245和一个邻近开口的第二台肩246。作为蚀刻并且同时露出第一内埋接触焊盘对221的结果，第一台肩对245和第二台肩对246具有对称形状。
参照图2E，光致抗蚀剂图形250采用光致抗蚀剂剥离工艺除去。为了形成第二内埋接触焊盘对252，第三焊盘层淀积在第一内埋接触焊盘对221上来填充内埋接触SAC区域260。第三焊盘层可以是多晶硅层并且可以采用CVD工艺来淀积。第三焊盘层和第三ILD层240随后采用CMP工艺来平面化以露出多个多个位线230，从而形成第二内埋接触焊盘对252。在平面化工艺之后，每个多个位线230的高度是相同的，但是，包围每个第二内埋接触焊盘252的台肩对247具有对称的形状。优选地，第二直接接触焊盘对225由多晶硅形成，尽管例如钨(W)的金属也可以使用。优选地，第二内埋接触焊盘对252由多晶硅形成，尽管例如钨(W)的金属也可以使用。
参照图2F，电容器270形成在每个第二BC焊盘252。每个电容器包括第一板272、电容器绝缘体274，以及第二板277，并且可以采用传统的工艺形成。
第二实施例
图3A到3E示出了截面图，是沿着图1的I-I’取的，用来说明根据本发明的第二实施例的形成自对准内埋接触对的方法的阶段。
参照图3A，衬底300包括多个扩散区305，即，源/漏区。多个扩散区305采用离子注入工艺形成。氧化物层310形成在衬底300和扩散区305上。氧化物层310优选地采用热氧化工艺形成。多个位线330随后形成在氧化物层310上。多个位线330包括中心位线331和外围位线332。每个该多个位线330形成在相邻的扩散区305之间。每个位线330包括位线阻挡金属326、WSi层327、位线掩模328和位线侧壁隔片329。位线阻挡金属326、WSi层327、和位线掩模328顺序堆叠在氧化物层310上。优选地，位线阻挡金属326、WSi层327、以及位线掩模层328采用低压化学气相淀积(LPCVD)工艺形成。多个位线330采用平版印刷术和蚀刻工艺形成。位线侧壁隔片329形成在堆叠的位线阻挡金属326、WSi层327、位线掩模328上。
参照图3B，第一ILD层320淀积在氧化物层310、位线330、位线侧壁隔片329和露出的扩散区对305上。第一ILD层320可以采用CVD工艺淀积。第一ILD层320随后采用CMP工艺平面化。光致抗蚀剂图形340随后形成在第一ILD层320之上。开口区350在中心位线331和扩散区对305之上对准，其中的每个位于中心位线331和一个外围位线332之间。
参照图3C，采用光致抗蚀剂图形340作为掩模，第一ILD层320被蚀刻，以露出围绕中心位线331的相邻扩散区对305，从而形成内埋接触SAC区域350。内埋接触SAC区域350限定了中心位线331和外围位线332。
作为蚀刻工艺以便形成内埋接触SAC区域350的结果，第一台肩对345和第二台肩对346形成在位线侧壁隔片329的上部。所述的第一台肩对345分别形成在外围位线332上。第二台肩对346形成在中心位线331上。因此，每个露出一个露出的扩散区305的开口被台肩对包围。更具体的，每个露出一个露出的扩散区305的开口具有一个第一台肩345和一个与开口相邻的第二台肩346。作为蚀刻的同时露出扩散区对305的结果，第一台肩对345和第二台肩对346具有对称结构。
参照图3D，光致抗蚀剂图形340采用光致抗蚀剂薄利工艺除去，并且第一ILD层320采用CMP工艺平面化。为了形成内埋接触焊盘对352，焊盘层淀积在露出的扩散区305上以填充BC SAC区域350。焊盘层可以为多晶硅层并且可以采用CVD工艺淀积。所述的焊盘层和第一ILD层320随后平面化以露出多个位线330，从而形成内埋接触焊盘对352。焊盘层和第一ILD层320可以采用CMP工艺平面化。
在平面化工艺之后，每个该多个位线330的高度是一样的，但是，围绕每个内埋接触焊盘352的台肩对357具有对称的形状。优选地，内埋接触焊盘对352通过多晶硅形成，尽管可以采用例如钨(W)的金属。
参照图3E，电容器360形成在每个内埋接触焊盘352上。每个电容器包括第一板362、电容器绝缘体364、和第二板367，并且可以采用传统工艺形成。
第三实施例
图4A到4F示出了截面图，是沿着图1的I-I’取的，是根据本发明的第三实施例的形成自对准内埋接触对的方法中的阶段。
参照图4A，衬底400包括扩散区对405，即源/漏区。扩散区405可以采用离子注入工艺形成。第一层间介质(ILD)层410形成在衬底400和扩散区405之上。第一ILD层410可以采用CVD工艺形成。
第一ILD层410被构图并且蚀刻，并且随后第一焊盘层在第一ILD层410上淀积以形成第一内埋接触焊盘对422在衬底400和扩散区405之上。每个第一内埋接触焊盘422与一个扩散区405对准。第一内埋接触焊盘422和第一ILD层410随后采用CMP工艺或者过蚀刻工艺平面化。
参照图4B，第二ILD层420随后形成，优选地采用CVD工艺，在平面化的第一内埋接触焊盘422和第一ILD层410上。第二ILD层420可以采用CVD工艺形成。多个位线430形成在第二ILD层420上。所述的多个位线430包括中心位线431和外围位线432。每个位线430包括位线阻挡金属426、WSi层427、位线掩模428和位线侧壁隔片429。位线阻挡金属426、WSi层427和位线掩模428顺序对叠在第二ILD层420上。位线侧壁隔片429形成在对叠的位线阻挡金属426、WSi层427、位线掩模428的侧壁上。
参照图4C，第三ILD层440随后形成在第二ILD层420、多个位线430和位线侧壁隔片429上。第三ILD层440可以采用CVD工艺形成。第三ILD层440随后采用CMP工艺平面化。
参照图4D，光致抗蚀剂图形450形成在第三ILD层440之上。采用光致抗蚀剂图形450作为掩模，第三ILD层440和第二ILD层420顺序蚀刻以便同时露出相邻第一内埋接触焊盘422，从而形成在相邻第一内埋接触焊盘对422之上对准的内埋接触SAC区域450。内埋接触SAC区域450限定了中心位线431和外围位线432。
作为蚀刻工艺以便形成内埋接触SAC区域450的结果，第一台肩对445和第二台肩对446形成在位线侧壁隔片429的上部分。第一台肩对445分开形成在外围位线432上。第二台肩对446形成在中心位线431上。因此，每个露出一个第一内埋接触焊盘422的开口被一对台肩包围。更具体的，每个露出一个第一内埋接触焊盘422的开口具有一个第一台肩445和一个邻近开口的第二台肩446。作为蚀刻以同时露出第一内埋接触焊盘对422的结果，第一台肩对445和第二台肩对446具有对称的形状。
参照图4E，光致抗蚀剂图形450采用光致抗蚀剂剥离工艺除去。为了形成第二内埋接触焊盘对452，第二焊盘层淀积在第一内埋接触焊盘对422上，以便填充内埋接触SAC区域450。第二焊盘层可以采用CVD工艺形成。第二焊盘层和第三ILD层随后采用CMP工艺平面化，以便露出多个位线430，从而形成第二内埋接触焊盘对452。在平面化工艺之后，每个该多个位线430的高度是相同的，但是，包围每个第二内埋接触焊盘452的台肩对457具有对称形状。优选地，第二内埋接触焊盘452由多晶硅形成，尽管例如钨(W)的金属也可以使用。
参照图4F，在每个第二内埋接触焊盘452上形成电容器460。每个电容器包括第一板462、电容器绝缘体464和第二板467，并且可以采用传统的工艺来形成。
蚀刻以同时形成内埋接触焊盘的优点在于，如上所述，与传统的用于露出单一接触的工艺相比，改善了内埋接触的纵横比，这降低了内埋接触电阻。本发明的进一步的优点在于，与单一接触相比，较大的接触对的区域允许采用相对于ArF平版印刷术而言更廉价的KrF平版印刷术。本发明的再一个有点在于，改善了在相邻的位线之间的未对准余量。
已经在此公开了本发明的优选实施例，尽管采用了特定的术语，但是它们只是用来进行说明和叙述的，并且不是为了限定。因此，本领域中的普通技术人员可以理解，在不脱离所附的权利要求所述的本发明的精神和范围内，可以对本发明进行各种形式上和细节上的改变。

Claims (45)

1.一种子对准内埋接触对，包括：
衬底，具有多个扩散区；
氧化物层，形成在衬底上，其中氧化物层露出衬底上的多个扩散区对；
多个位线，形成在氧化物层上，多个位线的每一个形成在衬底中的相邻的扩散区之间，并且多个位线的每一个具有形成在其侧壁上的位线侧壁隔片；
第一层间介质层(ILD)，在多个位线和氧化物层上形成；内埋接触焊盘对，形成在相邻的位线之间并且在第一ILD层中，内埋接触焊盘对的每一个与露出的衬底中的一个扩散区对准；以及
一对电容器，内埋接触焊盘对的每个具有形成在其上的一个电容器对，
其中一对位线侧壁隔片与内埋接触焊盘的每一个相邻并且位线侧壁隔片对具有对称形状。
2.根据权利要求1所述的自对准内埋接触对，其中每个位线包括：
位线阻挡层金属，形成在氧化物层上；
WSi层，形成在位线阻挡层金属上；以及
位线掩模，形成在WSi层上。
3.根据权利要求1所述的自对准内埋接触对，其中，内埋接触焊盘对由多晶硅或者钨(W)形成。
4.一种形成自对准内埋接触对的方法，包括：
a.在具有扩散区的衬底上淀积氧化物层；
b.形成多个具有位线侧壁隔片的位线在氧化物层上；
c.在氧化物层、多个位线和位线侧壁隔片上形成第一层间介质(ILD)层；
d.蚀刻第一ILD层和氧化物层以同时露出衬底中的相邻的扩散区对；
e.在衬底中的相邻的露出的扩散区对上形成内埋接触焊盘对；以及
f.形成电容器在每个内埋接触焊盘对上。
5.根据权利要求4所述的方法，其中，氧化物层可以采用热氧化工艺形成。
6.根据权利要求4所述的方法，其中，第一ILD层可以采用化学气相淀积(CVD)的工艺形成。
7.根据权利要求6所述的方法，进一步包括在淀积第一ILD层之后平面化第一ILD。
8.根据权利要求7所述的方法，其中，第一ILD层的平面化是采用化学机械抛光(CMP)工艺进行的。
9.根据权利要求4所述的方法，其中，形成内埋接触焊盘对包括：
淀积焊盘层在露出的扩散区对上；以及
平面化焊盘层和第一ILD层以便露出多个位线。
10.根据权利要求9所述的方法，其中，焊盘层采用CVD工艺淀积。
11.根据权利要求9所述的方法，其中，平面化焊盘层和第一ILD层是采用CMP工艺进行的。
12.一种子对准内埋接触对，包括：
衬底，具有多个扩散区；
第一层间介质(ILD)层，形成在衬底上；
多个第一直接的接触焊盘和第一内埋接触焊盘，形成在第一ILD层中的衬底上，每个多个第一直接接触焊盘和第一内埋接触焊盘与多个扩散区的每一个对准；
第二ILD层，形成在多个第一直接接触焊盘、第一内埋接触焊盘和第一ILD层上；
多个第二直接接触焊盘，形成在第二ILD层中，每个多个第二直接接触焊盘与一个第一直接接触焊盘对准；
多个位线，形成在第二ILD层上，所述的多个第二直接接触焊盘中的每个具有形成在其上的多个位线中的一个，并且每个该多个位线具有形成在其侧壁上的位线侧壁隔片；第三ILD层，形成在第二ILD层和多个位线上；
多个第二内埋接触焊盘，形成在第三ILD层中，所述的多个第二内埋接触焊盘的每个与第一内埋接触焊盘中的一个对准；以及
多个电容器，所述的多个第二内埋接触焊盘中的每个具有形成在其上的多个电容器中的一个，其中
多个位线侧壁隔片对与每个第二内埋接触焊盘相邻，并且位线侧壁隔片对具有对称形状。
13.根据权利要求12所述的自对准内埋接触对，其中，第二直接接触焊盘对由多晶硅或者金属形成。
14.根据权利要求13所述的自对准内埋接触对，其中，所述的金属是钨(W)。
15.根据权利要求12所述的自对准内埋接触对，其中，第二内埋接触焊盘对由多晶硅或者钨(W)形成。
16.根据权利要求1所述的自对准内埋接触对，其中，每个位线包括：
位线阻挡金属，形成在第二ILD层上；
WSi层，形成在位线阻挡金属上，以及，
位线掩模，形成在WSi层上。
17.一种形成自对准内埋接触对的方法，包括：
a.在具有扩散区的衬底上淀积第一层间介质(ILD)层；
b.形成第一直接接触焊盘和第一内埋接触焊盘在第一ILD层中，每个第一直接接触焊盘和第一内埋接触焊盘在一个衬底的扩散区上对准；
c.形成第二ILD层在第一ILD层、直接接触焊盘和第一内埋接触焊盘上；
d.在第二ILD层中形成第二直接接触焊盘，每个第二直接接触焊盘在第一直接接触焊盘上对准；
e.形成多个位线在第二ILD层上，位线包括位线侧壁隔片；
f.形成第三ILD层在第二ILD层、多个位线和位线侧壁隔片上；
g.蚀刻第三ILD层和第二ILD层来同时露出相邻的第一内埋接触焊盘对；
h.形成第二内埋接触焊盘在露出的相邻第一内埋接触焊盘对上；以及
i.形成电容器在每个第二内埋接触焊盘上。
18.根据权利要求17所述的方法，其中使用CVD工艺来形成第一ILD层。
19.根据权利要求17所述的方法，其中使用CVD工艺来形成第二ILD层。
20.根据权利要求17所述的方法，其中使用CVD工艺来形成第三ILD层。
21.根据权利要求17所述的方法，其中，形成第一内埋接触焊盘和第一直接接触焊盘包括：
构图第一ILD层；
蚀刻第一ILD层；
淀积第一焊盘层在蚀刻的第一ILD层上；以及
平面化第一内埋接触焊盘、第一直接接触焊盘和第一ILD层。
22.根据权利要求21所述的方法，其中，平面化第一内埋接触焊盘、第一直接接触焊盘以及第一ILD层是采用从CMP和过刻蚀工艺组成的组中选择的方法来进行。
23.根据权利要求17所述的方法，其中，形成第二直接接触焊盘包括：
蚀刻第二ILD层；
淀积导电层在蚀刻的第二ILD层上；以及
平面化导电层来露出第二ILD层，以便导电层材料只保留在蚀刻的第二ILD层的部分中。
24.根据权利要求23所述的方法，其中，导电层是采用CVD工艺淀积的。
25.根据权利要求23所述的方法，其中，采用CMP工艺来平面化导电层。
26.根据权利要求17所述的方法，其中，每个多个位线包括：
位线阻挡金属，形成在第二ILD层上；
WSi层，形成在位线阻挡金属上；以及
位线掩模，形成在WSi层上。
27.根据权利要求17所述的方法，其中，该方法进一步包括：
在淀积第三ILD层之后平面化第三ILD层。
28.根据权利要求27所述的方法，其中，第三ILD层采用CMP工艺来平面化。
29.根据权利要求17所述的方法，其中，形成第二内埋接触焊盘包括：
在露出的相邻第一内埋接触焊盘对上淀积第三焊盘层；以及
平面化第三焊盘层和第三ILD层以便露出多个位线。
30.根据权利要求29所述的方法，其中，第三焊盘层是采用CVD工艺淀积的。
31.根据权利要求29所述的方法，其中，采用CMP工艺平面化第三焊盘层。
32.一种自对准内埋接触对，包括：
衬底，具有扩散区对；
第一层间介质(ILD)层，形成在衬底上；
第一内埋接触焊盘对，形成在第一ILD层中的衬底中，每个第一内埋接触焊盘对与一个扩散区对对准；
第二ILD层，形成在第一内埋接触焊盘对和第一ILD层上；
多个位线，形成在第二ILD层上，每个该多个位线具有形成在其侧壁上的位线侧壁隔片；
第三ILD层，形成在第二ILD层、多个位线、以及位线侧壁隔片上；
一对第二内埋接触焊盘上，每个第二内埋接触焊盘对形成在一个第一内埋接触焊盘上并且延伸穿过第二和第三ILD层；以及
电容器对，每个第二内埋接触焊盘对具有形成在其上的一个电容器对，
其中多个位线侧壁隔片对与每个第二内埋接触焊盘相邻并且位线侧壁隔片具有对称形状。
33.根据权利要求32所述的自对准内埋接触对，其中，第二内埋接触焊盘对由多晶硅或者钨(W)形成。
34.根据权利要求32所述的自对准内埋接触对，其中，每个位线可以包括：
形成在第二ILD层上的位线阻挡金属；
WSi层，形成在位线阻挡金属上；以及
位线掩模，形成在WSi层上。
35.一种形成自对准内埋接触对的方法，包括：
a.淀积第一层间介质(ILD)层在具有扩散区对的衬底上；
b.在第一ILD层上形成第一内埋接触焊盘对，每个第一内埋接触焊盘对在一个衬底中的扩散区对上对准；
c.形成第二ILD层在第一ILD层和第一内埋接触焊盘上；
d.形成多个位线在第二ILD层上，位线具有位线侧壁隔片；
e.形成第三ILD层在第二ILD层、多个位线和位线侧壁隔片上；
f.蚀刻第三ILD层和第二ILD层以同时露出第一内埋接触焊盘对；
g.形成第二内埋接触焊盘在露出的相邻第一内埋接触焊盘对上；以及
h.形成电阻在每个第二内埋接触焊盘上。
36.根据权利要求35所述的方法，其中采用CVD工艺形成第一ILD层。
37.根据权利要求35所述的方法，其中采用CVD工艺形成第二ILD层。
38.根据权利要求35所述的方法，其中采用CVD工艺形成第三ILD层。
39.根据权利要求35所述的方法，其中，所述的方法还包括在淀积第三ILD层之后平面化第三ILD。
40.根据权利要求39所述的方法，其中，第三ILD层采用CMP工艺平面化。
41.根据权利要求35所述的方法，其中，形成第一内埋接触焊盘包括：
构图第一ILD层；
蚀刻第一ILD层；
淀积第一焊盘层在第一ILD层之上；以及
平面化第一焊盘层来露出第一ILD层，以便第一焊盘层只保留在第一ILD层的蚀刻部分中。
42.根据权利要求41所述的方法，其中，第一焊盘层可以采用CMP工艺和过刻蚀工艺组成的组中选择的方法来平面化。
43.根据权利要求35所述的方法，其中，形成第二BC焊盘包括：
淀积第二焊盘层在露出的相邻第一内埋接触焊盘对上；以及
平面化第二焊盘层和第三ILD层来露出多个位线。
44.根据权利要求43所述的方法，其中，第二焊盘层采用CVD工艺淀积
45.根据权利要求43所述的方法，其中，采用CMP工艺来平面化第二焊盘层。
CNB2004100321827A 2003-09-01 2004-04-01 自对准内埋接触对及其形成方法 Expired - Lifetime CN100405600C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0060912A KR100499175B1 (ko) 2003-09-01 2003-09-01 반도체 장치 및 이의 제조 방법
KR60912/2003 2003-09-01

Publications (2)

Publication Number Publication Date
CN1591821A true CN1591821A (zh) 2005-03-09
CN100405600C CN100405600C (zh) 2008-07-23

Family

ID=36971548

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100321827A Expired - Lifetime CN100405600C (zh) 2003-09-01 2004-04-01 自对准内埋接触对及其形成方法

Country Status (6)

Country Link
US (2) US7056786B2 (zh)
JP (1) JP5073157B2 (zh)
KR (1) KR100499175B1 (zh)
CN (1) CN100405600C (zh)
DE (1) DE102004021636B4 (zh)
TW (1) TWI275130B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493048B1 (ko) * 2003-02-13 2005-06-02 삼성전자주식회사 다층의 하드 마스크를 이용하여 배선 및 연결 콘택 구조를형성하는 방법
KR100685677B1 (ko) * 2004-09-30 2007-02-23 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7371627B1 (en) * 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
KR100891329B1 (ko) * 2007-01-26 2009-03-31 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7772064B2 (en) 2007-03-05 2010-08-10 United Microelectronics Corp. Method of fabricating self-aligned contact
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2010219139A (ja) * 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
KR101145336B1 (ko) 2010-05-31 2012-05-14 에스케이하이닉스 주식회사 반도체 장치의 콘택홀 형성방법
KR20120086637A (ko) * 2011-01-26 2012-08-03 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8686486B2 (en) * 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR101713871B1 (ko) 2013-03-14 2017-03-09 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102185661B1 (ko) * 2014-02-07 2020-12-02 삼성전자주식회사 비트 라인 구조체 및 스토리지 컨택 플러그를 포함하는 반도체 소자
KR102088402B1 (ko) 2014-04-29 2020-03-12 삼성전자 주식회사 자기 정렬된 콘택 패드를 갖는 반도체 소자 및 그 제조 방법
KR102186928B1 (ko) 2014-07-18 2020-12-04 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
EP3139405B1 (en) 2015-09-01 2021-08-11 IMEC vzw Buried interconnect for semicondutor circuits
KR20180071463A (ko) 2016-12-19 2018-06-28 삼성전자주식회사 반도체 메모리 장치
US11917806B2 (en) * 2021-08-12 2024-02-27 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522616B2 (ja) * 1992-03-24 1996-08-07 株式会社東芝 半導体装置の製造方法
JP3571088B2 (ja) * 1994-10-25 2004-09-29 沖電気工業株式会社 Ｄｒａｍセルコンタクトの構造及びその形成方法
JPH098252A (ja) * 1995-04-18 1997-01-10 Nippon Steel Corp 半導体記憶装置及びその製造方法
JP3305932B2 (ja) * 1995-09-19 2002-07-24 株式会社東芝 半導体装置およびその製造方法
US6168987B1 (en) * 1996-04-09 2001-01-02 Vanguard International Semiconductor Corp. Method for fabricating crown-shaped capacitor structures
JPH09321239A (ja) * 1996-05-30 1997-12-12 Hitachi Ltd 半導体集積回路装置の製造方法
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
TW351016B (en) * 1997-11-25 1999-01-21 United Microelectronics Corp Manufacturing method of capacitor of D-RAMs
KR100276387B1 (ko) * 1998-01-08 2000-12-15 윤종용 반도체 장치의 자기정렬 콘택 형성 방법
JP2000091440A (ja) * 1998-09-08 2000-03-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP3504155B2 (ja) * 1998-09-22 2004-03-08 株式会社東芝 半導体装置及びその製造方法
KR100307287B1 (ko) * 1998-11-20 2001-12-05 윤종용 반도체장치의패드제조방법
JP4667551B2 (ja) * 1999-10-19 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2001176964A (ja) * 1999-12-16 2001-06-29 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
KR100546111B1 (ko) * 1999-12-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2001217403A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001332470A (ja) * 2000-05-19 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100331568B1 (ko) * 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
KR20010111971A (ko) * 2000-06-14 2001-12-20 윤종용 고밀도 플라즈마 질화막을 배선의 마스크층으로 사용하는반도체 장치의 제조방법
US6339239B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation DRAM cell layout for node capacitance enhancement
JP4470297B2 (ja) * 2000-08-14 2010-06-02 ソニー株式会社 半導体装置の製造方法
KR100343148B1 (ko) * 2000-11-10 2002-07-06 윤종용 반도체 소자의 콘택패드 형성방법
KR20020055913A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 콘택홀 형성 방법
JP2002231906A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6563162B2 (en) * 2001-03-21 2003-05-13 Samsung Electronics Co., Ltd. Semiconductor memory device for reducing parasitic bit line capacitance and method of fabricating the same
KR100378200B1 (ko) * 2001-05-22 2003-03-29 삼성전자주식회사 반도체 소자의 콘택 플러그 형성방법
KR20030000219A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
JP2003197773A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置及びその製造方法
KR100438782B1 (ko) * 2001-12-29 2004-07-05 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조방법
KR20040001938A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자의 자기정렬콘택 형성방법

Also Published As

Publication number Publication date
TWI275130B (en) 2007-03-01
KR100499175B1 (ko) 2005-07-01
JP5073157B2 (ja) 2012-11-14
US7056786B2 (en) 2006-06-06
DE102004021636B4 (de) 2010-02-04
KR20050022469A (ko) 2005-03-08
US20060205147A1 (en) 2006-09-14
TW200511384A (en) 2005-03-16
DE102004021636A1 (de) 2005-04-07
US20050046048A1 (en) 2005-03-03
JP2005079576A (ja) 2005-03-24
US7388243B2 (en) 2008-06-17
CN100405600C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
CN1591821A (zh) 自对准内埋接触对及其形成方法
US7582925B2 (en) Integrated circuit devices including insulating support layers
US8133818B2 (en) Method of forming a hard mask pattern in a semiconductor device
JP5299678B2 (ja) ピッチ増倍コンタクトを形成する方法
US7510963B2 (en) Semiconductor device having multilayer interconnection structure and manufacturing method thereof
CN1157763C (zh) 在半导体器件中形成自对准接触的方法
CN1976001A (zh) 在半导体器件中形成存储节点接触塞的方法
US20060199332A1 (en) Method of forming storage node of capacitor in semiconductor memory, and structure therefor
US6300191B1 (en) Method of fabricating a capacitor under bit line structure for a dynamic random access memory device
CN112951720B (zh) 半导体结构的形成方法、半导体器件
US20050280035A1 (en) Semiconductor device and method for fabricating the same
US20220271042A1 (en) Dynamic random access memory and method of manufacturing the same
US7074725B2 (en) Method for forming a storage node of a capacitor
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
US7566654B2 (en) Method for manufacturing a semiconductor device including interconnections having a smaller width
US7582524B2 (en) Method for preparing a memory structure
JP3599466B2 (ja) 半導体集積回路装置の製造方法
TWI389261B (zh) 埋入式閘極字元線ｄｒａｍ裝置的堆疊式電容結構及堆疊式電容的製造方法
US6232199B1 (en) Method for forming a multi-cylinder capacitor
US20010000244A1 (en) Method to form crown capacitor for high density dram
JP2001223271A (ja) ライン相互結線と、拡散部へのボーダレス・コンタクトとを同時に形成する方法
KR20050073842A (ko) 향상된 캐패시턴스를 갖는 캐패시터 및 그 제조 방법
CN1314106C (zh) 埋入式沟槽电容器及其制造方法
KR20000061305A (ko) 반도체 장치의 제조 방법
US20050056874A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080723