CN1577768A - 形成硅化镍层以及半导体器件的方法 - Google Patents

形成硅化镍层以及半导体器件的方法 Download PDF

Info

Publication number
CN1577768A
CN1577768A CNA2003101202074A CN200310120207A CN1577768A CN 1577768 A CN1577768 A CN 1577768A CN A2003101202074 A CNA2003101202074 A CN A2003101202074A CN 200310120207 A CN200310120207 A CN 200310120207A CN 1577768 A CN1577768 A CN 1577768A
Authority
CN
China
Prior art keywords
nickel
semiconductor device
layer
thickness
manufacturing semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101202074A
Other languages
English (en)
Other versions
CN100336186C (zh
Inventor
具滋钦
宣敏喆
卢官钟
金旼炷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1577768A publication Critical patent/CN1577768A/zh
Application granted granted Critical
Publication of CN100336186C publication Critical patent/CN100336186C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了形成硅化镍层以及半导体器件的方法，该半导体器件包括硅化镍层，其提供了对于450℃以上的温度下的后续工艺的提高的稳定性。具体地，硅化镍层由具有小部分合金金属(如钽)的镍合金形成，并表现出降低的结块性和受阻的NiSi与NiSi2之间的相变，从而抑制了表面电阻的增大并改善了利用精细图形的效用。如所形成的那样，硅化镍层包括主要由硅和镍构成的下层、以及包含合金金属主要部分的薄的上层。

Description

形成硅化镍层以及半导体器件的方法
技术领域
本发明涉及一种用于制造半导体器件的改进结构及方法，更加具体地，涉及一种在使用镍合金形成自对准硅化物(salicide)层的半导体器件制造工艺期间，用于形成镍自对准硅化物结构的改进结构及方法。
背景技术
随着半导体器件集成度持续增大、以及与这些器件相关的临界尺寸持续减小，对确定用于以低电阻材料制造从而保持或降低信号延迟的材料和工艺的兴趣愈来愈浓。硅化物和自对准硅化物(salicide：self-aligned silicide))材料及工艺已被广泛地用于降低MOS器件的栅极导体和源极/漏极区的表面电阻(sheet resistance)和接触电阻。
包括钨、钽、锆、钛、铪、铂、钯、钒、铌、钴、镍及这些金属的各种合金在内的诸多金属已被用于在半导体器件上形成硅化物层。然而，对于栅极长度小于约100nm的情况，传统的自对准硅化物工艺及材料趋于面临着包括开口、残留物和层的非均匀性在内的各种困难，这些困难至少部分地产生于硅化物材料层内的结块。
这些困难由于高温处理而加剧，该高温处理是使绝大部分金属与硅反应从而形成期望的硅化物层所需的。所需的高温退火还提高了对硅化物退火工艺对于所制造的器件的热预算的影响的关注。例如，在用钴形成硅化物时，硅化物的初始化学配比一般可以表示为CoSi，但是随着退火工艺的继续，特别是在较高的温度下，硅化物倾向于包含进越来越大量的硅，并且达到了一种更接近于表示为CoSi2的成分。然而，对于具有小于约100nm的栅极长度的器件而言，在传统的Co自对准硅化物工艺中使用的第二高温硅化容易导致硅化物材料层内的结块，这增大了层内不均匀的程度并容易使所得器件的性能退化。
镍是一种用于形成硅化物的很具吸引力的材料，因为形成所需硅化物所需的退火工艺可以在相对低的温度下进行，例如，低于约550℃。依据反应条件，镍可以与硅反应从而形成一硅化二镍(Ni2Si)、硅化镍(NiSi)、或二硅化镍(NiSi2)作为硅化产物。使用高于约550℃的退火温度容易增加电阻性最强的二硅化镍(NiSi2)的形成，并相应地增加了硅的消耗，因此一般不采用。然而，硅化镍(NiSi)可以优先形成在较低的温度下，并且提供了三种镍的硅化物物相中最低的表面电阻。由于较低的硅化温度，NiSi表现出降低的结块趋势并且形成了其表面电阻通常与器件尺寸无关的硅化物层，这增加了其对于降低精细线条结构的电阻的作用。
发明内容
本发明的实施例提供了通过镍合金与暴露的硅表面之间的反应形成硅化镍层的方法，包括：在暴露的硅表面上沉积镍合金层，镍合金包括镍和合金金属(alloying metal)；使镍合金层与暴露的硅表面反应，从而形成具有上层和下层的硅化镍层，其中合金金属优先偏析进上层中。
由于此偏析，硅化物层的下层和上层将具有不同的成分和不同的厚度。例如，下层倾向于成为两层中较厚的，并且通常将包括至少约95原子百分比的镍和硅，而镍和硅以约1的原子比在下层中出现，并且主要表现为NiSi，最多仅有少量的NiSi2。
相反，上层倾向于成为两层中较薄的，并且包含大部分合金金属，例如钽。依据镍合金中合金金属的初始浓度，上层中镍和硅的最终浓度可以大范围变化，例如，包括在约2至约90原子百分比之间，并且以约1∶1至约2∶1之间的原子比出现。
形成硅化物层的示例性方法可包括在形成硅化物以前，在镍合金层上形成诸如氮化钛(TiN)材料的覆盖层(capping layer)，特别是富氮的TiN层，即N∶Ti原子比至少为约0.5，且高达约2。选定的合金金属在硅中的扩散系数和溶解度都应当低于镍的相应值。合金金属还应具有超出形成硅化镍所需的硅化温度。
已证实，钽作为合金金属，在上达至少约10原子百分比的浓度下，兼具这些特性，并且显现出有利于形成根据本发明示例性实施例的硅化物，并且在约0.1原子百分比至约5原子百分比范围内的水平，特别是在约3.5原子百分比下表现出可以接受的性能。
依据沉积镍合金层之前具体的用于制备衬底的工艺流程，根据本发明示例性实施例的硅化镍可以仅形成在栅极电极结构上、仅形成在例如MOS晶体管的源极/漏极区的有源区表面上，或者在栅极电极和有源区两者之上。
在硅化镍未形成在栅极电极上的情况下，栅极电极结构通常包括一个或多个覆盖层，用于保护设置在栅极介电层上的多晶硅层。在硅化镍限于栅极电极的情况下，可以在衬底上形成绝缘体沉积序列，通常为一层或多层化学气相沉积(CVD)氧化物。绝缘体的上部然后可使用例如化学机械抛光或回蚀工艺去除，从而暴露栅极电极结构的上部硅表面，同时保护有源区不暴露给镍合金。
对于每一种情况，将在衬底上沉积镍合金层，该衬底具有暴露硅和/或多晶硅表面的区域，通常接着再沉积可选的覆盖层，诸如TiN。将使用通常在至少250℃温度下的热处理来使镍合金与暴露的硅表面反应，从而形成所需硅化物。然后可以去除覆盖层和未反应的镍合金，从而制备用于其它工艺的衬底。
与主要的镍组元一起使用的合金金属可从钽、钒、锆、铪、钨、钴、铂、铬、钯、铌及其组合所构成的组中选取，但其构成通常不超过镍合金的10原子百分比。
硅化镍的形成通常包括加热与硅表面相接触的镍合金至高于约200℃且低于约700℃的温度，更通常地在约250℃至约500℃之间，持续至少约10秒并且可以为30分钟或更长的时间。所选的具体时间和温度组合应足以形成上述的两层硅化镍结构，其中大部分镍出现在作为NiSi的下层中，而大部分合金金属偏析进上层中。
尽管根据本发明示例性实施例制备的硅化镍与由未合金化的镍制备的硅化镍相比，倾向于具有更高的热稳定性，特别是在高于约600℃的温度下，但是后续工艺的热活性一般应选择来在最终的半导体器件中保留大部分初始NiSi相(通常至少为90％)，即抑制NiSi向NiSi2的转变。
与由未合金化的镍制备的硅化镍及更传统的硅化钴相比，根据本发明示例性实施例制备的硅化镍表现出性能的改善，特别是对于包含低于100nm的栅极结构的器件，并且特别是对于包含低于50nm的栅极结构的器件。具体而言，在形成时，特别是在其它热处理之后，根据本发明的硅化镍倾向于具有更低且更稳定的表面电阻。
类似地，包含根据示例性实施例的硅化镍的器件与由包含硅化钴的相同器件提供的性能相比，倾向于具有改善的阈值电压Vth、降低的二极管漏电流、改善的截止电流Idoff和饱和电流Idsat特性，特别是在PMOS晶体管中。诸如SiON层的高拉伸应力(high tensile tension)覆盖层的添加，特别是在包含根据本发明的示例性硅化镍的NMOS晶体管上，可进一步改善NMOS器件的性能。
附图说明
下面，参照附图更加充分地说明可用于实施本发明的器件和方法的示例性实施例，附图中：
图1示出了用于制造半导体器件的示例性方法中的工艺步骤，该器件在栅极区中包含镍合金自对准硅化物结构；
图2A至2G示出了半导体器件制造中的选定步骤，该器件包含镍合金自对准硅化物结构；
图3为图2G所示硅化物结构的一部分的放大图；
图4示出了本发明的一实施例，其中在源极/漏极区和栅极电极两者上都形成了硅化物；
图5A至5C示出了本发明的一实施例，其中硅化物限于栅极电极结构；
图6为曲线图，示出了作为金属层成分和退火温度的函数的所得硅化物层的表面电阻；
图7为曲线图，示出了作为金属层成分和退火温度的函数的经历了额外退火的硅化物层的表面电阻；
图8为曲线图，示出了作为金属层成分和形成温度的函数的，在50nm栅极图形上测得的表面电阻的累积大小；
图9为曲线图，示出了作为钽浓度的函数的所得硅化物的表面电阻；以及
图10为TEM显微照片，其示出了两层结构的形成。
具体实施方式
提供这些附图是为了辅助对如下更加详细地介绍的本发明示例性实施例的理解，而不应对本发明构成不适当的限制。附图中所示的各个元件的相对间隔、大小及尺寸未按比例示出，而是为了更加清晰起见而有所放大、缩小或做其它调整。本领域技术人员还应理解，为了更加清晰和减少附图的数量，已略去了包括例如光致抗蚀剂图形和多重层金属化结构在内的、可在半导体器件的制造中普遍使用的某些层。
如图1所示，根据本发明的形成半导体器件的示例性方法包括如下步骤：形成栅极图形(S10)；使用栅极图形作为注入掩模形成轻度掺杂漏极(LDD)(S20)；邻近栅极图形的侧壁形成间隔壁结构(S30)；使用栅极图形和间隔壁结构作为注入掩模形成源极/漏极区(S40)；顺序沉积镍合金和氮化钛层(S50)；执行热硅化工艺从而使镍合金形成硅化物(S60)；形成层间电介质(ILD)(S70)；以及，执行金属化工艺来连接形成在衬底上的分离器件(S80)。
如图2A所示，半导体器件可形成在衬底10中，在该衬底上或衬底中用传统的浅槽隔离(STI)工艺形成有隔离区12以限定有源区。如图所示，包括栅极绝缘层14、第一导体层16(如掺杂多晶硅)、阻挡层18(如氮化钨)、第二导体层20(如钨)、以及可选的覆盖层22的栅极结构可形成在有源区中。使用栅极结构作为注入掩模，可利用第一离子注入工艺在有源区的暴露区域的表面附近形成轻度掺杂区24，诸如轻度掺杂漏极(LDD)。
如图2B所示，随后可使用传统的沉积和回蚀工艺，邻近栅极结构的垂直表面形成侧壁结构26。使用栅极和侧壁结构26作为注入掩模，可利用第二离子注入在有源区的暴露区域中沉积高浓度掺杂剂28，从而完成器件源极/漏极区的形成。
如图2C所示，可以在栅极结构、源极/漏极区和隔离区上方形成镍合金层30和诸如氮化钛的覆盖层32。然后可以使用例如快速热退火(RTP)工艺，在通常高于450℃的温度下对器件退火一段时间，该时间足以使镍合金层30与有源区的硅反应，从而形成硅化物。由于硅化物的形成主要限于在沉积镍合金30以前就已暴露硅表面的那些区域，所以硅化物的形成被视为自对准硅化物(salicide)。
如图2D所示，例如可以使用包括硫酸(H2SO4)和过氧化氢(H2O2)的溶液来去除覆盖层32和镍合金层30的未反应部分，在有源区内的源极/漏极区的表面上留下硅化物区34D。如图2E所示，可以在衬底上方形成层间电介质层(ILD)36。尽管在图中被示为单层，但是本领域技术人员将可理解，ILD36可包括多于一层、多于一种材料，并且可以经历诸如化学机械抛光或回蚀工艺的其它处理，从而提高所得表面的平整度。
如图2F所示，然后可在ILD36中形成接触开口38，从而暴露源极/漏极区和栅极结构的表面区域。如图2G所示，然后可以使用各种金属化工艺和材料来形成用于连接各个晶体管与器件电路的其余部分的金属图形40。
如图4所示，若栅极结构的成分使得在沉积镍合金层期间暴露硅表面，则硅化物可形成在源极/漏极区和栅极电极两者的上表面处。在此情况下，第一导体层18为掺杂多晶硅层，而图2A至2G中所示的额外的阻挡层、第二导体层和覆盖层被略去。结果，硅化物区34G可形成在第一导体层18的上表面上，且如结合图2D至2E所述的那样硅化物区34D形成在源极/漏极区的上表面上。
如图5A至5C所示，为了将硅化物的形成限制于栅极电极，可改变上述示例性工艺。如图5A所示，在限定有源区、形成栅极结构、并掺杂源极/漏极区后，可在衬底上形成绝缘层42。如图5B所示，可去除绝缘层的上部，从而暴露栅极结构的上表面。如上面参照图2C所述那样，镍合金层30和诸如氮化钛的覆盖层32可形成在栅极结构上和绝缘层42的上表面上。
若使用TiN覆盖层32，则优选的是，覆盖层内N∶Ti原子比最小约为0.5且最大至约2.0。TiN覆盖层可通过使氮源气体与钛源气体在反应室内在约25℃至约500℃的温度下反应来制备。可以通过控制源气体的相对流速来调整N∶Ti的比例。
然后可以在一温度下对器件退火一段时间，该时间足以使镍合金层30与栅极结构上表面上的硅反应，使得与镍合金30反应而形成主要限制于栅极结构上表面的硅化物区34G，如图5C所示。然后，可以在去除或不去除绝缘层42的余留部分的情况下形成层间电介质层。然后，可以使用各种沉积、蚀刻和金属化工艺及材料形成接触开口和金属图形，从而提供制造功能器件所需的晶体管的电连接。
如以上所注意到的那样，镍早已用于形成硅化物以利用硅化物形成所需的较低的温度(小于约500℃)。但是，当硅化镍由未合金化的镍形成时，若硅化物在后续工艺中暴露于高温下或者若硅化退火的过程拖长或将更高的温度用于硅化物形成，则优选的硅化镍(NiSi)易于转变为电阻更高的二硅化镍(NiSi2)。因此，这些硅化镍的使用限于相对窄的工艺窗口。
然而，本发明人已发现，具有一小部分金属的合金化镍可以提供增大的工艺窗口、以及具有改善的热稳定性和低电阻率的硅化物层，该金属与合金的主要成分镍相比在硅中具有较低的扩散系数和溶解度。具体地，已证实钽有利于制备用于形成改进的硅化物层的这类镍合金。另外，由于钽具有比镍高的硅化物形成温度，因此被认为在硅化镍中包括钽将不会对包含此类硅化物的器件的特性造成任何负面影响。
可使用各种金属来在半导体器件的制造期间形成硅化物，其中包括钴、镍、钛和钽。依据硅化物的形成条件，由这些金属与硅反应产生的硅化物成分可表现出一范围内的主化学配比(stoichiometry)，其中的多于一种可以在硅化物层中见到。代表性硅化物成分和易于产生所示成分的近似形成条件在下表1中提供：
                           表1
金属 硅中的扩散系数D0(cm2/sec) 硅化物成分 近似的形成温度(℃) 硅化物熔点(℃)
  钴(Co)m.p.1495℃     9.2×10-4     Co2Si     350     1330
    CoSi     350     1460
    CoSi2     550     1326
  镍(Ni)m.p.1453℃     2×10-3     Ni2Si   200-325     1318
    NiSi     400     992
    NiSi2   ＞700     981
  钛(Ti)m.p.1661℃     2×10-5     TiSi     500     1570
    TiSi2   600-700     1500
  钽(Ta)m.p.2997℃     10-12-10-13     TaSi2   650-800   2100-2300
向形成硅化物的其它金属中加入少量的耐热金属可以增加所得硅化物(如NiSi)的热稳定性。然而，为了使对器件特性的负面影响最小化，优选添加具有较高硅化温度、在硅中具有较低扩散系数和较低溶解度的金属。如上表1所示，使用钛或钽形成硅化物趋于发生在相对较高的温度下，并且钛和钽在硅中均表现出相似的约1原子百分比的溶解度。然而，Ta表现出比Ti低得多的扩散系数值。因此Ta可以为改善NiSi的热稳定性提供更宽的工艺窗口，而不对器件特性产生任何负面影响。进行测试以评价钽对于用于由沉积在单晶硅上的Ni和NiTa(3.5原子百分比的Ta)薄膜金属层形成硅化物的工艺窗口的影响。在溅射沉积金属膜后，使用一定范围的退火温度对测试晶片退火30秒。如图6中所示数据所反映的那样，由NiTa合金制备的硅化物膜与单独由Ni制备的硅化物膜相比在硅化物层的表面电阻上表现出更慢的增速，这意味着钽在较高的温度下阻碍了从NiSi至NiSi2的相变，由此增大了可接受的工艺窗口的宽度。
进行测试以评价钽对于由沉积在单晶硅上的Ni和NiTa(3.5原子百分比的Ta)薄膜得到的硅化物的稳定性的影响。在最初形成标准硅化物层后，使用一定范围的退火温度对测试晶片进行额外的5分钟退火。如图7中所示数据所反映的那样，由NiTa合金制备并经受了更长时间退火的硅化物膜再次表现出比由单独的Ni制备的硅化物膜更慢的硅化物层表面电阻的增速，再次表明钽阻碍了从NiSi至NiSi2的相变，由此产生出更稳定的硅化物膜。这种更稳定的硅化物膜因而允许硅化物后工艺(post-silicide process)的更宽的范围，而不带来硅化物膜表面电阻不适当的增大。
由以耐热金属(特别是钽)合金化的镍形成的硅化物的改善的热稳定性在图8中示出。图8中示出的累积表面电阻数据说明，包括在镍合金中的小部分钽产生了一种硅化物，该硅化物与由基本纯净的镍在相同温度(450℃)下制备的硅化物相比具有更低的初始表面电阻。图8中示出的数据还展示了通过包括小部分耐热金属而提供的热稳定性的允许在高达600℃的温度下操作的改善，同时，与在450℃利用未合金化的镍制成的硅化物的更高且更多变的表面电阻(约30至250Ω/平方)相比，仍保持了更低且更均匀的表面电阻(约4至5Ω/平方)。
还利用透射电子显微镜(TEM)和卢瑟福背散射谱(RBS)来测定使用NiTa合金制成的硅化物膜。TEM测定显示出在硅化物膜中出现了两个明显的层或区域。如图3所示，根据本发明示例性实施例形成的硅化物膜34D包括厚的下层34L和薄的上层34U。显示TiN覆盖层下的薄上层和厚下层的形成的TEM显微照片如图10所现。
已确定所观测到的两层是由于合金中的镍组元更高的扩散系数而产生的，该扩散系数导致了随着镍扩散入硅中且与硅反应，合金金属在上层中的偏析或集聚。如图9所示，测试显示镍合金中更高的Ta浓度会实际地增大所得硅化物层的表面电阻。因此，可以确信，当合金金属在镍合金中以不大于约10原子百分比，通常小于约5原子百分比的量存在时，可获得更好的结果。
利用包括RBS谱的卢瑟福通用处理程序(RUMP：Rutherford UniversalManipulation Program)模拟在内的RBS对该两层进行的额外分析表明，该两层具有明显不同的钽含量，该含量随着包括于初始Ni合金中的钽量而变化。
由一系列分别具有3.5、5.0和10.0原子百分比钽浓度的130镍合金层制备了一系列硅化镍，其中镍合金层经溅射直接沉积在硅衬底上。镀覆的衬底随后在450℃下退火30秒钟，从而形成根据本发明的示例性硅化镍。然后测出硅化镍的上层和下层的成分和厚度。该成分和厚度的数据在下表2中反映。
                              表2
    参数              上层                  下层
  合金Ta含量(at％)     3.5     5.0     10.0     3.5     5.0     10.0
    Ni(at％)     60     30     1     48     50     50
    Ta(at％)     12     54     98     0.1     0.2     0.2
    Si(at％)     28     16     1     51.9     49.8     49.8
    厚度()     39     33     40     320     420     435
如表2中所列数据所反映的，不管包括在镍合金中的Ta浓度，即使在10原子百分比下，大部分钽仍保留在薄上层中(约30至40)。相反，镍迁移至下面的硅中，从而形成了相对厚的下层(约320至440)，其在下层中表现为与硅近似成1∶1的比例，这表明优选的NiSi配比占优势。
如表2中所列数据所反映的，保留在上层中的镍浓度随着初始合金中钽浓度的降低相当大地变化，反映为对于具有3.5原子百分比钽的镍合金，镍浓度高达98原子百分比，而钽浓度低至12原子百分比。可以预料，具有更低钽浓度的镍合金将持续这一趋势，在上层中镍浓度增大且钽浓度降低。
依据选定的具体合金及所使用的硅化工艺，预计上层中的钽浓度可以在约5至约95原子百分比的范围内变化。相反地，预计即使初始合金中具有相对高的钽浓度，下层中的钽浓度也将保持在约4.9原子百分比以下。
依据这些数据，具有大于4.9原子百分比钽浓度的区域通常将被视为上层，并且被用于表示上层与下层之间的边界。同样如表2所列数据所示，上层趋于明显比下层薄，并且通常表现为不大于整个硅化物层厚度的约百分之30。相反地，贫钽的下层趋于表现为整个硅化物层厚度的至少约百分之70。
虽然已参照本发明的示例性实施例具体地示出并描述了本发明，但是本领域技术人员应理解的是，在不脱离如所附权利要求所界定的本发明的精神和范围的条件下，可对本发明做形式和细节上的各种变化。

Claims (34)

1.一种在暴露的硅表面上形成硅化镍层的方法，包括：
在暴露的硅表面上沉积镍合金层，镍合金包括镍和合金金属；以及
使镍合金层与暴露的硅表面反应，从而形成具有上层和下层的硅化镍层，其中合金金属优先偏析在上层中，其中：
合金金属不多于镍合金的10原子百分比。
2.根据权利要求1所述的形成硅化镍层的方法，其中：
下层包括至少95原子百分比的镍和硅。
3.根据权利要求2所述的形成硅化镍层的方法，其中：
下层包括至少99原子百分比的镍和硅。
4.根据权利要求3所述的形成硅化镍层的方法，其中：
镍和硅在下层中以约1的原子比出现。
5.根据权利要求1所述的形成硅化镍层的方法，还包括：
在使镍合金与暴露的硅反应以前，在镍合金层上形成覆盖层。
6.根据权利要求5所述的形成硅化镍层的方法，其中：
覆盖层包括主要部分氮化钛。
7.根据权利要求1所述的形成硅化镍层的方法，其中：
合金金属为从钽、钒、锆、铪、钨、钴、铂、铬、钯、铌及其组合所构成的组中选取的至少一种金属。
8.根据权利要求1所述的形成硅化镍层的方法，其中：
合金金属为钽，并且以镍合金的约0.1至约10原子百分比之间的浓度出现。
9.根据权利要求8所述的形成硅化镍层的方法，其中：
镍合金主要包括镍和钽，钽以约0.1至约5原子百分比之间的量出现。
10.根据权利要求6所述的形成硅化镍层的方法，其中：
覆盖层中氮：钛的原子比至少为约0.5。
11.根据权利要求8所述的形成硅化镍层的方法，其中：
下层具有第一厚度；以及
上层具有第二厚度，其中该第一厚度至少为第一厚度与第二厚度之和的70％。
12.根据权利要求9所述的形成硅化镍层的方法，其中：
下层具有第一厚度；以及
上层具有第二厚度，其中该第一厚度至少为第一厚度与第二厚度之和的85％。
13.根据权利要求11所述的形成硅化镍层的方法，其中：
下层具有不大于约4.9原子百分比的钽浓度：以及
上层具有至少约5原子百分比的钽浓度。
14.根据权利要求13所述的形成硅化镍层的方法，其中：
下层具有不大于约0.5原子百分比的钽浓度：以及
上层具有不大于60％的钽浓度。
15.一种制造半导体器件的方法，包括：
在半导体衬底上限定有源区；
在有源区中形成栅极电极；
在半导体衬底上暴露硅表面；
在半导体衬底上形成镍合金层，镍合金包括镍和合金金属；
使部分镍合金层与暴露的硅表面反应，从而形成硅化镍区域；以及
从半导体衬底上去除镍合金层的未反应部分；
其中硅化镍区域包括上层和下层，以及
另外，其中合金金属优先偏析至上层中，且合金金属不多于镍合金的10原子百分比。
16.根据权利要求15所述的制造半导体器件的方法，其中：
镍和硅至少为硅化镍区域的下层的约95原子百分比。
17.根据权利要求16所述的制造半导体器件的方法，其中：
镍和硅至少为硅化镍区域的下层的约99原子百分比。
18.根据权利要求15所述的制造半导体器件的方法，其中：
硅化镍区域的下层包括比率在约9∶10至10∶9之间的镍原子和硅原子。
19.根据权利要求15所述的制造半导体器件的方法，还包括：
在镍合金层上形成覆盖层；
保留覆盖层直至已经形成了硅化镍区域；以及
去除覆盖层。
20.根据权利要求19所述的制造半导体器件的方法，其中：
覆盖层包括主要部分TiN。
21.根据权利要求15所述的制造半导体器件的方法，其中在半导体衬底上暴露硅表面包括：
暴露半导体衬底的在形成在有源区内的源极/漏极区中的部分。
22.根据权利要求15所述的制造半导体器件的方法，还包括：
在栅极电极上形成栅极覆盖层，以保护包括于栅极电极中的多晶硅层的上表面。
23.根据权利要求15所述的制造半导体器件的方法，其中在半导体衬底上暴露硅表面包括：
仅在栅极电极上暴露硅表面。
24.根据权利要求23所述的制造半导体器件的方法，还包括：
在半导体衬底和栅极电极上形成绝缘层；以及
去除绝缘层的上部，以暴露栅极电极上的硅表面，且绝缘层的下部覆盖形成于有源区内的源极/漏极区。
25.根据权利要求15所述的制造半导体器件的方法，其中在半导体衬底上暴露硅表面包括：
暴露形成在有源区内的源极/漏极区中的硅表面；以及
暴露栅极电极上的硅表面。
26.根据权利要求15所述的制造半导体器件的方法，其中：
合金金属为从钽、钒、锆、铪、钨、钴、铂、铬、钯、铌及其组合所构成的组中选取的至少一种金属。
27.根据权利要求26所述的制造半导体器件的方法，还包括：
在镍合金层上形成覆盖层；
保留覆盖层直至已经形成了硅化镍区域；以及
去除覆盖层。
28.根据权利要求15所述的制造半导体器件的方法，其中：
合金金属主要由钽构成。
29.根据权利要求28所述的制造半导体器件的方法，其中：
钽含量不大于镍合金的约5原子百分比。
30.根据权利要求15所述的制造半导体器件的方法，其中使镍合金与暴露的硅表面反应从而在半导体衬底上形成硅化镍区域包括：
加热衬底和镍合金层至约250℃与约550℃之间的温度持续约10秒至约30分钟的硅化时间。
31.根据权利要求15所述的制造半导体器件的方法，还包括：
利用使得硅化镍区域的至少约90％保持为一硅化镍(NiSi)的工艺来完成半导体器件的制造。
32.根据权利要求31所述的制造半导体器件的方法，其中：
硅化镍区域基本不包括二硅化镍(NiSi2)。
33.根据权利要求15所述的制造半导体器件的方法，其中：
下层具有第一厚度；
上层具有第二厚度；以及
该第一厚度至少为第一厚度与第二厚度之和的70％。
34.根据权利要求15所述的制造半导体器件的方法，其中：
下层具有第一厚度；
上层具有第二厚度；以及
该第一厚度至少为第一厚度与第二厚度之和的85％。
CNB2003101202074A 2003-06-27 2003-12-09 形成硅化镍层以及半导体器件的方法 Expired - Lifetime CN100336186C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR42838/2003 2003-06-27
KR42838/03 2003-06-27
KR1020030042838A KR100870176B1 (ko) 2003-06-27 2003-06-27 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자

Publications (2)

Publication Number Publication Date
CN1577768A true CN1577768A (zh) 2005-02-09
CN100336186C CN100336186C (zh) 2007-09-05

Family

ID=36320042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101202074A Expired - Lifetime CN100336186C (zh) 2003-06-27 2003-12-09 形成硅化镍层以及半导体器件的方法

Country Status (6)

Country Link
US (2) US7781322B2 (zh)
EP (1) EP1492162A3 (zh)
JP (1) JP2005019943A (zh)
KR (1) KR100870176B1 (zh)
CN (1) CN100336186C (zh)
TW (1) TWI232502B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442460C (zh) * 2006-04-03 2008-12-10 中芯国际集成电路制造(上海)有限公司 等离子体退火形成硅化镍的方法
CN102983163A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 低源漏接触电阻MOSFETs及其制造方法
CN106558474A (zh) * 2015-09-25 2017-04-05 应用材料公司 通过约束来进行的硅化物相控制
CN113921387A (zh) * 2020-07-10 2022-01-11 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905560B2 (en) * 2002-12-31 2005-06-14 International Business Machines Corporation Retarding agglomeration of Ni monosilicide using Ni alloys
US7348265B2 (en) * 2004-03-01 2008-03-25 Texas Instruments Incorporated Semiconductor device having a silicided gate electrode and method of manufacture therefor
KR100553714B1 (ko) * 2004-07-14 2006-02-24 삼성전자주식회사 자기정렬 실리사이드층을 가지는 반도체 소자 및 그제조방법
US20070272955A1 (en) * 2004-07-27 2007-11-29 Agency For Science, Technology And Research Reliable Contacts
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7078285B1 (en) 2005-01-21 2006-07-18 Sony Corporation SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material
US7238611B2 (en) * 2005-04-13 2007-07-03 United Microelectronics Corp. Salicide process
US7419907B2 (en) * 2005-07-01 2008-09-02 International Business Machines Corporation Eliminating metal-rich silicides using an amorphous Ni alloy silicide structure
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
JP2007142347A (ja) * 2005-10-19 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007188969A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置およびその製造方法
US7439105B2 (en) * 2006-03-02 2008-10-21 Freescale Semiconductor, Inc. Metal gate with zirconium
JP2007242894A (ja) * 2006-03-08 2007-09-20 Toshiba Corp 半導体装置およびその製造方法
US20070249149A1 (en) * 2006-04-21 2007-10-25 International Business Machines Corporation Improved thermal budget using nickel based silicides for enhanced semiconductor device performance
US20070298600A1 (en) * 2006-06-22 2007-12-27 Suh Bong-Seok Method of Fabricating Semiconductor Device and Semiconductor Device Fabricated Thereby
JP5464239B2 (ja) * 2006-10-11 2014-04-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5309454B2 (ja) 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2008117430A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Microelectronics Limited 半導体装置の製造方法、半導体装置
US20100151677A1 (en) * 2007-04-12 2010-06-17 Freescale Semiconductor, Inc. Etch method in the manufacture of a semiconductor device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2009021331A (ja) * 2007-07-11 2009-01-29 Renesas Technology Corp 半導体装置の製造方法
JP2009076605A (ja) * 2007-09-19 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
JP4635070B2 (ja) * 2008-03-28 2011-02-16 株式会社東芝 半導体装置
JP5611574B2 (ja) 2009-11-30 2014-10-22 株式会社東芝 抵抗変化メモリ及びその製造方法
US8404589B2 (en) * 2010-04-06 2013-03-26 International Business Machines Corporation Silicide contact formation
JP2012094707A (ja) * 2010-10-27 2012-05-17 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
CN103137486B (zh) * 2011-11-30 2016-08-03 中国科学院微电子研究所 半导体器件制造方法
CN103165457A (zh) * 2011-12-15 2013-06-19 中国科学院微电子研究所 半导体器件制造方法
US20140057399A1 (en) * 2012-08-24 2014-02-27 International Business Machines Corporation Using Fast Anneal to Form Uniform Ni(Pt)Si(Ge) Contacts on SiGe Layer
US9012300B2 (en) 2012-10-01 2015-04-21 United Microelectronics Corp. Manufacturing method for a shallow trench isolation
US8598033B1 (en) 2012-10-07 2013-12-03 United Microelectronics Corp. Method for forming a salicide layer
US8836048B2 (en) 2012-10-17 2014-09-16 International Business Machines Corporation Field effect transistor device having a hybrid metal gate stack
US9506890B2 (en) 2014-12-16 2016-11-29 Eastman Chemical Company Physical vapor deposited biosensor components
US11835481B2 (en) 2016-06-15 2023-12-05 Eastman Chemical Company Physical vapor deposited biosensor components
KR102547061B1 (ko) 2016-09-16 2023-06-22 이스트만 케미칼 컴파니 물리적 증착에 의해 제조된 바이오센서 전극
JP7096816B2 (ja) 2016-09-16 2022-07-06 イーストマン ケミカル カンパニー 物理蒸着によって製造されるバイオセンサー電極
KR102646492B1 (ko) 2017-06-22 2024-03-12 이스트만 케미칼 컴파니 물리적으로 증착된 전기화학 센서용 전극
EP3965143B1 (en) * 2020-07-10 2023-10-18 Changxin Memory Technologies, Inc. Preparation method for semiconductor structure and semiconductor structure

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
NL9100334A (nl) * 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
US6498080B1 (en) * 1993-11-05 2002-12-24 Agere Systems Guardian Corp. Transistor fabrication method
JP4142753B2 (ja) * 1996-12-26 2008-09-03 株式会社東芝 スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
US20020045307A1 (en) * 1997-07-03 2002-04-18 Jorge Kittl Method of forming a silicide layer using metallic impurities and pre-amorphization
KR100564416B1 (ko) * 1998-12-30 2006-07-06 주식회사 하이닉스반도체 반도체소자의 살리사이드층 형성방법
KR100318584B1 (ko) 1999-04-16 2001-12-28 한락수 콘크리트 펌프용 접동 구조물 및 그 제작방법
KR20010037851A (ko) * 1999-10-20 2001-05-15 이준식 반도체 소자 제조방법
KR20010045773A (ko) * 1999-11-08 2001-06-05 윤종용 니켈 실리사이드막을 갖는 반도체 소자의 트랜지스터제조방법
SG97821A1 (en) * 1999-11-17 2003-08-20 Inst Materials Research & Eng A method of fabricating semiconductor structures and a semiconductor structure formed thereby
US6413859B1 (en) * 2000-03-06 2002-07-02 International Business Machines Corporation Method and structure for retarding high temperature agglomeration of silicides using alloys
TW463309B (en) 2000-08-10 2001-11-11 Chartered Semiconductor Mfg A titanium-cap/nickel (platinum) salicide process
US6376342B1 (en) * 2000-09-27 2002-04-23 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer on a source/drain region of a MOSFET device
GB2390224B (en) * 2000-12-06 2004-12-08 Advanced Micro Devices Inc Method of forming nickel silicide using a one-step rapid thermal anneal process and backend processing
US6388327B1 (en) * 2001-01-09 2002-05-14 International Business Machines Corporation Capping layer for improved silicide formation in narrow semiconductor structures
US6458679B1 (en) * 2001-02-12 2002-10-01 Advanced Micro Devices, Inc. Method of making silicide stop layer in a damascene semiconductor structure
US6518107B2 (en) * 2001-02-16 2003-02-11 Advanced Micro Devices, Inc. Non-arsenic N-type dopant implantation for improved source/drain interfaces with nickel silicides
US6440826B1 (en) * 2001-02-20 2002-08-27 Advanced Micro Devices, Inc. NiSi contacting extensions of active regions
US6534871B2 (en) * 2001-05-14 2003-03-18 Sharp Laboratories Of America, Inc. Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
JP2003100770A (ja) * 2001-09-20 2003-04-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2003168652A (ja) * 2001-11-29 2003-06-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6873051B1 (en) * 2002-05-31 2005-03-29 Advanced Micro Devices, Inc. Nickel silicide with reduced interface roughness
US6642119B1 (en) * 2002-08-08 2003-11-04 Advanced Micro Devices, Inc. Silicide MOSFET architecture and method of manufacture
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US6905560B2 (en) * 2002-12-31 2005-06-14 International Business Machines Corporation Retarding agglomeration of Ni monosilicide using Ni alloys
US6797614B1 (en) * 2003-05-19 2004-09-28 Advanced Micro Devices, Inc. Nickel alloy for SMOS process silicidation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442460C (zh) * 2006-04-03 2008-12-10 中芯国际集成电路制造(上海)有限公司 等离子体退火形成硅化镍的方法
CN102983163A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 低源漏接触电阻MOSFETs及其制造方法
CN102983163B (zh) * 2011-09-07 2016-04-20 中国科学院微电子研究所 低源漏接触电阻MOSFETs及其制造方法
CN106558474A (zh) * 2015-09-25 2017-04-05 应用材料公司 通过约束来进行的硅化物相控制
CN106558474B (zh) * 2015-09-25 2022-02-01 应用材料公司 通过约束来进行的硅化物相控制
CN113921387A (zh) * 2020-07-10 2022-01-11 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
JP2005019943A (ja) 2005-01-20
EP1492162A3 (en) 2006-12-27
US20040266182A1 (en) 2004-12-30
CN100336186C (zh) 2007-09-05
TWI232502B (en) 2005-05-11
KR20050001257A (ko) 2005-01-06
TW200501234A (en) 2005-01-01
US20050236715A1 (en) 2005-10-27
KR100870176B1 (ko) 2008-11-25
EP1492162A2 (en) 2004-12-29
US7781322B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
CN100336186C (zh) 形成硅化镍层以及半导体器件的方法
US7396767B2 (en) Semiconductor structure including silicide regions and method of making same
JP2978736B2 (ja) 半導体装置の製造方法
CN1329967C (zh) 镍－自对准硅化物工艺和利用该工艺制造半导体器件的方法
CN101069282A (zh) 用于在cmos器件中形成自对准双重全硅化栅极的方法
CN101154576A (zh) 形成具有低电阻的钨多金属栅极的方法
US20020045307A1 (en) Method of forming a silicide layer using metallic impurities and pre-amorphization
KR100836763B1 (ko) 반도체 소자 및 그 형성 방법
KR20050052926A (ko) 열적 안정성이 우수한 실리사이드막 형성방법, 이방법으로 형성된 실리사이드막이 구비된 반도체 소자와반도체 메모리 소자 및 이들 소자의 제조 방법
US20120112292A1 (en) Intermixed silicide for reduction of external resistance in integrated circuit devices
US20060003534A1 (en) Salicide process using bi-metal layer and method of fabricating semiconductor device using the same
US20040203229A1 (en) Salicide formation method
US7320938B2 (en) Method for reducing dendrite formation in nickel silicon salicide processes
CN101356639B (zh) 半导体器件及其制造工艺
KR100679224B1 (ko) 반도체 소자 및 그 제조방법
US7419905B2 (en) Gate electrodes and the formation thereof
US7851341B2 (en) Semiconductor device and method for manufacturing the same
KR100690910B1 (ko) 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조 방법
KR100353550B1 (ko) 실리사이드 구조 및 그 형성방법
JP2006114633A (ja) 半導体装置の製造方法
TW201214575A (en) Metal gate transistor and method for fabricating the same
KR100458121B1 (ko) 반도체의 실리사이드 형성방법
JP2004140374A (ja) コバルトシリサイド形成方法及びこれを用いた半導体素子の製造方法
JP2003031522A (ja) 半導体素子の製造方法
CN1490853A (zh) 可改善接面电性特性的自行对准金属硅化物的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070905