JP2012094707A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2012094707A JP2012094707A JP2010241250A JP2010241250A JP2012094707A JP 2012094707 A JP2012094707 A JP 2012094707A JP 2010241250 A JP2010241250 A JP 2010241250A JP 2010241250 A JP2010241250 A JP 2010241250A JP 2012094707 A JP2012094707 A JP 2012094707A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- reaction control
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 71
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 185
- 238000000034 method Methods 0.000 claims description 18
- 239000002344 surface layer Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 230000008719 thickening Effects 0.000 claims 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 11
- 239000000654 additive Substances 0.000 description 7
- 230000000996 additive effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000003917 TEM image Methods 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】添加元素に起因してＮｉシリサイド層が高抵抗化することを抑制する。
【解決手段】まず、シリコン層１００上に、Ｎｉより原子番号が大きい金属元素を含み、Ｎｉを含まない反応制御層２０２を形成する。次いで、反応制御層２０２上にＮｉを堆積し、シリコン層１００、反応制御層２０２、及びＮｉを熱処理することにより、シリコン層１００にＮｉシリサイド層２００を形成する。反応制御層２０２は、Ｎｉより原子番号が大きい金属元素から構成されるのが好ましい。
【選択図】図１
【解決手段】まず、シリコン層１００上に、Ｎｉより原子番号が大きい金属元素を含み、Ｎｉを含まない反応制御層２０２を形成する。次いで、反応制御層２０２上にＮｉを堆積し、シリコン層１００、反応制御層２０２、及びＮｉを熱処理することにより、シリコン層１００にＮｉシリサイド層２００を形成する。反応制御層２０２は、Ｎｉより原子番号が大きい金属元素から構成されるのが好ましい。
【選択図】図１
Description
本発明は、Ｎｉシリサイドを有する半導体装置及び半導体装置の製造方法に関する。
半導体装置では、抵抗を低くすることを目的として、シリコン層にシリサイド層を設けることが行われている。近年、シリサイド層としてＮｉシリサイドが用いられることが検討されている。半導体装置に用いられるシリサイド層としては、ＮｉＳｉ２ではなくＮｉＳｉが好適である。
特許文献１には、シリコンを含有する半導体基板上にＮｉ合金膜を形成して熱処理を行うことにより、Ｎｉシリサイド層を形成することが記載されている。
特許文献２には、半導体基板上にＮｉ合金膜及びＮｉ膜をこの順に形成して熱処理を行うことにより、Ｎｉシリサイド層を形成することが記載されている。
特許文献３には、半導体基板上にＮｉ膜又はＮｉ合金膜を形成し、第１の熱処理を行うことにより金属シリサイド層を形成し、さらに第１の熱処理よりも高い第２の熱処理を行うことが記載されている。
Ｎｉシリサイド層を形成するときに、ＮｉＳｉ２が形成されることを抑制することを目的として、Ｎｉ合金を用いることが行われている。しかしこの方法では、Ｎｉに添加する金属の量が多くなるため、Ｎｉシリサイド層が高抵抗化していた。
本発明によれば、シリコン層上に、Ｎｉより原子番号が大きい金属元素を含み、Ｎｉを含まない反応制御層を形成する工程と、
前記反応制御層上にＮｉを堆積し、前記シリコン層、前記反応制御層、及び前記Ｎｉを熱処理することにより、前記シリコン層にＮｉシリサイド層を形成する工程と、
を備える半導体装置の製造方法が提供される。
前記反応制御層上にＮｉを堆積し、前記シリコン層、前記反応制御層、及び前記Ｎｉを熱処理することにより、前記シリコン層にＮｉシリサイド層を形成する工程と、
を備える半導体装置の製造方法が提供される。
本発明者が検討した結果、Ｎｉシリサイド層を形成するときにＮｉＳｉ２が形成されるメカニズムは以下の通りであることが判明した。まず、ＮｉにＮｉ−adamantane構造が形成されると、ＮｉＳｉ２が形成されやすくなる。これに対し、Ｎｉがシリコン層から受ける圧縮応力が大きくなると、Ｎｉ−adamantane構造は不安定になるため、ＮｉにＮｉ−adamantane構造が形成されにくくなる。従って、Ｎｉがシリコン層から受ける圧縮応力を小さくすることが、ＮｉＳｉ２が生成されないようにするポイントとなる。
ここで本発明のように、シリコン層とＮｉの間に、Ｎｉより原子番号が大きい金属元素からなる反応制御層を形成すると、Ｎｉがシリコン層から受ける圧縮応力を小さくすることができる。このため、本発明では、Ｎｉシリサイド層を形成するときに、ＮｉＳｉ２が形成されることを抑制できる。また、反応制御層は薄くてよいため、形成されるＮｉシリサイド層に含まれる添加元素の量も少なくてすむ。従って、添加元素に起因してＮｉシリサイド層が高抵抗化することを抑制できる。
本発明によれば、シリコン層と、
シリコン層の少なくとも一部に形成されたＮｉシリサイド層と、
を備え、
前記Ｎｉシリサイド層は、Ｎｉより原子番号が大きい金属元素を含み、
前記金属元素の濃度は、前記Ｎｉシリサイド層の表層で最も高く、下に行くにつれて低くなる半導体装置が提供される。
シリコン層の少なくとも一部に形成されたＮｉシリサイド層と、
を備え、
前記Ｎｉシリサイド層は、Ｎｉより原子番号が大きい金属元素を含み、
前記金属元素の濃度は、前記Ｎｉシリサイド層の表層で最も高く、下に行くにつれて低くなる半導体装置が提供される。
本発明によれば、添加元素に起因してＮｉシリサイド層が高抵抗化することを抑制できる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の工程を有する。まず、シリコン層１００上に、Ｎｉより原子番号が大きい金属元素を含み、Ｎｉを含まない反応制御層２０２を形成する。次いで、反応制御層２０２上にＮｉを堆積し、シリコン層１００、反応制御層２０２、及びＮｉを熱処理することにより、シリコン層１００にＮｉシリサイド層２００を形成する。反応制御層２０２は、Ｎｉより原子番号が大きい金属元素から構成されるのが好ましい。以下、詳細に説明する。
図１は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の工程を有する。まず、シリコン層１００上に、Ｎｉより原子番号が大きい金属元素を含み、Ｎｉを含まない反応制御層２０２を形成する。次いで、反応制御層２０２上にＮｉを堆積し、シリコン層１００、反応制御層２０２、及びＮｉを熱処理することにより、シリコン層１００にＮｉシリサイド層２００を形成する。反応制御層２０２は、Ｎｉより原子番号が大きい金属元素から構成されるのが好ましい。以下、詳細に説明する。
まず図１（ａ）に示すように、シリコン層１００上に反応制御層２０２を形成する。シリコン層１００はシリコン基板の表層であってもよいし、ＳＯＩ基板のシリコン層であってもよいし、基板上に形成されたシリコン膜であってもよい。反応制御層２０２は、Ｎｉより原子番号が大きい金属元素を５０％以上含んでいる。反応制御層２０２は、上記した金属元素のみからなるのが好ましい。より詳細には、金属元素としては、イオン半径がＮｉのイオン半径よりも大きい金属元素が好ましい。反応制御層２０２に用いることができる金属元素は、例えばＰｔ、Ｔａ、Ｗ、Ｈｆ、Ｚｒ、及びＰｄの少なくとも一つである。
反応制御層２０２は、例えばAtomic Layer Deposition（ＡＬＤ）法により形成される。Ｎｉシリサイド層２００を低抵抗化するためには、反応制御層２０２は薄いほうが好ましい。反応制御層２０２の膜厚は、例えば０．３ｎｍ以下である。また反応制御層２０２の膜厚は、例えば１原子層以下であり、かつ反応制御層２０２を構成する金属元素は、Ｎｉシリサイド層２００が形成されるシリコン層１００の半分以上を覆っている。
次いで、図１（ｂ）に示すように、反応制御層２０２上に第１Ｎｉ層２０４を形成する。第１Ｎｉ層２０４は、例えばスパッタリング法により形成される。第１Ｎｉ層２０４の厚さは、０．５ｎｍ以上であるのが好ましく、また４０ｎｍ以下、特に１０ｎｍ以下であるのが好ましい。第１Ｎｉ層２０４の厚みが０．５ｎｍ未満の場合、第１Ｎｉ層２０４を均一な厚みに形成することが難しくなる。また第１Ｎｉ層２０４が４０ｎｍ超である場合、反応制御層２０２による効果が小さくなってしまう。本実施形態では、第１Ｎｉ層２０４を形成するとき、シリコン層１００及び反応制御層２０２の温度を３００℃未満の温度にする。このようにすると、第１Ｎｉ層２０４を形成するときにシリサイド化が生じることを抑制できる。
次いで図１（ｃ）に示すように、シリコン層１００、反応制御層２０２、及び第１Ｎｉ層２０４を３００℃以上に加熱する。このときの加熱温度は、５００℃以下、さらには４５０℃以下が好ましい。これにより、第１Ｎｉ層２０４は反応制御層２０２を介してシリコン層１００に拡散して反応し、Ｎｉシリサイド層２００が形成される。Ｎｉシリサイド層２００の平均厚さは、例えば２０ｎｍ以下である。このとき、反応制御層２０２はＮｉシリサイド層２００に含まれるが、反応制御層２０２を構成していた金属元素の濃度は、Ｎｉシリサイド層２００の表面、又は表面から５原子層以下の領域で最も高く、下に行くにつれて低くなる。
次に、本実施形態の作用及び効果について説明する。本発明者が検討した結果、以下のことが判明した。ＮｉにＮｉ−adamantane構造が形成されると、ＮｉＳｉ２が形成されやすくなる。一方、Ｎｉがシリコン層から受ける圧縮応力が大きくなると、Ｎｉ−adamantane構造は不安定になるため、Ｎｉ−adamantane構造が形成されにくくなる。このため、Ｎｉがシリコン層から受ける圧縮応力を小さくすることが、ＮｉＳｉ２が生成されないようにするポイントとなる。
本実施形態では、シリコン層１００と第１Ｎｉ層２０４の間に反応制御層２０２を形成している。反応制御層２０２は、Ｎｉより原子番号が大きい金属元素で形成される。このため、反応制御層２０２を設けることにより、Ｎｉがシリコン層から受ける圧縮応力を小さくすることができる。このため、Ｎｉシリサイド層２００を形成するときに、ＮｉＳｉ２が形成されることを抑制できる。また、反応制御層２０２は薄くてよいため、Ｎｉシリサイド層２００に含まれる添加元素の量も少なくてすむ。従って、添加元素に起因してＮｉシリサイド層２００が高抵抗化することを抑制できる。また添加元素の量を少なくすることができるため、添加元素に起因して製造コストが高くなることを抑制できる。
図２（ｂ）は、本実施形態に係る半導体装置の製造方法を用いてシリサイドが形成されたシリコン層の断面ＴＥＭ像である。図２（ａ）は比較例に係る半導体装置の製造方法を用いてシリサイドが形成されたシリコン層の断面ＴＥＭ像である。比較例に係る半導体装置の製造方法は、反応制御層２０２が形成されていない点を除いて、本実施形態に係る半導体装置と同様である。これらの断面ＴＥＭ像において、白く見える部分がＮｉシリサイドである。
図２（ａ）に示すように、比較例に係る半導体装置の製造方法では、Ｎｉシリサイド層がシリコンの（１１１）面に沿って深くスパイク状に伸びている。これは、Ｎｉシリサイド層としてＮｉＳｉ２が形成されているためである。これに対して図２（ｂ）に示すように、本実施形態に係る半導体装置の製造方法では、Ｎｉシリサイド層が深く伸びることが抑制されている。これは、Ｎｉシリサイド層としてＮｉＳｉ２が形成されずにＮｉＳｉが形成されているためである。Ｎｉシリサイド層が深く伸びることが抑制できると、例えばトランジスタのソースドレイン領域を微細化して浅くすることができる。
（第２の実施形態）
図３は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。まず図３（ａ）に示すように、シリコン層１００上に反応制御層２０２を形成する。
図３は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。まず図３（ａ）に示すように、シリコン層１００上に反応制御層２０２を形成する。
次いで図３（ｂ）に示すように、シリコン層１００及び反応制御層２０２を３００℃以上に加熱しながら、反応制御層２０２上にＮｉを堆積する。シリコン層１００及び反応制御層２０２の温度が３００℃以上であるため、反応制御層２０２に堆積したＮｉはシリコン層１００に拡散し、Ｎｉシリサイド層２００を形成する。この工程において、シリコン層１００及び反応制御層２０２の温度は５００℃以下、さらには４５０℃以下であるのが好ましい。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。またＮｉを堆積すると同時にＮｉシリサイド層２００を形成することができるため、半導体装置の製造工程数を少なくすることができる。
（第３の実施形態）
図４は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。まず図４（ａ）に示すように、シリコン層１００にＮｉシリサイド層２００を形成する。Ｎｉシリサイド層２００の形成方法は、第１の実施形態又は第２の実施形態と同様である。
図４は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。まず図４（ａ）に示すように、シリコン層１００にＮｉシリサイド層２００を形成する。Ｎｉシリサイド層２００の形成方法は、第１の実施形態又は第２の実施形態と同様である。
次いで図４（ｂ）に示すように、Ｎｉシリサイド層２００上に第２Ｎｉ層２０６を形成する。第２Ｎｉ層２０６は、例えばスパッタリング法により形成される。第２Ｎｉ層２０６の膜厚は、例えば０．５ｎｍ以上が好ましく、また１０ｎｍ以下が好ましい。
次いで図４（ｃ）に示すように、シリコン層１００、Ｎｉシリサイド層２００、及び第２Ｎｉ層２０６を熱処理する。このときの熱処理温度は、３００℃以上が好ましく、また５００℃以下であるのが好ましい。これにより、第２Ｎｉ層２０６もシリコン層１００に向けて拡散し、Ｎｉシリサイド層２００が厚くなる。
本実施形態によっても、第１又は第２の実施形態と同様の効果を得ることができる。またＮｉシリサイド層２００を厚くすることができる。
（第４の実施形態）
図５は、第４の実施形態に係る半導体装置の構成を示す断面図である。本実施形態では、Ｎｉシリサイド層２００はＭＯＳトランジスタのソースドレイン領域１３０の表層、及びゲート電極１２０の少なくとも表層に形成されている。Ｎｉシリサイド層２００の形成方法は、第１〜第３の実施形態のいずれかと同様である。
図５は、第４の実施形態に係る半導体装置の構成を示す断面図である。本実施形態では、Ｎｉシリサイド層２００はＭＯＳトランジスタのソースドレイン領域１３０の表層、及びゲート電極１２０の少なくとも表層に形成されている。Ｎｉシリサイド層２００の形成方法は、第１〜第３の実施形態のいずれかと同様である。
詳細には、シリコン層１００はシリコン基板である。そしてシリコン基板には素子分離膜１０２が埋め込まれており、ＭＯＳトランジスタが形成される素子領域が他の領域から分離されている。素子領域の一部上にはゲート絶縁膜１１０及びゲート電極１２０が形成されている。ゲート絶縁膜１１０は酸化シリコン膜であってもよいし、酸化シリコンより誘電率が高い高誘電率膜を含んでいてもよい。ゲート絶縁膜１１０が前者の場合、ゲート電極１２０はポリシリコン膜である。またゲート絶縁膜１１０が後者の場合、ゲート電極１２０はメタルゲート（例えばＴｉＮなどの金属窒化膜）とポリシリコン膜をこの順に積層した積層構造を有している。そしてゲート電極１２０の表層には、Ｎｉシリサイド層２００が形成されており、ゲート電極１２０の側面にはサイドウォール１５０が形成されている。
ゲート電極１２０の両側に位置するシリコン層１００には、ソースドレイン領域１３０が形成されている。ソースドレイン領域１３０は、シリコン層１００に不純物を導入することにより形成されており、またエクステンション領域１４０を有している。エクステンション領域１４０はサイドウォール１５０の下に位置している。そしてソースドレイン領域１３０の表層には、Ｎｉシリサイド層２００が形成されている。ソースドレイン領域１３０の表層に位置するＮｉシリサイド層２００の平均厚さは、２０ｎｍ以下、好ましくは１０ｎｍ以下である。
本実施形態によっても、第１〜第３の実施形態のいずれかと同様の効果を得ることができる。また、ソースドレイン領域１３０の表層に位置するＮｉシリサイド層２００がスパイク状に成長することを抑制できる。このため、ソースドレイン領域１３０を浅くしても、Ｎｉシリサイド層２００がソースドレイン領域１３０を突き抜けることを抑制できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１００ シリコン層
１０２ 素子分離膜
１１０ ゲート絶縁膜
１２０ ゲート電極
１３０ ソースドレイン領域
１４０ エクステンション領域
１５０ サイドウォール
２００ Ｎｉシリサイド層
２０２ 反応制御層
２０４ 第１Ｎｉ層
２０６ 第２Ｎｉ層
１０２ 素子分離膜
１１０ ゲート絶縁膜
１２０ ゲート電極
１３０ ソースドレイン領域
１４０ エクステンション領域
１５０ サイドウォール
２００ Ｎｉシリサイド層
２０２ 反応制御層
２０４ 第１Ｎｉ層
２０６ 第２Ｎｉ層
Claims (16)
- シリコン層上に、Ｎｉより原子番号が大きい金属元素を含み、Ｎｉを含まない反応制御層を形成する工程と、
前記反応制御層上にＮｉを堆積し、前記シリコン層、前記反応制御層、及び前記Ｎｉを熱処理することにより、前記シリコン層にＮｉシリサイド層を形成する工程と、
を備える半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記金属元素は、イオン半径がＮｉのイオン半径よりも大きい半導体装置の製造方法。 - 請求項１又は２に記載の半導体装置の製造方法において、
前記金属元素は、Ｐｔ、Ｔａ、Ｗ、Ｈｆ、Ｚｒ、及びＰｄの少なくとも一つである半導体装置の製造方法。 - 請求項１〜３のいずれか一項に記載の半導体装置の製造方法において、
前記反応制御層の膜厚は、０．３ｎｍ以下である半導体装置の製造方法。 - 請求項１〜３のいずれか一項に記載の半導体装置の製造方法において、
前記反応制御層の膜厚は、１原子層以下であり、かつ前記金属元素は、前記Ｎｉシリサイド層が形成される前記シリコン層の半分以上を覆っている半導体装置の製造方法。 - 請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、
前記Ｎｉシリサイド層は、トランジスタのソース又はドレインの表層に形成される半導体装置の製造方法。 - 請求項１〜６のいずれか一項に記載の半導体装置の製造方法において、
前記シリコン層にＮｉシリサイド層を形成する工程において、前記シリコン層を３００℃以上５００℃以下の温度で加熱しつつ、前記反応制御層上にＮｉを堆積することにより、前記Ｎｉシリサイド層を形成する半導体装置の製造方法。 - 請求項１〜６のいずれか一項に記載の半導体装置の製造方法において、
前記シリコン層にＮｉシリサイド層を形成する工程は、
前記シリコン層を３００℃未満の温度にして、前記反応制御層上に第１Ｎｉ層を形成する工程と、
前記シリコン層、前記反応制御層、及び前記第１Ｎｉ層を３００℃以上に加熱することにより、前記Ｎｉシリサイド層を形成する工程と、
を備える半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
前記第１Ｎｉ層の厚さは４０ｎｍ以下である半導体装置の製造方法。 - 請求項７〜９のいずれか一項に記載の半導体装置の製造方法において、
前記Ｎｉシリサイド層上に第２Ｎｉ層を形成する工程と、
前記シリコン層、前記Ｎｉシリサイド層、及び前記第２Ｎｉ層を熱処理することにより、前記Ｎｉシリサイド層を厚くする工程と、
を備える半導体装置の製造方法。 - シリコン層と、
シリコン層の少なくとも一部に形成されたＮｉシリサイド層と、
を備え、
前記Ｎｉシリサイド層は、Ｎｉより原子番号が大きい金属元素を含み、
前記金属元素の濃度は、前記Ｎｉシリサイド層の表面で最も高く、下に行くにつれて低くなる半導体装置。 - 請求項１１に記載の半導体装置において、
前記金属元素は、イオン半径がＮｉのイオン半径よりも大きい半導体装置。 - 請求項１１又は１２に記載の半導体装置において、
前記金属元素は、Ｐｔ、Ｔａ、Ｗ、Ｈｆ、Ｚｒ、及びＰｄの少なくとも一つである半導体装置。 - 請求項１１〜１３のいずれか一項に記載の半導体装置において、
前記Ｎｉシリサイド層は、トランジスタのソース又はドレインの表層に形成されている半導体装置。 - 請求項１１〜１４のいずれか一項に記載の半導体装置において、
前記シリコン層はシリコン基板の表層である半導体装置。 - 請求項１１〜１５のいずれか一項に記載の半導体装置において、
前記Ｎｉシリサイド層の厚さは２０ｎｍ以下である半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010241250A JP2012094707A (ja) | 2010-10-27 | 2010-10-27 | 半導体装置の製造方法及び半導体装置 |
| US13/278,914 US20120104614A1 (en) | 2010-10-27 | 2011-10-21 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010241250A JP2012094707A (ja) | 2010-10-27 | 2010-10-27 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012094707A true JP2012094707A (ja) | 2012-05-17 |
Family
ID=45995786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010241250A Pending JP2012094707A (ja) | 2010-10-27 | 2010-10-27 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120104614A1 (ja) |
| JP (1) | JP2012094707A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089741A (ja) | 2011-10-18 | 2013-05-13 | Renesas Electronics Corp | 半導体装置、半導体基板、半導体装置の製造方法、及び半導体基板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870176B1 (ko) * | 2003-06-27 | 2008-11-25 | 삼성전자주식회사 | 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자 |
| US6797614B1 (en) * | 2003-05-19 | 2004-09-28 | Advanced Micro Devices, Inc. | Nickel alloy for SMOS process silicidation |
| US7544610B2 (en) * | 2004-09-07 | 2009-06-09 | International Business Machines Corporation | Method and process for forming a self-aligned silicide contact |
| US7419907B2 (en) * | 2005-07-01 | 2008-09-02 | International Business Machines Corporation | Eliminating metal-rich silicides using an amorphous Ni alloy silicide structure |
| US7994038B2 (en) * | 2009-02-05 | 2011-08-09 | Globalfoundries Inc. | Method to reduce MOL damage on NiSi |
-
2010
- 2010-10-27 JP JP2010241250A patent/JP2012094707A/ja active Pending
-
2011
- 2011-10-21 US US13/278,914 patent/US20120104614A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20120104614A1 (en) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI431723B (zh) | 經接觸窗形成於源極／汲極上之自我對準矽化物 | |
| JP2008235568A (ja) | 半導体装置およびその製造方法 | |
| JP2007067225A (ja) | 半導体装置およびその製造方法 | |
| JP2007158065A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2009033173A (ja) | 半導体素子およびその製造方法 | |
| JP2007214436A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4635070B2 (ja) | 半導体装置 | |
| JP4822982B2 (ja) | 半導体装置の製造方法 | |
| JP2009182264A (ja) | 半導体装置およびその製造方法 | |
| JP2009123944A (ja) | 半導体装置及びその製造方法 | |
| JP2009164424A (ja) | 半導体装置およびその製造方法 | |
| US8536053B2 (en) | Method for restricting lateral encroachment of metal silicide into channel region | |
| JP2011187498A (ja) | 半導体装置の製造方法 | |
| JP2012094707A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2009064875A (ja) | 半導体装置 | |
| JP2008514019A (ja) | 半導体デバイス及び同デバイスを形成する方法 | |
| JP2006024809A (ja) | 半導体装置及びその製造方法 | |
| JP2007158259A (ja) | 半導体装置およびその製造方法 | |
| JP4525896B2 (ja) | 半導体装置の製造方法 | |
| JP5194732B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006114633A (ja) | 半導体装置の製造方法 | |
| JP2008543108A (ja) | ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法 | |
| JP4546054B2 (ja) | 半導体装置の製造方法 | |
| US20090085131A1 (en) | Semiconductor device and manufacturing method thereof | |
| WO2012083600A1 (zh) | 控制金属硅化物横向侵入沟道区的方法 |