CN1568429A - 使用上部层图形提供对晶片承载的半导体器件的电流控制 - Google Patents

使用上部层图形提供对晶片承载的半导体器件的电流控制 Download PDF

Info

Publication number
CN1568429A
CN1568429A CNA028202864A CN02820286A CN1568429A CN 1568429 A CN1568429 A CN 1568429A CN A028202864 A CNA028202864 A CN A028202864A CN 02820286 A CN02820286 A CN 02820286A CN 1568429 A CN1568429 A CN 1568429A
Authority
CN
China
Prior art keywords
wafer
contact element
layer
semiconductor wafer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028202864A
Other languages
English (en)
Inventor
M·J·哈吉-谢克
J·R·比亚尔
R·M·豪金斯
J·K·冈特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finisar Corp
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1568429A publication Critical patent/CN1568429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H01S5/0021—Degradation or life time measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Element Separation (AREA)
  • Optical Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

这里公开的是用于为具有衬底(1240)、至少一个有源层(1240)和至少一个表面层(1240)的半导体晶片(1240)提供晶片寄生电流控制的方法。电流控制可以由围绕接触件(1215)形成的图形(1240)来实现，所述图形(1240)包括形成在由所述接触件(1215)表示的有源器件之间的绝缘注入物和/或牺牲层。电流流过与所述接触件(1215)和有源器件相关的有源区域(1260)。还公开了用于半导体器件的晶片级老化(WLBI)的方法和系统。当使用WLBI方法和系统时，晶片级的电流控制是重要的。

Description

使用上部层图形提供对晶片承载的半导体器件的电流控制
本发明要求2001年8月13日提交的题为“METHODS OF ANDSYSTEMS FOR WAFER LEVEL BURN-IN OF ELECTRONIC DEVICES”的序列号为60/311916的美国临时专利申请的优先权。
技术领域
本发明涉及基于晶片的半导体器件。更具体的，本发明涉及提供对单个半导体晶片承载的半导体器件进行电流控制。本发明还涉及使用电流控制设计的诸如垂直共振腔表面发射激光器(VCSEL)之类的半导体的晶片级老化(burn-in)。
背景技术
目前，在大多数电子部件中使用固态半导体器件。例如，在诸如光电子通讯系统和高速打印系统之类的应用中，半导体激光器是重要的器件。通常在单个晶片上制造超过60000个半导体激光器部件。
对垂直共振腔表面发射激光器(VCSEL)的兴趣持续增加。VCSEL通常通过在衬底材料上生长几层反射材料来制造。VCSEL包括通过半导体生产技术在衬底上形成的第一反射镜堆、形成在第一反射镜堆的顶部上的有源区域，以及形成在有源区域顶部上第二反射镜堆。通过在第二反射镜堆的顶部上提供第一接触件，以及在衬底的背部提供第二接触件，使得电流通过有源区域，这样来驱动VCSEL。可以用在典型的砷化镓衬底内部或者围绕砷化镓衬底设置的镓、砷、氮、铝、锑、磷和/或铟的组合来制造/形成VCSEL。
历史上，半导体的生产是很复杂和昂贵的多步骤工艺。部件的老化通常指热和/或电测试新制造的半导体部件的过程。老化使得可以单个识别在一批中出现的故障部件。目前，部件在“封装级”进行老化，其意味着通常在测试从晶片得到以后的单个封装的器件。每个部件被测试和在插座中放置，以作为封装单元进行老化，或者作为裸管芯(在封装以前)进行测试。管芯或者封装级的老化对于生产商是昂贵的，这是因为它是劳动密集型的。必须每个部件必需在要求完全的人为干预下被测试。
尽管目前半导体工业正在研究晶片级老化(WLBI)的方法和系统，但是提出的系统和方法通常要求多个电探针接触晶片上的多个电接触件。这样的系统是复杂的，且要求对探针和接触件的对准特别小心。例如，颁发给Nakata等的题为“Method of testing electricalcharacteristics of multiple semiconductor integratedcircuits simultaneously”的第6339329号美国专利是WLBI工业中采用的典型的技术方向。Nakata等的专利讲授了通过使多个探针端子分别与晶片上的多个半导体集成电路元件相关的多个测试电极接触，且从共同的电压供给线通过多个正温度系数元件将电压施加到每个测试电极，以同时测试多个半导体集成电路元件。
半导体制造工业需要用来减小目前执行器件老化所必需的成本和相关的劳动力的方法和系统。此外，半导体工业需要可以用于生产和测试诸如VCSEL、二极管、LED和其它半导体器件之类的具有前后接触件的半导体部件的WLBI方法和系统。
本发明人认识到，通过描绘实现部件的WLBI的方法和系统来有利地改善目前的老化工艺。然而，在WLBI操作期间，本发明人发现在由单个晶片承载的器件之间缺乏电流和/或光子控制是有问题的，导致了不精确的老化和/或损坏的器件。因此，本发明人发明了在晶片级老化处理期间在晶片承载的电子器件之间控制电流的系统和方法。因此，本发明作为新系统和方法来描述和提出，以解决目前发现的WLBI工艺的缺点。
发明内容
接下来提供本发明的内容，以有利于理解本发明一些独特的创新的特征，而不全面描述。本发明的各个方面的全面了解可以通过将整个说明书、权利要求书、附图和摘要作为一个整体考虑来获得。本领域中的普通技术人员在阅读本说明书时可以明白本发明的另外的目的和特征。
晶片级老化(WLBI)的方法和系统可以减小封装级老化的需要，且可以降低整个部件生产的成本。这里描述的WLBI系统具有两个用于在晶片两侧施加电偏压不同的电极，该晶片具有用于多个晶片承载的半导体器件的前后电接触件。冷却系统也使得可以施加均匀的温度到受到老化的晶片上。但是通常需要遍及晶片承载的器件的电流和/或光子流控制，且通常可以只直接设置在部件级处。
WLBI接触件向电子器件晶片的器件接触件和衬底表面的全部区域施加偏压。有时，在晶片上的邻近的器件之间会出现电流和/或光子泄漏。本发明描述了一种方式，其中，承载在相同的晶片上的电子器件可以避免偏压电流被引导到每个器件的合适的有源区域的地方的短路。流出预定区域的寄生电流的控制可以通过实现几种设计来控制。
本发明的一个目的是提供控制承载在半导体晶片上的半导体器件之间的电流的装置。当采用用于实施半导体器件的WLBI的方法和系统时，这样的控制是有用的。
根据解决已有技术的限制，提出了用于使用寄生电流控制装置在晶片级老化电子部件或者WLBI的方法和系统。
本发明的另一个特征是描述实现半导体器件的WLBI的方法，其中，制造了包含半导体器件的晶片，该包含半导体器件的晶片受到了WLBI，通过WLBI获得了单个器件，并且这些可运行的器件可以用于使用(例如，出货或者最终使用)。
本发明的另一个特征是描述包括在WLBI工艺期间协调向晶片承载的器件施加电能和热温度的WLBI方法。
本发明的另一个特征是描述包括在WLBI程序期间协调施加热温度到晶片承载的器件的WLBI方法。
根据本发明的方面，电子器件晶片表面上的扩散图形可以产生正负极性区域。
根据本发明的方面，电子器件晶片表面上的金属化图形可以引导电流。
根据本发明的方面，电子器件晶片表面上的注入图形(例如，牺牲层)可以产生不导电的区域。
根据本发明的方面，在由有源层表现的器件之间的晶片表面中蚀刻的、研磨的或者以其他方式刻出的沟槽可以控制光子流。
根据本发明的方面，填充有注入物的沟槽可以最小化在与所述器件相关的有源区域外部的电流或者光子流。
根据本发明的方面，在晶片上垂直和/或水平形成的氧化图形可以控制光子流(氧化图形的形成可以包括，但不限于，水平从垂直沟槽氧化)。
根据本发明的方面，包括，但不限于沟槽的光学阻挡可以被模制在电子器件晶片表面中，以防止侧向光子传播，以及在预定区域外部的侧向区域中的光致电流。
根据本发明的方面，可以在电子器件晶片表面上形成介电图形。
根据本发明的方面，介电材料也可以包括，但不限于，氮化物、氧化物、聚酰胺和光学抗蚀剂。
附图说明
使用附图来说明本发明的原理，其中，在贯穿各个图中，同样的标号指相同的或者功能相似的元件，这些附图合并到说明书中，且形成说明书的一部分，并连同本发明的详细描述来进一步说明本发明，附图包括：
图1是在底部层和顶部层具有电接触件的已有技术的半导体器件的放大图，以及包含多个诸如在放大图中显示的器件的晶片的已有技术的视图；
图2是晶片级老化(WLBI)系统的视图，其中，该系统可以向晶片提供电和热接触，用自动调节的上部接触组件来控制物理施加压力，以及用热交换器调节温度；
图3是WLBI系统的视图，其中，上下接触组件接触晶片的电接触件，显示出热量流过整个组件，以及通过热交换器围绕设定温度调节热量；
图4示出了柔性晶片接触材料，该柔性的晶片接触材料导电且形成为类似于晶片的形状，以便该材料可以用为晶片上的半导体提供共同电接触件，还示出了覆盖晶片的表面(器件侧面)的材料(显著地显示晶片的底部侧)；
图5是WLB I系统的视图，其中，框架结构显示为以这样的方式支撑晶片接触组件，该方式为，电绝缘/阻挡装置设置在各自的正(+)和负(-)电位组件，以及热交换器和受到了热和电测试(或者晶片级老化)的晶片之间；
图6示出了WLBI系统，其中，电源、热能源和热电偶以及温度测量设备与系统的上部和下部组件，以及通过热交换器提供温度控制的可选择的装置接触；
图7示出了WLBI系统，其中显示了用于降低和升高上部接触板的机构，其中，该机构可以被液压、气缸、气动或者其它方式控制；
图8示出了用于根据本发明的WLBI系统的机械部件、电部件和测量部件；
图9示出了用于实现根据本发明的WLBI的方法的步骤的流程图；
图10示出了形成在电子器件晶片表面上的扩散图形，其可以用于产生正负极区域；
图11示出了金属化图形，其也可以形成在电子器件晶片表面上的选择区域处；
图12示出了注入图形，其可以被加入电子器件晶片表面来产生不导电区域；
图13示出了介电图形，其可以形成在电子器件晶片表面；
图14示出了可以从晶片表面蚀刻、研磨或者以其他方式刻入选择层和区域中的沟槽，以控制由晶片承载的半导体器件之间的电流；
图15示出了氧化图形，其可以垂直地和/或水平地形成在晶片上且可以控制接触件之间的电流；
图16示出了沟槽，其可以形成在晶片中，且还可以用注入物填充，用来最小化位于有源区域外部的接触件之间的电流；以及
图17示出了还可以用于最小化VCSEL器件的有源区域外部的光子流的沟槽。
具体实施方式
本领域中的普通技术人员在研究了下面的本发明的详细描述时会明白本发明的新颖性特征，或者通过本发明的实践可以了解本发明的新颖性特征。然而，应该理解，本发明的详细描述和提出的具体的例子，一面显示的本发明的某些实施例一面提供示例目的，仅仅因为本领域中的普通技术人员从本发明的详细描述和随后的权利要求书会明白在本发明的范围以内的各种改变和改进。
如在此将要描述的，晶片级老化(WLBI)系统通过以很低的成本来实现老化的结果的新方法和系统，代替了部件或者器件级老化程序。本发明的公开物讲授了当部件是晶片的整体部分时，如何同时老化很多基于晶片的部件，而不是使用该领域中已知的通常要求每次处理一个管芯/部件的现有方法。现有方法通常更加是劳动密集型的。此外，WLBI可以基本上减少由于晶片老化操作后产生的废弃器件的数量。
图1-9示出了使用晶片级老化系统执行WLBI的方式。剩余的附图，图10-17示出了当利用了根据本发明在此描述的新晶片级WLBI方法和系统时在晶片级的电流控制。
参考图1，已有技术的半导体器件的例子来自其在晶片100上的位置并被显示为放大视图。在放大部分中显示的器件通常以诸如VCSEL或者LED之类的有源器件为例。例如VCSEL的器件的有源区域120产生和放大了光，该光允许通过在器件的表面上的窗或者开口出去115。在通常位于器件和晶片底部处向该器件的共同接触件105提供电位，且该电位通常用来向器件施加负电位。共同接触件105通常可以与晶片100的衬底107结合。通常用来向器件施加正(+)电位的第二接触件110一般位于器件的最上层109。在器件生产期间，在放大图中显示的器件从晶片100中切除。在本发明以前，在封装以前或者封装之后对单个晶片进行老化是标准惯例。通过本发明，现在所有的器件都可以在不从晶片100分离的情况下进行老化测试(热的和电的)。
参考图2，显示了在本发明的一个重要的实施例中使用的主要部件。在晶片级老化(WLBI)系统200中，示出了晶片100设置在上部接触板210和下部接触板215之间。应当理解，该系统只需要包括两个电接触板，即，接触板210和215，尽管根据本发明可以使用其它的电接触件。此外，应该理解，可以设计一种系统来垂直容纳半导体晶片，在这样的情况下，上部接触板210可以称为第一接触板，下部接触板215可以称为第二接触板。为了现在的详细描述，假设WLBI系统利用重力，因此水平地操作。因此，现在上部接触板210和下部接触板215被用来向晶片100提供正负电位。如前在图1中所示，共同接触件105(其可以是晶片的衬底)通过下部接触板215提供电接触。上部接触板210通过器件相应的表面接触件110可以直接向形成在晶片100上的每个器件提供电接触。
应该理解，在产生/处理晶片期间可能在晶片100的上表面(或者器件侧面)上产生变化，或者也可能在上部接触板210的表面上进行变化，该变化不考虑将电位施加到晶片上的所有器件上。为了确保从上部接触板210为所有器件提供电位，可以在上部接触板210和晶片100之间通过共同的接触件110可选择地引入导电的柔性层220。该柔性层220也可以减小晶片100的器件侧面上的机械压力。此外，可以在下部接触板215和晶片100之间通过共同的接触件105可选择地引入柔性层220，防止在晶片100上的过度的机械压力。上部接触板210可以由控制器230控制。控制器可以允许上部接触板210的表面最佳地向着器件接触件110，或者使用的该柔性的导电材料220的表面取向。该控制器可以提供上部接触板210的X-Y-Z取向。
在老化过程期间，热能240可以通过上部接触板210直接提供到形成在晶片100的表面上的所有器件上。如果使用可选的柔性层220，热能还必须足够通过该柔性层到达晶片100。为了维持处理期间晶片的恒定的老化温度，可以使用热交换器225。热交换器225可以通过下部接触板215为晶片100提供冷却作用。热交换器225可以包括本领域中已知的散热材料、液体冷却、气体冷却和其它传热方法，以调节晶片100的恒定温度。
参考图3，示出了当在操作期间观察时，在图2中描述的系统的部件设置。在老化测试期间，系统的上部接触部分310被设置与晶片100的上表面(例如，单个的器件接触件110)或者柔性层220接触。为了实现上部接触部分310与晶片100的表面的最佳设置，甚至当借助于柔性层220时，上部调节机构330也可以允许上部接触板210相对于晶片表面移动或者“齐平”。柔性层220不但有利于与晶片100上的器件接触件的电接触，而且还有助于防止从上部接触部分310施加的可能损坏晶片或者晶片上单个器件的机械压力。由于柔性层220的柔性特性，所以可以减小或者防止诸如晶片或者晶片上的单个器件上的破裂之类的损坏。当通过上部接触部分310施加热能340时，可以通过下部接触部分320实现热调节350。
参考图4，示出了柔性层220和晶片100。受到老化工艺的晶片100被放置在图2中示出的下部接触板215的顶部，使得晶片表面410面朝上向着图2的上部接触板210。然后，柔性层220放置在晶片表面410的顶部上。柔性层220最好被切割成或者成形为使得其形状为稍微大于晶片100的外部周边的“盘”。柔性层220和晶片底部420的组合在图4中示出，其中示出了具有直径大于晶片100的直径的柔性层220。
当使用时，柔性层220应该作为导电、导热和可机械压缩的中间接触材料。柔性层220应该为老化电路增加足够的电阻，以使跨过晶片100的管芯到管芯的电流变化最小化。柔性层220还必须是导热的，以传导热量流到半导体晶片/从半导体晶片传导热量流。柔性层220必须是可机械压缩的，以确保跨过不均匀的晶片和电极表面的均匀地接触，且防止损坏半导体晶片的表面(上部和/或下部)。可以使用的一些材料包括，但不限于，z轴弹性体、导电弹性体、导电橡胶、金属膜、浸渍金属的聚合物膜、石墨盘以及形成图形的牺牲金属。例如，由Troutdale，Oregon的美国Toyo Tanso的制造商和经销商称作PERMAFOIL的石墨箔盘可以从高纯度的石墨片切割下来。PERMA FOIL的特性包括：
温度范围：-200℃到+3300℃
压缩率(垂直于表面)：45％
导热率(平行于表面)：120Kcal/m.Hr℃
导热率(垂直于表面)：4Kcal/m.Hr℃
电阻率(平行于表面)：900μΩ-cm
电阻率(垂直于表面)：250000μΩ-cm
热膨胀吸收(平行于表面)：5×10-61℃
热膨胀吸收(垂直于表面)：2×10-41℃
参考图5，示出了对根据本发明的晶片级老化有用的系统500的视图。示出了晶片100和可选的柔性层220在老化位置。在图3中显示的上部接触部分310的控制可以通过例如手动控制器510来实现。例如，顺时针或者逆时针旋转机械调节机构可以分别使上部接触部分310下降或者上升。在系统500的上部组件540和下部组件550处的电位可以通过放置在组件540和550之间的电介电530实现。当然，本领域中的普通技术人员应该理解，可以在系统500上的其它位置处实现电绝缘。如图5所示，下部组件550可以包括热交换器520。
参考图6，示出了根据本发明的WLBI系统600的视图，其中具有配合部件用来在晶片级老化处理期间提供电能、热能、测量和控制特性。电能可以通过电能发生器610提供给上部615和下部620接触组件。热能可以通过热耦合640提供给上部接触组件，热耦合640可以设置成刚好在上部接触板615上接触，如图6所示。温度可以通过热电偶650来检测。热电偶650可以与热能发生器630和热交换器660合作，以便通过热耦合640和热交换器660的配合来维持晶片上的恒定温度。可以通过电能发生器610或者其它在本领域中已知的电气设备来维持电能。如图6所示，热交换器660可以通过液体、气体、散热材料或者热控制装置与其等价物的任何组合来提供热控制。
参考图7，所示的是本发明的另一个实施例，其中，WLBI系统700包括用于下降和上升上部接触板705的机构710。机构710可以被液压、气缸、气动或者以其它方式控制。电接触点720和730也如图7所示，其上紧固来自电发生器的电缆。示出了电介电740的另一种可选位置位于系统700的底座760附近的热交换器750的下面。
图8示出了用于根据本发明的WLBI系统800的机械部件810、电气部件820、控制部件830和材料部件840。该系统800已经在VCSEL晶片的老化中能成功的测试。
现在要描述执行根据本发明的WLBI的方法。应该理解，对于不同的半导体晶片可以给出在步骤、时间周期、电/热量以及其它参数上进行的变化。在下面的例子中使用VCSEL，或者确切的方法、步骤、时间周期和电/热量不应该构成对本发明的方法和系统的限制。
参考图9，示出了流程图，该流程图显示根据本发明对接收到的一批晶片进行晶片级老化工艺。在老化处理前，在步骤905应该清洁晶片、石墨盘和接触板。在步骤910中进行将VCSEL晶片和石墨盘(柔性层220)装载到底部接触板上以前，应该检查和记录通常在晶片的外部顶部表面边缘记下的晶片号。晶片的底部表面应该放置在下部接触板上，使得它面朝/接触底部接触板，且如果使用柔性层220，然后可以将柔性层220放置在晶片的顶部(器件侧)表面上。然后，在步骤915中以低接触力(为了防止晶片损坏)小心地关闭接触板。然后，与接触板电接触的电源偏置电流设置成选定的老化设置值，且偏置电流在步骤920中匀变上升到操作水平。然后在步骤925中打开例如冷却风扇的热交换器，以及诸如加热器之类的热源以便达到它们的合适的老化设置值。
一旦启动了老化过程，老化启动信息和设置值的记录在步骤930中记录到老化日志/表格上。在步骤935中在每个晶片的老化过程期间，监测晶片老化电流和温度，其中根据器件或者应用，该老化过程要花几个小时或者几天。
在老化过程的时间周期完成以后，在步骤940中供给到晶片的偏置电流匀变地下降，且最终关闭，并且在步骤940关闭加热器。老化停止时间和其它可观察的信息的记录可以在步骤945中被记录在信息日志上。在步骤950通常允许冷却晶片到小于30℃。在冷却周期以后，热交换器(冷却设备，其可以包括由电源供给动力的风扇)在步骤955中关闭(且由于安全和静电放电的原因应该关闭任何其它设备)。然后在步骤960中打开接触板。然后在步骤965中取出晶片和柔性盘材料。然后在步骤970中清洁晶片，以去除石墨(或者其它柔性层220)颗粒，且晶片在步骤975中返回到处理批中。然后另一个VCSEL晶片可以从该批中装载到系统中，或者，如果该批完成了，那么该批可以前进到下一个操作(例如，验证测试或者器件组装)。
接下来的描述将集中在VCSEL晶片的老化，但是原理可以应用到其它半导体晶片。一个典型的VCSEL晶片产品通常是3英寸直径的圆形(具有2.9英寸直径的平面)的砷化镓(GaAs)半导体晶片，通常厚0.008-0.014英寸。晶片在顶部侧加工有金属化图形，且在底部侧进行全部表面金属化。该晶片级老化过程是通电的老化，通常将20mA的，对于一些产品为5-20mA的，限流的直流电流，约2伏电压供给晶片上的每个器件，这个过程通常在125℃，对于一些产品85-150℃，控制在+/-5℃，在周围大气环境下通常持续20小时。每个晶片(根据器件类型)具有24K-58K个器件，对于整个老化来说电源电流要求为120-1200Amps，电源电压的范围为0-5伏。
典型的VCSEL晶片功率消耗从200瓦到2000瓦，取决于每个晶片上的器件数量和每个器件上的偏流。本发明的老化系统提供金属电极，其以受控压力(可调节的10-100psi力，可控制到+/-5psi)夹紧到晶片的两个侧面，打开时用于装载/卸载。几乎与VCSEL晶片表面形状匹配，且目前已知为大约0.015英寸厚的石墨铂(即，柔性层220)可以在VCSEL晶片的形成图形的顶侧插入，以提供导电和导热的缓冲层。在老化期间，由石墨铂和晶片的组合产生大量的热，该老化必须由老化系统进行热管理，以维持目标的晶片底部侧温度。空气和/或液体冷却用于管理热负荷。
本发明人开发了一种晶片级老化系统，其通过空气冷却，且对于1200瓦维持125℃的晶片温度，在140℃晶片温度下控制达到1400瓦。对于最大功率消耗来说的目标性能是在1600瓦功率消耗下维持125℃的晶片温度。该WLBI系统利用气缸夹具在晶片上施加达到700磅的力。热电偶将晶片衬底温度提供到控制箱，其打开/关闭冷却风扇以维持在底部接触板的中心处的目标温度+/-5℃。跨过底部铜板的温度曲线在边缘与中心读数相与下降大约10℃。热通路通常通过底部铜接触板向下进入具有冷却片的大的铜散热器，空气被强迫通过该冷却片。使具有600cfm容量的推进风扇。辅助加热器连接到顶部接触板，以便为低电流晶片产品注入热量。
用来实现VCSEL晶片老化的系统应该向晶片均匀地施加压力接触，其可以调节到在3英寸直径的晶片上的10-100psi的目标。这相应于在3英寸直径的晶片上的总磅数为70-700的夹持力。该压力应该控制到+/-5psi。在20小时老化期间在0-5伏范围内的可调节的120-1200Amps的直流电流被施加到晶片和形成在晶片上的器件上。应该将电压控制在+/-1％内。
在20小时老化期间，将消耗达到2000瓦的热来将例如3英寸直径的晶片上的晶片温度控制到85-150℃范围的目标，温度公差为+/-5℃。在老化启动/完成期间，接触压力、偏流/电压，以及晶片温度加热/冷却应该以受控和可调节的方式匀变上升/下降。应该监测跨过晶片接触板的接触压力、偏流、偏压，以及在老化和匀变上升和匀变下降期间的晶片(底部接触板)温度，且把数据存入日志。
选择用于WLBI系统的机器部件的材料类型可以包括铝和铜，以及其它材料类型。支撑的加工部件最好是铝，完全是高电流通路的材料最好是具有金/镍镀附的接触件的铜，以阻止铜移动进入砷化镓VCSEL晶片，以及防止铜氧化和产生寄生电阻/热。
顶部/底部接触板(210和215)应该最好使自身平面度到大约0.003英寸。石墨盘(柔性层220)可以压缩到大约0.003英寸，以弥补一些晶片/板的对应的变化。该系统应该能够在20小时的VCSEL的老化期间连续工作。该系统的使用可以假设为超过每星期6天，其中有4小时装载/卸载时间操作。
VCSEL晶片最好应该以受控的压力接触、受控的偏流以及受控的温度来进行受控时间周期的老化，而没有晶片损坏。匀变上升和匀变下降过程应该是可以控制的。接触板区域应该最好是平的、光滑的以及清洁的，以防止会引起晶片损坏的不规则表面。具有传感器设备的基于PC的日志记录系统可以用来自动监测和提供定期的读数。在匀变上升和匀变下降期间，基于PC的系统可以每分钟监测接触压力、偏流、接触板偏压、底部接触板温度、顶部接触板温度和日志数据，然后，在20小时的老化周期期间，每5分钟监测一次。每个系统/晶片的老化批的数据日志可以以数据文件提供，该数据文件可以上载到网络服务器位置。
为了监测，电源可以被校准，且可以提供有关偏流的信号。伏特计可以测量接触板偏压。热电偶可以插入上部/下部接触板来测量温度。
温度过高警报应该触发偏置电源的关闭，这将去除热产生源。如果出现系统气压的损耗，那么将损失晶片接触力，这将触发系统警报。不间断电源(UPS)应该用来支持辅助的110V交流控制电子装置，以在损耗110V交流功率的情况下保护系统。如果出现三相电源的失去，系统警报触发，使得可以采取补救措施来挽救晶片和系统。
PC控制的且自动将数据记录日志的系统中使用的软件可以同时控制和监测几个WLBI系统；最好，数据日志文件输出可以上载到网络服务器的位置，且用微软兼容的软件(例如，Excel等)可以察看。诸如以太网之类的网络接口可以提供必要的网络链接和提供远程指令控制。
每个WLBI系统最好应该使用三相208V交流20Amps来用作电源，单相110V交流20Amps用于控制箱电子装置。
半导体晶片必须考虑处理静电放电(ESD)应该是公知的。当处理半导体晶片和器件时，总是应该使用适当的清洁和无静电的设备、工艺和材料。在晶片处理期间，系统应该为操作者设置静电放电(ESD)保护连接。晶片连接板应该电连接到电源终端，以防止ESD。
本发明的老化过程已经在测试中显示了通过在升高的温度和持续固定时间的直流电流下操作基于晶片的器件来“稳定”VCSEL性能。在125℃的温度、20mA的电流和20小时的持续时间下已经成功地测试了部件的老化。在单个部件从老化晶片中取出以后建立，以及在14小时“工作”的老化期间追踪每个器件的光强度输出的变化以后，基于晶片测试的部件被证实为“稳定”。
在测试期间，要求WLBI系统对“管芯收缩”的晶片进行处理，这些晶片具有50K管芯/晶片，在20mA/管芯下，对于1600瓦的总功率消耗来说在1.6V正向电压下需要1000Amps/晶片。该晶片VF×IF功率消耗将是驱动得晶片达到125℃的热发生源。然后，系统必须以受控的方式去除热量，以维持125℃。本发明显示为可以工作在1000Amps的完全功率下，具有达到2100瓦的消耗功率。用来检验合适的δPO(光强度输出)的稳定性的整个晶片的WLBI测试确定几个有趣的效果。质子和氧化物VCSEL表现不同，导致增加对电流流过晶片的方式的理解。证明WLBI粗略地近似于由部件老化过程获得的稳定性。通过本发明的教义，WLBI对于870Amp阵列的VCSEL产品是可以实现的，且可以适用于与其它在晶片的前面、后面或者其它表面处具有电接触点的半导体产品(例如，LED)一起使用。
可以利用几个热交换器的设计来提供正在用本发明进行老化的晶片的热管理。现在讨论这些这些不同的热管理选择。
本发明公开了当接触整个晶片表面时，例如在图2中描述的由两个板的方法所示的，晶片级老化中的电流控制要求考虑一些器件设计，而这些器件设计不需要传统的具有例如引线接合的顶部接触件的单个管芯的部件老化。
如图3、5和6所示，这里描述的WLBI接触系统和方法施加偏压到电子器件晶片100的表面的整个表面区域，前后表面，位于晶片的器件侧面上的器件侧面接触件/接触表面。如果电子器件晶片100在晶片级老化期间能够帮助引导偏流到达位于晶片100上的每个器件的合适的有源区域120，那么本发明将是有帮助的。
本发明的方式，其中，流出预定区域的寄生电流可以通过下述或者变化或者其组合中的任何一项来控制：
形成在电子器件晶片表面上的扩散图形，其产生正负极区域。
形成在电子器件晶片表面上的金属化图形。
形成在电子器件晶片表面上的注入图形，其产生不导电的区域。
形成在电子器件晶片表面上的牺牲层，诸如光致抗蚀剂，产生不导电的区域，且可以在老化处理以后被去除。
形成在电子器件晶片表面上的介电图形。介电材料可以包括，但不限于，氮化物、氧化物、聚酰胺和光致抗蚀剂。
蚀刻的、研磨的或者以其他方式刻在表面中的沟槽用以控制电流。
填充有注入物的沟槽用来最小化有源区域外部的电流或者光子流。
垂直和/或水平形成的氧化图形，其控制电流。这些图形包括，但不限于，水平从垂直沟槽的氧化，诸如在题为“Laser with aSelectively Changed Current Confining Layer”的美国专利No.5903588中描述，其作为参考在此引用。
包括，但不限于沟槽的光阻挡，其在电子器件晶片表面形成图形，以防止侧向光子传播，以及在预定区域外部的侧向区域中的光致电流。
在单个晶片上承载的半导体器件上的寄生电流控制的目的是促使偏流(通常每个器件5-20mA)通过有源结区域，复制部件老化的情况。术语“寄生电流控制”这里应该理解为它解决出现在有源结区域外部的电流。本发明人确定，垂直沟槽和表面介电图形的组合阻止了侧向的光致电流。下面的说明书描述了可以在受到晶片级老化工艺的多种半导体器件，包括集成电路、LED、VCSEL和其它器件中控制寄生电流的方法和设备。
参考图10，在电子器件晶片1000的上表面1010上的扩散图形1040可以用来产生正负极区域。如图10所示，例如由半导体晶片1000承载的VCSEL器件具有衬底1020、有源部件层1065和上表面层1010。通过在期望极性的表面上产生扩散图形1040，使电流经由接触件1005和1015来通过不期望的区域1050所必需的电压可以增加到使电流通过所期望的区域1060所必需的电压之上。实际上，扩散图形1040在不期望的区域1050中加入了反向偏置的二极管，这增加了大的电压降。电流会流过低电压的未扩散区域1060(通常包括器件的有源层)，而不流过较高电压的扩散的区域1050(该区域在晶片1000上分离多个器件，如所示的由虚线从有源区域1060分离)。
产生扩散图形的该方法通常在半导体工业中是熟知的；然而，当如这里的描述被应用到控制晶片级老化的电流控制时是新的。该扩散图形1040可以作为在晶片1000的选择区域之上的一层，或者作为浅扩散层被永久加入到选择的区域中晶片的表面，例如，所选择的区域例如作为较小导电的(不期望的)区域1050，使扩散图形通过在半导体领域中熟知的方法可以大致被蚀刻掉。
参考图11，金属化图形1140也可以形成在电子器件晶片表面1110上的选择区域(例如，区域1150)。对于上述的扩散层来说，通过在晶片上表面1110上增加较少的导电金属化图形1140，使电流通过不期望的区域1150(例如，较小导电性的区域)所要求的电压可以设置为比期望(例如，导电)的区域1160的电压高。良导电的金属图形(例如，接触件1115)可以加入期望的区域1160，使得通过主要与期望的区域1160(例如，也可以称为有源区域)相连的区域中的上部层1110、有源层1065和衬底1120制成低电阻欧姆性接触件，如图11中虚线之间显示，而不像通过设置与不期望的区域1150相连的高电阻非欧姆性接触件1140在这些层上引起绝缘效果。一种可能的应用在于当n型和p型接触件必须在晶片1100的顶部表面上时，期望在老化期间，所有的电流通过p型接触件。如果p型接触件是欧姆性的，但是n型接触件是肖特基，那么电流通常将流过期望的地方。诸如快速热退火或者离子注入之类的后续处理可以制成n型接触欧姆性。或者，可以在不期望的区域1150的上部层1110上增加高电阻非欧姆性的金属图形，使得电流流过作为下部电阻非金属图形区域的相关的导电区域1260，如果这样的区域形成与老化导体接触的下部电位降的话。
参考图12，注入图形1240可以加到电子器件晶片1200表面1210，以产生不导电的区域1250。注入层1240起类似于牺牲层的作用。对于具有前述的扩散层来说，注入可以在与不导电区域1250相连的上表面1210的区域上形成半绝缘或者绝缘材料的图形。因此，容易促使垂直电流在接触件1205和1215之间流过上部层1210、有源层1265、衬底1220以及与导电性更强的非注入区域1260相连的其它层。注入物1240可以是持久的，或者制成为浅的，以及作为牺牲层随后去除。注入物1240的优化可以使得甚致当光电导性是在用的起主导作用的机制时也可以使用。
参考图13，介电图形1340形成在与绝缘区域1350相关的区域中的电子器件晶片1300的上表面1310上。介电材料可以包括，但不限于，氮化物、氧化物、聚酰胺和光致抗蚀剂。二氧化硅是熟知的半导体天然氧化物表面介电，其是热生长的，且光刻形成图形。可以光刻形成图形且选择性地蚀刻或者去除的用于半导体工业的沉积的介电的例子包括：氮化硅(在VCSEL加工中经常使用)、二氧化硅(CVD沉积经常使用)、聚酰胺(旋涂沉积)和光致抗蚀剂(也是旋涂沉积)。
再次参考图13，介电图形1340可以作为一层持久地加到上部层1310上，或者用作牺牲层，其在晶片级老化过程期间用来控制和/或以大致防止流过绝缘区域1350的方式引导电流通过有源区域1360，然后，在晶片级老化寄生电流控制过程完成以后可以去除(被牺牲掉)图形1340。此外，对于集成电路，沉积的介电体结合形成图形的金属的组合物可以允许构成两板晶片级老化方法，如上所述(例如，WLBI)，其中，Vcc偏压施加到顶部接触件1315(例如，晶片的形成图形的侧面)，地偏压施加到晶片的底部接触件1305(例如，全部表面金属化)侧面。因此，垂直电流更容易在接触件1305和1315之间流过上部层1310、有源层1365、衬底1320和/或任何与导电性更好的有源区域1360相关的其它层的部分。
参考图14，沟槽1420可以从晶片1400上表面1410蚀刻、研磨或者另外刻在选择层1420和区域1450中，以控制由晶片1400承载的有源层1465(例如，VCSEL有源区域)表示的半导体器件之间的电流。尽管在图14中只显示了一个沟槽1420，但是应该理解，本发明期望多个沟槽。通过将垂直沟槽1420切割、研磨、蚀刻到表面1410以及位于表面1410下面的潜在的其它层(例如，有源层1465)中，可以物理上阻止在接触件1415和1405之间的流动的电流水平流过沟槽1420，且可以适当地集中通过有源区域1460，从而流过上部层1410、有源层1465、衬底1420和/或任何与导电性更好的有源区域1260相关的其它层的部分。
参考图15，在晶片1500上垂直形成的氧化图形1530和/或水平形成的氧化图形1540可以控制在接触件1515和1505之间的电流。这样的氧化图形可以包括，但不限于，在晶片1500的表面1510上水平形成的氧化1540，或者在垂直沟槽1520中垂直形成的氧化1530。通常在平面半导体技术中使用的表面不导电氧化图形可以促使在接触件1505和1515之间的垂直电流进入代表了由晶片承载的半导体器件的有源区域1560(上部层1510、有源层1565、衬底1520等的相连的部分)。在垂直沟槽1520中形成的氧化层1530也可以促使，或者另外将垂直电流引导进入有源区域1560，从而大致避免绝缘区域1550。在III-V半导体中，这些氧化物通常是氧化铝；在硅半导体中，它们通常是SiO2。
通过组合几种上述方法可以最小化寄生电流。例如，具有水平氧化图形的垂直沟槽可以，如上所述地促使电流在沟槽区域1550内流动，而不是在非氧化的区域的有源区域1565中流动。还可以利用表面介电层来阻止表面接触和在非沟槽有源区域1560外部区域中的电流。
参考图16，形成在晶片1600中的沟槽1620也可以填充植入物1630，以表示了由晶片承载的半导体器件的有源区域1660外部(例如，上部层15410、有源层1565、衬底1520等相关的部分)的接触件1615和1605之间的电流最小化。参考图4描述的围绕带沟槽的层的诸如石墨毡垫之类表面接触材料的电接触件可以通过用不导电材料1630填充垂直沟槽区域1650来进一步减小。
参考图17，限定非有源或者非传导区域1750的沟槽1720还可以用来最小化例如与光子器件(VCSEL)相关的有源区域1760的外部的光子流。此外，当用于在半导体晶片1700上制造光子器件或者阵列时，用吸光材料1730填充垂直沟槽1720可以进一步防止、最小化或者减小由上部接触件1715、表面层1710、有源层1765和在有源区域1760中的任何形成在衬底层1720和晶片1700的共同接触件1705之上的其它层代表有源光子器件之间的水平光子流。在器件表面1710中形成图形和从器件表面1710形成的垂直沟槽1720可以通过在高/低介电常数界面处的内反射(通过Snell折射定律)来减小侧向光子传播，其中，具有空气或者其它合适的填充材料1730的垂直沟槽1720提供给高半导体(GaAs n＝3.6)以低介电常数(空气为1.0)界面。这防止了，或者大大地减小了有源部件层1765和相应的有源区域1760的外部的侧向光子流，且该侧向光子流被沟槽1720分离和限定，其中，即使在绝缘的或者半绝缘的材料中，吸收也产生光致载流子和/或电流。通过过沟槽下面的不导电区域1750的光子流将对有源器件或者在有源器件之间形成可以忽略的影响。
这里提出的实施例和例子最好地说明本发明和它的实际应用，从而使得本领域中的普通技术人员可以进行和利用本发明。然而，本领域中的普通技术人员应该理解，前面的说明和例子只是为了示例和例子而表现的。本发明的其它变化和改进对于本领域中的普通技术人员会明显，所覆盖的变化和改进就是后附的权利要求书的目的可以覆盖这样的变化和改进。这里提出的说明不是意在穷举或者限制本发明的范围。在不偏离下面的权利要求书的范围情况下根据上述构思可以进行很多改进和变化。期望本发明的使用可以包括具有不同特性的部件。本发明的范围由后附的权利要求书限定，从而认识到在所有方面等价物。

Claims (22)

1.一种用于在由半导体晶片承载的电子器件上提供晶片电流控制的方法，其包括的步骤为：
提供具有多个导电区域(1260)的半导体晶片(1200)，每个导电区域连接有衬底(1220)、至少一个有源层(1265)、形成在所述至少一个有源层(1265)上的表面层(1210)，以及至少一个与所述多个导电区域(1260)相连的接触件(1215)，以及
围绕所述至少一个接触件(1215)在所述表面层(1210)上形成图形(1240)，其中，所述图形(1240)提供对流向由所述半导体晶片(1200)承载且与所述至少一个接触件(1215)相连的电子器件的电流的控制，其中，电流流过导电区域(1265)，该导电区域(1265)限定为电流在所述至少一个接触件(1215)之间通过所述至少一个有源层(1265)，朝着所述衬底(1220)到达共同的接触件(1205)的流动区域，其中，当电压施加到所述至少一个接触件(1215)和所述共同接触件(1205)时，电流流动，其中，电流被引导离开在所述图形(1240)以下限定的不导电的区域(1250)。
2.如权利要求1的方法，其特征在于：所述图形(1240)是扩散图形。
3.如权利要求1的方法，其特征在于：所述图形(1240)是金属化图形。
4.如权利要求1的方法，其特征在于：所述图形(1240)是注入图形。
5.如权利要求1的方法，其特征在于：所述图形(1240)包括牺牲材料。
6.如权利要求1的方法，其特征在于：所述图形(1240)包括介电图形。
7.如权利要求6的方法，其特征在于：所述介电图形(1240)从包括氮化物、氧化物、聚酰胺、光致抗蚀剂以及它们的组合的组中选择。
8.如权利要求1的方法，还包括步骤：
对所述半导体晶片(1200)和其上承载的电子器件执行晶片级老化程序(900)。
9.一种用于对半导体晶片提供晶片寄生电流控制的方法，其包括的步骤为：
提供具有衬底(1220)、有源层(1265)、形成在表面层(1210)上的至少两个接触件(1215)的所述半导体晶片(1200)，其中，至少一个有源半导体器件由接触件(1215)和形成在所述至少两个接触件和所述衬底(1220)之间的半导体层限定；以及
在所述表面层(1210)上在所述至少两个接触件(1215)之间形成图形(1240)；以及
在所述晶片(1200)上执行晶片级老化程序(900)；
其中，当电压施加到所述至少两个接触件(1215)和所述共同接触件(1205)之间时，所述图形(1240)使得通过引导电流在导电区域(1260)中流动来控制电流通过所述半导体晶片(1200)，该导电区域被限定为从所述至少两个接触件(1215)通过相关的有源层(1265)且通过所述衬底(1220)到共同的接触件(1205)的区域。
10.如权利要求9的方法，其特征在于：所述图形(1240)是扩散图形。
11.如权利要求9的方法，其特征在于：所述图形(1240)是金属化图形。
12.如权利要求9的方法，其特征在于：所述图形(1240)是注入图形。
13.如权利要求9的方法，其特征在于：所述图形(1240)包括牺牲材料。
14.如权利要求9的方法，其特征在于：所述图形(1240)是介电图形。
15.如权利要求14的方法，其特征在于：所述介电图形(1240)从包括氮化物、氧化物、聚酰胺、光致抗蚀剂以及它们的组合的组中选择。
16.一种承载多于一个电子器件的半导体晶片，该晶片优化寄生电流控制，所述半导体晶片包括：
衬底(1220)；
形成在所述半导体晶片(1200)的至少一个有源层(1265)内的电子器件，所述至少一个有源层(1265)形成在所述衬底(1220)上；
形成在所述至少一个有源层(1265)上的表面层(1210)；
与每个所述电子器件相连的至少一个接触件(1215)，所述至少一个接触件(1215)形成在所述表面层(1210)上；以及
围绕所述至少一个接触件(1215)在所述半导体晶片(1200)的所述表面层(1210)上形成的绝缘牺牲层(1240)。
17.如权利要求16的方法，其特征在于：所述图形(1240)是扩散图形。
18.如权利要求16的方法，其特征在于：所述图形(1240)是金属化图形。
19.如权利要求16的方法，其特征在于：所述图形(1240)是注入图形。
20.如权利要求16的方法，其特征在于：所述图形(1240)包括牺牲材料。
21.如权利要求16的方法，其特征在于：所述图形(1240)是介电图形。
22.如权利要求16的方法，其特征在于：所述介电图形(1240)从包括氮化物、氧化物、聚酰胺、光致抗蚀剂以及它们的组合的组中选择。
CNA028202864A 2001-08-13 2002-08-12 使用上部层图形提供对晶片承载的半导体器件的电流控制 Pending CN1568429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31191601P 2001-08-13 2001-08-13
US60/311,916 2001-08-13

Publications (1)

Publication Number Publication Date
CN1568429A true CN1568429A (zh) 2005-01-19

Family

ID=23209047

Family Applications (5)

Application Number Title Priority Date Filing Date
CNA028202988A Pending CN1568432A (zh) 2001-08-13 2002-08-12 使用沟槽为晶片承载的半导体器件提供电流控制
CNA028202864A Pending CN1568429A (zh) 2001-08-13 2002-08-12 使用上部层图形提供对晶片承载的半导体器件的电流控制
CNA02820297XA Pending CN1568539A (zh) 2001-08-13 2002-08-12 对晶片承载的半导体器件提供光子控制
CNB028202996A Expired - Fee Related CN100533165C (zh) 2001-08-13 2002-08-12 执行电子器件的晶片级老化的方法
CNA028202937A Pending CN1568431A (zh) 2001-08-13 2002-08-12 用于电子器件的晶片级老化试验的系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA028202988A Pending CN1568432A (zh) 2001-08-13 2002-08-12 使用沟槽为晶片承载的半导体器件提供电流控制

Family Applications After (3)

Application Number Title Priority Date Filing Date
CNA02820297XA Pending CN1568539A (zh) 2001-08-13 2002-08-12 对晶片承载的半导体器件提供光子控制
CNB028202996A Expired - Fee Related CN100533165C (zh) 2001-08-13 2002-08-12 执行电子器件的晶片级老化的方法
CNA028202937A Pending CN1568431A (zh) 2001-08-13 2002-08-12 用于电子器件的晶片级老化试验的系统

Country Status (10)

Country Link
US (3) US8129253B2 (zh)
EP (5) EP1417501B1 (zh)
JP (5) JP5009488B2 (zh)
KR (5) KR20040030105A (zh)
CN (5) CN1568432A (zh)
AT (1) ATE414911T1 (zh)
AU (5) AU2002323126A1 (zh)
CA (5) CA2457690A1 (zh)
DE (1) DE60229954D1 (zh)
WO (5) WO2003017335A2 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5009488B2 (ja) * 2001-08-13 2012-08-22 フィニサー コーポレイション 電子デバイスのウェハレベルバーンイン用システム
US7700379B2 (en) * 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US8039277B2 (en) * 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
US6891385B2 (en) * 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US7064953B2 (en) * 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US20040135595A1 (en) * 2002-10-30 2004-07-15 Finisar Corporation Methods, systems, and devices for burn-in testing of optoelectronic devices
US7202684B2 (en) 2003-03-13 2007-04-10 Intel Corporation Thermal stratification test apparatus and method providing cyclical and steady-state stratified environments
US6902965B2 (en) 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US20050127931A1 (en) * 2003-12-11 2005-06-16 Karlinsey Robert L.Jr. Variable temperature test cell and associated method
US7091737B2 (en) * 2004-10-01 2006-08-15 Intel Corporation Apparatus and methods for self-heating burn-in processes
TWI336468B (en) 2005-03-02 2011-01-21 Ind Tech Res Inst Asymmetry compensator for partial response maximum likelihood (prml) decoder
DE102006005319B4 (de) * 2006-02-06 2010-12-30 Infineon Technologies Ag Heizvorrichtung zum Testen integrierter Bauelemente
US7288951B1 (en) * 2006-11-20 2007-10-30 Micro Control Company Burn-in system having multiple power modes
US20080191701A1 (en) * 2007-02-13 2008-08-14 Seiko Epson Corporation Method and Apparatus for Inspecting Light-Emitting Element and Method and Apparatus for Burn-In
US7663388B2 (en) * 2007-03-30 2010-02-16 Essai, Inc. Active thermal control unit for maintaining the set point temperature of a DUT
WO2008156565A1 (en) * 2007-06-20 2008-12-24 Skyworks Solutions, Inc. Semiconductor die with backside passive device integration
CN101363808B (zh) * 2008-09-12 2011-07-20 华中科技大学 气体传感器及阵列的稳定性测试仪
JP5428485B2 (ja) * 2009-04-22 2014-02-26 富士ゼロックス株式会社 面発光型半導体レーザ素子のバーンイン方法およびそのプログラム
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
CN102650676A (zh) * 2012-05-02 2012-08-29 威力盟电子(苏州)有限公司 Led测试装置以及led测试方法
CN103514893B (zh) * 2012-06-18 2017-11-10 新科实业有限公司 半导体光源条在老化测试中的冷却系统及冷却方法
US9671448B2 (en) * 2012-12-28 2017-06-06 Illinois Tool Works Inc. In-tool ESD events monitoring method and apparatus
JP5882944B2 (ja) * 2013-05-24 2016-03-09 エスペック株式会社 環境試験装置、供試体の評価方法、並びに、試験装置
WO2015119858A1 (en) 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
CN104007340B (zh) * 2014-05-21 2017-06-20 松阳西屏永新机械厂 一种应用电子产品老化测试系统进行的老化测试方法
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
FR3032038B1 (fr) * 2015-01-27 2018-07-27 Soitec Procede, dispositif et systeme de mesure d'une caracteristique electrique d'un substrat
US9793239B2 (en) * 2015-09-25 2017-10-17 Advanced Micro Devices, Inc. Semiconductor workpiece with selective backside metallization
JP6676935B2 (ja) * 2015-11-13 2020-04-08 セイコーエプソン株式会社 電気デバイス、圧電モーター、ロボット、ハンド及び送液ポンプ
JP6628688B2 (ja) * 2016-05-25 2020-01-15 三菱電機株式会社 通電検査装置、および、通電検査方法
JP6652003B2 (ja) * 2016-07-04 2020-02-19 株式会社デンソー 半導体チップおよび半導体装置
JP2018207008A (ja) 2017-06-07 2018-12-27 住友電気工業株式会社 面発光半導体レーザを作製する方法
CN107262560B (zh) * 2017-07-28 2023-07-28 深圳斯诺凡科技有限公司 散热器自动测量校正装置
CN109116140B (zh) * 2018-07-16 2020-09-22 中国航空综合技术研究所 一种用于pbga封装器件的测试方法
US20200116755A1 (en) * 2018-10-15 2020-04-16 AIS Technology, Inc. Test interface system and method of manufacture thereof
FR3103558B1 (fr) * 2019-11-26 2021-11-26 Commissariat Energie Atomique Procédé d’évaluation d’une concentration
US11955778B2 (en) 2021-01-25 2024-04-09 Mellanox Technologies, Ltd. VCSEL binning for optical interconnects
US20220239056A1 (en) * 2021-01-25 2022-07-28 Mellanox Technologies Tlv Ltd. Wafer level analysis for vcsel screening
CN113391183B (zh) * 2021-08-17 2021-11-19 苏师大半导体材料与设备研究院(邳州)有限公司 一种半导体器件温度特性测量仪器
CN117491840B (zh) * 2023-10-20 2024-04-30 北京齐诚科技有限公司 一种集成电路的测试装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802916A1 (de) * 1978-01-24 1979-07-26 Hoechst Ag Stabilisierte copolymere auf basis aethylen-tetrafluoraethylen und verfahren zu deren herstellung
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4276098A (en) 1980-03-31 1981-06-30 Bell Telephone Laboratories, Incorporated Batch processing of semiconductor devices
JPS62136069A (ja) * 1985-12-10 1987-06-19 Hitachi Ltd 半導体装置およびその製造方法
US4860079A (en) * 1987-05-29 1989-08-22 Sgs-Thompson Microelectronics, Inc. Screening of gate oxides on semiconductors
CN1045138A (zh) 1989-02-21 1990-09-05 鞠恒法 烟用塑棉再生方法
US5047711A (en) 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
JPH0770757B2 (ja) * 1989-10-17 1995-07-31 株式会社東芝 半導体発光素子
JPH04262551A (ja) 1991-02-18 1992-09-17 Mitsubishi Electric Corp ウェハ試験方法及びこれによって試験された半導体装置
JPH0529418A (ja) 1991-07-17 1993-02-05 Sony Corp 半導体装置のバーイン方法及びそれに用いるバーインボード
KR940001809B1 (ko) * 1991-07-18 1994-03-09 금성일렉트론 주식회사 반도체 칩의 테스터
JPH0689932A (ja) * 1992-09-09 1994-03-29 Mitsubishi Electric Corp パワーｍｏｓｆｅｔのバーンイン装置
US5513200A (en) 1992-09-22 1996-04-30 Xerox Corporation Monolithic array of independently addressable diode lasers
US5570032A (en) * 1993-08-17 1996-10-29 Micron Technology, Inc. Wafer scale burn-in apparatus and process
US6184053B1 (en) * 1993-11-16 2001-02-06 Formfactor, Inc. Method of making microelectronic spring contact elements
JP2922486B2 (ja) * 1993-12-21 1999-07-26 松下電器産業株式会社 プローブカード
JP3502875B2 (ja) 1994-06-03 2004-03-02 株式会社ルネサステクノロジ 接続装置およびその製造方法
US5729563A (en) * 1994-07-07 1998-03-17 Hewlett-Packard Company Method and apparatus for optically and thermally isolating surface emitting laser diodes
JP3443947B2 (ja) 1994-07-22 2003-09-08 株式会社デンソー バーンイン専用ウェハおよびそれを用いたバーンイン方法
US6204074B1 (en) * 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US5600257A (en) 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US5757027A (en) * 1995-11-06 1998-05-26 International Business Machines Corporation Semiconductor wafer testing method and apparatus
GB2347559B (en) 1995-11-30 2000-11-15 Hewlett Packard Co Vertical cavity surface emitting lasers
US5719891A (en) 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
DE19614460A1 (de) 1996-04-12 1997-10-16 Bosch Gmbh Robert Verfahren zur Herstellung eines GMR-Brückensensors sowie GMR-Brückensensor
US5707881A (en) 1996-09-03 1998-01-13 Motorola, Inc. Test structure and method for performing burn-in testing of a semiconductor product wafer
US5966022A (en) 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Wafer level burn-in system
TW369601B (en) 1997-06-17 1999-09-11 Advantest Corp Probe card
JP3142801B2 (ja) * 1997-09-04 2001-03-07 松下電器産業株式会社 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード
JP3830248B2 (ja) 1997-10-30 2006-10-04 松下電器産業株式会社 ウェハ一括型プローブカードによる検査に適した半導体ウェハおよび半導体装置の検査方法ならびに半導体装置の製造方法
JPH11145227A (ja) * 1997-11-04 1999-05-28 Orion Mach Co Ltd 半導体ウェーハの試験装置用温度調節装置
JP3522145B2 (ja) 1998-03-30 2004-04-26 豊田スチールセンター株式会社 輸送容器用重量物搬出入ステージ及び重量物搬出入方法
US6222206B1 (en) * 1998-06-25 2001-04-24 Lucent Technologies Inc Wafer having top and bottom emitting vertical-cavity lasers
DE19983376T1 (de) 1998-07-14 2001-06-28 Schlumberger Technologies Inc Vorrichtung, Verfahren und System einer auf Flüssigkeit beruhenden Temperaturwechselbeanspruchungsregelung elektronischer Bauelemente mit weitem Bereich und schnellem Ansprechen
US6184576B1 (en) 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
JP3522136B2 (ja) 1998-12-11 2004-04-26 三菱電機株式会社 光ディスク装置の光軸倒れ調整装置及び方法
JP2000258495A (ja) 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
JP2001050983A (ja) 1999-08-09 2001-02-23 Jsr Corp プローブカード
JP3715160B2 (ja) 1999-12-02 2005-11-09 株式会社ルネサステクノロジ プロービング装置及び半導体素子の製造方法
JP2001203244A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
FR2804604B1 (fr) 2000-02-09 2005-05-27 Sanofi Synthelabo Utilisation d'un antagoniste des recepteurs aux cannabinoides centraux pour la preparation de medicaments utiles pour faciliter l'arret de la consommation de tabac
NL1014380C2 (nl) 2000-02-14 2001-08-15 Friesland Brands Bv Darmwandversterkend voedingsmiddel.
KR100727907B1 (ko) * 2000-07-20 2007-06-14 삼성전자주식회사 다중 파장 표면광 레이저 및 그 제조방법
US6801887B1 (en) 2000-09-20 2004-10-05 Nokia Mobile Phones Ltd. Speech coding exploiting the power ratio of different speech signal components
KR100873237B1 (ko) 2000-09-21 2008-12-10 지에스아이 루모닉스 코포레이션 디지털 제어 서보 시스템
PL361400A1 (en) 2000-09-21 2004-10-04 Bayer Aktiengesellschaft Optical data carrier containing a phthalocyanine colouring agent as a light absorbing compound in the information layer
JP4092063B2 (ja) 2000-09-22 2008-05-28 Ｔｄｋ株式会社 テープカートリッジ
DE10047370A1 (de) 2000-09-25 2002-04-11 Variopac Swiss Gmbh Rheineck Aufbewahrungsvorrichtung
US6830940B1 (en) * 2000-11-16 2004-12-14 Optical Communication Products, Inc. Method and apparatus for performing whole wafer burn-in
US6623997B2 (en) 2000-12-15 2003-09-23 Agilent Technologies, Inc. Method for burn-in processing of optical transmitter arrays using a submount substrate
US6340302B1 (en) * 2001-02-06 2002-01-22 Micron Technology, Inc. Apparatus for establishing an electrical connection with a wafer to facilitate wafer-level burn-in and methods
JP5009488B2 (ja) 2001-08-13 2012-08-22 フィニサー コーポレイション 電子デバイスのウェハレベルバーンイン用システム
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US6771086B2 (en) * 2002-02-19 2004-08-03 Lucas/Signatone Corporation Semiconductor wafer electrical testing with a mobile chiller plate for rapid and precise test temperature control
US6842029B2 (en) * 2002-04-11 2005-01-11 Solid State Measurements, Inc. Non-invasive electrical measurement of semiconductor wafers
CN2820299Y (zh) 2005-06-20 2006-09-27 姚学民 油烟净化除黑装置

Also Published As

Publication number Publication date
CA2457690A1 (en) 2003-02-27
EP1421396A2 (en) 2004-05-26
AU2002356039A1 (en) 2003-03-03
CN1568433A (zh) 2005-01-19
KR20040030103A (ko) 2004-04-08
US8129253B2 (en) 2012-03-06
JP2005500686A (ja) 2005-01-06
ATE414911T1 (de) 2008-12-15
US7662650B2 (en) 2010-02-16
AU2002331069A1 (en) 2003-03-03
WO2003017335A3 (en) 2003-12-18
US7190184B2 (en) 2007-03-13
EP1417501A2 (en) 2004-05-12
KR100780059B1 (ko) 2007-11-29
JP2005500688A (ja) 2005-01-06
WO2003017335A2 (en) 2003-02-27
AU2002323125A1 (en) 2003-03-03
CN100533165C (zh) 2009-08-26
KR20040030107A (ko) 2004-04-08
AU2002331074A1 (en) 2003-03-03
JP2005510044A (ja) 2005-04-14
KR20040030106A (ko) 2004-04-08
CN1568431A (zh) 2005-01-19
KR20040030105A (ko) 2004-04-08
EP1417500A2 (en) 2004-05-12
US20070117242A1 (en) 2007-05-24
WO2003017352A3 (en) 2003-05-30
JP2005500691A (ja) 2005-01-06
EP1417500B1 (en) 2008-11-19
US20100264511A1 (en) 2010-10-21
CN1568539A (zh) 2005-01-19
KR20040030104A (ko) 2004-04-08
JP2005500690A (ja) 2005-01-06
WO2003017325A3 (en) 2004-01-08
WO2003017353A2 (en) 2003-02-27
DE60229954D1 (de) 2009-01-02
EP1417499A2 (en) 2004-05-12
EP1417501B1 (en) 2017-05-31
JP5009488B2 (ja) 2012-08-22
AU2002323126A1 (en) 2003-03-03
US20050024076A1 (en) 2005-02-03
WO2003017326A3 (en) 2003-05-15
CA2457685A1 (en) 2003-02-27
CA2457675A1 (en) 2003-02-27
EP1423872A2 (en) 2004-06-02
CA2457691A1 (en) 2003-02-27
CA2457680A1 (en) 2003-02-27
WO2003017326A2 (en) 2003-02-27
WO2003017353A3 (en) 2003-07-24
CN1568432A (zh) 2005-01-19
JP5009487B2 (ja) 2012-08-22
WO2003017352A2 (en) 2003-02-27
WO2003017325A2 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
CN1568429A (zh) 使用上部层图形提供对晶片承载的半导体器件的电流控制
US8062916B2 (en) Series connected flip chip LEDs with growth substrate removed
KR101344348B1 (ko) 반도체 소자의 테스트 소켓 및 이를 이용한 반도체 소자의테스트 방법
US8178365B2 (en) Method of manufacturing semiconductor device
CN1207767C (zh) 半导体器件及其制造方法
CN101039014A (zh) 光半导体装置
US20220254917A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN1713348A (zh) 半导体裸芯片、其上记录id信息的方法、及其识别方法
US8039277B2 (en) Providing current control over wafer borne semiconductor devices using overlayer patterns
US6576484B1 (en) IC die analysis via back side circuit construction with heat dissipation
Buhrkal-Donau Comparative study of wire bond degradation under power and mechanical cycling tests
JPS6314870B2 (zh)
US20230163046A1 (en) Variable gap compensation mounting solution for thermal management assemblies
US6300145B1 (en) Ion implantation and laser anneal to create n-doped structures in silicon
Allemang The Fabrication Verification and Minority Carrier Lifetime Measurement of High Power Gate Turn-Off Thyristors
MARGONINSKI 3. Testing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FINISA CO.,LTD.

Free format text: FORMER OWNER: HONEYWELL INT INC.

Effective date: 20050429

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050429

Address after: American California

Applicant after: Finisar Corp.

Address before: new jersey

Applicant before: Honeywell International Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication