JP2005500690A - オーバーレイヤーパターンを使用してウェハに担持された半導体デバイスの電流制御を提供すること - Google Patents
オーバーレイヤーパターンを使用してウェハに担持された半導体デバイスの電流制御を提供すること Download PDFInfo
- Publication number
- JP2005500690A JP2005500690A JP2003522161A JP2003522161A JP2005500690A JP 2005500690 A JP2005500690 A JP 2005500690A JP 2003522161 A JP2003522161 A JP 2003522161A JP 2003522161 A JP2003522161 A JP 2003522161A JP 2005500690 A JP2005500690 A JP 2005500690A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wafer
- current
- contact
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/0014—Measuring characteristics or properties thereof
- H01S5/0021—Degradation or life time measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/42—Arrays of surface emitting lasers
- H01S5/423—Arrays of surface emitting lasers having a vertical cavity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Element Separation (AREA)
- Optical Integrated Circuits (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【0001】
本発明は、半導体ウェハベースのデバイスに関する。本発明は、より詳細には、単一の半導体ウェハ上に担持された半導体デバイスの電流制御を提供することに関する。本発明は、電流制御設計を用いたVCSEL(垂直キャビティ表面発光レーザ)などの半導体のウェハレベルバーンインにも関する。
【背景技術】
【0002】
本発明は、2001年8月13日に出願した「METHODS OF AND SYSTEMS FOR WAFER LEVEL BURN−IN OF ELECTRONIC DEVICES」という名称の米国仮特許出願第60/311,916号の優先権を主張するものである。
【0003】
今日、ほとんどの電子コンポーネント中に固体半導体デバイスが用いられている。たとえば、半導体レーザは、光電子通信システムおよび高速印刷システムなどの応用例において重要なデバイスである。一般に、単一ウェハ上で60,000個以上の半導体レーザコンポーネントが製作される。
【0004】
VCSEL(垂直キャビティ表面発光レーザ)に対する関心がますます高まっている。一般に、VCSELは、基板材料上に数層の反射性材料を成長させることによって作製する。VCSELは、半導体製造技術によって基板上に形成した第1ミラースタックと、第1ミラースタック上面上に形成した活動領域と、活動領域上面上に形成した第2ミラースタックとを含む。第2ミラースタック上面上に第1接点、基板裏面上に第2接点を設けることによって活動領域を貫通して強制的に電流を流し、それによってVCSELを駆動する。VCSELは、典型的なGaAs基板中またはその周りに導入したガリウム、ヒ素、窒素、アルミニウム、アンチモン、リンおよび/またはインジウムを組み合わせて成長させ製作することができる。
【0005】
歴史的に、半導体の製造は、極めて複雑でコストのかかる多段階の工程を含むものであった。一般に、コンポーネントバーンインは、新たに製作した半導体コンポーネントの熱的かつ/または電気的な試験工程を指す。バーンインにより、ロットまたはバッチに混入する不良コンポーネントを個々に識別し得る。現在、コンポーネントは、「パッケージレベル」でバーンインを行う。すなわち、通常、ウェハから取り出した後、個々にパッケージしたデバイスを試験にかける。各コンポーネントは、パッケージユニットとしてバーンインを行うために、あるいは(パッケージする前に)ベアダイとして試験するためにソケットに置かれて試験される。ダイまたはパッケージレベルのバーンインはいずれも労働集約的なので、製造業者にとってコストが高くなり得る。一つ一つのコンポーネントを試験しなければならず、そのため人間が全体的に介在することが必要である。
【0006】
現在、半導体業界では、WLBI(ウェハレベルバーンイン)方法およびシステムが模索されているが、提案されているシステムおよび方法では、一般に、複数の電気プローブにより、ウェハ上の複数の電気接点に接触を行う必要がある。このようなシステムは複雑であり、プローブと接点の位置合わせに関して特別な注意が必要となり得る。たとえば、Nakataらに発行された「Method of testing electrical characteristics of multiple semiconductor integrated circuits simultaneously」という名称の米国特許第6,339,329号は、WLBIに関してこの業界が取りつつある技術的な方向を象徴するものである。Nakataらの特許は、ウェハ上の複数の半導体集積回路素子にそれぞれ関連する複数の試験電極に複数のプローブ端子を接触させ、複数の正の温度係数素子を介して共通の電圧供給ラインから各試験電極に電圧を印加することによる、複数の半導体集積回路素子の同時試験を教示している。
【発明の開示】
【発明が解決しようとする課題】
【0007】
半導体製造業界では、現在デバイスのバーンインを行うのに必要なコストおよび関連する労力を低減する方法およびシステムが求められている。さらに、半導体業界では、VCSEL、ダイオード、LEDその他の半導体デバイスなど、裏表に接点を有する半導体コンポーネントの製造および試験で使用し得るWLBI方法およびシステムが求められている。
【0008】
本発明者たちは、コンポーネントのWLBIを実現する方法およびシステムを検討することによって、現在のバーンイン手順を改善することが有益であると認識していた。一方、本発明者たちは、問題となり得るのは、WLBI工程中に単一ウェハに担持されるデバイス間の電流および/または光の制御が欠如していることであり、その結果、バーンインが不正確になり、かつ/またはデバイスが損傷を受けることを見いだした。そのため、本発明者たちは、ウェハレベルバーンイン工程中に、ウェハに担持された電子デバイス間で電流の流れを制御するシステムおよび方法を発明した。それにしたがって、現在のWLBI工程に見られる欠点に対処する新規なシステムおよび方法として本発明を説明し提示する。
【課題を解決するための手段】
【0009】
以下に示す本発明のまとめは、本発明に特有の革新的特徴の一部を理解しやすくするためのものであり、完全な説明を行うためのものではない。本発明の様々な態様の完全な理解は、明細書全体、特許請求の範囲、図面および要約を全体的に理解することによって得られる。本発明の追加の目的および利点は、本明細書を読んだ当業者には明らかであろう。
【0010】
WLBI(ウェハレベルバーンイン)方法およびシステムにより、パッケージレベルバーンインの必要が少なくなり、全体的なコンポーネント生産コストを低減することができる。ここで説明するWLBIシステムは、ウェハに担持された複数の半導体デバイス用に裏表に電気接点を有するウェハの両面に電気的なバイアスを印加する2つの別個の電極を有する。また、冷却システムにより、バーンインにかけられているウェハに均一な温度を与えることができる。さらに、ウェハに担持されたデバイス全体にわたって、一般に電流および/または光の流れの制御が必要であり、それらは、通常、じかにコンポーネントレベルでしか実現できない。
【0011】
WLBI用の接点により、電子デバイス用ウェハのデバイス接点および基板表面の全区域にバイアスが印加される。時折、ウェハ上の隣接するデバイス間で電流および/または光の漏れが生じることがある。本発明では、同じウェハ上に担持された電子デバイスが、各デバイスの適切な活動領域にバイアス電流が振り向けられるところで短絡することを回避し得る方法を説明する。いくつかの設計を実施することによって、意図した領域の外側を流れる寄生電流を制御することができる。
【0012】
本発明の目的は、半導体ウェハ上に担持された半導体デバイス間の電流の流れを制御する手段を提供することである。半導体デバイスのWLBIを行う方法およびシステムを実施する際に、このような制御を行うと有用である。
【0013】
従来技術の制限に対処することによれば、寄生電流制御手段を用いて電子コンポーネントのウェハレベルバーンインすなわちWLBIを行う方法およびシステムが提示される。
本発明の別の特徴は、半導体デバイスを含むウェハを製作し、それらをWLBIにかけ、WLBIから個々のデバイスを取り出し、動作するデバイスを使用可能にする(たとえば、出荷するか、あるいは最終用途に供する)、半導体デバイスのWLBIを実現する方法を説明していることである。
【0014】
本発明の別の特徴は、WLBI手順中に、ウェハに担持されたデバイスに電力および温度をむらなく与えることを含むWLBI方法を説明していることである。
本発明の別の特徴は、WLBI手順中に、ウェハに担持されたデバイスに温度をむらなく与えることを含むWLBI方法を説明していることである。
【0015】
本発明の態様によれば、電子デバイス用ウェハ表面上の拡散パターンにより、正負の極性をもつ領域を生成することができる。
本発明の態様によれば、電子デバイス用ウェハ表面上のメタライゼーションパターンにより、電流の流れを方向づけることができる。
【0016】
本発明の態様によれば、電子デバイス用ウェハ表面上の注入パターン(implant pattern)(たとえば、犠牲層)により、非導電領域を生成することができる。
本発明の態様によれば、エッチング、機械加工その他の手段で、活動層で表すデバイス間のウェハ表面に彫り込まれたトレンチにより、光の流れを制御することができる。
【0017】
本発明の態様によれば、注入物を充填したトレンチにより、前記デバイスに関連する活動領域外の電気的または光学的な流れを最小限に抑えることができる。
本発明の態様によれば、ウェハ上に垂直かつ/または水平に形成した酸化パターンにより、光の流れを制御することができる(これは、垂直トレンチから水平に酸化して形成することを含み得るが、それに限定されるものではない)。
【0018】
本発明の態様によれば、電子デバイス用ウェハ表面に光学的な障壁をパターン形成して、意図する領域外の横方向領域において、フォトンの横方向の伝播および光学的に生成される電流の流れを妨げることができる。この光学的な障壁にはトレンチが含まれるが、それに限定されるものではない。
【0019】
本発明の態様によれば、電子デバイス用ウェハ表面上に誘電体パターンを形成することができる。
本発明の態様によれば、誘電体材料は、窒化物、酸化物、ポリアミドおよびフォトレジストも含み得るが、これらに限定されるものではない。
【0020】
本明細書に援用しかつ本明細書の一部を形成する添付の図に本発明をさらに示す。図では、別々の図を通じて同じ参照数字は、同じまたは機能的に類似した要素を指す。これらの図を本発明の詳細な説明と併せ読めば、本発明の原理を説明する助けとなろう。
【発明を実施するための最良の形態】
【0021】
本発明の新規な特徴は、本発明の以下の詳細な説明を検討すれば当業者には明らかであり、また、本発明を実施することによって確認できよう。ただし、本発明の詳細な説明および提示した特定の例は、本発明のある実施形態を示しているが、単なる例として示すものであることを理解されたい。というのは、本発明の範囲内で様々な変更および改変が、本発明の詳細な説明および添付の特許請求の範囲から当業者には明らかであるからである。
【0022】
本明細書で記載するウェハレベルバーンイン(WLBI)システムでは、コンポーネントまたはデバイスレベルのバーンイン手順の代わりに、はるかに低いコストでバーンイン結果が得られる新しい方法およびシステムを用いる。本発明のこの開示では、一般に、一度に1つのダイ/コンポーネントを取り扱う必要がある当技術分野で周知の現行の工程を用いるのではなく、各コンポーネントがウェハの一部として一体になっているが、多数のウェハベースのコンポーネントのバーンインを同時に行う方法を教示する。一般に、従来の方法はより労働集約的である。さらに、WLBIにより、ポストウェハバーンイン工程から生じるスクラップデバイスの数をかなり減少させることができる。
【0023】
図1〜9に、ウェハレベルバーンインシステムを使用してWLBIを実施する方式を示す。残りの図10〜17に、ここで説明する本発明による新規なウェハレベルWLBI方法およびシステムを用いながら行うウェハレベルでの電流制御を示す。
【0024】
図1を参照すると、従来技術の半導体デバイスの例が、ウェハ100上のデバイス位置からの拡大図として示されている。一般に、この拡大図に示すデバイスは、VCSELやLEDなどの能動デバイスを例として示している。VCSELなどのデバイスの活動領域120で光が生成かつ増幅され、デバイス表面上の窓または開口を通って出射(115)する。一般にデバイスおよびウェハの底面上に位置し、通常デバイスにマイナスの電位を印加するのに用いる共通接点105のところでデバイスに電位が与えられる。一般に、共通接点105は、ウェハ100の基板107に連結させることができる。一般にプラス(+)の電位をデバイスに印加するのに用いる第2接点110は、通常デバイスの最上層109として配置される。拡大図に示すデバイスは、デバイス製造時にウェハ100から切断される。本発明以前では、パッケージングの前後いずれかで個々のウェハのバーンインを行うのが標準の慣行であった。本発明によって、いまやすべてのデバイスをウェハ100から分離せずに(熱的かつ電気的)バーンイン試験にかけることが可能である。
【0025】
図2を参照すると、本発明の重要な実施形態で使用する主要コンポーネントが示されている。WLBI(ウェハレベルバーンイン)システム200に、上部接点プレート210と下部接点プレート215の間にウェハ100を配設するところを示す。このシステムでは、2枚の電気接点プレート、すなわち接点プレート210および215しか含む必要がないことを理解されたい。ただし、本発明によれば、他の電気接点も使用し得る。さらに、半導体ウェハを垂直に受けるようにシステムを考案し得るはずであることを理解されたい。この場合には、上部接点プレート210を第1接点プレート、下部接点プレート215を第2接点プレートと称し得る。ここでの説明を詳細に行うために、WLBIシステムは重力を利用し、したがって、水平で動作すると仮定する。それにしたがって、次に、上部接点プレート210および下部接点プレート215を用いて、ウェハ100に正負の電位を与える。前に図1に示したように、下部接点プレート215によって、(ウェハ基板であり得る)共通接点105により電気的な接触が行われる。上部接点プレート210により、ウェハ100上に形成された各デバイスに対して、それぞれの表面接点110を介して直接電気的な接触を行うことができる。
【0026】
ウェハの生成/処理中に、ウェハ100の上面(またはデバイス面)上の凹凸が大きくなるか、あるいは、上部接点プレート210の表面上にも凹凸が形成され得ることを理解されたい。これらの凹凸により、電位がウェハ上のすべてのデバイスに印加されないことがある。すべてのデバイスに上部接点プレート210から電位が与えられるようにするために、任意選択で、共通接点110を介して上部接点プレート210とウェハ100の間に導電性かつ可撓性の層220を挿入し得る。可撓性層220により、ウェハ100のデバイス面上への機械的な圧力を小さくすることもできる。任意選択で、共通接点105を介して下部接点プレート215とウェハ100の間にも可撓性層220を挿入して、ウェハ100上への過剰な機械的圧力を防止し得る。制御器230によって上部接点プレート210を制御することができる。この制御器により、デバイス接点110の表面、あるいは可撓性導電材料220を使用するときにはその表面に対して、上部接点プレート210の表面を最適な向きにすることができる。この制御器により、上部接点プレート210のX−Y−Z方向制御を行うことができる。
【0027】
バーンイン工程中、上部接点プレート210を通して、ウェハ100の表面上に形成されたすべてのデバイス接点110に直接、熱エネルギー240を与えることができる。任意選択の可撓性層220を用いる場合には、熱エネルギーはそれをも通してウェハ100に達するのに十分な大きさでなければならない。工程中、ウェハのところでバーンイン温度を一定に維持するために、熱交換器225を使用し得る。熱交換器225により、下部接点プレート215を介してウェハ100に冷却作用を及ぼすことができる。熱交換器225は、ウェハ100の温度を一定に調整するために、ヒートシンク材料、液体冷却、空冷または当技術分野で周知の他の熱伝達方法を含み得る。
【0028】
図3を参照すると、図2で説明したシステムのコンポーネントの動作中に観察し得る配置が示されている。バーンイン試験中に、このシステムの上部接点部分310は、ウェハ100の上面(たとえば、個々のデバイス接点110)または可撓性層220に接触するように置かれる。上部接点部分310がウェハ100の表面に最適に配置されるように、可撓性層220によってそのような配置が容易であるときでも、上部調節機構330により、上部接点プレート210をウェハ表面に対して相対的に移動させる、あるいは「ならす」ことができる。可撓性層220は、ウェハ100上のデバイス接点との電気的な接触を容易にするばかりでなく、上部接点部分310から、ウェハまたはウェハ上の個々のデバイスを損傷し得る機械的圧力が加えられないようにする助けにもなろう。可撓性層220の可撓的な性質により、ウェハまたはウェハ上の個々のデバイスの破損などの損傷を低減または防止し得る。上部接点部分310を通して熱エネルギー340を印加しながら、下部接点部分320によって温度調整350を実現し得る。
【0029】
図4を参照すると、可撓性層220およびウェハ100が示されている。バーンイン手順にかけるウェハ100を、ウェハ表面410が図2の上部接点プレート210に向かって上向きになる状態で、図2に示した下部接点プレート215の上面上に載せる。次いで、ウェハ表面410の上面上に可撓性層220を載せる。好ましくは、可撓性層220がウェハ100の外周よりもわずかに大きいほぼ「ディスク」形状になるように切断または形成する。図4に、可撓性層220とウェハ底面420を合わせたものを示す。図では、ウェハ100の直径よりも可撓性層220の直径を大きく示す。
【0030】
可撓性層220は、使用される際に、導電性、熱伝導性を有し、かつ機械的に圧縮可能である中間接点材料として動作すべきである。可撓性層220は、バーンイン回路に十分な電気抵抗を付加して、ウェハ100全体にわたりダイごとの電流の変動を最小限に抑えるべきである。可撓性層220は、半導体ウェハに熱が出入りして移動するように熱伝導性も有するものでなければならない。可撓性層220は、不均一なウェハと電極表面全体が均一に接触し、かつ半導体ウェハ表面(上面および/または下面)への損傷を防止するために機械的に圧縮可能でなければならない。使用し得るいくつかの材料には、z軸エラストマ、導電エラストマ、導電ゴム、金属フィルム、金属含浸ポリマーフィルム、グラファイトディスクおよび犠牲パターン化金属が含まれるが、これらに限定されるものではない。たとえば、米国オレゴン州Troutdale所在のToyo Tanso USA(製造者兼販売業者)がPERMA FOILと称するグラファイト箔ディスクを、高純度のグラファイトシートから切断することができる。PERMA FOILの特性を以下に示す。
【0031】
温度範囲:−200℃〜+3,300℃
圧縮率(表面に直交する方向):45%
熱伝導率(表面に平行な方向):120Kcal/m.Hr℃
熱伝導率(表面に直交する方向):4Kcal/m.Hr℃
固有電気抵抗(表面に平行な方向):900μΩ−cm
固有電気抵抗(表面に直交する方向):250,000μΩ−cm
熱膨張係数(表面に平行な方向):5×10−6/℃
熱膨張係数(表面に直交する方向):2×10−4/℃
【0032】
図5を参照すると、本発明によるウェハレベルバーンインに有用なシステム500が示されている。図には、ウェハ100および任意選択の可撓性層220がバーンイン位置に示されている。図3に示した上部接点部分310の制御は、たとえば手動の制御器510によって実現し得る。たとえば、機械的な調節機構を時計回りまたは半時計回りに回転することによって、上部接点部分310をそれぞれ上または下に移動させることができる。システム500の上部アセンブリ540および下部アセンブリ550における電位は、アセンブリ540と550の間に配置し得る電気絶縁体530によって得られる。もちろん、電気的な絶縁はシステム500の他の位置でも実現し得ることが当業者には理解されよう。図5に示すように、下部アセンブリ550は熱交換器520を含み得る。
【0033】
図6を参照すると、本発明によるWLBIシステム600が、ウェハレベルバーンイン工程中に電力、熱出力、測定および制御機能を提供する協働コンポーネントとともに示されている。電力は、電力発電機610によって上部および下部接点アセンブリ615、620に供給し得る。熱出力は、図6に示すように、上部接点プレート615の真上に接触するように配置し得る熱カップリング640によって上部接点アセンブリに供給し得る。温度は、熱電対650によって監視し得る。熱電対650は、熱カップリング640および熱交換器660が協働することによって、熱出力発生器630および熱交換器660と協働してウェハ上の温度を一定に維持することができる。電力は、電力発電機610または当技術分野で周知の他の電気機器によって維持し得る。図6に示すように、熱交換器660により、液体、空気、ヒートシンク材料または温度制御手段およびその等価物の任意の組合せによって温度制御を行うことができる。
【0034】
図7を参照すると、WLBIシステム700が上部接点プレート705を上下する機構710を含む本発明の別の実施形態が示されている。機構710は、液圧、エアシリンダ、空気圧その他の手段で制御し得る。図7には、発電機からの電気配線を固定し得る電気接点720および730も示す。電気絶縁体740の別の任意選択位置を、システム700のベース760近くの熱交換器750の下に示す。
【0035】
図8に、本発明によるWLBIシステム800に役立つ機械コンポーネント810、電気コンポーネント820、制御コンポーネント830および測定コンポーネント840を示す。システム800は、VCSELウェハのバーンインで成功裏に試験が行われたものである。
【0036】
次に、本発明によるWLBIを実施する方法を説明する。異なる半導体ウェハでは、工程、時間、電気量/熱量その他のパラメータは変動する可能性があることを理解されたい。以下の例でVCSELを用いることや、正確な方法、工程、時間および電気量/熱量は、本発明の方法およびシステムを限定するものと解釈すべきではない。
【0037】
図9を参照すると、本発明による、あるロットのウェハを受け取ってウェハレベルバーンインにかける工程を示す流れ図が示されている。バーンインにかける前に、工程905で、ウェハ、グラファイトディスクおよび接点プレートを清浄化すべきである。工程910で、VCSELウェハおよびグラファイトディスク(可撓性層220)を下部接点プレート上にロードする前に、一般にウェハの上面外側縁部上に刻印されているウェハ番号を確認し、それを記録すべきである。ウェハの底面が下部接点プレートに面しかつ接触するように下部接点プレート上に載せる。次いで、可撓性層220を用いる場合には、それをウェハ上面(デバイス側)上に載せる。その後、工程915で、(ウェハに損傷を与えないように)接触力を小さくして各接点プレートを注意深く閉じる。次いで、工程920で、接点プレートに電気的に接続される電源バイアス電流を選択したバーンイン設定に設定し、このバイアス電流を動作レベルまで増加させる。その後、工程925で、冷却ファンなどの熱交換器およびヒータなどの熱源をオンにして適切なバーンイン設定にする。
【0038】
バーンイン工程が開始されると、工程930で、バーンインログ/書式にバーンイン開始情報および設定の記録を記録し得る。バーンイン工程中、各ウェハごとに、工程935でウェハバーンイン電流および温度を監視する。この工程は、デバイスや応用例に応じて数時間または数日かかることがある。
【0039】
バーンイン工程期間が完了した後で、工程940で、ウェハに供給するバイアス電流を下げ、最終的にオフにする。工程940でヒータもオフにする。工程945で、情報ログにバーンイン停止時刻その他の観察情報の記録を記録し得る。通常、工程950で、ウェハを30℃未満に冷却する。冷却期間後、工程955で熱交換器(電源から電力を供給されるファンを含み得る冷却機器)をオフにする(安全上ならびに静電放電の理由から、他の装置もオフにすべきである)。次いで、工程960で接点プレートを開く。その後、工程965でウェハおよび可撓性ディスク材料を取り外す。次いで、工程970でウェハを清浄化してグラファイト(その他の可撓性層220)の粒子を取り除き、工程975でウェハをその工程ロットに戻す。次いで、そのロットから別のVCSELウェハをシステム中にロードするか、あるいはそのロットが完了している場合には、そのロットを次の工程(たとえば、試験の検証やデバイスの組立て)に進めることができる。
【0040】
次に、以下の説明では、VCSELウェハバーンインの検討に的を絞るが、この原理は他の半導体ウェハにも適用することができる。一般に、VCSELウェハ製品の例は、7.6cm(3インチ)径(そのうち7.4cm(2.9インチ)径が平らな部分)、通常は厚さ0.20mm(0.008インチ)〜0.36mm(0.014インチ)の円形GaAs(ガリウムヒ素)半導体ウェハである。このウェハには、上面上にメタライゼーションパターンが加工され、底面上に全面メタライゼーションが施されている。ウェハレベルバーンイン工程は動力バーンインであり、直流20mAが標準だが、ある種の製品では直流5〜20mAが供給される電流制限型であり、ウェハ上の各デバイスには約2ボルトが供給され、125℃±5℃に制御されるのが標準だが、ある種の製品では85〜150℃に設定され、標準では空気の周囲環境で20時間行う。各ウェハは、(デバイスのタイプに応じて)24,000〜58,000個のデバイスを有し、総バーンイン電源電流要件は120〜1,200アンペアであり、0〜5ボルトの範囲が可能な電源電圧が必要である。
【0041】
典型的なVCSELウェハの電力消費量は、1枚のウェハ当たりのデバイス数および1つのデバイス当たりのバイアス電流に応じて、200ワット〜2,000ワットの範囲である。本発明のバーンインシステムには金属電極が設けられる。これらの電極は、制御された圧力で(0.70kg/cm2(10psi)〜7.0kg/cm2(100psi)重の範囲で調整可能であり、±0.35kg/cm2(5psi)に制御可能)ウェハの両面にクランプされ、ロード/アンロード時に開く。VCSELウェハ表面の形状にほぼ一致し、一般に厚さ約0.38mm(0.015インチ)であることがわかっているグラファイト箔(すなわち、可撓性層220)をVCSELウェハのパターン化した上面上に挿入して、電気的かつ熱的な伝導性をもつ緩衝層を提供する。バーンイン中、グラファイト箔およびウェハの組合せによってかなりの熱が生じることになり、バーンインシステムにより温度管理を行ってウェハ底面温度を目標値に維持しなければならない。この熱負荷に対処するには、空気および/または液体による冷却が有効である。
【0042】
本発明者たちは、1,200ワットまでウェハ温度を125℃に維持し、ウェハ温度140℃では1,400ワットまで制御する空冷ウェハレベルバーンインシステムを開発した。最大電力消費での目標性能は、1,600ワットの電力消費でウェハ温度を125℃に維持することである。このWLBIシステムは、エアシリンダによるクランプを利用して最大318kg(700ポンド)の力をウェハ上に加える。ウェハ基板温度が熱電対から制御ボックスに送られ、それによって、冷却ファンのオン/オフが行われて下部接点プレートの中央で目標温度±5℃を維持する。下部銅プレート全体の温度プロフィールでは、縁部で中央の読取り値から約10℃落ちる。熱の経路はほぼ下向きであり、下部銅接点プレートを通り、冷却フィンを備えた大型の銅製ヒートシンクに至り、冷却フィンを通して強制的に空気を通過させる。17cm3/分(600cfm)の能力をもつプロペラ式ファンを使用する。補助ヒータを上部接点プレートに連結して、低電流ウェハ製品については熱を注入する。
【0043】
VCSELウェハバーンインを実現するのに用いるシステムは、7.6cm(3インチ)径ウェハに対して目標値0.70kg/cm2(10psi)〜7.0kg/cm2(100psi)で調整可能なウェハ接触圧力を均一に印加すべきである。これは、7.6cm(3インチ)径ウェハに対して合計で32kg(70ポンド)〜318kg(700ポンド)のクランプ力に相当する。この圧力は、±0.35kg/cm2(5psi)に制御すべきである。20時間のバーンイン中、120〜1,200アンペアで調整可能な直流電流を0〜5ボルトの範囲でウェハおよびウェハ上に形成したデバイスに印加する。電圧の制御は±1%以内とすべきである。
【0044】
20時間のバーンイン中、たとえば7.6cm(3インチ)径ウェハに対して、最大2,000ワットの熱を放散して、目標値85〜150℃の範囲に±5℃の温度公差でウェハ温度を制御すべきである。接触圧力、バイアス電流/電圧およびウェハ温度の加熱/冷却は、バーンイン開始/完了時に、制御され調整可能な方式で増減すべきである。バーンイン中および立ち上げ/立ち下げ時のウェハ接点プレート全体にわたる接触圧力、バイアス電流、バイアス電圧およびウェハ(下部接点プレート)温度を監視し、データのログ記録を行うべきである。
【0045】
WLBIシステムの機械部品に選択する材料のタイプは、アルミニウムおよび銅であるが、他の材料のタイプも含み得る。支持用機械加工部品はアルミニウムが好ましく、すべての大電流経路用の材料は、金/ニッケルメッキ接点を備えた銅が好ましく、それによって、ガリウムヒ素VCSELウェハ中への銅マイグレーションを遮断し、かつ銅の酸化および寄生抵抗/熱の生成を妨げる。
【0046】
好ましくは、上部/下部接点プレート(210と215)は、約76ミクロン(0.003インチ)まで自己平坦化されるべきである。グラファイトディスク(可撓性層220)は約76ミクロン(0.003インチ)に圧縮することができ、それによって、いくらかのウェハ/プレート平行度の変動が補償される。このシステムは、VCSELの20時間バーンイン中、連続して動作し得るべきである。このシステムの想定し得る使用率は、4時間のロード/アンロード時間で1週6日間以上動作することである。
【0047】
好ましくは、接触圧力、バイアス電流および温度を制御し、制御した時間にわたり、ウェハを破損することなく、VCSELウェハのバーンインを行うべきである。立ち上げおよび立ち下げ工程は制御可能とすべきである。好ましくは、接点プレート区域は平坦、滑らか、かつ清浄にして、ウェハの破損が生じ得る不規則な表面をなくすべきである。センサ装置を備えたPCベースのログ記録システムを用いて、監視を自動化し、周期的に読取り値を提供することができる。PCベースのシステムにより、接触圧力、バイアス電流、接点プレートバイアス電圧、下部接点プレート温度、上部接点プレート温度およびログデータを立ち上げおよび立ち下げ時には毎分監視し、次いで、20時間のバーンイン期間中には5分おきに監視し得る。各システム/ウェハのバーンインロットごとのデータログを、ネットワークサーバのところまでアップロードし得るデータファイルに入力することができる。
【0048】
監視については、電源を較正し、バイアス電流に関する信号を供給することができる。電圧計により、接点プレートバイアス電圧を測定し得る。熱電対を上部/下部接点プレート中に挿入して温度を測定し得る。
【0049】
温度過昇警報によりバイアス電源を停止するトリガをかけ、それによって、熱発生源を取り除くべきである。システム用空気圧の低下が生じた場合、ウェハ接触力が失われるので、システム警報のトリガをかけるべきである。UPS(無停電電源装置)を使用して補助の110VAC制御電子回路をサポートし、それによって、110VAC電力が低下した場合にシステムを保護すべきである。3相電力の低下が生じた場合、ウェハおよびシステムを救済するための対応措置をとり得るようにシステム警報のトリガをかけるべきである。
【0050】
PCによる制御/自動化データログ記録システムで使用するソフトウエアにより、いくつかのWLBIシステムを同時に制御し監視し得る。ネットワークサーバのところまでアップロードすることができ、マイクロソフト(登録商標)互換ソフトウエア(たとえば、エクセルなど)で閲覧できるデータログファイルが出力されると好ましい。イーサネット(登録商標)などのネットワークインターフェースにより、必要なネットワーク接続および機器の遠隔制御を行うことができる。
【0051】
好ましくは、各WLBIシステムは、電源に3相208V交流20Aを使用すべきであり、制御ボックスの電子回路には単相110VAC20Aを使用すべきである。
半導体ウェハは、ESD(静電放電)を考慮に入れて取り扱わなければならないことは周知のことである。半導体ウェハおよびデバイスを取り扱う際には常に、適度に清浄で静電気のない機器、手順および材料を用いるべきである。このシステムは、ウェハ取扱い中の操作者に対して、ESD(静電放電)用の保護接続部を提供すべきである。ウェハ接点プレートは電源端子に電気的に接続し、それによってESDを防止する。
【0052】
このバーンイン工程では、ある決まった時間にわたり高温かつ直流電流下でウェハベースのデバイスを動作させることによって、VCSELの性能が「安定化」することがすでに試験的に示されている。コンポーネントバーンインは、温度125℃、電流20mA、継続時間20時間で成功裏に試験が行われている。ウェハベースの試験用コンポーネントは、バーンインにかけたウェハから個々のコンポーネントを取り出して組み立てた後で「安定化」したことが確認され、各デバイスごとに、14時間の「動作」バーンイン中に光出力の変化が追跡された。
【0053】
試験中、1枚のウェハ当たり50,000個のダイを有する「ダイシュリンク」ウェハとともにこのWLBIシステムを動作させた。これにより、1つのダイ当たり20mAで1枚のウェハ当たり1,000アンペアが引き出され、1.6Vの順電圧降下で合計1,600ワットの電力が消費された。このウェハのVF×IFによる電力消費量が、ウェハを125℃までもっていく熱発生器となっていた。したがって、このシステムでは、125℃を維持するために制御された方式でこの熱を取り除かなければならなかった。本発明は、全容量1,000アンペアで、最大2,100ワットの放散能力で動作することが示された。デルタPO(光出力)が適切に安定化することを確認するために全ウェハに対してWLBI試験を行って、いくつかの興味深い効果が判明した。プロトン型VCSELと酸化物型VCSELでは挙動が異なり、それによって、電流がウェハ中を流れる方式の理解が増した。WLBIは、コンポーネントバーンイン工程で得られた安定化にほぼ近いことが実証された。本発明の教示から、WLBIは、870アンペアアレイのVCSEL製品に対して実現可能であり、ウェハの裏表その他の表面に電気接点を有する他の半導体製品(たとえば、LED)に用いるように適合させることができる。
【0054】
いくつかの熱交換器設計を利用して、本発明によってバーンインを行うウェハの温度管理を実現することができる。次に、これらの様々な温度管理に関する任意選択肢を論じる。
【0055】
本発明者たちは、たとえば図2で説明した2プレート手法で示すようにウェハの表面全体に接触を行うとき、ウェハレベルバーンインにおいて電流の流れを制御するには、ある種のデバイス設計上の考慮が必要であることを見いだした。このような考慮は、たとえばワイヤボンドされた上部接点を備えた個々のダイ用の従来型コンポーネントバーンインでは不必要なものである。
【0056】
図3、5および6に示すように、本明細書で説明したWLBI接触システムおよび方法では、電子デバイス用ウェハ100の表面の全表面積、すなわち、裏面接点および表側のデバイス面接点/ウェハのデバイス面上に配置した接触面にバイアスを印加する。本発明の条件下で、ウェハレベルバーンイン中に、電子デバイス用ウェハ100が、ウェハ100上に配置されたそれぞれのデバイスの適切な活動領域120にバイアス電流を流す助けになり得れば有用であろう。
【0057】
本発明では、以下のいずれかの方式またはそれらの変形あるいは組合せによって、意図した領域の外側を流れる寄生電流を制御し得る方式を説明する。
・電子デバイス用ウェハ表面上に形成され、正負の極性をもつ領域を生成する拡散パターン
・電子デバイス用ウェハ表面上に形成されたメタライゼーションパターン
・電子デバイス用ウェハ表面上に形成され、非導電領域を生成する注入パターン
・電子デバイス用ウェハ表面上に形成され、バーンイン工程の後で除去し得る、非導電領域を生成するフォトレジストなどの犠牲層
・電子デバイス用ウェハ表面上に形成された誘電体パターン。誘電体材料には、窒化物、酸化物、ポリイミドおよびフォトレジストが含まれるが、これらに限定されるものではない。
【0058】
・エッチング、機械加工その他の手段で表面に彫り込まれた、電流の流れを制御するトレンチ
・活動領域外の電気的または光学的な流れを最小限に抑える注入物を充填したトレンチ
・垂直かつ/または水平に形成された、電流の流れを制御する酸化パターン。これには、たとえば、参照により本明細書に援用する「Laser with a Selectively Changed Current Confining Layer」という名称の米国特許第5,903,588号に記載の、垂直トレンチから水平に酸化することが含まれるが、これに限定されるものではない。
【0059】
・光学的な障壁。これには、意図した領域外の横方向領域においてフォトンの横方向の伝播および光学的に生成される電流を妨げるように電子デバイスのウェハ表面にパターン化したトレンチが含まれるが、これに限定されるものではない。
【0060】
単一ウェハ上に担持された半導体デバイスの寄生電流制御の目的は、(一般に、1つのデバイス当たり5〜20mAの)バイアス電流を活動接合領域中に強制的に流し、それによって、コンポーネントバーンインの状況を再現することである。本明細書では、「寄生電流制御」という用語は、活動接合領域外で生じる電流の流れに対処することと解釈すべきである。本発明者たちは、垂直トレンチと表面誘電体パターンの組合せにより、光学的に生成される横方向の電流の流れが遮断されることを確認した。以下の説明では、集積回路、LED、VCSELその他のデバイスを含めて、ウェハレベルバーンイン手順にかけられる様々な半導体デバイスにおいて寄生電流の流れを制御し得る方法および機器を説明する。
【0061】
図10を参照すると、電子デバイス用ウェハ1000の上面1010上の拡散パターン1040を用いて、正負の極性をもつ領域を生成し得る。図10に示すように、たとえば、半導体ウェハ1000に担持されたVCSELデバイスは、基板1020、活動コンポーネント層1665および上部表面層1010を有する。所望の極性をもつ表面上に拡散パターン1040を生成することによって、接点1005および1015を介して望まれない領域1050を貫通する電流を流すのに必要な電位を、所望の領域1060を貫通する電流を流すのに必要な電位よりも大きくすることができる。実際には、拡散パターン1040により、望まれない領域1050中に逆バイアスダイオードが追加され、それによって大きな電圧降下が加わる。電流は、(通常、このデバイスの活動層を含む)低電位の非拡散領域1060を通って流れ、より高電位の拡散区域1050(破線で活動領域1060から分離して示す、ウェハ1000上の複数のデバイスを分離する区域)中では流れないことになる。
【0062】
一般に、拡散パターンを生成するこの方法は半導体業界では周知のものであるが、本明細書で説明したように、ウェハレベルバーンインで電流の流れを制御するように適用するのはいままでにないものである。この拡散パターン1040は、ウェハ1000の選択区域の上の層として恒久的に追加するか、あるいは浅い拡散層、たとえば、半導体分野で周知の方法によって後でエッチング除去し得る導電性がより低い(望まれない)領域1050として選択区域中のウェハ表面に追加し得る。
【0063】
図11を参照すると、メタライゼーションパターン1140も、電子デバイス用ウェハ表面1110上の選択区域(たとえば、領域1150)に形成し得る。上記拡散層の場合と同様に、ウェハ上面1110上に、より導電性の低いメタライゼーションパターン1140を追加することによって、望まれない領域1150(たとえば、より導電性の低い区域)を通して電流を流すのに必要な電位を、所望の(たとえば、導電性の)領域1160に対するものよりも高く設定し得る。望まれない領域1150に関連する高抵抗の非オーム接点1140を配置することによってこれらの層に生じる絶縁効果とは異なり、所望の領域1060に極めて導電性の高い金属パターン(たとえば、接点1115)を追加して、主に、図11の破線間に示す(たとえば、活動領域とも称し得る)所望の領域1160に関連する区域中に、上部層1110、活動層1065および基板1120を貫通するより低抵抗のオーム接点を作製し得るはずである。1つの可能な応用例は、n型およびp型いずれの接点もウェハ1100の上面上になければならないときであるが、バーンイン中は、すべての電流がp型接点を通って流れることが望まれる。p型接点がオーム性であり、n型接点がショットキーの場合、一般に、所望のところを電流が流れることになる。急速熱アニールまたはイオン注入などの後続の処理により、n型接点をオーム性にし得るはずである。あるいは、望まれない領域1050中の上部層1110上に高抵抗非オーム性金属パターンを追加し、それによって、より低抵抗の非金属パターン領域として関連する領域中を、このような領域がバーンイン導体とともにより低い電位降下接点を形成する場合には、電流が流れ得るはずである。
【0064】
図12を参照すると、電子デバイス用ウェハ1200の表面1210に注入パターン1240を追加して、非導電領域1250を生成することができる。注入層1240は、犠牲層と同様に機能する。前に説明した拡散層の場合と同様に、注入により、非導電領域1250に関連する上面1210の区域上に、半絶縁性パターンまたは分離材料を設けることができる。したがって、接点1205と1215の間で、上部層1210、活動層1265、基板1220の一部およびより導電性の高い非注入領域1260に関連する他の層を貫通して、垂直方向の電流を容易に流せる。注入物1240は、恒久的なものとすることもできるし、あるいは、浅くし、後で犠牲層として除去することもできる。注入物1240を最適化すると、光導電性が主要な機序として利用されるときでも使用し得るであろう。
【0065】
図13を参照すると、分離領域1350に関連する区域中の電子デバイス用ウェハ1300の上面1310上に誘電体パターン1340を形成し得る。誘電体材料は、窒化物、酸化物、ポリイミドおよびフォトレジストを含み得るが、これらに限定されるものではない。酸化シリコンは、熱成長させフォトリソグラフィでパターン化する周知の半導体固有の酸化物表面誘電体である。フォトリソグラフィによるパターン化および選択的なエッチングまたは除去が可能な半導体業界で利用される被着誘電体の例には、(VCSEL工程で頻繁に用いられる)窒化シリコン、(CVDによる成長で一般に利用される)酸化シリコン、ポリイミド(スピンコートによる被着)およびフォトレジスト(やはりスピンコートによる被着)が含まれる。
【0066】
再度、図13を参照すると、上部層1310上の層として恒久的に誘電体パターン1340を追加するか、あるいは、ウェハレベルバーンイン工程中に、電流が、分離領域1350を貫通してはほとんど流れず、活動領域1360を貫通して流れるように制御し、かつ/または方向づけるのに利用する犠牲層として使用し、次いで、ウェハレベルバーンインの寄生電流の流れ制御工程が完了した後でパターン1340を除去する(犠牲にする)ことができる。さらに、集積回路の場合には、被着誘電体とパターン化した金属の組合せにより、上記で説明した2プレート式ウェハレベルバーンイン方法(たとえば、WLBI)を構築し得る。この方法では、VCCバイアスを上部接点1315(たとえば、ウェハのパターン化した面)に印加し、接地バイアスをウェハの底部接点1305(たとえば、金属化した表面全体)側に印加する。したがって、垂直方向の電流は、接点1305と1315の間で、上部層1310、活動層1365、基板1320の一部および/またはより導電性の高い活動領域1360に関連する任意の他の層を貫通してより流れ易くなる。
【0067】
図14を参照すると、トレンチ1420をエッチング、機械加工その他の手段で、ウェハ1400の上面1410から選択層1420および領域1450中に彫り込んで、ウェハ1400に担持された活動層1465(たとえば、VCSELの活動領域)で表す半導体デバイス間で電流の流れを制御し得る。図14には1つのトレンチ1420しか示していないが、本発明では複数のトレンチが企図されていることを理解されたい。表面1410中に、かつ場合によっては表面1410の下にある他の層(たとえば、活動層1465)中にも垂直トレンチ1420を切断、機械加工、エッチングすることによって、接点1415と1405の間を流れる電流を、トレンチ1420全体にわたって水平に流れないように物理的に遮断し、かつ活動領域1460を貫通して正しく集中させることができ、それによって、上部層1410、活動層1465、基板1420の一部およびより導電性の高い活動領域1260に関連する他の層を貫通して電流が流れる。
【0068】
図15を参照すると、ウェハ1500上で垂直(1530)かつ/または水平(1540)に形成された酸化パターンにより、接点1515と1505の間で電流の流れを制御し得る。このような酸化パターンには、ウェハ1500の表面1510上に水平に形成した酸化パターン1540または垂直トレンチ1520中の垂直に形成したパターン1530が含まれるが、これらに限定されるものではない。半導体平坦化技術で一般に用いられる表面の非導電酸化パターンにより、接点1505と1515の間で、ウェハに担持された半導体デバイスを表す活動領域1560(たとえば、上部層1510、活動層1565、基板1520などの関連する部分)に垂直方向の電流を強制的に流すことができる。垂直トレンチ1520内に形成した酸化層1530によって強制的に、あるいは他の手段で方向づけて、活動領域1560中に垂直方向の電流を流すこともでき、それによって分離領域1550ではほぼ流れないことになる。これらの酸化物は、III−V族半導体では一般に酸化アルミニウムであり、シリコン半導体では一般にSiO2である。
【0069】
上記のいくつかの方法を組み合わせることによって、寄生電流の流れを最小限に抑えることができる。たとえば、水平酸化パターンを備えた垂直トレンチにより、通常はトレンチ加工した区域1550内の電流を、その代わりに、上記で説明したように、強制的に非酸化区域の活動領域1565区域内に流す。表面誘電体層を用いて、表面が接触するのを妨げ、かつトレンチ加工していない活動領域1560外の領域に電流が流れ込むのを遮断し得る。
【0070】
図16を参照すると、ウェハ1600内に形成したトレンチ1620に、注入物1630を充填して、ウェハに担持された半導体デバイスを表す活動領域1660(たとえば、上部層1510、活動層1565、基板1520などの関連する部分)の外側の接点1615と1605の間で電気的な流れを最小限に抑えることもできる。垂直トレンチ領域1650に非導電材料1630を充填することによって、トレンチ加工した層の周りで、図4に関して説明したグラファイトフェルトパッド(すなわち、可撓性層220)などの表面接点材料の電気的な接触をさらに最小限に抑えることができる。
【0071】
図17を参照すると、非活動または非導電領域1750を画定するトレンチ1720を使用して、たとえば(VCSELなどの)光デバイスに関連する活動領域1760の外側の光の流れを最小限に抑えることができる。さらに、垂直トレンチ1720に光吸収性材料1730を充填することを、半導体ウェハ1700上に光デバイスまたは光アレイを製作するのに使用すると、上部接点1715、表面層1710、活動層1765および活動領域1760内のウェハ1700の基板層1720と共通接点1705の上に形成した任意の他の層で表す能動光デバイス間で、水平なフォトンの流れをさらに妨げ、最小限に抑え、また減少させることができる。デバイス表面1710からその中にパターン化した垂直トレンチ1720により、(スネルの屈折の法則による)高/低誘電率界面における内部反射によって横方向のフォトンの伝播を減らすことができる。この界面では、空気その他の適当な充填物材料1730を含む垂直トレンチ1720により、低誘電率(空気、n=1.0)/高誘電率半導体(GaAs、n=3.6)界面が得られる。これにより、トレンチ1720によって分離され画定された活動コンポーネント層1765および関連の活動領域1760の外側、すなわち、分離または半絶縁材料中でさえ、吸収により光学的に生成されるキャリアおよび/または電流の流れが生じるところで、横方向のフォトンの流れが妨げられるか、あるいは大きく減少する。トレンチの下の非導電区域1750を通るフォトンの流れからは、活動デバイスに対して、あるいはそれらの間で無視し得る程度の影響しか生じないであろう。
【0072】
本明細書に記載した実施形態および例は、本発明およびその実際上の応用例を一番よく説明し、それによって、当業者が本発明を実施し利用し得るように示したものである。ただし、上記説明および例は単なる例として示されていることが当業者には理解されよう。当業者には本発明の他の変形形態および改変形態は明らかであり、添付の特許請求の範囲は、このような変形形態および改変形態を包含することを意図している。上記の説明は、本発明の範囲を網羅または限定するためのものではない。添付の特許請求の範囲から逸脱することなく、上記教示に照らして多くの改変および変形が可能である。本発明を用いる際には、異なる特性を有するコンポーネントを含み得ることが企図されている。本発明の範囲は、あらゆる点で均等物を完全に認識した上で、本明細書に添付の特許請求の範囲によって定義するものである。
【図面の簡単な説明】
【0073】
【図1】底部層および上部層上に電気接点を有する従来技術の半導体デバイスを示す拡大図ならびにこの拡大図に示すデバイスを複数個含む従来技術のウェハを示す図である。
【図2】システムが、電気的かつ熱的な接触をウェハに与え、自己調節型の上部接点アセンブリによって物理的な圧力の印加を制御し、熱交換器によって温度を調整し得るウェハレベルバーンイン(WLBI)システムを示す図である。
【図3】上部および下部接点アセンブリがウェハの電気接点と接触しているところを示すWLBIシステムを示す図である。図では、アセンブリ全体を貫通して熱が流れるように示されており、この熱は熱交換器によって設定温度近くに調整される。
【図4】ウェハに類似した形状に形成してウェハ上の半導体に共通の電気接点を提供するように使用し得る導電性の可撓性ウェハ接触材料を示す図である。この材料はウェハ表面(デバイス面)も覆う。(図では、ウェハ底面を前にして示す。)
【図5】プラス(+)電位とマイナス(−)電位のそれぞれのアセンブリの間に電気絶縁/障壁手段を設けるようにウェハ接触アセンブリを支持し、かつ、熱交換器と、熱的かつ電気的な試験(ウェハレベルバーンイン)にかけられているウェハとを支持するフレーム構造を示すWLBIシステムを示す図である。
【図6】電力源、熱出力源および熱電対/温度測定機器が、システムの上部および下部アセンブリならびに熱交換器による温度制御を実現する任意選択手段に接続されるWLBIシステムを示す図である。
【図7】液圧、エアシリンダ、空気圧その他の手段で制御し得る上部接点プレート上下機構を示すWLBIシステムを示す図である。
【図8】本発明によるWLBIシステムに使用する機械、電気および測定コンポーネントを示す図である。
【図9】本発明によるWLBIを実現する方法の各工程を示す流れ図である。
【図10】正負の極性をもつ領域を生成するのに使用し得る電子デバイス用ウェハ表面上に形成された拡散パターンを示す図である。
【図11】やはり電子デバイス用ウェハ表面上の選択区域に形成し得るメタライゼーションパターンを示す図である。
【図12】非導電領域を生成するように電子デバイス用ウェハ表面に追加し得る注入パターンを示す図である。
【図13】電子デバイス用ウェハ表面上に形成し得る誘電体パターンを示す図である。
【図14】ウェハに担持された半導体デバイス間で電流の流れを制御するために、エッチング、機械加工その他の手段でウェハ表面から選択層および領域中に彫り込むことができるトレンチを示す図である。
【図15】ウェハ上で垂直かつ/または水平に形成され、接点間で電流の流れを制御し得る酸化パターンを示す図である。
【図16】活動領域の外側に配置された接点間で電気的な流れを最小限に抑えるために、ウェハ内に形成し、かつ注入物も充填することができるトレンチを示す図である。
【図17】VCSELデバイスの活動領域外の光の流れを最小限に抑えるのにも使用し得るトレンチを示す図である。
Claims (22)
- 複数の導電領域(1260)を有する半導体ウェハ(1200)を提供する工程であって、各導電領域が、基板(1220)、少なくとも1つの活動層(1265)、前記少なくとも1つの活動層(1265)上に形成された表面層(1210)および前記複数の導電領域(1260)に関連する少なくとも1つの接点(1215)に関連する工程と、
前記少なくとも1つの接点(1215)の周りの前記表面層(1210)上にパターン(1240)を形成する工程とを含む、半導体ウェハに担持された電子デバイスのウェハ電流を制御する方法であって、
前記パターン(1240)により、前記半導体ウェハ(1200)に担持された電子デバイスに方向づけられ、かつ前記少なくとも1つの接点(1215)に関連する電流の流れが制御され、電流が、前記少なくとも1つの接点(1215)から、前記少なくとも1つの活動層(1265)を貫通し、前記基板(1220)に向かって共通接点(1205)に至る電流の流れの区域として画定された導電領域(1265)を貫通して流れ、電流が、前記少なくとも1つの接点(1215)および前記共通接点(1205)に電圧を印加するときに流れ、電流の流れが、前記パターン(1240)の下に画定された非導電領域(1250)から離れて方向づけられる、方法。 - 前記パターン(1240)が拡散パターンである、請求項1に記載の方法。
- 前記パターン(1240)がメタライゼーションパターンである、請求項1に記載の方法。
- 前記パターン(1240)が注入パターンである、請求項1に記載の方法。
- 前記パターン(1240)が犠牲材料からなる、請求項1に記載の方法。
- 前記パターン(1240)が誘電体パターンを含む、請求項1に記載の方法。
- 前記誘電体パターン(1240)が、窒化物、酸化物、ポリイミド、フォトレジストおよびそれらの組合せからなる群から選択される、請求項6に記載の方法。
- 前記半導体ウェハ(1200)およびその上に担持された電子デバイスにウェハレベルバーンイン手順(900)を実施する工程をさらに含む、請求項1に記載の方法。
- 基板(1220)、活動層(1265)、表面層(1210)上に形成された少なくとも2つの接点(1215)を有する半導体ウェハ(1200)を提供する工程であって、少なくとも1つの能動型半導体デバイスが、接点(1215)と、前記少なくとも2つの接点(1215)と前記基板(1220)の間に形成された半導体層とによって画定される工程と、
前記少なくとも2つの接点(1215)間の前記表面層(1210)上にパターン(1240)を形成する工程と、
前記ウェハ(1200)上でウェハレベルバーンイン手順(900)を実施する工程とを含む、半導体ウェハのウェハ寄生電流を制御する方法であって、
前記パターン(1240)により、前記少なくとも2つの接点(1215)および前記共通接点(1205)に電圧が印加されるとき、電流が、前記少なくとも2つの接点(1215)から、関連する活動層(1265)および前記基板(1220)を貫通し、共通接点(1205)に至る区域として画定される導電領域(1260)内を流れるように方向づけることによって、前記半導体ウェハ(1200)を貫通する電流の制御を行うことができる、方法。 - 前記パターン(1240)が拡散パターンである、請求項9に記載の方法。
- 前記パターン(1240)がメタライゼーションパターンである、請求項9に記載の方法。
- 前記パターン(1240)が注入パターンである、請求項9に記載の方法。
- 前記パターン(1240)が犠牲材料からなる、請求項9に記載の方法。
- 前記パターン(1240)が誘電体パターンである、請求項9に記載の方法。
- 前記誘電体パターン(1240)が、窒化物、酸化物、ポリイミド、フォトレジストおよびそれらの組合せからなる群から選択される、請求項14に記載の方法。
- 基板(1220)と、
半導体ウェハ(1200)の少なくとも1つの活動層(1265)内に形成された複数の電子デバイスであって、前記少なくとも1つの活動層(1265)が前記基板(1220)の上に形成される電子デバイスと、
前記少なくとも1つの活動層(1265)の上に形成された表面層(1210)と、
前記表面層(1210)上に形成され、前記電子デバイスのそれぞれに関連する少なくとも1つの接点(1215)と、
前記少なくとも1つの接点(1215)の周りの前記半導体ウェハ(1200)の前記表面層(1210)上に形成された絶縁犠牲層(1240)とを備える、2つ以上の電子デバイスを担持し、寄生電流制御が最適化された半導体ウェハ。 - 前記パターン(1240)が拡散パターンである、請求項16に記載のシステム。
- 前記パターン(1240)がメタライゼーションパターンである、請求項16に記載のシステム。
- 前記パターン(1240)が注入パターンである、請求項16に記載のシステム。
- 前記パターン(1240)が犠牲材料からなる、請求項16に記載のシステム。
- 前記パターン(1240)が誘電体パターンである、請求項16に記載のシステム。
- 前記誘電体パターン(1240)が、窒化物、酸化物、ポリイミド、フォトレジストおよびそれらの組合せからなる群から選択される、請求項21に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31191601P | 2001-08-13 | 2001-08-13 | |
PCT/US2002/025648 WO2003017352A2 (en) | 2001-08-13 | 2002-08-12 | Providing current control over wafer borne semiconductor devices using overlayer patterns |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005500690A true JP2005500690A (ja) | 2005-01-06 |
Family
ID=23209047
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003522145A Expired - Fee Related JP5009488B2 (ja) | 2001-08-13 | 2002-08-12 | 電子デバイスのウェハレベルバーンイン用システム |
JP2003522161A Withdrawn JP2005500690A (ja) | 2001-08-13 | 2002-08-12 | オーバーレイヤーパターンを使用してウェハに担持された半導体デバイスの電流制御を提供すること |
JP2003522135A Withdrawn JP2005500686A (ja) | 2001-08-13 | 2002-08-12 | トレンチを使用してウェハに担持された半導体デバイスの電流の制御を提供すること |
JP2003522162A Withdrawn JP2005500691A (ja) | 2001-08-13 | 2002-08-12 | ウェハに担持された半導体デバイスの光学的制御を提供すること |
JP2003522136A Expired - Fee Related JP5009487B2 (ja) | 2001-08-13 | 2002-08-12 | 電子デバイスのウェハレベルバーンインを実施する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003522145A Expired - Fee Related JP5009488B2 (ja) | 2001-08-13 | 2002-08-12 | 電子デバイスのウェハレベルバーンイン用システム |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003522135A Withdrawn JP2005500686A (ja) | 2001-08-13 | 2002-08-12 | トレンチを使用してウェハに担持された半導体デバイスの電流の制御を提供すること |
JP2003522162A Withdrawn JP2005500691A (ja) | 2001-08-13 | 2002-08-12 | ウェハに担持された半導体デバイスの光学的制御を提供すること |
JP2003522136A Expired - Fee Related JP5009487B2 (ja) | 2001-08-13 | 2002-08-12 | 電子デバイスのウェハレベルバーンインを実施する方法 |
Country Status (10)
Country | Link |
---|---|
US (3) | US8129253B2 (ja) |
EP (5) | EP1417501B1 (ja) |
JP (5) | JP5009488B2 (ja) |
KR (5) | KR20040030105A (ja) |
CN (5) | CN1568432A (ja) |
AT (1) | ATE414911T1 (ja) |
AU (5) | AU2002323126A1 (ja) |
CA (5) | CA2457690A1 (ja) |
DE (1) | DE60229954D1 (ja) |
WO (5) | WO2003017335A2 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5009488B2 (ja) * | 2001-08-13 | 2012-08-22 | フィニサー コーポレイション | 電子デバイスのウェハレベルバーンイン用システム |
US7700379B2 (en) * | 2001-08-13 | 2010-04-20 | Finisar Corporation | Methods of conducting wafer level burn-in of electronic devices |
US8039277B2 (en) * | 2001-08-13 | 2011-10-18 | Finisar Corporation | Providing current control over wafer borne semiconductor devices using overlayer patterns |
US6891385B2 (en) * | 2001-12-27 | 2005-05-10 | Formfactor, Inc. | Probe card cooling assembly with direct cooling of active electronic components |
US7064953B2 (en) * | 2001-12-27 | 2006-06-20 | Formfactor, Inc. | Electronic package with direct cooling of active electronic components |
US20040135595A1 (en) * | 2002-10-30 | 2004-07-15 | Finisar Corporation | Methods, systems, and devices for burn-in testing of optoelectronic devices |
US7202684B2 (en) | 2003-03-13 | 2007-04-10 | Intel Corporation | Thermal stratification test apparatus and method providing cyclical and steady-state stratified environments |
US6902965B2 (en) | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
US20050127931A1 (en) * | 2003-12-11 | 2005-06-16 | Karlinsey Robert L.Jr. | Variable temperature test cell and associated method |
US7091737B2 (en) * | 2004-10-01 | 2006-08-15 | Intel Corporation | Apparatus and methods for self-heating burn-in processes |
TWI336468B (en) | 2005-03-02 | 2011-01-21 | Ind Tech Res Inst | Asymmetry compensator for partial response maximum likelihood (prml) decoder |
DE102006005319B4 (de) * | 2006-02-06 | 2010-12-30 | Infineon Technologies Ag | Heizvorrichtung zum Testen integrierter Bauelemente |
US7288951B1 (en) * | 2006-11-20 | 2007-10-30 | Micro Control Company | Burn-in system having multiple power modes |
US20080191701A1 (en) * | 2007-02-13 | 2008-08-14 | Seiko Epson Corporation | Method and Apparatus for Inspecting Light-Emitting Element and Method and Apparatus for Burn-In |
US7663388B2 (en) * | 2007-03-30 | 2010-02-16 | Essai, Inc. | Active thermal control unit for maintaining the set point temperature of a DUT |
WO2008156565A1 (en) * | 2007-06-20 | 2008-12-24 | Skyworks Solutions, Inc. | Semiconductor die with backside passive device integration |
CN101363808B (zh) * | 2008-09-12 | 2011-07-20 | 华中科技大学 | 气体传感器及阵列的稳定性测试仪 |
JP5428485B2 (ja) * | 2009-04-22 | 2014-02-26 | 富士ゼロックス株式会社 | 面発光型半導体レーザ素子のバーンイン方法およびそのプログラム |
US8896010B2 (en) | 2012-01-24 | 2014-11-25 | Cooledge Lighting Inc. | Wafer-level flip chip device packages and related methods |
US8907362B2 (en) | 2012-01-24 | 2014-12-09 | Cooledge Lighting Inc. | Light-emitting dies incorporating wavelength-conversion materials and related methods |
WO2013112435A1 (en) | 2012-01-24 | 2013-08-01 | Cooledge Lighting Inc. | Light - emitting devices having discrete phosphor chips and fabrication methods |
CN102650676A (zh) * | 2012-05-02 | 2012-08-29 | 威力盟电子(苏州)有限公司 | Led测试装置以及led测试方法 |
CN103514893B (zh) * | 2012-06-18 | 2017-11-10 | 新科实业有限公司 | 半导体光源条在老化测试中的冷却系统及冷却方法 |
US9671448B2 (en) * | 2012-12-28 | 2017-06-06 | Illinois Tool Works Inc. | In-tool ESD events monitoring method and apparatus |
JP5882944B2 (ja) * | 2013-05-24 | 2016-03-09 | エスペック株式会社 | 環境試験装置、供試体の評価方法、並びに、試験装置 |
WO2015119858A1 (en) | 2014-02-05 | 2015-08-13 | Cooledge Lighting Inc. | Light-emitting dies incorporating wavelength-conversion materials and related methods |
CN104007340B (zh) * | 2014-05-21 | 2017-06-20 | 松阳西屏永新机械厂 | 一种应用电子产品老化测试系统进行的老化测试方法 |
JP6292104B2 (ja) * | 2014-11-17 | 2018-03-14 | 三菱電機株式会社 | 窒化物半導体装置の製造方法 |
FR3032038B1 (fr) * | 2015-01-27 | 2018-07-27 | Soitec | Procede, dispositif et systeme de mesure d'une caracteristique electrique d'un substrat |
US9793239B2 (en) * | 2015-09-25 | 2017-10-17 | Advanced Micro Devices, Inc. | Semiconductor workpiece with selective backside metallization |
JP6676935B2 (ja) * | 2015-11-13 | 2020-04-08 | セイコーエプソン株式会社 | 電気デバイス、圧電モーター、ロボット、ハンド及び送液ポンプ |
JP6628688B2 (ja) * | 2016-05-25 | 2020-01-15 | 三菱電機株式会社 | 通電検査装置、および、通電検査方法 |
JP6652003B2 (ja) * | 2016-07-04 | 2020-02-19 | 株式会社デンソー | 半導体チップおよび半導体装置 |
JP2018207008A (ja) | 2017-06-07 | 2018-12-27 | 住友電気工業株式会社 | 面発光半導体レーザを作製する方法 |
CN107262560B (zh) * | 2017-07-28 | 2023-07-28 | 深圳斯诺凡科技有限公司 | 散热器自动测量校正装置 |
CN109116140B (zh) * | 2018-07-16 | 2020-09-22 | 中国航空综合技术研究所 | 一种用于pbga封装器件的测试方法 |
US20200116755A1 (en) * | 2018-10-15 | 2020-04-16 | AIS Technology, Inc. | Test interface system and method of manufacture thereof |
FR3103558B1 (fr) * | 2019-11-26 | 2021-11-26 | Commissariat Energie Atomique | Procédé d’évaluation d’une concentration |
US11955778B2 (en) | 2021-01-25 | 2024-04-09 | Mellanox Technologies, Ltd. | VCSEL binning for optical interconnects |
US20220239056A1 (en) * | 2021-01-25 | 2022-07-28 | Mellanox Technologies Tlv Ltd. | Wafer level analysis for vcsel screening |
CN113391183B (zh) * | 2021-08-17 | 2021-11-19 | 苏师大半导体材料与设备研究院(邳州)有限公司 | 一种半导体器件温度特性测量仪器 |
CN117491840B (zh) * | 2023-10-20 | 2024-04-30 | 北京齐诚科技有限公司 | 一种集成电路的测试装置 |
Family Cites Families (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2802916A1 (de) * | 1978-01-24 | 1979-07-26 | Hoechst Ag | Stabilisierte copolymere auf basis aethylen-tetrafluoraethylen und verfahren zu deren herstellung |
US4222792A (en) * | 1979-09-10 | 1980-09-16 | International Business Machines Corporation | Planar deep oxide isolation process utilizing resin glass and E-beam exposure |
US4276098A (en) | 1980-03-31 | 1981-06-30 | Bell Telephone Laboratories, Incorporated | Batch processing of semiconductor devices |
JPS62136069A (ja) * | 1985-12-10 | 1987-06-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4860079A (en) * | 1987-05-29 | 1989-08-22 | Sgs-Thompson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
CN1045138A (zh) | 1989-02-21 | 1990-09-05 | 鞠恒法 | 烟用塑棉再生方法 |
US5047711A (en) | 1989-08-23 | 1991-09-10 | Silicon Connections Corporation | Wafer-level burn-in testing of integrated circuits |
JPH0770757B2 (ja) * | 1989-10-17 | 1995-07-31 | 株式会社東芝 | 半導体発光素子 |
JPH04262551A (ja) | 1991-02-18 | 1992-09-17 | Mitsubishi Electric Corp | ウェハ試験方法及びこれによって試験された半導体装置 |
JPH0529418A (ja) | 1991-07-17 | 1993-02-05 | Sony Corp | 半導体装置のバーイン方法及びそれに用いるバーインボード |
KR940001809B1 (ko) * | 1991-07-18 | 1994-03-09 | 금성일렉트론 주식회사 | 반도체 칩의 테스터 |
JPH0689932A (ja) * | 1992-09-09 | 1994-03-29 | Mitsubishi Electric Corp | パワーmosfetのバーンイン装置 |
US5513200A (en) | 1992-09-22 | 1996-04-30 | Xerox Corporation | Monolithic array of independently addressable diode lasers |
US5570032A (en) * | 1993-08-17 | 1996-10-29 | Micron Technology, Inc. | Wafer scale burn-in apparatus and process |
US6184053B1 (en) * | 1993-11-16 | 2001-02-06 | Formfactor, Inc. | Method of making microelectronic spring contact elements |
JP2922486B2 (ja) * | 1993-12-21 | 1999-07-26 | 松下電器産業株式会社 | プローブカード |
JP3502875B2 (ja) | 1994-06-03 | 2004-03-02 | 株式会社ルネサステクノロジ | 接続装置およびその製造方法 |
US5729563A (en) * | 1994-07-07 | 1998-03-17 | Hewlett-Packard Company | Method and apparatus for optically and thermally isolating surface emitting laser diodes |
JP3443947B2 (ja) | 1994-07-22 | 2003-09-08 | 株式会社デンソー | バーンイン専用ウェハおよびそれを用いたバーンイン方法 |
US6204074B1 (en) * | 1995-01-09 | 2001-03-20 | International Business Machines Corporation | Chip design process for wire bond and flip-chip package |
US5600257A (en) | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
US5757027A (en) * | 1995-11-06 | 1998-05-26 | International Business Machines Corporation | Semiconductor wafer testing method and apparatus |
GB2347559B (en) | 1995-11-30 | 2000-11-15 | Hewlett Packard Co | Vertical cavity surface emitting lasers |
US5719891A (en) | 1995-12-18 | 1998-02-17 | Picolight Incorporated | Conductive element with lateral oxidation barrier |
DE19614460A1 (de) | 1996-04-12 | 1997-10-16 | Bosch Gmbh Robert | Verfahren zur Herstellung eines GMR-Brückensensors sowie GMR-Brückensensor |
US5707881A (en) | 1996-09-03 | 1998-01-13 | Motorola, Inc. | Test structure and method for performing burn-in testing of a semiconductor product wafer |
US5966022A (en) | 1996-11-08 | 1999-10-12 | W. L. Gore & Associates, Inc. | Wafer level burn-in system |
TW369601B (en) | 1997-06-17 | 1999-09-11 | Advantest Corp | Probe card |
JP3142801B2 (ja) * | 1997-09-04 | 2001-03-07 | 松下電器産業株式会社 | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード |
JP3830248B2 (ja) | 1997-10-30 | 2006-10-04 | 松下電器産業株式会社 | ウェハ一括型プローブカードによる検査に適した半導体ウェハおよび半導体装置の検査方法ならびに半導体装置の製造方法 |
JPH11145227A (ja) * | 1997-11-04 | 1999-05-28 | Orion Mach Co Ltd | 半導体ウェーハの試験装置用温度調節装置 |
JP3522145B2 (ja) | 1998-03-30 | 2004-04-26 | 豊田スチールセンター株式会社 | 輸送容器用重量物搬出入ステージ及び重量物搬出入方法 |
US6222206B1 (en) * | 1998-06-25 | 2001-04-24 | Lucent Technologies Inc | Wafer having top and bottom emitting vertical-cavity lasers |
DE19983376T1 (de) | 1998-07-14 | 2001-06-28 | Schlumberger Technologies Inc | Vorrichtung, Verfahren und System einer auf Flüssigkeit beruhenden Temperaturwechselbeanspruchungsregelung elektronischer Bauelemente mit weitem Bereich und schnellem Ansprechen |
US6184576B1 (en) | 1998-09-21 | 2001-02-06 | Advantest Corp. | Packaging and interconnection of contact structure |
JP3522136B2 (ja) | 1998-12-11 | 2004-04-26 | 三菱電機株式会社 | 光ディスク装置の光軸倒れ調整装置及び方法 |
JP2000258495A (ja) | 1999-03-12 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体デバイス試験装置 |
JP2001050983A (ja) | 1999-08-09 | 2001-02-23 | Jsr Corp | プローブカード |
JP3715160B2 (ja) | 1999-12-02 | 2005-11-09 | 株式会社ルネサステクノロジ | プロービング装置及び半導体素子の製造方法 |
JP2001203244A (ja) * | 2000-01-19 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置 |
FR2804604B1 (fr) | 2000-02-09 | 2005-05-27 | Sanofi Synthelabo | Utilisation d'un antagoniste des recepteurs aux cannabinoides centraux pour la preparation de medicaments utiles pour faciliter l'arret de la consommation de tabac |
NL1014380C2 (nl) | 2000-02-14 | 2001-08-15 | Friesland Brands Bv | Darmwandversterkend voedingsmiddel. |
KR100727907B1 (ko) * | 2000-07-20 | 2007-06-14 | 삼성전자주식회사 | 다중 파장 표면광 레이저 및 그 제조방법 |
US6801887B1 (en) | 2000-09-20 | 2004-10-05 | Nokia Mobile Phones Ltd. | Speech coding exploiting the power ratio of different speech signal components |
KR100873237B1 (ko) | 2000-09-21 | 2008-12-10 | 지에스아이 루모닉스 코포레이션 | 디지털 제어 서보 시스템 |
PL361400A1 (en) | 2000-09-21 | 2004-10-04 | Bayer Aktiengesellschaft | Optical data carrier containing a phthalocyanine colouring agent as a light absorbing compound in the information layer |
JP4092063B2 (ja) | 2000-09-22 | 2008-05-28 | Tdk株式会社 | テープカートリッジ |
DE10047370A1 (de) | 2000-09-25 | 2002-04-11 | Variopac Swiss Gmbh Rheineck | Aufbewahrungsvorrichtung |
US6830940B1 (en) * | 2000-11-16 | 2004-12-14 | Optical Communication Products, Inc. | Method and apparatus for performing whole wafer burn-in |
US6623997B2 (en) | 2000-12-15 | 2003-09-23 | Agilent Technologies, Inc. | Method for burn-in processing of optical transmitter arrays using a submount substrate |
US6340302B1 (en) * | 2001-02-06 | 2002-01-22 | Micron Technology, Inc. | Apparatus for establishing an electrical connection with a wafer to facilitate wafer-level burn-in and methods |
JP5009488B2 (ja) | 2001-08-13 | 2012-08-22 | フィニサー コーポレイション | 電子デバイスのウェハレベルバーンイン用システム |
US7700379B2 (en) | 2001-08-13 | 2010-04-20 | Finisar Corporation | Methods of conducting wafer level burn-in of electronic devices |
US6771086B2 (en) * | 2002-02-19 | 2004-08-03 | Lucas/Signatone Corporation | Semiconductor wafer electrical testing with a mobile chiller plate for rapid and precise test temperature control |
US6842029B2 (en) * | 2002-04-11 | 2005-01-11 | Solid State Measurements, Inc. | Non-invasive electrical measurement of semiconductor wafers |
CN2820299Y (zh) | 2005-06-20 | 2006-09-27 | 姚学民 | 油烟净化除黑装置 |
-
2002
- 2002-08-12 JP JP2003522145A patent/JP5009488B2/ja not_active Expired - Fee Related
- 2002-08-12 WO PCT/US2002/025664 patent/WO2003017335A2/en active Application Filing
- 2002-08-12 AU AU2002323126A patent/AU2002323126A1/en not_active Abandoned
- 2002-08-12 EP EP02757087.8A patent/EP1417501B1/en not_active Expired - Lifetime
- 2002-08-12 WO PCT/US2002/025648 patent/WO2003017352A2/en not_active Application Discontinuation
- 2002-08-12 WO PCT/US2002/025640 patent/WO2003017326A2/en active Application Filing
- 2002-08-12 US US10/486,780 patent/US8129253B2/en active Active
- 2002-08-12 EP EP02757086A patent/EP1421396A2/en not_active Withdrawn
- 2002-08-12 CA CA002457690A patent/CA2457690A1/en not_active Abandoned
- 2002-08-12 JP JP2003522161A patent/JP2005500690A/ja not_active Withdrawn
- 2002-08-12 AU AU2002331074A patent/AU2002331074A1/en not_active Abandoned
- 2002-08-12 AU AU2002331069A patent/AU2002331069A1/en not_active Abandoned
- 2002-08-12 KR KR10-2004-7002234A patent/KR20040030105A/ko not_active Application Discontinuation
- 2002-08-12 CA CA002457680A patent/CA2457680A1/en not_active Abandoned
- 2002-08-12 AU AU2002323125A patent/AU2002323125A1/en not_active Abandoned
- 2002-08-12 WO PCT/US2002/025663 patent/WO2003017353A2/en not_active Application Discontinuation
- 2002-08-12 JP JP2003522135A patent/JP2005500686A/ja not_active Withdrawn
- 2002-08-12 KR KR10-2004-7002233A patent/KR20040030104A/ko not_active Application Discontinuation
- 2002-08-12 JP JP2003522162A patent/JP2005500691A/ja not_active Withdrawn
- 2002-08-12 AT AT02752818T patent/ATE414911T1/de not_active IP Right Cessation
- 2002-08-12 AU AU2002356039A patent/AU2002356039A1/en not_active Abandoned
- 2002-08-12 WO PCT/US2002/025639 patent/WO2003017325A2/en not_active Application Discontinuation
- 2002-08-12 CN CNA028202988A patent/CN1568432A/zh active Pending
- 2002-08-12 EP EP02768518A patent/EP1423872A2/en not_active Withdrawn
- 2002-08-12 US US10/486,666 patent/US7662650B2/en not_active Expired - Lifetime
- 2002-08-12 US US10/486,672 patent/US7190184B2/en not_active Expired - Fee Related
- 2002-08-12 CN CNA028202864A patent/CN1568429A/zh active Pending
- 2002-08-12 KR KR1020047002236A patent/KR100780059B1/ko not_active IP Right Cessation
- 2002-08-12 JP JP2003522136A patent/JP5009487B2/ja not_active Expired - Fee Related
- 2002-08-12 EP EP02768512A patent/EP1417499A2/en not_active Withdrawn
- 2002-08-12 CN CNA02820297XA patent/CN1568539A/zh active Pending
- 2002-08-12 CN CNB028202996A patent/CN100533165C/zh not_active Expired - Fee Related
- 2002-08-12 CA CA002457675A patent/CA2457675A1/en not_active Abandoned
- 2002-08-12 DE DE60229954T patent/DE60229954D1/de not_active Expired - Fee Related
- 2002-08-12 KR KR10-2004-7002232A patent/KR20040030103A/ko not_active Application Discontinuation
- 2002-08-12 CN CNA028202937A patent/CN1568431A/zh active Pending
- 2002-08-12 CA CA002457691A patent/CA2457691A1/en not_active Abandoned
- 2002-08-12 KR KR10-2004-7002235A patent/KR20040030106A/ko not_active Application Discontinuation
- 2002-08-12 EP EP02752818A patent/EP1417500B1/en not_active Expired - Lifetime
- 2002-08-12 CA CA002457685A patent/CA2457685A1/en not_active Abandoned
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005500690A (ja) | オーバーレイヤーパターンを使用してウェハに担持された半導体デバイスの電流制御を提供すること | |
JP2012507848A (ja) | 成長用基板が取り外された直列接続フリップチップled | |
US7700379B2 (en) | Methods of conducting wafer level burn-in of electronic devices | |
US20210226089A1 (en) | Light emitting device and production method thereof | |
US6830940B1 (en) | Method and apparatus for performing whole wafer burn-in | |
US8039277B2 (en) | Providing current control over wafer borne semiconductor devices using overlayer patterns | |
US5307360A (en) | Method of wiring a row of lasers and a row of lasers wired by this method | |
Onushkin et al. | Micro‐EL studying of high power blue LEDs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041122 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050609 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050609 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080415 |