JPH04262551A - ウェハ試験方法及びこれによって試験された半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体ウェハのスク
リーニング方法（潜在的不良品選別方法）のひとつであ
るバーンイン試験（高温通電エージング試験）等の方法
に関するものである。

【０００２】

【従来の技術】従来、半導体集積回路のスクリーニング
方法であるバーンイン試験は、パッケージングした後の
完成品の状態で、ソケットにセットして実施されていた
。

【０００３】図５は、実使用状態での経過時間と故障率
との関係である故障率曲線（バスタブカーブ）を示す。 初期故障期間Ａは、製造時の欠陥に起因した潜在的不良
による期間であり、この製造時の潜在的不良はバーンイ
ン試験によって取り除かれるべきものである。偶発故障
期間Ｂは、潜在的不良がスクリーニングされた後の正常
な製品が偶発的に起こす故障の期間であり、故障率は最
も低く安定したものとなる。摩耗故障期Ｃは、正常な製
品が老朽劣化によって時間経過とともに故障率が増す期
間である。

【０００４】バーンイン試験は、初期故障期間Ａである
製造工程中に発生した潜在的不良をもつ製品をスクリー
ニング（選別）によって除去し、出荷品の信頼性を確保
するために実施される。図６に従来行われていたバーン
イン試験方法の様子を示す。

【０００５】組み立て工程後の半導体集積回路１は、ソ
ケット２にセットされており、その全体を高温槽３の内
部に設置した状態で、電圧印加装置４に接続される。電
圧印加装置４は、実使用条件よりも高い電源電圧を半導
体集積回路１に印加し、高温槽３は、実使用条件よりも
高い雰囲気温度を与えて、エージング（加齢）を行う。 このように実使用条件よりも厳しい条件下で試験を行う
のは、エージングを加速することによって（加速寿命）
、短時間で初期故障を発見してスクリーニングするため
である。

【０００６】

【発明が解決しようとする課題】しかしながら、初期故
障に係る潜在的不良は、組み立て工程中に発生するとい
うものではなく、そのほとんどがウェハプロセスにおい
て発生しているものであることが判っている。例えば、
ＭＯＳＦＥＴを代表とするＭＩＳ（ＭｅｔａｌＩｎｓｕ
ｌａｔｏｒ　　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属絶縁
膜半導体）の集積回路の絶縁膜の破壊は、ウェハプロセ
スにおいて発生する。

【０００７】ところが、従来のバーンイン試験方法にお
いては、上記のように組み立て工程を経た後の半導体集
積回路１に対して実施されていた。つまり、ウェハプロ
セスのときにすでに欠陥を含んでいた潜在的不良チップ
であっても、次工程である組み立て工程を完了した後で
なければ、バーンイン試験による欠陥の発見ができなか
ったのである。

【０００８】しかし、このように組み立て工程の後に行
ったバーンイン試験で初めて欠陥が発見されるのであれ
ば、ウェハプロセス後の組み立て工程自体が無駄になっ
てスループットが悪化し、また、その組み立てに用いた
各種の材料も無駄になるため、全体としてコスト面で非
常に不利な状況にあった。

【０００９】さらに、不良解析やウェハプロセスへのフ
ィードバックすなわちプロセスラインでの異常発見、メ
ンテナンスなどの対策がどうしても遅くなりがちとなり
、歩留まり低下を余儀無くされるという問題点があった
。このことはまた、新製品開発にも良くない影響を及ぼ
している。

【００１０】さて、バーンイン試験ではないが、従来に
おいて、ウェハプロセスの完了後にウェハ状態で通電を
行うウェハテスト（機能試験）が知られている。図７は
ウェハテストの様子を示す斜視図、図８はその側面図で
ある。

【００１１】５は半導体ウェハ、５ａは半導体ウェハ５
の主面、５ｂは主面５ａ上に形成されたチップ、６はチ
ップ５ｂにおける複数のボンディングパッドのそれぞれ
に接触させた金属プローブである。なお、ボンディング
パッドとは、周知のとおり、組み立て工程において半導
体ウェハ上の回路素子と外部電極端子とを接続するため
のボンディングワイヤの接合領域のことである。ある金
属プローブ６を介して電圧または信号を印加し、別の金
属プローブ６で電圧または信号を取り出してウェハテス
トを行う。

【００１２】ところで、チップ５ｂのボンディングパッ
ドに複数の金属プローブ６を接触させるのに、各金属プ
ローブ６を斜めにした状態で接触させている。これは、
ボンディングパッドに対する金属プローブ６の接触圧を
均一化するのが容易であるからである。

【００１３】しかし、このように金属プローブ６を斜め
にしていると、１回のウェハテストでは１つのチップ５
ｂしかテストすることはできず、同時に複数のチップ５
ｂに対してテストすることが不可能であった。１つのチ
ップ５ｂに対するウェハテストは数十時間の通電を要す
るため、チップ５ｂが数十ある１枚の半導体ウェハ５全
体のテストにはきわめて多大な時間がかかり実用的では
ない。

【００１４】そこで、図９に示すように、金属プローブ
６を主面５ａに垂直にした状態でボンディングパッドに
接触させることを考えてみる。この場合には、すべての
チップ５ｂに対して同時に電圧印加を行えることができ
そうである。

【００１５】しかし、近年においてはマイクロプロセッ
サやゲートアレイなどの半導体集積回路は大規模化がま
すます進められ、１つのチップにおけるボンディングパ
ッドの数が１００を超すようになっており、半導体ウェ
ハ５上のすべてのチップ５ｂにおいて、すべてのボンデ
ィングパッドに金属プローブ６を一定圧力で精度良く接
触させることは物理的に不可能である。

【００１６】この発明は、上記のような問題点を解消す
るために創案されたものであって、１チップ当たりのボ
ンディングパッド数が多くても、ウェハ状態でバーンイ
ン試験等を行うことができるようにすることを目的とす
る。

【００１７】

【課題を解決するための手段】この発明に係るウェハ状
態バーンイン等のウェハ試験方法は、半導体ウェハの主
面に異方性導電膜を接触させ、前記主面上に形成された
複数のチップそれぞれのボンディングパッド群に対して
前記異方性導電膜を介して電圧を印加することを特徴と
するものである。

【００１８】そして、ウェハ状態バーンイン試験方法と
しては、半導体ウェハの裏面にヒータを密着させるか、
または、半導体ウェハ及び異方性導電膜を高温槽内に設
置したうえ、高温通電エージングを行う。

【００１９】

【作用】異方性導電膜を半導体ウェハ主面の全面に接触
させると、その接触圧は全面にわたって均一となる。し
たがって、複数あるすべてのチップに対してはもとより
、各チップのすべてのボンディングパッドに対しても均
一な接触圧で接することになる。このような異方性導電
膜を介して各チップのボンディングパッド群に電圧を印
加するようにしたので、組み立て工程の完了後ではなく
、それ以前のウェハプロセスの完了後においてバーンイ
ン試験を実施することが可能となる。

【００２０】

【実施例】図１は、半導体ウェハ１０と異方性導電膜２
０と電圧印加基板３０の密着構造を示している。半導体
ウェハ１０の主面１０ａには複数のチップ１０ｂが形成
されており、図１の一部を拡大した図２に示すように、
個々のチップ１０ｂには多数のボンディングパッド１０
ｃが形成され、全面が表面保護膜１０ｄで被覆されてい
る。

【００２１】ウェハプロセス完了後の半導体ウェハ１０
の主面１０ａの全面に異方性導電膜２０を接触させる。 異方性導電膜２０は薄く柔軟で可撓性があるので主面１
０ａに密着する。

【００２２】図２に示すように、異方性導電膜２０は、
母材としての絶縁材であるシリコーンゴム２０ａ内にき
わめて多数の導電繊維２０ｂ（金属細線）を肉厚方向に
配向した状態で埋め込んだものである。そのため、肉厚
方向には電気的に導通するが、面方向には導電性をもた
ない。

【００２３】電圧印加基板３０は、絶縁板３０ａの表面
に電極パッド３０ｂ群をすべてのチップ１０ｂのボンデ
ィングパッド１０ｃ群に丁度位置対応する状態に形成し
たものである。このような電圧印加基板３０を、その電
極パッド３０ｂがボンディングパッド１０ｃに対して位
置ずれ無しに対向する状態で異方性導電膜２０に密着さ
せてある。ボンディングパッド１０ｃとこれに異方性導
電膜２０を挟んで対向する電極パッド３０ｂとは、肉厚
方向に導電性をもつ導電繊維２０ｂによって電気的に接
続された状態となる。その電気的接続の状態は、半導体
ウェハ１０と電圧印加基板３０との間で全面にわたって
均一に一定の圧縮荷重をかけることで、いずれのボンデ
ィングパッド１０ｃ，電極パッド３０ｂにおいても均一
なものとなる。

【００２４】以上のように、ウェハプロセス完了後の半
導体ウェハ１０に異方性導電膜２０と電圧印加基板３０
とを積層した後、バーンイン試験（高温通電エージング
）を行うために加熱する。その加熱の方法に、図３と図
４に示す２通りがある。

【００２５】図３では、半導体ウェハ１０の裏面１０ｄ
に薄板式の電気ヒータ４０を密着させてある。電圧印加
基板３０に電圧を印加し、電極パッド３０ｂと異方性導
電膜２０の導電繊維２０ｂとを介して半導体ウェハ１０
のボンディングパッド１０ｃに電圧を供給しながら、ヒ
ータ４０に通電して半導体ウェハ１０を裏面１０ｄ側か
ら加熱し高温通電エージングを行う。

【００２６】図４では、半導体ウェハ１０、異方性導電
膜２０および電圧印加基板３０の積層体を、温度調整が
可能で一定温度に保持できる高温槽５０内に設置してあ
る。上記と同様にボンディングパッド１０ｃに電圧を供
給しながら、高温槽５０によって積層体を加熱し高温通
電エージングを行う。

【００２７】なお、上記実施例では、異方性導電膜２０
としてシリコーンゴム２０ａに導電繊維２０ｂを肉厚方
向に埋め込んだものを用いたが、これに代えて、カーボ
ン繊維を並行配列したものや、金属粒子を分散させたよ
うなものであってもよい。また、電極３０ｂを異方性導
電膜２０の上に一体形成してもよく、このようにすれば
、電圧印加基板３０の省略も可能である。

【００２８】

【発明の効果】以上説明したように、この発明によれば
、ボンディングパッド群に対する通電体として金属プロ
ーブに比べて半導体ウェハ主面への密着性が良好な異方
性導電膜を用いているから、複数チップの全ボンディン
グパッドに対して均一な接触圧で接触させることができ
る。また、この試験方法によれば、組み立て工程よりも
早い段階のウェハプロセスの完了後にウェハ状態でバー
ンイン試験を行うことができる。半導体ウェハ裏面に密
着させたヒータや半導体ウェハを収納させた高温槽によ
って高温通電エージングを行うことができる。

【００２９】そして、組み立て工程の前段階で潜在的不
良チップを発見してそれを取り除くスクリーニングが可
能であるから、潜在的不良チップのまま組み立てる場合
に比べて工数面および材料面でのコストダウンを図るこ
とができる。また、不良解析が早くなり、ウェハプロセ
スへのフィードバックも早くなるので、プロセスライン
でのメンテナンスが充実し、歩留まりやスループットの
向上を期待できる。さらに、新製品開発のスピードアッ
プにも好影響を与えることができる。

【図面の簡単な説明】

【図１】本発明のウェハ状態バーンイン試験方法におけ
る半導体ウェハ、異方性導電膜および電圧印加基板の積
層体の構造を示す側面図である。

【図２】上記の積層体の一部を拡大した断面図である。

【図３】ヒータを用いた場合のバーンイン試験の状態の
説明図である。

【図４】高温槽を用いた場合のバーンイン試験の状態の
説明図である。

【図５】故障率曲線の特性図である。

【図６】従来行われていたバーンイン試験方法の様子を
示す説明図である。

【図７】従来のウェハテストの様子を示す斜視図である
。

【図８】ウェハテストの様子を示す側面図である。

【図９】ウェハテストに係る比較例を示す側面図である
。

【符号の説明】

１０　　　　　　半導体ウェハ １０ａ　　　　半導体ウェハの主面 １０ｂ　　　　半導体ウェハ上のチップ１０ｃ　　　　
ボンディングパッド １０ｄ　　　　半導体ウェハの裏面 ２０　　　　　　異方性導電膜 ２０ａ　　　　シリコーンゴム ２０ｂ　　　　導電繊維 ３０　　　　　　電圧印加基板 ３０ａ　　　　絶縁板 ３０ｂ　　　　電極パッド ４０　　　　　　ヒータ ５０　　　　　　高温槽

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　肉厚方向には電気的な導通性を有し、
   面方向には電気的な絶縁性を有する異方性導電膜を、半
   導体ウェハの主面に接触させたうえ、前記主面上に形成
   された複数のチップそれぞれのボンディングパッド群に
   対して前記異方性導電膜を介して電圧を印加することを
   特徴とするウェハ試験方法。
2. 【請求項２】　　請求項１において、半導体ウェハの裏
   面にヒータを密着させるか、または、半導体ウェハ及び
   異方性導電膜を高温槽内に設置したうえ、高温通電エー
   ジングを行うことを特徴とするウェハ試験方法。
3. 【請求項３】　　請求項１または請求項２において、異
   方性導電膜は、絶縁材中に多数の導電体を埋め込んで形
   成したものであることを特徴とするウェハ試験方法。
4. 【請求項４】　　半導体ウェハの主面に異方性導電膜を
   接触させたうえ、前記主面上に形成された複数のチップ
   それぞれのボンディングパッド群に対して前記異方性導
   電膜を介して電圧を印加して試験されたことを特徴とす
   る半導体装置。