JP3338716B2 - 半導体チップの選別装置 - Google Patents
半導体チップの選別装置Info
- Publication number
- JP3338716B2 JP3338716B2 JP28891292A JP28891292A JP3338716B2 JP 3338716 B2 JP3338716 B2 JP 3338716B2 JP 28891292 A JP28891292 A JP 28891292A JP 28891292 A JP28891292 A JP 28891292A JP 3338716 B2 JP3338716 B2 JP 3338716B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sorting
- terminals
- semiconductor chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
置に関するものである。
ック等のIC素子の製造は、ウエハーと呼ばれるシリコ
ン上に写真印刷およびそれのエッチング等各種の工程を
経て多数の半導体チップにダイシングし、パッケージン
グする等して製造されるものである。現在では、ウエハ
ー上には、200個から300個の半導体チップが配列
されている。一般の製造工程では、出来上がったウエハ
ーを、ウエハープローバーとテスターの組合せで、ウエ
ハー上の半導体チップを1つ1つテストし、このステー
ジで規格からはずれた半導体チップには、インキでマー
キングし、不良とみなし、以後の工程には入らずに、そ
の不良半導体チップとして廃棄していた。このステージ
で良品とされた半導体チップは、ウエハーのダイシング
により1つ1つの半導体チップとして切り離され、半導
体チップの各端子に必要な接続用ピンをボンディングに
より接続して後モールドによりパッケージングしてIC
素子とされる。
ージングされる。もし、エージングをしないで出荷して
しまうと、最終テストで良品と判断されたIC素子で
も、ほぼ1000時間作動させると初期不良を起こすも
のが多数生じてしまって問題となるから、このように出
荷前にエージングをしておく必要があるのである。この
エージングは、IC素子を高温状態(125°C)にし
て約100時間直流電圧を印加する等の方法で行われて
いる。このようなエージングの後に、最終テストを行っ
て、規格に合格したものを最終製品として出荷してい
る。
エージング後の最終テストにて不良品とされるIC素子
がかなりの数にのぼり、これら不良IC素子は、製品と
されずに廃棄しなければならなかったのである。これら
廃棄されてしまう不良IC素子でも、ダイシングされた
半導体チップに接続用ピンをボンディングしたりモール
ドによるパッケージングしたりする工程を経てきたもの
であるから、これを廃棄してしまうのでは、このような
工程に費やされた時間と労力と費用が全く無駄となって
しまうことになっていた。
チップが配列された状態において、前述したようなエー
ジングを行い、その後においてウエハープローバーとテ
スターとの組合せでテストし、良品と判定されたものだ
けをダイシングにより個々の半導体チップとして、接続
用ピンのボンディング、パッケージングをしてIC素子
とするようにすれば、前述したような無駄をなくするこ
とができる。
は、大別して次のような3種類のものがある。
5°C)状態にして、直流電圧を印加するDCエージン
グ。
て、ひるような接続用ピンにパルスを印加するダイナミ
ックエージング。
(テスト)するモニタードエージング又はテストエージ
ング。
列された多数の半導体チップに対して行なうには、各半
導体チップの各端子に、必要な直流電圧やパルスを印加
する必要がある。これを、ウエハー上の半導体チップに
ついて1つずつ行なうのでよいならば、従来のウエハー
プローバーという機器でチップ端子とテスターとを接続
することにより可能であり、現在でも行われている。し
かしながら、ウエハー上に200から300個もある多
数の半導体チップを、このように1つずつエージングす
るのでは、時間と手間が掛かり過ぎ実際的ではない。
ため、特開平3−38850号公報に開示されたような
半導体チップの選別装置を開発した。この装置は、添付
図面の図7に略示するように、選別すべき半導体チップ
11、12、13等を配列したウエハー10を載置する
ための基台1と、この基台1上に載置されたウエハー1
0の上に重ねられ所定の弾性的圧縮力を受けるときにそ
の部分が電気的に導通する弾性的導通部材としての導電
ゴムシート20と、この導電ゴムシート20の上に積層
される9枚のプリント基板層31〜39からなる端子取
出し手段30と、導電ゴムシート20および端子取出し
手段30をウエハー10に対して押圧するための押圧板
40と、端子取出し手段30をエージングおよびテステ
ィング装置(図示していない)に接続するための接続手
段としてのエッジコネクタ50とを備えている。
エージングまたはテスティングのために取り出す必要の
ある半導体チップの端子の総数に等しい数の導電性凸部
311が各端子に対応する位置に設けられており、各プ
リント基板層には、後述するように、導電性の配線パタ
ーンおよびスルーホールが設けられている。
ハー10の上に配列された半導体チップ11、12、1
3、14、15、・・・・には、それぞれ周辺部に端子
111、121、・・・・が出されている。これらの各
半導体チップの周辺部に設けられた端子は、例えば、図
8において端子番号1から20を付して示されるよう
に、20個ある。このような半導体チップがウエハー1
0上に、通常200〜300個あり、各端子の配列間隔
は、数10ミクロンから数100ミクロンである。とこ
ろで、ウエハー上に配列された多数の半導体チップを並
列的にエージングし、テスティングすることにより、非
常に短時間に簡単な操作にて、半導体チップの選別を行
なうことができる。しかし、このような並列的なエージ
ングを行なうためには、ウエハー10上の200から3
00個の半導体チップの各端子に同時に直流電圧なり、
パルス電圧を印加しなければならない。そして、このた
めには、各半導体チップの各端子をエージングおよびテ
スティング装置へと接続できるように取り出すことが必
要である。数10ミクロンから数100ミクロンという
狭い間隔でウエハー10上に配列されている半導体チッ
プの多数の端子に対して直接的に接続用接触子を立てる
ことは難しい。そこで、図7の装置では、導電ゴムシー
ト20と、9枚のプリント基板層からなる端子取出し手
段30とを用いて、半導体チップの端子の各々を、その
9枚のプリント基板層31から39に分散させつつエッ
ジコネクタ50へと取り出しうるようにしている。
導体チップの端子のすべてを、一層面にて出すことはで
きないので、次のような方法をとっている。図9は、ウ
エハー10上に配列された半導体チップを9つのグルー
プに分け、各半導体チップにそれが属するグループの番
号を付して示したものである。図9において、番号1を
付して示されるグループの半導体チップの端子は、プリ
ント基板層31を用いて取り出し、番号2を付して示さ
れるグループの半導体チップの端子は、プリント基板層
32を用いて取り出し、番号3を付して示されるグルー
プの半導体チップの端子は、プリント基板層33を用い
て取り出し、番号4を付して示されるグループの半導体
チップの端子は、プリント基板層34を用いて取り出
し、番号5を付して示されるグループの半導体チップの
端子は、プリント基板層35を用いて取り出し、番号6
を付して示されるグループの半導体チップの端子は、プ
リント基板層36を用いて取り出し、番号7を付して示
されるグループの半導体チップの端子は、プリント基板
層37を用いて取り出し、番号8を付して示されるグル
ープの半導体チップの端子は、プリント基板層38を用
いて取り出し、番号9を付して示されるグループの半導
体チップの端子は、プリント基板層39を用いて取り出
すようにしている。
層31に設ける導電性の配線パターンおよびスルーホー
ルは、図10に平面的に略示するようにしている。図1
0において、このプリント基板層31の下にくるウエハ
ー上の半導体チップは、点線で示している。このプリン
ト基板層31の下面には、図7に示すように、ウエハー
10上の半導体チップの端子のうちの取り出す必要のあ
る端子に対応する位置に導電性凸部311が設けられ、
これら導電性凸部311の位置からプリント基板層31
の上面へと抜ける導電性のスルーホール312が設けら
れており、図10によく示されるように、プリント基板
層31の上面には、各スルーホール312を相互接続す
るような導電性の配線パターン313が設けられてい
る。これら配線パターン313は、プリント基板層のエ
ッジ部に設けられる接続端子333で終わっている。同
様に、プリント基板層32から39 にも、グループ番
号2から9の半導体チップの取り出しを要する端子に接
続するためのスルーホールおよび配線パターンがそれぞ
れ設けられている。プリント基板層31から39の間の
電気的接続は、各プリント基板層に適当に配置したスル
ーホールを介して行なうようにする。そして、ウエハー
10上の全ての半導体チップの取り出しを必要とする端
子は、最下層のプリント基板層31の下面のエッジ部に
配設された必要数の接続端子333と、最上層のプリン
ト基板層39の上面のエッジ部に配設された必要数の接
続端子393とへと取り出されることになる。
の左側のエッジ部に対してエッジコネクタ50を嵌合さ
せると、エッジコネクタ50のハウジング51内に配設
された各対応する接触子53および54がそれぞれ各対
応する接続端子333および393にそれぞれ接触す
る。エッジコネクタ50の各接触子53および54に
は、電気ケーブル52が結線されており、この電気ケー
ブル52によって、エージングおよびテスティング装置
へと接続される。
矢印Pで示すように、下方へ押圧すると、最下層のプリ
ント基板層31の下面に配置された導電性凸部311に
よって、導電性ゴムシート20 の対応部分が弾性的に
圧縮され、このように所定の圧縮力にて弾性的に圧縮さ
れた導電ゴムシートの部分は、導電性となる。したがっ
て、ウエハー10上の各半導体チップ11、12、・・
・の各対応する端子111、121、・・・・は、導電
ゴムシート20の圧縮部分、導電性凸部311、各プリ
ント基板層31から39に適当に配置された導電性スル
ーホール312および配線パターン313等を通して、
接続端子333および393へと電気的に接続されるこ
とになる。エージング装置から電気ケーブル52および
エッジコネクタ50を介してエージング用の適当なDC
電圧を接続端子333および393に印加することによ
り、ウエハー10上の全ての半導体チップのエージング
を並列的に行なうことができる。
ダイナミックエージングおよびモニタードエージングす
るような場合でも、前述したようなプリント基板層に設
ける導電性の配線パターンおよびスルーホールの配置を
適当に設計することにより、各同一ピンをパラレルに結
線し、パルスをその端子に印加することにより、すべて
の半導体チップを同時にエージングすることができる。
さらにまた、テストしながらのモニタードエージング
も、同様の方法にて簡単に行なうことができる。
チップの選別装置によれば、ウエハー上の半導体チップ
の各種エージングおよびモニタードエージングを、ウエ
ハー上にある状態にて、短時間に非常に簡単に行なうこ
とができるので、ICの製造コストを大幅に低減するこ
とができる。その上、ウエハー上にある状態で不良とな
る半導体チップを、接続ピンのボンディングやパッケー
ジングの工程にかけるというような無駄をなくすること
ができるので、IC製造の歩留りを下げることができ、
製造コストをさらに低減させることができる。
プの選別装置の構成では、エージングおよびテスティン
グのためにウエハー上の非常に多数の半導体チップの端
子を、複数のプリント基板層を用いて分散して取り出す
ことができるとしても、最下層のプリント基板層には、
被測定ウエハー上に配列された半導体チップの端子の数
と同数の接点端子を同じ配列パターンにて設ける必要が
ある。したがって、最下層のプリント基板層の接点端子
の配列密度は、被測定ウエハーにおける端子配列密度と
同じで、非常に高密度なものとなっていまう。
配列密度があまりにも高密度であると、その接点端子を
形成するのが困難となるだけでなく、現存の導電性ゴム
シートでは、被測定ウエハーの半導体チップの端子とそ
の最下層のプリント基板層の接点端子とを正しい対応関
係において、電気的に接続するのが難しくなってしま
う。
解消しうるような半導体チップの選別装置を提供するこ
とである。
プの選別装置は、選別すべき半導体チップを配列した被
測定ウエハーを載置するための基台と、該基台上に載置
された前記被測定ウエハーの上に重ねられる超高密度異
方導電性フィルムと、該超高密度異方導電性フィルムの
上に重ねられる選別用ウエハーと、該選別用ウエハーの
上に重ねられ所定の弾性的圧縮力を受けるときその部分
が電気的に導通する弾性的導通部材と、該弾性的導通部
材の上に積層されるプリント基板層を含む端子取出し手
段と、前記弾性的導通部材および端子取出し手段を前記
選別用ウエハーに対して押圧するための押圧手段と、前
記端子取出し手段をエージングおよびテスティング装置
に接続するための接続手段とを備えており、前記選別用
ウエハーの前記超高密度異方導電性フィルムに接する面
には、前記被測定ウエハーにおけるエージングまたはテ
スティングのために取り出す必要のある半導体チップの
端子の配列パターンと同じ配列パターンにて接点端子が
設けられており、前記選別用ウエハーの前記弾性的導通
部材によって接触される面には、適当数の共通接点端子
が分散配列されており、前記選別用ウエハーには、前記
接点端子のうちの同種の接点端子の少なくともいくつか
を共通に接続しこれを前記共通接点端子のうちの対応す
るものに接続する複数のスルーホールを含む共通接続導
体が設けられており、前記プリント基板層の前記弾性的
導通部材に接する面には、前記選別用ウエハーの前記共
通接点端子と同じ配列パターンにて接点端子が設けられ
ており、前記プリント基板層には、導電性の配線パター
ンおよびスルーホールが設けられており、該配線パター
ンおよびスルーホールは、前記半導体チップの端子の各
々を、前記超高密度異方導電性フィルム、前記選別用ウ
エハーの接点端子、共通接続導体および共通接点端子、
および前記プリント基板層の前記接点端子を介して分散
させつつ前記接続手段へと取り出しうるように配設され
ていることを特徴とする。
て、本発明の実施例について、本発明をより詳細に説明
する。
装置の一実施例の構成を示す概略図である。図1に示さ
れるように、この実施例の装置は、選別すべき半導体チ
ップを配列した被測定ウエハー10を載置するための基
台1と、この基台1上に載置された被測定ウエハー10
の上に重ねられる超高密度異方導電性フィルム60と、
この超高密度異方導電性フィルム60の上に重ねられる
選別用ウエハー70と、この選別用ウエハー70の上に
重ねられる導電性ゴムシート20Aと、この導電性ゴム
シート20Aの上に重ねられるプリント基板層を含む端
子取出し手段30Aと、導電性ゴムシート20Aおよび
端子取出し手段30Aを選別用ウエハー70に対して押
圧するための押圧板40Aと、端子取出し手段30Aを
エージングおよびテスティング装置(図示していない9
に接続するための接続手段としてのエッジコネクタ50
Aとを備えている。
性ゴムシート20A、端子取出し手段30A、押圧板4
0Aおよびエッジコネクタ50Aについては、前述した
本出願人が先に開発した装置における導電性ゴムシート
20、端子取出し手段30、押圧板40およびエッジコ
ネクタ50とそれぞれ、原理的には同様のものでよいの
で、繰り返し詳述しない。
る。先ず、被測定ウエハー10は、前述したウエハー1
0と同様のものであり、図2にその平面を概略的に示す
ように、多数の半導体チップ11、12、・・・が形成
されており、各半導体チップは、多数の端子111、1
21、・・・を有しているものとする。
密度異方導電性フィルム60に接する面)を示す平面図
である。この選別用ウエハー70は、導電性でない材料
にて形成され、好ましくは、被測定ウエハー10と同じ
半導体材料にて形成されるのがよい。被測定ウエハー1
0と同じ半導体材料で形成しておくと、熱膨張や収縮が
あっても、端子と接点端子とのずれが生じないので好都
合である。
ー70の底面には、被測定ウエハー10におけるエージ
ングまたはテスティングのために取り出す必要のある半
導体チップ11、12、・・・の端子111、121、
・・・の配列パターンと同じ配列パターンにて接点端子
71が設けられている。一方、図4は、この選別用ウエ
ハー70の上面(導電性ゴムシート20Aによって接触
される面)を示す平面図である。この図4によく示され
るように、選別用ウエハー70の上面には、適当数の共
通接点端子73が分散配列されている。図4には、図を
簡単なものとするために、すべての共通接点端子73は
示されておらず、そのうちの幾つかを例示しているだけ
である。共通接点端子73は、選別用ウエハー73の上
面の全体に亘ってできるだけ均等に分散して配設するの
がよく、その数は、そのように均等に分散配列した場合
に、現在商業的に手に入る弾性的導通部材としての導電
性ゴムシート20Aの分解能で十分正確に、それら共通
接点端子との個別の電気的接続が行われうる程度が適当
である。換言するならば、選別用ウエハー70に配設し
た接点端子71のうちの同種の接点端子のすべてに1つ
の共通接点端子73を対応させて設ける場合もあれば、
これが難しい場合には、選別用ウエハー70に配設した
接点端子71のうちの同種の接点端子を数組にわけて、
それぞれの組みに1つの共通接点端子73を対応させて
設けるようにしてもよい。
0には、接点端子71のうちの同種の接点端子のいくつ
かを共通に接続しこれを共通接点端子73のうちの対応
するものに接続する共通接続導体72が多数設けられて
いる。ここで、同種の接点端子71とは、図8のウエハ
ー10でいえば、半導体チップ11の端子111のうち
番号1を付して示す端子に対応する接点端子72と、半
導体チップ12の端子121のうち番号1を付して示す
端子に対応する接点端子72とをいう。
は、選別用ウエハー70の底面側のみに集中して配設し
た例であるが、本発明は、これに限らず、その一部を選
別用ウエハー70の上面に分散して配設してもよい(図
4にはこのような共通接続導体を省略している)。そし
て、これら接点端子71、共通接続導体72および共通
接点端子73の間の電気的接続は、選別用ウエハー70
の適所を貫通するようにして形成した多数の導電性スル
ーホール(図示していない)を用いて容易に行なうこと
ができる。
基板層の導電性ゴムシート20Aに接する面には、選別
用ウエハー70の共通接点端子73と同じ配列パターン
にて接点端子(図示していない)が設けられている。
について説明する。このフィルム60は、例えば、「日
東技報、Vol.30,No.1(May.1992) 」の45頁から47頁
に記載されているようなポリイミドフィルムであってよ
い。このフィルムは、図5の部分断面斜視図および図6
の部分拡大断面図に示すように、優れた電気的絶縁特性
をもつポリイミドフィルム60に微細な貫通孔を形成
し、その孔の中に金属柱61を充填し、それら金属柱6
1をフィルム表裏の両面においてバンプ状62に盛り上
げることによって、フィルムの厚さ方向のみに電気導通
を持つ超高密度異方導電性フィルムとしているものであ
る。このような超高密度異方導電性フィルム60は、ポ
リイミドフィルムと金属柱のみで構成しているので、高
い信頼性と高い寸法安定性を持ち、バンプ62を数10
μmピッチのオーダーで配置できるので、これを、被測
定ウエハー10と選別用ウエハー70との間に配置して
も、十分な分解能にて、被測定ウエハー10の半導体チ
ップの端子111、121、・・・と、選別用ウエハー
70の底面の接点端子71との間の個別の電気的接続を
正確に行なうことができる。何故ならば、被測定ウエハ
ー10の半導体チップの端子の配列ピッチは、高密度と
はいえ、せいぜい数100μm程度であるからである。
としての半導体チップの選別装置の動作について説明す
る。図1に示したような状態において、押圧板40Aを
矢印Pで示すように、下方へ押圧すると、端子取出し手
段30Aの最下層のプリント基板層の下面に配置された
接点端子によって導電性ゴムシート20Aの対応部分が
弾性的に圧縮され、このように所定の圧縮力にて弾性的
に圧縮された導電性ゴムシートの部分は、導電性とな
る。したがって、選別用ウエハー70の上面の共通接点
73の各々は、導電性ゴムシート20Aの圧縮部分、プ
リント基板層の接点端子および適当に配置された導電性
スルーホールおよび配線パターン等を通して、エッジコ
ネクタ50Aに接続される。
電気ケーブルおよびエッジコネクタ50Aを介して、エ
ージング用の適当なDC電圧等を印加することにより、
端子取出し手段30Aの配線パターン、導電性スルーホ
ールおよび接点端子、導電性ゴムシート20A、選別用
ウエハー70の共通接点端子73、共通接続導体72、
導電性スルーホールおよび接点端子71、超高密度異方
導電性フィルム60を通して、被測定ウエハー10の各
半導体チップの各端子に対応する信号を同時に印加する
ことができ、被測定ウエハー10の上の全ての半導体チ
ップのエージングを並列的に行なうことができる。
ば、被測定ウエハーの半導体チップの端子の配列密度が
高密度であっても、超高密度異方導電性フィルム、選別
用ウエハーおよびプリント基板層を含む端子取出し手段
を介して、分散してエージング・テスティング装置に各
半導体チップの端子を並列的に接続することができる。
従って、ウエハーの半導体チップの端子の配列密度が非
常に高密度となったとしても、ウエハー上の半導体チッ
プの各種エージングおよびモニタードエージングを、ウ
エハー上にある状態にて、短時間に非常に簡単に行なう
ことができるので、ICの製造コストを大幅に低減する
ことができる。
プの端子の相当数に対して共通の共通接点端子を設ける
ことにより、端子取出し手段の最下層のプリント基板層
に設ける接点端子の配列密度も相当に減少させることが
できるので、プリント基板層の形成も非常に容易で安価
なものとすることができる。また、端子取出し手段に含
ませるべきプリント基板層の総数も低減させることがで
き、最小の場合には、1層のプリント基板層でも対応で
きるようにすることができ、それだけ、装置全体の構成
を簡単化し、安価なものとすることができる。
に対して何度でも使用できるので、そのためにコストが
高くなってしまうことはない。
例の構成を示す概略図である。
す平面図である。
す平面図である。
ムの部分断面斜視図である。
ムの部分拡大断面図である。
略図である。
大して示す概略図である。
上の半導体チップのグループ分けを説明するための概略
図である。
板層の一例を示す概略平面図である。
Claims (3)
- 【請求項1】 選別すべき半導体チップを配列した被測
定ウエハーを載置するための基台と、該基台上に載置さ
れた前記被測定ウエハーの上に重ねられる超高密度異方
導電性フィルムと、該超高密度異方導電性フィルムの上
に重ねられる選別用ウエハーと、該選別用ウエハーの上
に重ねられ所定の弾性的圧縮力を受けるときその部分が
電気的に導通する弾性的導通部材と、該弾性的導通部材
の上に積層されるプリント基板層を含む端子取出し手段
と、前記弾性的導通部材および端子取出し手段を前記選
別用ウエハーに対して押圧するための押圧手段と、前記
端子取出し手段をエージングおよびテスティング装置に
接続するための接続手段とを備えており、前記選別用ウ
エハーの前記超高密度異方導電性フィルムに接する面に
は、前記被測定ウエハーにおけるエージングまたはテス
ティングのために取り出す必要のある半導体チップの端
子の配列パターンと同じ配列パターンにて接点端子が設
けられており、前記選別用ウエハーの前記弾性的導通部
材によって接触される面には、適当数の共通接点端子が
分散配列されており、前記選別用ウエハーには、前記接
点端子のうちの同種の接点端子の少なくともいくつかを
共通に接続しこれを前記共通接点端子のうちの対応する
ものに接続する複数のスルーホールを含む共通接続導体
が設けられており、前記プリント基板層の前記弾性的導
通部材に接する面には、前記選別用ウエハーの前記共通
接点端子と同じ配列パターンにて接点端子が設けられて
おり、前記プリント基板層には、導電性の配線パターン
およびスルーホールが設けられており、該配線パターン
およびスルーホールは、前記半導体チップの端子の各々
を、前記超高密度異方導電性フィルム、前記選別用ウエ
ハーの接点端子、共通接続導体および共通接点端子、お
よび前記プリント基板層の前記接点端子を介して分散さ
せつつ前記接続手段へと取り出しうるように配設されて
いることを特徴とする半導体チップ選別装置。 - 【請求項2】 前記選別用ウエハーは、前記被測定ウエ
ハーと同じ半導体材料で形成されている請求項1記載の
半導体チップ選別装置。 - 【請求項3】 前記共通接続導体は、前記選別用ウエハ
ーの両面に分散して配設されている請求項1または2記
載の半導体チップの選別装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28891292A JP3338716B2 (ja) | 1992-10-27 | 1992-10-27 | 半導体チップの選別装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28891292A JP3338716B2 (ja) | 1992-10-27 | 1992-10-27 | 半導体チップの選別装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06140483A JPH06140483A (ja) | 1994-05-20 |
JP3338716B2 true JP3338716B2 (ja) | 2002-10-28 |
Family
ID=17736406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28891292A Expired - Lifetime JP3338716B2 (ja) | 1992-10-27 | 1992-10-27 | 半導体チップの選別装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3338716B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4846640A (en) * | 1986-09-24 | 1989-07-11 | Mitsubishi Denki Kabushiki Kaisha | Scroll-type vacuum apparatus with rotating scrolls and discharge valve |
GB2202905B (en) * | 1987-03-12 | 1991-07-24 | Matsushita Electric Ind Co Ltd | Scroll compressor |
JPH07115113A (ja) * | 1993-08-25 | 1995-05-02 | Nec Corp | 半導体ウエハの試験装置および試験方法 |
JPH08148533A (ja) * | 1994-11-15 | 1996-06-07 | Nec Corp | 半導体ウェハの試験装置及び試験方法 |
US5966022A (en) * | 1996-11-08 | 1999-10-12 | W. L. Gore & Associates, Inc. | Wafer level burn-in system |
US5896038A (en) * | 1996-11-08 | 1999-04-20 | W. L. Gore & Associates, Inc. | Method of wafer level burn-in |
-
1992
- 1992-10-27 JP JP28891292A patent/JP3338716B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06140483A (ja) | 1994-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5726580A (en) | Universal wafer carrier for wafer level die burn-in | |
US6948941B2 (en) | Interconnect assemblies and methods | |
US5539324A (en) | Universal wafer carrier for wafer level die burn-in | |
US5977784A (en) | Method of performing an operation on an integrated circuit | |
US5414372A (en) | Reusable test apparatus for integrated circuit chips | |
JP3338716B2 (ja) | 半導体チップの選別装置 | |
JP2883637B2 (ja) | 半導体チップの選別方法および装置 | |
US7511520B2 (en) | Universal wafer carrier for wafer level die burn-in | |
KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
JPH07231021A (ja) | ウエハーバーンイン装置 | |
JPH0729783A (ja) | 2枚の半導体ウエハーを重ね合わせる方法 | |
KR100274556B1 (ko) | 웨이퍼상의 장치들의 검사 시스템 | |
JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
JPH11126808A (ja) | ウェハ一括型プローブカードならびに半導体装置およびその検査方法 | |
JPH0473940A (ja) | 半導体装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |