JPH0729783A - ２枚の半導体ウエハーを重ね合わせる方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡単且つ正確に２枚の半導体ウエハーを重ね
合わせることができるような方法を提供することであ
る。 【構成】 各種半導体素子、回路素子、導体、端子等を
形成した少なくとも２枚の半導体ウエハーを重ね合わせ
る方法において、各半導体ウエハーの所定位置に所定の
位置合せマークを付し、それら位置合せマークを参照し
て、これら少なくとも２枚の半導体ウエハーを上下に正
確に位置合わせして、互いに正確に重ね合わせ、その重
ね合わせ状態を維持して、それら少なくとも２枚の半導
体ウエハーを互いに対して固定する。 【効果】 高密度に回路を形成した半導体ウエハー同志
でも、非常に簡単にそれらの回路同志を整合させた状態
にて、上下に正確に重ね合わして、その状態を保持する
こができる。したがって、これを半導体チップの選別装
置等に応用した場合には、そのための測定操作を簡単且
つ正確にでき、それだけ半導体チップのコストを低減す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体チップ等を製造
するために半導体ウエハーを重ね合わせる方法に関する
ものである。

【０００２】

【従来の技術】半導体チップからなるメモリ、ＬＳＩロ
ック等のＩＣ素子の製造は、半導体ウエハーと呼ばれる
シリコン上に写真印刷およびそれのエッチング等各種の
工程を経て多数の半導体チップにダイシングし、パッケ
ージングする等して製造されるものである。現在では、
ウエハー上には、２００個から３００個の半導体チップ
が配列されている。一般の製造工程では、出来上がった
ウエハーを、ウエハープローバーとテスターの組合せ
で、ウエハー上の半導体チップを１つ１つテストし、こ
のステージで規格からはずれた半導体チップには、イン
キでマーキングし、不良とみなし、以後の工程には入ら
ずに、その不良半導体チップとして廃棄していた。この
ステージで良品とされた半導体チップは、ウエハーのダ
イシングにより１つ１つの半導体チップとして切り離さ
れ、半導体チップの各端子に必要な接続用ピンをボンデ
ィングにより接続して後モールドによりパッケージング
してＩＣ素子とされる。

【０００３】このようにして形成されたＩＣ素子は、エ
ージングされる。もし、エージングをしないで出荷して
しまうと、最終テストで良品と判断されたＩＣ素子で
も、ほぼ１０００時間作動させると初期不良を起こすも
のが多数生じてしまって問題となるから、このように出
荷前にエージングをしておく必要があるのである。この
エージングは、ＩＣ素子を高温状態（１２５°Ｃ）にし
て約１００時間直流電圧を印加する等の方法で行われて
いる。このようなエージングの後に、最終テストを行っ
て、規格に合格したものを最終製品として出荷してい
る。

【０００４】前述したようなＩＣ素子の製造方法では、
エージング後の最終テストにて不良品とされるＩＣ素子
がかなりの数にのぼり、これら不良ＩＣ素子は、製品と
されずに廃棄しなければならなかったのである。これら
廃棄されてしまう不良ＩＣ素子でも、ダイシングされた
半導体チップに接続用ピンをボンディングしたりモール
ドによるパッケージングしたりする工程を経てきたもの
であるから、これを廃棄してしまうのでは、このような
工程に費やされた時間と労力と費用が全く無駄となって
しまうことになっていた。

【０００５】そこで、もし、ウエハー上に多数の半導体
チップが配列された状態において、前述したようなエー
ジングを行い、その後においてウエハープローバーとテ
スターとの組合せでテストし、良品と判定されたものだ
けをダイシングにより個々の半導体チップとして、接続
用ピンのボンディング、パッケージングをしてＩＣ素子
とするようにすれば、前述したような無駄をなくするこ
とができる。

【０００６】ところが、現在行われているエージングに
は、大別して次のような３種類のものがある。 （１）半導体チップを高温（例えば、１２５°Ｃ）状態
にして、直流電圧を印加するＤＣエージング。 （２）前記（１）のＤＣエージングに加えて、必要な接
続用ピンにパルスを印加するダイナミックエージング。 （３）出力ピンから読み出してモニター（テスト）する
モニタードエージング又はテストエージング。

【０００７】このようなエージングを、ウエハー上に配
列された多数の半導体チップに対して行なうには、各半
導体チップの各端子に、必要な直流電圧やパルスを印加
する必要がある。これを、ウエハー上の半導体チップに
ついて１つずつ行なうのでよいならば、従来のウエハー
プローバーという機器でチップ端子とテスターとを接続
することにより可能であり、現在でも行われている。し
かしながら、ウエハー上に２００から３００個もある多
数の半導体チップを、このように１つずつエージングす
るのでは、時間と手間が掛かり過ぎ実際的ではない。

【０００８】このようなウエハー上での半導体チップの
エージングテストを実際的なものとするために、特開平
３−３８８５０号公報に開示されたような半導体チップ
の選別装置が提案されている。この装置は、選別すべき
半導体チップ等を配列した半導体ウエハーを載置するた
めの基台と、この基台上に載置されたウエハーの上に重
ねられ所定の弾性的圧縮力を受けるときにその部分が電
気的に導通する弾性的導通部材としての導電ゴムシート
と、この導電ゴムシートの上に積層される９枚のプリン
ト基板層からなる端子取出し手段と、導電ゴムシートお
よび端子取出し手段をエージングおよびテスティング装
置に接続するための接続手段としてのエッジコネクタと
を備えている。

【０００９】最下層のプリント基板層の下面には、エー
ジングまたはテスティングのために取り出す必要のある
半導体チップの端子の総数に等しい数の導電性凸部が各
端子に対応する位置に設けられており、各プリント基板
層には、導電性の配線パターンおよびスルーホールが設
けられている。

【００１０】ウエハーの上に配列された半導体チップに
は、それぞれ周辺部に端子が出されている。これら各半
導体チップの周辺部に設けられた端子は、例えば、２０
個ある。このような半導体チップがウエハー上に、通常
２００〜３００個あり、各端子の配列間隔は、数１０ミ
クロンから数１００ミクロンである。ところで、ウエハ
ー上に配列された多数の半導体チップを並列的にエージ
ングし、テスティングすることにより、非常に短時間に
簡単な操作にて、半導体チップの選別を行なうことがで
きる。しかし、このような並列的なエージングを行なう
ためには、ウエハー上の２００から３００個の半導体チ
ップの各端子に同時に直流電圧なり、パルス電圧を印加
しなければならない。そして、このためには、各半導体
チップの各端子をエージングおよびテスティング装置へ
と接続できるように取り出すことが必要である。数１０
ミクロンから数１００ミクロンという狭い間隔でウエハ
ー上に配列されている半導体チップの多数の端子に対し
て直接的に接続用接触子を立てることは難しい。そこ
で、前述した選別装置では、導電ゴムシートと、９枚の
プリント基板層からなる端子取出し手段とを用いて、半
導体チップの端子の各々を、その９枚のプリント基板層
の各々へ分散させつつエッジコネクタへと取り出しうる
ようにしている。

【００１１】このような半導体チップの選別装置によれ
ば、ウエハー上の半導体チップの各種エージングおよび
モニタードエージングを、ウエハー上にある状態にて、
短時間に非常に簡単に行なうことができるので、ＩＣの
製造コストを大幅に低減することができる。その上、ウ
エハー上にある状態で不良となる半導体チップを、接続
ピンのボンディングやパッケージングの工程にかけると
いうような無駄をなくすることができるので、ＩＣ製造
の歩留りを下げることができ、製造コストをさらに低減
させることができる。

【００１２】しかしながら、前述したような半導体チッ
プの選別装置の構成では、エージングおよびテスティン
グのためにウエハー上の非常に多数の半導体チップの端
子を、複数のプリント基板層を用いて分散して取り出す
ことができるとしても、最下層のプリント基板層には、
被測定ウエハー上に配列された半導体チップの端子の数
と同数の接点端子を同じ配列パターンにて設ける必要が
ある。したがって、最下層のプリント基板層の接点端子
の配列密度は、被測定ウエハーにおける端子配列密度と
同じで、非常に高密度なものとなってしまう。

【００１３】このように、プリント基板層の接点端子の
配列密度があまりにも高密度であると、その接点端子を
形成するのが困難となるだけでなく、現存の導電性ゴム
シートでは、被測定ウエハーの半導体チップの端子とそ
の最下層のプリント基板層の接点端子とを正しい対応関
係において、電気的に接続するのが難しくなってしま
う。

【００１４】

【発明が解決しようとする課題】そこで、このような半
導体チップの選別装置の改良案が、特願平４−２８８９
１２号明細書および図面にて提案されている。この改良
された半導体チップの選別装置は、選別すべき半導体チ
ップを配列した被測定ウエハーを載置するための基台
と、この基台上に載置された被測定ウエハーの上に重ね
られる超高密度異方導電性フィルムと、この超高密度異
方導電性フィルムの上に重ねられる選別用ウエハーと、
この選別用ウエハーの上に重ねられ所定の弾性的圧縮力
を受けるときその部分が電気的に導通する弾性的導通部
材と、この弾性的導通部材の上に積層されるプリント基
板層を含む端子取出し手段と、これら弾性的導通部材お
よび端子取出し手段を選別用ウエハーに対して押圧する
ための押圧手段と、端子取出し手段をエージングおよび
テスティング装置に接続するための接続手段とを備えて
おり、選別用ウエハーの超高密度異方導電性フィルムに
接する面には、被測定ウエハーにおけるエージングまた
はテスティングのために取り出す必要のある半導体チッ
プの端子の配列パターンと同じ配列パターンにて接点端
子が設けられており、選別用ウエハーの弾性的導通部材
によって接触される面には、適当数の共通接点端子が分
散配列されており、選別用ウエハーには、接点端子のう
ちの同種の接点端子の少なくともいくつかを共通に接続
しこれを共通接点端子のうちの対応するものに接続する
複数のスルーホールを含む共通接続導体が設けられてお
り、プリント基板層の弾性的導通部材に接する面には、
選別用ウエハーの共通接点端子と同じ配列パターンにて
接点端子が設けられており、プリント基板層には、導電
性の配線パターンおよびスルーホールが設けられてお
り、これら配線パターンおよびスルーホールは、半導体
チップの端子の各々を、超高密度異方導電性フィルム、
選別用ウエハーの接点端子、共通接続導体および共通接
点端子、およびプリント基板層の接点端子を介して分散
させつつ接続手段へと取り出しうるように配設されてい
る。

【００１５】このような改良された装置構成によれば、
被測定ウエハーの半導体チップの端子の配列密度が高密
度であっても、超高密度異方導電性フィルム、選別用ウ
エハーおよびプリント基板層を含む端子取出し手段を介
して、分散してエージング・テスティング装置に各半導
体チップの端子を並列的に接続することができる。従っ
て、ウエハーの半導体チップの端子の配列密度が非常に
高密度となったとしても、ウエハー上の半導体チップの
各種エージングおよびモニタードエージングを、ウエハ
ー上にある状態にて、短時間に非常に簡単に行なうこと
ができるので、ＩＣの製造コストを大幅に低減すること
ができる。

【００１６】その上、選別用ウエハーにて、半導体チッ
プの端子の相当数に対して共通の共通接点端子を設ける
ことにより、端子取出し手段の最下層のプリント基板層
に設ける接点端子の配列密度も相当に減少させることが
できるので、プリント基板層の形成も非常に容易で安価
なものとすることができる。また、端子取出し手段に含
ませるべきプリント基板層の総数も低減させることがで
き、最小の場合には、１層のプリント基板層でも対応で
きるようにすることができ、それだけ、装置全体の構成
を簡単化し、安価なものとすることができる。

【００１７】しかしながら、このような改良型の半導体
チップの選別装置にて、前述したような種々な効果を達
成するためには、被測定ウエハーと選別用ウエハーとを
超高密度異方導電性フィルムを挟んで正確に重ね合わす
ことが必要とされる。したがって、このように２枚の半
導体ウエハーを正確に位置合わせした状態にて重ね合わ
すような方法として、簡単且つ安価な方法が要求されて
いる。

【００１８】本発明の目的は、このような要求に応え得
る、２枚の半導体ウエハーを重ね合わせる方法を提供す
ることである。

【００１９】

【課題を解決するための手段】本発明によれば、各種半
導体素子、回路素子、導体、端子等を形成した少なくと
も２枚の半導体ウエハーを重ね合わせる方法において、
各半導体ウエハーの所定位置に所定の位置合せマークを
付し、該位置合せマークを参照して、これら少なくとも
２枚の半導体ウエハーを上下に正確に位置合わせして、
互いに正確に重ね合わせ、その重ね合わせ状態を維持し
て、それら少なくとも２枚の半導体ウエハーを互いに対
して固定することを特徴とする。

【００２０】

【実施例】次に、添付図面に基づいて、本発明の実施例
について本発明をより詳細に説明する。

【００２１】図１は、本発明による２枚の半導体ウエハ
ーを重ね合わせる方法にて、互いに重ね合わされる２枚
の半導体ウエハーを例示している図である。下に重ねら
れる半導体ウエハーＷ１は、例えば、メモリ、ロジック
回路、取出し端子等を形成した半導体ウエハーである。
上に重ねられる半導体ウエハーＷ２は、例えば、共通回
路、抵抗、電源ライン、コンデンサ、ＧＮＤライン、取
出し端子等を形成した半導体ウエハーである。これを、
前述したような改良型の半導体チップの選別装置につい
ていえば、半導体ウエハーＷ１は、選別すべき半導体チ
ップを配列した被測定ウエハーであり、半導体ウエハー
Ｗ２は、選別用ウエハーである。すなわち、半導体ウエ
ハーＷ１には、所定の機能を発揮するための回路が形成
されており、半導体ウエハーＷ２には、半導体ウエハー
Ｗ１の所定の機能を発揮するための回路を測定するため
の回路が形成されている。

【００２２】図１に示すように、半導体ウエハーＷ１に
は、そこに形成された所定の機能を発揮する回路に対し
て所定の位置（この実施例では、３個所）に、超微細な
丸ドット印１Ａ、１Ｂおよび１Ｃが付されており、半導
体ウエハーＷ２には、そこに形成された回路に対して所
定の位置（この実施例では、３個所）に、超微細な丸貫
通孔２Ａ、２Ｂ、２Ｃが形成されている。これら丸ドッ
ト印１Ａ、１Ｂおよび１Ｃおよび丸貫通孔２Ａ、２Ｂ、
２Ｃは、各半導体ウエハーに所定の回路を形成する工程
中に適当な方法にて形成するのが好ましい。

【００２３】これら丸ドット印１Ａ、１Ｂおよび１Ｃお
よび丸貫通孔２Ａ、２Ｂ、２Ｃを形成する位置は、印１
Ａと貫通孔２Ａとが一致し、印１Ｂと貫通孔２Ｂとが一
致し、印１Ｃと貫通孔２Ｃとが一致するようにして、こ
れら半導体ウエハーＷ１およびＷ２を互いに上下にて重
ね合わせたとき、各半導体ウエハー上に形成した回路の
所望端子部が互いに重なり合うような位置とされている
ことは、勿論である。また、これら半導体ウエハーの両
面に回路を形成することもあり、例えば、上面に回路素
子を形成し、下面に端子を形成することもある。

【００２４】次に、このような構成の２枚の半導体ウエ
ハーを、本発明の方法によって、互いに重ね合わせる一
実施例について説明する。

【００２５】先ず、図２に示すように、例えば、比較顕
微鏡を付属した光学的位置合わせ装置１０を用いて位置
合わせを行なう。半導体ウエハーＷ１を一方の移動載置
台１１の上に乗せ、半導体ウエハーＷ２を他方の移動載
置台１２の上に載置し、比較顕微鏡を覗き込みながら、
パララックスの原理に基づいて、半導体ウエハーＷ１の
上に半導体ウエハーＷ２が正確に重なり合う位置まで各
移動載置台１１および１２を移動させればよい。このと
き、図７に示すように、半導体ウエハーＷ１の上の超微
細な丸ドット印１Ａ、１Ｂおよび１Ｃが、それぞれ半導
体ウエハーＷ２上の超微細な丸貫通孔２Ａ、２Ｂおよび
２Ｃを通して見えるようにすればよい。

【００２６】このように２枚の半導体ウエハーＷ１およ
びＷ２を上下に正確に位置合わせした状態で、次に、図
３に部分的に略示するように、両者の間に超高密度異方
導電性フィルム２０を挟んで、重ね合わすようにする。
このように間に挟む超高密度異方導電性フィルム２０
は、例えば、日東電工株式会社から商品名「ゼットアク
シス」として販売されているポリイミドフィルム中に超
高密度にマトリクス状に金属柱を配列したようなもので
ある。したがって、この超高密度異方導電性フィルム２
０を半導体ウエハーＷ１と半導体ウエハーＷ２との間に
介在させることにより、半導体ウエハーＷ１に形成され
た回路の部分、例えば、端子３と、半導体ウエハーＷ２
に形成された回路の部分、例えば、半導体ウエハーＷ１
上の端子３を測定のために引き出すための引出し端子導
体４とが、その超高密度異方導電性フィルム２０中の対
応する金属柱によって相互に電気的に接続されるのであ
る。

【００２７】次に、このように半導体ウエハーＷ１と半
導体ウエハーＷ２とを超高密度異方導電性フィルム２０
を挟んで重ね合わせた後は、この状態を保つために、図
４に示すように、周辺部をダイボンド３０等にて接着す
る。この状態から半導体ウエハーＷ１と半導体ウエハー
Ｗ２とを分離するためには、切断線３１にそって切断す
ればよい。また、ダイボンド３０にて固定状態を保持す
る代わりに、図５および図６に示すように、カセット状
の固定具４０を用いてもよい。

【００２８】また、半導体ウエハーに付する位置合わせ
参照用の印は、丸孔に限らず、図８の（ａ）、（ｂ）、
（ｃ）、（ｄ）にそれぞれ例示するように、他の種々な
形状でよく、例えば、多角形、方形でもよい。正方形な
ら対角同志を結ぶ交点が位置の基準として使用できる。

【００２９】さらにまた、位置合わせ参照用の印として
の孔を形成する方法としては、マイクロドリル、レーザ
ー穴あけ機、エッチング法、エレクトロンビーム法など
種々考えられるが、エッチングが好適である。そして、
エッチング法で穴あけする場合、正確で微細な貫通孔を
形成するためには、図９の（ａ）、（ｂ）、（ｃ）、
（ｄ）に段階を追って示すように、半導体ウエハーの必
要とする面の反対側からエッチングし始め、貫通する直
前で一時止め、面を変更して反対側から更にエッチング
して最終的に貫通孔を形成するようにするとよい。ここ
で、正確さとは、孔の位置と形状についていう。

【００３０】なお、前述の実施例では、半導体ウエハー
の２枚を重ねる場合であったが、本発明は、これに限ら
ず、３枚以上半導体ウエハーを重ね合わす場合にも適用
できて、同様の効果を達成しうるものである。

【００３１】

【発明の効果】高密度に回路を形成した半導体ウエハー
同志でも、非常に簡単にそれらの回路同志を整合させた
状態にて、上下に正確に重ね合わして、その状態を保持
するこができる。

【００３２】したがって、これを半導体チップの選別装
置等に応用した場合には、そのための測定操作を簡単且
つ正確にでき、それだけ半導体チップのコストを低減す
ることができる。

【図面の簡単な説明】

【図１】本発明による２枚の半導体ウエハーを重ね合わ
せる方法にて、互いに重ね合わされる２枚の半導体ウエ
ハーを例示している図である。

【図２】図１に示した２枚の半導体ウエハーを比較顕微
鏡を付属した光学的位置合わせ装置を用いて位置合わせ
を行なうところを示す略図である。

【図３】２枚の半導体ウエハーを上下に正確に位置合わ
せした状態で、両者の間に超高密度異方導電性フィルム
２０を挟んで、重ね合わすところを示す略図である。

【図４】２枚の半導体ウエハーを超高密度異方導電性フ
ィルムを挟んで重ね合わせた後、この状態を保つため
に、周辺部をダイボンドにて接着した状態を示す図であ
る。

【図５】２枚の半導体ウエハーを超高密度異方導電性フ
ィルムを挟んで重ね合わせた後、この状態を保つため
に、固定具で保持するところを示す概略図である。

【図６】２枚の半導体ウエハーを超高密度異方導電性フ
ィルムを挟んで重ね合わせた後、この状態を保つため
に、固定具で保持するところを示す概略図である。

【図７】半導体ウエハーに付した印同志を参照して位置
合わせするところを例示する図である。

【図８】半導体ウエハーに付する印の種々な形状を例示
する図である。

【図９】半導体ウエハーに印として付する丸貫通孔をエ
ッチングにて形成する工程を例示する概略図である。

【符号の説明】

Ｗ１ 半導体ウエハー Ｗ２ 半導体ウエハー １Ａ、１Ｂ、１Ｃ 丸ドット ２Ａ、２Ｂ、２Ｃ 丸貫通孔 ３ 端子 ４ 引出し端子導体 １０ 比較顕微鏡 ２０ 超高密度異方導電性フィルム ３０ ダイボンド ４０ 固定具

Claims (7)

【特許請求の範囲】
1. 【請求項１】 各種半導体素子、回路素子、導体、端子
   等を形成した少なくとも２枚の半導体ウエハーを重ね合
   わせる方法において、各半導体ウエハーの所定位置に所
   定の位置合せマークを付し、該位置合せマークを参照し
   て、これら少なくとも２枚の半導体ウエハーを上下に正
   確に位置合わせして、互いに正確に重ね合わせ、その重
   ね合わせ状態を維持して、それら少なくとも２枚の半導
   体ウエハーを互いに対して固定することを特徴とする方
   法。
2. 【請求項２】 前記半導体ウエハーを互いに重ね合わせ
   るとき、間に、超高密度異方導電性フィルムを挟み込む
   ようにする請求項１記載の方法。
3. 【請求項３】 前記半導体ウエハーのうち下に重ねられ
   る半導体ウエハーには、所定の機能を発揮するための回
   路が形成されており、前記半導体ウエハーのうち上に重
   ねられる半導体ウエハーには、前記下に重ねられる半導
   体ウエハーの前記所定の機能を発揮するための回路を測
   定するための回路が形成されている請求項１または２記
   載の方法。
4. 【請求項４】 前記半導体ウエハーのうち上に重ねられ
   る半導体ウエハーに付す印は、超微細な貫通孔である請
   求項１または２または３記載の方法。
5. 【請求項５】 前記超微細な貫通孔は、先ず該半導体ウ
   エハーの裏側からエッチングし始め、貫通する直前でそ
   のエッチングを止め、表側からのエッチングにより貫通
   させることにより形成される請求項４記載の方法。
6. 【請求項６】 前記重ね合わされた半導体ウエハーの固
   定は、半導体ウエハーの周囲をダイボンド等で接着する
   ことにより行なう請求項１または２または３または４ま
   たは５記載の方法。
7. 【請求項７】 前記重ね合わされた半導体ウエハーの固
   定は、カセット状の部材に装着することにより行なう請
   求項１または２または３または４または５記載の方法。