CN1541416A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1541416A
CN1541416A CNA028157486A CN02815748A CN1541416A CN 1541416 A CN1541416 A CN 1541416A CN A028157486 A CNA028157486 A CN A028157486A CN 02815748 A CN02815748 A CN 02815748A CN 1541416 A CN1541416 A CN 1541416A
Authority
CN
China
Prior art keywords
terminal
semiconductor device
welding pad
bonding welding
concentration dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028157486A
Other languages
English (en)
Other versions
CN100552953C (zh
Inventor
浅野哲郎
人
榊原干人
和
平井利和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1541416A publication Critical patent/CN1541416A/zh
Application granted granted Critical
Publication of CN100552953C publication Critical patent/CN100552953C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Abstract

本发明提供一种半导体装置，可以解决以下问题：在微波FET中，内在的肖特基接合或PN结电容小，这些接合对静电防护弱。但是在微波器件中由于连接保护二极管会增加寄生电容，导致高频特性的恶化，所以不能采用该方法。本发明在FET的2个端子间并联连接由第1N+型区域、绝缘区域、第2N+型区域组成的保护元件。可以在接近的第1、第2N+区域间放电，所以可以不增加寄生电容地使到达FET工作区域的静电能量衰减。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及使静电击穿电压大幅度提高的半导体装置。
背景技术
从卫星广播接收机的出现开始的一般民用微波机器市场，由于便携电话的世界性的普及而一举扩大，现在，无线宽带用途的市场真正开始。在这些市场中，主要使用适合微波使用的镓·砷(GaAs)器件和将以往的Si器件精细化、立体结构化，谋求了低寄生电容化、低寄生电阻化Si微波器件。
图13是表示化合物半导体开关电路装置的电路图。第1FET1和第2FET2的源极电极(或漏极电极)连接到公共输入端子IN，FET1和FET2的栅极电极分别通过电阻R1、R2连接到第1和第2控制端子Ctl-1、Ctl-2，这样FET1和FET2的漏极电极(或源极电极)与第1和第2输出端子OUT1、OUT2连接。施加到第1和第2控制端子Ctl-1、Ctl-2的控制信号是互补信号，施加H电平信号的一侧的FET导通(ON)，施加到公共输入端子IN的输入信号传送到任一方的输出端子。电阻R1、R2对于成为交流接地的控制端子Ctl-1、Ctl-2的直流电位，通过栅极电极以防止高频信号漏出为目的进行配置。
图14表示将该化合物半导体开关电路装置集成化后的化合物半导体芯片的1例。
将在GaAs衬底上进行开关的FET1和FET2配置在中央部，电阻R1、R2连接到各FET的栅极电极。而且与公共输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊盘(pad)设置在衬底的周围。另外，以虚线表示的第2层的布线是在形成各FET的栅极电极的同时形成的栅极金属层(Ti/Pt/Au)20，以实线表示的第3层的布线是进行形成各元件的连接和焊盘的焊盘金属层((Ti/Pt/Au)30。与第1层衬底欧姆(ohmic)接触的欧姆金属层(AuGe/Ni/Au)生成各FET的源极电极、漏极电极和各电阻两端的取出电极，在图14中因为与焊盘金属层重叠，所以未图示。
在图14中表示的FET1在以一点划线包围的长方形的工作区域12中生成。从下侧伸出的梳齿状的3个第3层的焊盘金属层30是连接到输出端子OUT1的源极电极13(或漏极电极)，在它下面有由第1层欧姆金属层10形成的源极电极14(或漏极电极)。另外，从上侧伸出的梳齿状的3个第3层的焊盘金属层30是连接到公共输入端子IN的漏极电极15(或源极电极)，在它下面有由第1层欧姆金属层形成的漏极电极14(或源极电极)。该两电极以梳齿咬合的形状配置，在这之间由第2层栅极金属层20形成的栅极电极17在工作区域12上被配置为4个梳齿形状。另外，从上侧伸出的正中的梳齿的漏极电极15(或源极电极)与FET1和FET2共用，有助于进一步小型化。这里，所说的栅极宽度为600μm的意思是各FET的梳齿状的栅极电极17的栅极宽度的总和分别为600μm。
如上所述，在以往的开关电路装置中，没有特别的保护静电破坏的对应措施。
图15表示测试的图14中表示的开关电路装置的静电击穿电压的结果。这里，静电击穿电压的测试，按以下的条件进行。在220pF的试验用电容器的两端施加试验用电压，在试验用电容器中积累了电荷以后，切断用于施加电压的布线。之后，试验用电容器中积累的电荷以不附加电阻分量和电感分量的状态向被试验元件(FET)的两端放电，之后测试FET是否破坏。如果没有破坏，则每次提高10V施加电压进行重复试验，将到达FET破坏的最开始的施加电压作为静电击穿电压的测试结果。
由该图可知，因为以往没有实施用于提高静电击穿电压的对策，所以特别施加控制信号的公共输入端子IN-控制端子Ctl-1间、公共输入端子IN-控制端子Ctl-2间的静电击穿电压最低都只有140V。
另外，根据静电击穿电压是哪个端子间的值而有差异。虽然决定该静电击穿电压的详细的机构还不明确，但在开关电路装置中，表示最低静电击穿电压的2端子间的值，一般来说如上所述在约100V以下，在操作中需要细心地注意。即，成为最低静电击穿电压的端子间的值，成为该元件全部静电击穿电压的控制值，所以提高该端子间的静电击穿电压成为课题。
另外，不限于该例，这些微波通信用器件与其他的音响用、图像用、电源用器件不同，这些器件中，内在的肖特基(Schottky)接合或PN结电容小，存在这些接合对静电来说防护弱的问题。
一般来说，为了在静电中保护器件，考虑在器件内在的容易被静电破坏的PN结、肖特基接合的两端，并联连接静电击穿保护二极管的方法。但是，在微波器件中，因为连接保护二极管带来寄生电容的增加，导致高频特性恶化，因此不能采用该方法。
发明内容
本发明是鉴于上述的各种情况做成的解决方案，第1技术方案是提供一种半导体装置，包括：具有连接到衬底上设置的工作区域表面的栅极电极、源极电极、漏极电极和连接到各电极的栅极端子、源极端子、漏极端子的成为被保护元件的FET；保护元件，所述被保护元件的任意一个被并联连接在2个端子之间，在第1高浓度掺杂区域和第2高浓度掺杂区域的2个端子间设置绝缘区域，使施加到所述被保护元件的2个端子间的静电能量在所述第1和第2高浓度掺杂区域间放电，使到达对应于所述被保护元件的2个端子的所述2个电极的静电能量衰减到不超过所述2个电极间的静电击穿电压的程度。
第2技术方案是提供一种半导体装置，其特征在于：将开关电路装置作为被保护元件，所述开关电路装置形成设置了连接到衬底上的工作区域表面的源极电极、栅极电极和漏极电极的第1和第2FET，将与两个FET中的公共的源极或漏极电极连接的端子作为公共输入端子，将与两个FET的漏极电极或源极电极连接的端子分别作为第1和第2输出端子，将与两个FET的栅极电极的任意一个连接的端子分别作为第1和第2控制端子，向所述两个控制端子施加控制信号，通过连接所述两个控制端子和所述栅极电极的连接部件的电阻器使任意一个FET导通，所述公共输入端子和所述第1和第2输出端子的任意一方形成信号路径，具有并联连接在所述被保护元件的至少1个所述控制端子和所述输入端子之间，在第1高浓度掺杂区域和第2高浓度掺杂区域之间配置了绝缘区域的保护元件，在所述至少1个控制端子和所述公共输入端子之间，使从外部施加的静电能量在所述第1和第2高浓度掺杂区域间放电，使到达与所述至少1个控制端子和公共输入端子分别对应的电极间的静电能量衰减到不超出所述电极间的静电击穿电压的程度。
附图说明
图1(A)是用于说明本发明的平面图。
图1(B)是用于说明本发明的剖面图。
图1(C)是说明本发明的等价电路图。
图2是用于说明本发明的概略图。
图3(A)是用于说明本发明的剖面图。
图3(B)是用于说明本发明的剖面图。
图3(C)是用于说明本发明的剖面图。
图3(D)是用于说明本发明的剖面图。
图4(A)是用于说明本发明的剖面图。
图4(B)是用于说明本发明的剖面图。
图5(A)是用于说明本发明的平面图。
图5(B)是用于说明本发明的剖面图。
图6是用于说明本发明的平面图。
图7(A)是用于说明本发明的剖面图。
图7(B)是用于说明本发明的剖面图。
图7(C)是用于说明本发明的剖面图。
图7(D)是用于说明本发明的剖面图。
图8(A)是用于说明本发明的平面图。
图8(B)是用于说明本发明的等价电路图。
图9是用于说明本发明的等价电路图。
图10(A)是用于说明本发明的平面图。
图10(B)是用于说明本发明的剖面图。
图11是用于说明本发明的特性图。
图12是用于说明本发明的平面图。
图13是用于说明现有技术的等价电路图。
图14是用于说明现有技术的平面图。
图15是用于说明现有技术的特性图。
具体实施方式
以下详细说明本发明的实施例。
首先使用图1到图8以GaAs MESFET为例说明本发明的第1实施例。
图1是表示第1实施例的概要图。图1(A)是平面图，图1(B)是图1(A)的A-A线剖面图，图1(C)是图1(A)的等价电路图。这样的本发明的半导体装置由被保护元件100和保护元件200构成。
如图1(A)、图1(B)所示，被保护元件100是MESFET，具有在半绝缘衬底101的GaAs表面设置的工作层102和形成肖特基接合的栅极电极105、由在工作层102两端设置的高浓度掺杂区域构成的源极区域103和漏极区域104和在其表面形成欧姆接合的源极电极106和漏极电极107。这里，将各电极连接的工作层102、源极和漏极区域103、104称为FET的工作区域108，在图1(A)中以虚线表示。
在本说明书中，设FET工作区域108内的栅极电极105、源极电极106、漏极电极107通过栅极布线112、源极布线113、漏极布线114分别与栅极焊盘GP、源极焊盘SP、漏极焊盘DP连接。而且，栅极布线112、源极布线113、漏极布线114聚集，到达对应的各焊盘的部分被称为栅极端子G、源极端子S、漏极端子D。
对于端子，这里虽然省略图示，但是在被保护元件100中都不具备栅极焊盘GP、源极焊盘SP、漏极焊盘DP也可以，设为包含虽然没有配置焊盘，但端子存在的情况。例如，在集成化2个FET的2级功率放大器MMIC中，是所谓虽然前级FET的漏极和后级FET的栅极中不存在焊盘，但是端子存在的情况。
各布线112、113、114不限于金属布线，也包含N+层的电阻器等。而且对应工作区域108内的各电极的各键合焊盘SP、DP、GP不限于仅由一样的布线连接，也包括在布线途中插入电阻器、电容器、电感器的情况。即设为包括DC、AC、高频，任意的电信号在与各工作区域108的电极相当的各键合焊盘间传输的所有情况。
这里，作为一例设栅极电极105、源极电极106和漏极电极107分别与由金属布线112、113、114延伸的栅极焊盘GP、源极焊盘SP、漏极焊盘DP连接。
在MESFET中，肖特基接合的电容小，栅极端子G-源极端子S间或栅极端子G-漏极端子D之间，将栅极端子G侧设为负并施加电涌(surge)电压时，对静电击穿的防护最弱。这时，对于工作区域108和在工作区域108表面设置的栅极电极105的界面中形成的肖特基势垒二极管115成为以反偏压施加静电的状态。
如图1(B)、图1(C)所示，在GaAsMESFET100中，考虑静电击穿电压时，肖特基接合是反偏压状态。即，这时的等价电路在栅极端子G-源极端子S间或栅极端子G-漏极端子D之间，成为连接肖特基势垒二极管115的电路。
对静电击穿的保护，使施加到弱接合的栅极电极105的肖特基接合的静电能量减轻就可以。那样，在本实施例中，MESFET100的2个端子间并联连接上述的保护元件200，对于对应的2个端子间施加的静电能量，通过设置用于将其一部分放电的成为旁路的路径，保护对静电击穿防护弱的接合。
在本实施例中，如图1(A)、图1(C)所示，成为源极端子S-栅极端子G的2个端子间的源极焊盘SP-栅极焊盘GP间和成为漏极端子D-栅极端子G的2个端子间的漏极焊盘DP-栅极焊盘GP间，分别并联连接保护元件200。由此，可以使从2个端子连接的键合焊盘施加的静电能量的一部分利用各布线120在保护元件200内部放电。即，使到达对静电击穿强度防护最弱的FET工作区域108上的肖特基接合的静电能量减少，可以保护FET不被静电击穿100。这里，栅极端子G-漏极端子D间和栅极端子G-源极端子S间的两方都连接保护元件200进行放电，但仅为任意一方也可以。
这里利用图2对保护元件200进行说明。
图2是表示保护元件的概要图。
在本说明书中，所说的保护元件200如图所示，是在接近的第1高浓度掺杂区域201和第2高浓度掺杂区域202的2个端子间设置了绝缘区域203的元件。第1和第2高浓度掺杂区域201、202通过在衬底201上进行离子注入和扩散来设置。在本说明书中，将以下这些高浓度掺杂区域作为第1N+型区域201、第2N+型区域202进行说明，但这些并不限于同样的导电型物质，不同导电型的掺杂物也可以。第1和第2N+型区域201、202间隔使静电能量通过的距离，例如4μm左右设置，该掺杂物浓度总共为1×1017cm-3以上。而且，在第1和第2N+型区域201、202之间接触配置绝缘区域203。这里所说的绝缘区域203并不是完全的电绝缘，是半绝缘性衬底的一部分203a或在衬底201上进行离子注入绝缘化的绝缘化区域203b。而且，绝缘区域203的掺杂物浓度希望在1×1014cm-3以下，电阻率在1×103Ωcm以上。
与绝缘区域203两端接触配置高浓度掺杂区域201、202，如将2个高浓度掺杂区域201、202的间隔距离设为4μm左右，则可以将由外部向2个高浓度掺杂区域201、202分别连接的被保护元件的2个端子间施加的静电能量通过绝缘区域203放电。
该2个N+型区域的间隔距离4μm是通过静电能量的合适的距离，如果间隔10μm以上，则不能确实地进行保护元件间的放电。N+型区域的掺杂物浓度和绝缘区域的电阻值也同样。
在通常的FET工作中因为没有如静电那样施加高电压的情况，所以没有信号通过4μm的绝缘区域。另外，即使是微波那样的高频，也没有信号通过4μm的绝缘区域。因此，在通常的工作中，保护元件对特性不产生任何影响，所以如同不存在。但是静电是瞬间施加的高电压的现象，那时静电能量通过4μm的绝缘区域，在高浓度掺杂区域中放电。而且如果绝缘区域的厚度为10μm以上，则即使是静电也因为电阻大而难以放电。
将这些第1N+型区域201和第2N+型区域202并联连接在被保护元件100的2个端子间。将第1和第2N+型区域201、202原样作为保护元件200的端子也可以，进而设置金属电极204也可以。
在图3和图4中，表示设置金属电极204的情况。该金属电极204与被保护元件的MESFET100的端子连接的键合焊盘或连接到键合焊盘的布线连接。图3是与第1和第2N+型区域201、202形成肖特基接合的金属电极204，图4是形成欧姆接合的金属电极204。这里为了方便，说明肖特基接合的金属电极204s，欧姆接合的金属电极204o的情况。
图3(A)是金属电极204s与第1N+型区域201和/或第2N+型区域202表面形成肖特基接合的情况。考虑符合掩膜精度和两个N+区域201、202的电阻部分，从绝缘区域203的端部间隔0.1μm到5μm，在第1和第2N+型区域201、202表面设置。如果是5μm以上的间隔，则电阻部分大，静电难以通过。金属电极204a可以仅在第1和第2N+型区域201、202上设置，其一部分可以延伸到半绝缘衬底101，与衬底表面形成肖特基接合。
而且，如图3(B)、图3(C)所示，也可以在第1和第2N+型区域201、202上，通过保护用氮化膜等绝缘膜205设置金属电极204s。这时，金属电极204s延伸到半绝缘衬底101，通过衬底101与第1和第2N+型区域201、202连接。进一步如图3(D)所示，两个N+型区域201、202上不设置金属层，在其外侧的半绝缘衬底101和金属电极204s形成肖特基接合的结构也可以。
图3(B)、图3(C)和图3(D)的所有情况下，金属电极204s都不与第1或/和第2N+型区域201、202直接连接。这样金属电极204s在第1或/和第2N+型区域201、202的端部从0μm到5μm左右的外侧与衬底形成肖特基接合的结构也可以。即，如图3(B)、图3(C)和图3(D)金属电极204s不必与第1或/和第2N+型区域201、202接触，如果是5μm以内，则通过半绝缘衬底N+型区域和金属电极204s可以确保充分地连接。
另一方面，在图4中表示与第1或/和第2N+型区域形成欧姆接合的金属电极204o。
金属电极204o与前述第1和/或第2N+型区域201、202形成欧姆接合也可以。因为半绝缘衬底101和金属电极204o不能形成欧姆接合，所以这时金属电极204o没有延伸到相邻的衬底101上。金属电极204o虽然与被保护元件的键合焊盘(或与键合焊盘连接的布线)120连接，但是在欧姆接合的情况下，如图所示，金属电极204o通过其他的金属层206与焊盘(或布线)120连接。
欧姆接合比肖特基接合的电阻部分小，静电容易通过。这意味着在静电击穿下欧姆接合比肖特基接合的保护效果大。
但是欧姆接合时，欧姆金属电极204o深入地扩散到衬底内部的情况很多，如果欧姆金属电极204o到达高浓度层的深度以上，则欧姆金属电极204o与衬底的半绝缘区域接触，这时保护元件200本身反而容易被静电击穿。
例如第1N+型区域201、第2N+型区域202共同设置欧姆接合的金属，将两者的欧姆接合的距离设为10μm，如果假设欧姆金属电极204o扩散到N+型区域201、202的深度以上直到衬底的半绝缘区域，则，在比N+型区域的深度更深的部分，可以为欧姆接合-绝缘区域-欧姆接合的结构，因为已知该结构对静电能量的防护弱，所以这时产生保护元件被静电击穿的危险。
因此，欧姆金属电极204o在扩散到这2个N+型区域的深度以上直到衬底的半绝缘区域的情况下，必须是肖特基接合，在欧姆金属电极204o没有达到N+区域的深度的情况下，欧姆接合的保护效果大。
另外，如图4(B)所示，保护元件200的2个端子没有必要同时为相同的金属电极结构，第1和第2N+型区域分别单独具有图3和图4所示的结构就可以。进而虽然一方的端子具有金属电极204，另一方的端子不设置金属电极204就可以，但因为电阻部分变小，所以尽可能设置比较好，该部分可使保护效果提高。
而且，这些金属电极204可以是键合焊盘的一部分或连接到键合焊盘的布线的一部分，虽然在后面详述，但通过利用这些，可以防止由于连接保护元件200引起的芯片面积增大。
再次参照图1，表示将上述的保护元件200并联连接在MESFET100的防护弱的接合之间的一例。
图1(A)的保护元件的B-B线剖面图和图3(A)同样。这样，在本说明书中所说的保护元件200的连接，是在形成被保护元件100的半绝缘衬底101的表面通过注入/扩散形成具有4μm的间隔距离的第1N+型区域201和第2N+型区域202，将第1N+型区域201与FET的1个端子连接，将第2N+型区域202与FET的其他端子连接的情况。被保护元件的MESFET100和保护元件200在同一芯片上集成化。而且，在衬底表面不是半绝缘性的情况下，通过掺杂物离子注入在两个N+型区域201、202之间形成绝缘化区域203b。
另外，在本说明书中为了方便说明，将连接到FET的1个端子的栅极端子G的保护元件200的端子作为第1N+型区域201，连接到其他端子的源极端子S和漏极端子D的保护元件200的端子作为第2N+型区域202进行说明。即，在图1中，连接到FET100的保护元件200有2个，分别地，第1N+型区域201通过金属电极204连接到栅极焊盘GP，第2N+型区域202通过金属电极204连接到漏极焊盘DP和源极焊盘SP。金属电极204和第1和第2N+型区域201、202形成肖特基接合，金属电极204的一部分与延伸到半绝缘衬底101的衬底表面形成肖特基接合。而且，金属电极204的结构可以是作为一例的图3和图4的任何一个。
即，该保护元件200通过连接到各焊盘的布线120，将成为1个端子的第1N+型区域201连接到焊盘GP，将成为另一个端子的第2N+型区域202连接到源极焊盘SP和漏极焊盘DP，在FET接合的栅极端子G-源极端子S和栅极端子G-漏极端子D之间并联连接。
由此，可以使施加到栅极端子G-源极端子S和栅极端子G-漏极端子D之间的静电能量的一部分通过保护元件200放电。即，使到达静电击穿强度最弱的FET工作区域上的栅极肖特基接合的静电能量大幅度衰减，可以保护FET不被静电击穿。放电是在栅极端子G-源极端子S和栅极端子G-漏极端子D之间进行。或任意一方也可以。即，通过该结构，与没有使用保护元件的以往的结构比较，可以使FET的静电击穿电压大幅度提高。
在过去，施加到栅极端子G-源极端子S和栅极端子G-漏极端子D之间的静电能量100％的传到工作区域108，但按照本发明，利用各布线或键合焊盘，可以使静电能量从一部分保护元件200中旁路，在保护元件200内部放电。由此可以将传到工作区域108的静电能量衰减到不超过工作区域108的栅极电极-源极电极和栅极电极-漏极电极间的静电击穿电压的程度。
在图5中表示在保护元件的1个端子的金属电极中使用键合焊盘的例子。图5(A)是平面图，图5(B)是C-C线剖面图。
在图1中，表示了从源极焊盘SP和漏极焊盘DP引出布线120，保护元件200连接到该布线120的例子。在图5中，是在源极焊盘SP和漏极焊盘DP周边，设置与该键合焊盘最下层的肖特基金属层210形成肖特基接合的第2N+型区域202，将源极焊盘SP和漏极焊盘DP的一部分利用为连接到第2N+型区域202的金属电极204的结构。
第1N+型区域201与第2N+型区域202接近配置，与和栅极焊盘GP连接的布线120连接。这样，如果直接将第2N+型区域202连接到与FET的其他端子连接的源极焊盘SP、漏极焊盘DP，与各焊盘接近配置保护元件200，则因为可以从源极、漏极焊盘SP、DP直接向保护元件200放电静电能量，所以使静电击穿电压提高的效果增大，可以进一步有效利用焊盘周边的空间，所以通过追加保护元件200，可以防止芯片面积的增大。
另外，虽然没有图示，但如果将第1N+型区域201直接连接到栅极焊盘GP，进一步使第2N+型区域202与第1N+型区域201接近配置，并且使第2N+型区域202与和源极焊盘SP、漏极焊盘DP连接的布线120连接，则可以从栅极焊盘直接向保护元件200放电静电能量，同样使静电击穿电压提高的效果增大，通过保护元件200的追加防止芯片面积的增大。
图6是将保护元件200连接到信号路径途中的情况。如上所述，栅极电极105的肖特基接合对静电击穿防护最弱，实际上击穿在工作区域108的栅极电极105部分最多。这里，如图6所示，通过在从栅极焊盘GP到工作区域108的栅极电极105的信号路径途中连接保护元件200，可以最有效地在进行保护防止静电击穿。
这时，第1N+型区域201连接到从栅极焊盘GP到工作区域108的栅极布线112的一部分。第2N+型区域202与源极焊盘SP和漏极焊盘DP或连接到各焊盘的布线120连接。例如在图6的栅极-源极之间，将第2N+型区域202与第1N+型区域201接近配置，所以从源极焊盘SP到第2N+型区域202的部分延伸布线120。
例如如果将栅极布线112迂回地与工作区域108连接，使得接近源极焊盘SP或漏极焊盘DP，则在信号路径途中，可以接近FET的焊盘并连接保护元件200，通过静电能量下的保护而产生效果。
这里，利用图7对与FET100在同一衬底集成化的保护元件200的种类加以说明。上述的FFT100的工作区域108可以是以下的结构。在从图7(A)到图7(D)的各图中，左图是FET的工作区域108，右图是在同一衬底上集成化的保护元件200。
首先如图7(A)所示，是通过在半绝缘衬底101中进行离子注入设置例如N型的工作层102，在其两端形成N+型的源极区域103和漏极区域104来作为工作区域108。进一步在源极区域103、漏极区域104上设置作为欧姆电极的源极电极106、漏极电极107，设置了在N型的工作层102肖特基接合的栅极电极105的MESFET。这时保护元件200的2个端子201、202如果与工作区域108的源极区域103和漏极区域104同时形成，则因为可以使工艺简化而更好，并且在半绝缘衬底101上间隔4μm配置。保护元件是第1N+型区域201-半绝缘区域203a-第2N+型区域202的结构。这时的保护元件200保护肖特基接合防止静电击穿。
图7的(B)的FET，是通过在半绝缘衬底101中进行离子注入来设置例如N型的工作层102，在其两端形成N+型的源极区域103和漏极区域104成为工作区域108。作为接合型FET，在源极区域103、漏极区域104上作为欧姆电极设置源极电极106、漏极电极107，在N型的工作层102内形成的P+型栅极区域109上设置欧姆接合的栅极电极105。这时，保护元件200的2个端子201、202如果与工作区域108的源极区域103和漏极区域104同时形成，则因为可以使工艺简化而更好，并且在半绝缘衬底101上间隔4μm设置。保护元件200是第1N+型区域201-半绝缘区域203a-第2N+型区域202的结构。这时的保护元件200保护栅极PN结，防止静电击穿。
图7(C)的FET的工作层102，是通过在半绝缘衬底101上叠层例如N型外延层的工作层102，在其两端注入掺杂物形成N+型的源极区域103和漏极区域104。作为MESFET，在源极区域103、漏极区域104上作为欧姆电极设置源极电极106、漏极电极107，在N型的工作层102设置了形成肖特基接合的栅极电极105。与邻接的其他元件通过利用掺杂物注入形成的绝缘层125分隔。这时，在同一芯片上集成的保护元件200的表面也是N型外延层，所以在第1和第2N+型区域之间，由于掺杂物注入层而成为绝缘化区域203b。因为两个端子的外侧也绝缘，所以通过同样的掺杂物注入形成的绝缘化层125来分离。与保护元件的绝缘化区域203b元件分离的绝缘化层125由同一工序生成就可以。或者第1或第2N+型区域201、202和工作区域108的源极或漏极区域同时生成就可以。保护元件是第1N+型区域201-绝缘区域203b-第2N+型区域202的结构。这时的保护元件保护栅极肖特基接合防止静电击穿。
虽然没有图示，但上述的N型外延的工作层内形成P+型的栅极区域，这里也和图7(B)同样考虑设置了欧姆接合栅极电极的接合型FET。这时，保护元件保护栅极PN结，防止静电击穿。
进一步如图7(D)所示，不限于MESFET、接合型FET，HEMT(HighElectron Mobility Transistor)也可以。
即，在半绝缘衬底101中，是顺次叠层N++AlGaAs层101a、非掺杂(nondope)InGaAs层101b、N++AlGaAs层101c的结构。在由多个层组成的工作层102的两端设置的N+型的通过离子注入形成的源极区域103和漏极区域104上，设置作为欧姆电极的源极电极106、漏极电极107，设置在工作层表面肖特基接合的栅极电极105。与相邻的其他的元件由通过掺杂物注入形成的绝缘化层125绝缘。另外，如图7(D)的右图所示，在同一芯片上集成的保护元件200表面也是相同的衬底结构，所以保护元件是在与源极区域103和漏极区域104同时形成的第1和第2N+型区域之间设置绝缘化区域203b的结构。进一步为了在两个端子的外侧也绝缘，通过同样的掺杂物注入形成的绝缘化层125来分离。与保护元件的绝缘化区域203b元件分离的绝缘化层125由同一工序生成就可以。或者第1或第2N+型区域和工作区域108的源极和漏极区域同时生成就可以。这时的保护元件保护栅极肖特基接合，防止静电击穿。
这里，在FET中肖特基接合和栅极PN接合对静电击穿防护最弱，所以虽然表示了栅极端子G-源极端子S间、栅极端子G-漏极端子D间连接保护元件的一例，但是在源极端子S-漏极端子D之间并联连接保护元件也可以。
在图8中表示其概念图。连接例是一个例子。例如在这种情况下，将连接到源极焊盘SP的保护元件的端子作为第2N+型区域202，将连接到漏极焊盘DP的保护元件200的端子作为第1N+型区域201。第2N+型区域将在焊盘周边设置的源极焊盘SP作为金属电极204利用。
其等价电路是图8(B)。这时，保护串联连接栅极端子G-源极端子S间的肖特基势垒二极管和栅极端子G-漏极端子D之间肖特基势垒二极管的结构。这样，例如开关电路装置那样，将源极电极和漏极电极两者都作为输入输出端子，成为信号的输出输入口等的情况下，该保护元件的连接有效。
一般来说，GaAsMESFET是在卫星广播、便携电话、无线宽带用等，GHz频带以上的微波用途中使用。因此，为了确保良好的微波特性，栅极长度也成为亚微米级，栅极肖特基接合电容设计得极小。因此对静电击穿防护非常弱，包括集成了GaAsMESFET的MMIC，需要在其操作中细心地注意。再有，在音响、影像、电源用等频率低的一般民用半导体中，因为静电击穿电压提高而广泛采用的保护二极管由于具有PN结，其使用导致的寄生电容最小也增加到数百fF以上，所以使GaAsMESFET的微波特性大幅度恶化，不能使用。
但是本发明的静电击穿保护元件200没有PN结，即使电容增加也在数十fF以下，所以完全不会使GaAsMESFET的微波特性恶化，可以使静电击穿电压大幅度提高。
接着参照图9和图10说明本发明的第2实施例。
第2实施例是使用连接了上述的保护元件200的FET的开关电路装置的一例。
图9是表示成为被保护元件的化合物半导体开关电路装置100的电路图。第1FET1和第2FET2的源极电极(或漏极电极)连接到公共输入端子IN，FET1和FET2的栅极电极分别通过电阻器R1、R2连接到第1和第2控制端子Ctl-1、Ctrl-2，这样，FET1和FET2的漏极电极(或源极电极)连接到第1和第2输出端子OUT1、OUT2。施加到第1和第2控制端子Ctrl-1、Ctrl-2的控制信号是互补信号，施加H电平的信号的一侧的FET导通，将施加到公共输入端子IN中的输入信号传送到任意一方的输出端子。电阻器R1、R2对于成为交流接地的控制端子Ctrl-1、Ctrl-2的直流电位，通过栅极电极以防止高频信号漏出为目的配置。
图9所示的电路是在使用图13所示的GaAs FET的称为SPDT(Single PoleDouble Throw)的化合物半导体开关电路装置的2个FET的栅极-源极端子和栅极-漏极端子间并联连接保护元件200的电路。控制端子Ctl-1连接到FET1的栅极电极，控制端子Ctl-2连接到FET2的栅极电极，Ctl-1和IN之间，以及Ctl-2和IN之间，Ctl-1和OUT1之间，以及Ctl-2和OUT2之间分别连接保护元件200。
图10表示图9中表示的开关电路装置在1个芯片上集成的平面图。
GaAs衬底101上，将进行开关的FET1和FET2配置在中央部，电阻器R1、R2连接到各FET的栅极电极317。而且与公共输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊盘INPad、OUT1Pad、OUT2Pad、Ctl-1Pad、Ctl-2Pad在衬底的周边分别设置在FET1就FET2的周围。另外，以虚线表示的第2层布线是与各FET的栅极电极317形成时同时形成的栅极金属层(Ti/Pt/Au)320，以实线表示的第3层的布线是进行各元件的连接和焊盘形成的焊盘金属层(Ti/Pt/Au)330。第1层的衬底中欧姆接触的欧姆金属层(AuGe/Ni/Au)形成各FET的源极电极、漏极电极和各电阻器两端的取出电极，图10中因为与焊盘金属层重叠所以未图示。
在图10中表示的FET1在以点划线包围的工作区域312中形成。从下侧伸出的梳齿状的3根第3层的焊盘金属层330是连接到输出端子OUT1的源极电极313(或漏极电极)，在其之下有第1层欧姆金属层形成的源极电极(或漏极电极)。另外，从上侧伸出的梳齿状的3根第3层的焊盘金属层330是连接到公共输入端子IN的漏极电极315(或源极电极)，在其之下有第1层欧姆金属层形成的漏极电极(或源极电极)。该2个电极配置成咬合梳齿的形状，在其之间以第2层栅极金属层320形成的栅极电极317在工作区域312上配置成5个梳齿的形状。而且，从上侧伸出的正中的梳齿的漏极电极315(或源极电极)由FET1和FET2共用，以希望进一步小型化。这里栅极宽度为600μm的意思是各FET的梳齿状的栅极电极317的栅极宽度的总和分别是600μm。
FET1的栅极电极和控制端子Ctl-1以电阻器R1连接，FET2的栅极电极和控制端子Ctl-2以电阻器R2连接。电阻器R1和电阻器R2是在衬底上设置的N+型掺杂物扩散区域。
如前所述，在FET中，静电击穿电压最低的是栅极端子G和工作区域102的肖特基接合部分。即，在栅极-漏极端子之间或在栅极-源极端子之间施加的静电能量在到达栅极肖特基接合时，到达的静电能量超过栅极电极和源极电极间或者栅极电极和漏极电极间的静电击穿电压时，导致栅极肖特基接合击穿。
这里，FET1端和FET2端对称，完全相同，所以以FET1端为例进行说明。在图14所示的现有的开关电路装置中，公共输入端子IN-控制端子Ctl-1之间的静电击穿电压最低为140V。即，在公共输入端子IN-控制端子Ctl-1之间施加的静电能量在到达FET1的栅极电极317-漏极电极315间或者栅极电极317-源极电极313之间之前，在其到达过程中，使静电能量衰减就可以。
作为使静电能量衰减的一个方法，虽然考虑加大R1的电阻值的方法，但是如果R1过大，则开关电路装置的切换时间变得过大。这里，在本实施例中，利用保护元件200使静电能量衰减。
这里，如前所述，电阻器R1由N+型掺杂区域形成。而且，在各焊盘的周边，为了不从各焊盘泄漏高频信号，作为绝缘对策，配置第3高浓度掺杂区域的焊盘周边N+区域350。如图10(B)的剖面图所示，各焊盘的最下的栅极金属层320与GaAs半绝缘性衬底形成肖特基接合，各焊盘与其周边N+型区域350形成肖特基接合。
即，通过将电阻器R1与公共输入端子焊盘INPad接近配置，与构成电阻器R1的N+型区域接近的焊盘周边N+型区域350的间隔距离成为4μm，夹持半绝缘性衬底101来成为保护元件200。电阻器R1的一部分是第1N+型区域201，公共输入端子焊盘INPad周边N+型区域350的一部分是第2N+型区域202。即，在公共输入端子IN-控制端子Ctl-1之间，即FET1的源极-栅极端子之间(或漏极-栅极端子之间)并联连接保护元件200。
另外，可以连接到从与公共输入端子焊盘INPad接近并且施加信号的控制端子焊盘到工作区域的路径途中。由此，可以使施加到开关电路装置的静电能量在到达工作区域之前衰减。
这里，保护元件200在向焊盘添加接近的距离长时，能够使更多的静电能量衰减，所以希望在10μm以上。在图10中表示，在公共输入端子焊盘INPad的1个边添加配置保护元件200的情况，但是如果例如改变电阻器R1的配置，添加到公共输入端子焊盘INPad的2个边，配置成L字的形状，则与焊盘接近配置的保护元件200的长度起作用，通过衰减静电能量而产生效果。
虽然在后面详细叙述，但是如上所述，通过在开关电路装置的公共输入端子IN-控制端子Ctl-1之间以及公共输入端子IN-控制端子Ctl-2之间并联连接保护元件200，可以使这些端子间的静电击穿电压提高到700V。
如第1实施例，在栅极电极-栅极焊盘之间没有电阻器时，如果是栅极长0.5μm、栅极宽度600μm的FET，则如果测试栅极-源极之间和栅极-漏极之间的静电击穿电压，在50V左右以下。即，FET的工作区域上的栅极肖特基接合本身的静电击穿电压的实际值在50V左右以下。
第2实施例的FET也是栅极长0.5μm，栅极宽度600μm，通常该FET的栅极肖特基接合的静电击穿电压也是在50V左右以下。但是，在开关电路装置中必然存在第2实施例那样的栅极电极-栅极焊盘(这时为控制端子焊盘)之间的电阻器R1、R2。由于该电阻器R1、R2，静电能量的一部分成为热量消耗，所以作为开关电路装置，如果测试公共输入端子IN-控制端子Ctl-1之间(以下公共输入端子IN-控制端子Ctl-2之间也同样)的静电击穿电压，则即使不连接保护元件200，静电击穿电压也多少有所提高，成为100V左右以下。
如果进一步并联连接保护元件200，则静电能量被旁路并在保护元件200中放电。即，即使进一步追加通过保护元件200放电的静电能量的一部分，施加到公共输入端子IN-控制端子Ctl-1之间，工作区域312也不会被静电击穿，仅由于保护元件200放电的部分，静电击穿电压的测试值变大到达200V以上。
换言之，将公共输入端子IN-控制端子Ctl-1之间施加的静电能量，由电阻器R1作为热量消耗一部分，同时进一步通过在保护元件200的放电消耗，可以在到达工作区域312之前，衰减到工作区域312的击穿电压以下。
在图11中表示测试第2实施例的图10的开关电路装置的静电击穿耐压的结果。如果按照这一结果，公共输入端子IN-控制端子Ctl-1之间和公共输入端子IN-控制端子Ctl-2之间的静电击穿电压成为700V，与以往的相同端子间140V的情况相比有大幅度提高。
以FET的工作区域312的静电击穿电压的实际值为50V为例说明将该机构。
如上所述，FET的工作区域312在50V击穿。而且，以往的公共输入端子IN-控制端子Ctl-1之间的静电击穿电压如图15所示是140V。这是不设置保护元件200，在公共输入端子IN-控制端子Ctl-1之间施加的静电能量一部分由电阻器R1衰减后到达工作区域312时的值。即，140-50＝90V部分的静电能量由栅极电极317-控制端子焊盘Ctl-1Pad间的电阻R1作为热量消耗，在FET的工作区域312施加50V的时刻，FET的肖特基接合被击穿。
在第2实施例中，如图11所示，测试公共输入端子IN-控制端子Ctl-1之间的静电击穿电压时，在700V下击穿。FET的工作区域312的肖特基接合在50V下击穿，由栅极电极317-控制端子Ctl-1Pad间的电阻R1作为热量消耗的静电能量为90V部分，这与以往相同。
即，700-50-90＝560V部分的静电能量由保护元件200放电，这也作为热量消耗。即如果按照第2实施例的图形，可以在保护元件200中放电超过工作区域312的肖特基接合的静电击穿电压部分+电阻器R1中衰减部分的部分(560V)，因为可以在到达工作区域312之前衰减静电能量，所以说静电击穿电压提高到了700V以上。
这里除了公共输入端子焊盘INPad、控制端子Ctl-1焊盘、Ctl-2焊盘，输出端子OUT1焊盘、OUT2焊盘和两个FET的工作区域312以外的栅极电极的周端部的下部，也设置如点划线所示的周边N+型区域350。周边N+型区域350不仅在周端部设置，也可以在除了各焊盘和两个FET的工作区域以外的栅极电极317正下部全面设置。进一步在除了公共输入端子焊盘INPad、控制端子Ctl-1焊盘、Ctl-2焊盘，输出端子OUT1焊盘、OUT2焊盘和两个FET的工作区域312以外，与栅极电极相邻并在其周边设置，在其之下不设置周边N+型区域350也可以。这些周边N+型区域350与源极和漏极区域形成时同时形成，这些周边N+型区域350和电阻器R1、R2相互邻接的部分的间隔距离为4μm。
即，可以将这些周边N+型区域350和电阻器R1、R2作为保护元件200的两个端子，在同一芯片内连接多个。保护元件200的端子通过金属电极与键合焊盘连接就可以，是连接键合焊盘和工作区域312的电阻器R1、R2等的布线本身也可以。
在图10的例如FET1端，配置电阻器R1使得通过公共输入端子焊盘INPad的近旁和输出端子焊盘OUT1Pad的近旁。由此，FET1的衰减-漏极端子间、栅极-源极端子间的两方连接保护元件200，可以使开关电路装置的最低静电击穿电压提高。
按照图11，控制端子Ctl-1-输出端子OUT1之间以及控制端子Ctl-2-输出端子OUT2之间的静电击穿电压是330V。决定静电击穿电压的细节不明确的地方很多，在该端子间静电击穿电压比以往降低的理由不明确。但是，重要的是被保护元件全部的静电击穿电压在该被保护元件的2个端子间的组合中，为了控制最低静电击穿电压，最低静电击穿电压值可以提高到什么程度。
在本实施例中，通过在以往为最低静电击穿电压的公共输入端子IN-控制端子Ctl-1之间和公共输入端子IN-控制端子Ctl-2之间并联连接保护元件，可以使静电击穿电压提高到700V。
另外，通过也在控制端子Ctl-1-输出端子OUT1和控制端子Ctl-2-输出端子OUT2之间连接保护元件，以往的最低静电击穿电压140V提高到330V，具有作为开关电路装置全体可以提高静电击穿电压的效果。
另外，图12表示第3实施例。图12是图10的化合物半导体开关电路装置的反向控制型(reverse control type)逻辑图形的电路结构，控制端子Ctl-1与FET2的栅极电极连接，控制端子Ctl-2与FET1的栅极电极连接。
在该开关电路的逻辑中，在输出端子OUT1中通过信号时，从输出端子OUT1向远处的控制端子Ctl-2中施加例如3V、向控制端子Ctl-1中施加0V，相反在输出端子OUT2中通过信号时，从输出端子OUT2向远处的控制端子Ctl-1中施加例如3V、向控制端子Ctl-2中施加0V的偏置电压信号。
在该反向控制型的开关电路装置中，在输入端子IN-控制端子Ctl-2间连接保护元件200。由此，可以使例如连接前80V的最低静电击穿电压的2个端子间的静电击穿电压提高到270V。
而且，如图所示，如果在FET1的栅极-漏极端子间(Ctl-2-IN间)、FET1的栅极-源极间(Ctl-2-OUT1间)、FET2的栅极-漏极间(Ctl-1-IN间)、FET2的栅极-源极间(Ctl-1-OUT2间)分别连接保护元件200，则可以使以往为80V的开关电路装置的最低静电击穿电压提高到270V。
这时，公共输入端子焊盘INPad成为FET1、FET2的2个FET的公共焊盘，各控制端子分别与远处设置的FET连接。因此，虽然是一个例子，但该连接部件的电阻器R1、R2分别与输入端子焊盘INPad以L字形4个边一起接近配置。即，成为沿着输入端子焊盘INPad，2个保护元件200分别连接成L字形的结构。
这样，多个保护元件200分别添加配置到同一焊盘的至少1边就可以。
上述的实施例中表示的连接例是一个例子。在焊盘互相接近的情况下，保护元件的两个端子可以一起设为与焊盘直接连接的N+区域。即，是仅按照权利要求的记载所规定的情况。
如以上详细所述，按照本发明可以得到以下各种效果。
第1，在包含容易静电击穿的PN结或肖特基接合的FET的特别弱的接合的端子间，通过并联连接由高浓度区域-绝缘区域-高浓度区域组成的保护元件，可以使从外部施加的静电能量旁路。由此在到达FET的工作区域的路径途中通过保护元件放电静电能量，所以到达对应连接保护元件的端子间的工作区域上的电极间的静电能量衰减，可以保护FET不被静电击穿。
第2，保护元件由高浓度区域-绝缘区域-高浓度区域组成，没有PN结，所以不产生保护元件自身的寄生电容。可以和被保护元件在同一衬底上做入保护元件，基本上不伴随增加寄生电容，因此不会使高频特性恶化，可以防止被保护元件的静电击穿。
第3，通过接近与被保护元件的端子连接的焊盘来连接保护元件，可以在施加静电能量之后放电，可以期望静电击穿电压进一步提高。
第4，通过在从与被保护元件的端子连接的键合焊盘到工作区域的路径途中来连接保护元件，可以最有效地在静电击穿下保护对工作区域的静电击穿防护弱的接合。
第5，在开关电路装置中，通过在以往为最低静电击穿电压的公共输入端子和控制端子之间并联连接保护元件，可以大幅度提高公共输入端子-控制端子间的静电击穿电压。
第6，在开关电路装置中，通过也在控制端子-输出端子之间连接保护元件，具有可使开关电路装置全体的最低静电击穿电压提高的效果。
第7，保护元件的放电静电能量的面与成为水平面的保护二极管不同，是垂直面，所以基本不会导致芯片面积的增大，是可以进行集成化的元件。

Claims (34)

1、一种半导体装置，其特征在于，包括：
具有连接到衬底上设置的工作区域表面的栅极电极、源极电极、漏极电极和连接到各电极的栅极端子、源极端子、漏极端子的成为被保护元件的FET；
保护元件，所述被保护元件的任意一个被并联连接在2个端子之间，在第1高浓度掺杂区域和第2高浓度掺杂区域的2个端子间设置绝缘区域，
使施加到所述被保护元件的2个端子间的静电能量在所述第1和第2高浓度掺杂区域间放电，使到达对应于所述被保护元件的2个端子的所述2个电极的静电能量衰减到不超过所述2个电极间的静电击穿电压的程度。
2、如权利要求1所述的半导体装置，其特征在于：
使所述被保护元件的静电击穿电压与连接所述保护元件之前相比提高20V以上。
3、如权利要求1所述的半导体装置，其特征在于：
所述保护元件与和所述被保护元件的至少1个端子连接的键合焊盘接近配置。
4、如权利要求1所述的半导体装置，其特征在于：
所述保护元件连接到从与所述被保护元件的1个端子连接的键合焊盘朝向该被保护元件的工作区域的路径途中。
5、如权利要求1所述的半导体装置，其特征在于：
1个所述保护元件沿着与所述被保护元件的端子连接的键合焊盘的至少一边配置。
6、如权利要求1所述的半导体装置，其特征在于：
设置多个所述保护元件，沿着与所述被保护元件的端子连接的1个键合焊盘的至少一边分别配置。
7、如权利要求1所述的半导体装置，其特征在于：
所述第1高浓度掺杂区域与和被保护元件的1个端子连接的键合焊盘或连接到键合焊盘的布线连接。
8、如权利要求1所述的半导体装置，其特征在于：
所述第1高浓度掺杂区域是连接部件的一部分，该连接部件连接与所述被保护元件的1个端子连接的键合焊盘和所述工作区域的1个电极。
9、如权利要求1所述的半导体装置，其特征在于：
所述第2高浓度掺杂区域与和所述被保护元件的端子连接的键合焊盘或连接到该键合焊盘的布线连接。
10、如权利要求1所述的半导体装置，其特征在于：
所述第2高浓度掺杂区域是第3高浓度掺杂区域的一部分，所述第3高浓度掺杂区域设置在与所述被保护元件的端子连接的键合焊盘或与该键合焊盘连接的布线的周边。
11、如权利要求1所述的半导体装置，其特征在于：
与和所述被保护元件的端子连接的键合焊盘分别接近设置多个所述保护元件，所述多个保护元件的第1高浓度掺杂区域是连接被保护元件的端子和工作区域的连接部件的一部分。
12、一种半导体装置，其特征在于：
将开关电路装置作为被保护元件，所述开关电路装置形成有设置了连接到衬底上的工作区域表面的源极电极、栅极电极和漏极电极的第1和第2FET，将与两个FET中的公共的源极电极或漏极电极连接的端子作为公共输入端子，将与两个FET的漏极电极或源极电极连接的端子分别作为第1和第2输出端子，将与两个FET的栅极电极的任意一个连接的端子分别作为第1和第2控制端子，向所述两个控制端子施加控制信号，通过连接所述两个控制端子和所述栅极电极的连接部件的电阻器使任意一个FET导通，所述公共输入端子和所述第1和第2输出端子的任意一方形成信号路径，
具有并联连接在所述被保护元件的至少1个所述控制端子和所述输入端子之间，在第1高浓度掺杂区域和第2高浓度掺杂区域之间配置了绝缘区域的保护元件，
在所述至少1个控制端子和所述公共输入端子之间，使从外部施加的静电能量在所述第1和第2高浓度掺杂区域间放电，使到达与所述至少1个控制端子和公共输入端子分别对应的电极间的静电能量衰减到不超出所述电极间的静电击穿电压的程度。
13、如权利要求12所述的半导体装置，其特征在于：
使所述公共输入端子和所述1个控制端子间的静电击穿电压与所述保护元件连接前相比提高20V以上。
14、如权利要求12所述的半导体装置，其特征在于：
在所述被保护元件的至少1个所述控制端子和至少1个所述输出端子间并联连接所述保护元件，使所述被保护元件的静电击穿电压与所述护元件连接前相比提高20V以上。
15、如权利要求12所述的半导体装置，其特征在于：
所述保护元件至少与所述公共输入端子接近配置。
16、如权利要求12所述的半导体装置，其特征在于：
所述保护元件连接到从与所述至少1个控制端子连接的键合焊盘朝向所述栅极电极的路径途中。
17、如权利要求12所述的半导体装置，其特征在于：
所述保护元件沿着所述公共输入端子连接的键合焊盘的至少一边配置。
18、如权利要求12所述的半导体装置，其特征在于：
所述保护元件沿着所述至少1个输出端子连接的键合焊盘的至少一边配置。
19、如权利要求12所述的半导体装置，其特征在于：
设置多个所述保护元件，分别沿着所述公共输入端子连接的键合焊盘的至少一边配置。
20、如权利要求12所述的半导体装置，其特征在于：
所述第1高浓度掺杂区域与所述至少1个控制端子连接的键合焊盘或连接到键合焊盘的布线连接。
21、如权利要求12所述的半导体装置，其特征在于：
所述第1高浓度掺杂区域是连接所述至少1个控制端子连接的键合焊盘和所述栅极电极的电阻器的一部分。
22、如权利要求12所述的半导体装置，其特征在于：
所述第2高浓度掺杂区域与所述公共输入端子连接的键合焊盘或连接到键合焊盘的布线连接。
23、如权利要求12所述的半导体装置，其特征在于：
所述第2高浓度掺杂区域是第3高浓度掺杂区域的一部分，所述第3高浓度掺杂区域在所述公共输入端子的键合焊盘或连接到键合焊盘的布线的周边设置。
24、如权利要求12所述的半导体装置，其特征在于：
与所述公共输入端子连接的键合焊盘和至少1个所述输出端子连接的键合焊盘分别接近地设置多个所述保护元件，所述多个保护元件的第1高浓度掺杂区域是连接所述至少1个控制端子和所述栅极电极的电阻器的一部分。
25、如权利要求1或12所述的半导体装置，其特征在于：
将所述被保护元件的静电击穿电压设为200V以上。
26、如权利要求1或12所述的半导体装置，其特征在于：
所述保护元件的第1和第2高浓度掺杂区域隔开可以通过静电能量的距离。
27、如权利要求1或12所述的半导体装置，其特征在于：
所述第1和第2高浓度掺杂区域为相同导电型的掺杂区域。
28、如权利要求1或12所述的半导体装置，其特征在于：
所述第1和第2高浓度掺杂区域为不同导电型的掺杂区域。
29、如权利要求1或12所述的半导体装置，其特征在于：
所述第1和第2高浓度掺杂区域共同具有与和所述源极电极和漏极电极接触的源极区域和漏极区域同程度的掺杂浓度。
30、如权利要求1或12所述的半导体装置，其特征在于：
所述绝缘区域是在衬底中设置的杂质注入区域。
31、如权利要求1或12所述的半导体装置，其特征在于：
所述绝缘区域是半绝缘衬底的一部分。
32、如权利要求1或12所述的半导体装置，其特征在于：
所述第1和第2高浓度掺杂区域的至少一方与金属电极连接，该金属电极与连接到和所述被保护元件的端子连接的键合焊盘或连接到该键合焊盘的布线连接。
33、如权利要求32所述的半导体装置，其特征在于：
所述金属电极在从第1和/或第2高浓度掺杂区域端部开始0μm到5μm的外侧与所述衬底表面形成肖特基接合。
34、如权利要求1或12所述的半导体装置，其特征在于：
所述FET是MESFET、接合型FET或HEMT。
CNB028157486A 2002-09-09 2002-11-28 半导体装置 Expired - Fee Related CN100552953C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP262845/2002 2002-09-09
JP2002262845A JP4535668B2 (ja) 2002-09-09 2002-09-09 半導体装置

Publications (2)

Publication Number Publication Date
CN1541416A true CN1541416A (zh) 2004-10-27
CN100552953C CN100552953C (zh) 2009-10-21

Family

ID=32024654

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028157486A Expired - Fee Related CN100552953C (zh) 2002-09-09 2002-11-28 半导体装置

Country Status (8)

Country Link
US (1) US7732868B2 (zh)
EP (1) EP1538675A4 (zh)
JP (1) JP4535668B2 (zh)
KR (1) KR100676803B1 (zh)
CN (1) CN100552953C (zh)
AU (1) AU2002355049A1 (zh)
TW (1) TW569405B (zh)
WO (1) WO2004027869A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786591A (zh) * 2016-09-30 2021-05-11 罗姆股份有限公司 半导体器件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003264389A1 (en) 2002-09-09 2004-03-29 Sanyo Electric Co., Ltd. Protective device
JP4535668B2 (ja) 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP2005353992A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP2006120979A (ja) 2004-10-25 2006-05-11 Sanyo Electric Co Ltd 保護素子およびそれを用いた半導体装置
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
JP4470819B2 (ja) * 2005-06-17 2010-06-02 セイコーエプソン株式会社 光素子
JP4810904B2 (ja) * 2005-07-20 2011-11-09 ソニー株式会社 高周波スイッチ回路を有する高周波装置
JP2007305956A (ja) * 2006-04-13 2007-11-22 New Japan Radio Co Ltd 半導体集積回路
JP5728258B2 (ja) * 2011-03-10 2015-06-03 株式会社東芝 半導体装置
JP5261621B1 (ja) * 2011-06-23 2013-08-14 パナソニック株式会社 双方向スイッチのシミュレーション方法、双方向スイッチのシミュレーション装置、及びプログラム
JP2013058640A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910587B2 (ja) * 1977-08-10 1984-03-09 株式会社日立製作所 半導体装置の保護装置
US4387386A (en) * 1980-06-09 1983-06-07 The United States Of America As Represented By The Secretary Of The Army Microwave controlled field effect switching device
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
JPS57128983A (en) 1981-02-02 1982-08-10 Nec Corp Pin diode
US4843440A (en) * 1981-12-04 1989-06-27 United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Microwave field effect transistor
GB2137412B (en) * 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
DE3334167A1 (de) * 1983-09-21 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Halbleiterdiode
US4626802A (en) * 1984-12-24 1986-12-02 Motorola, Inc. GaAs FET oscillator noise reduction circuit
JPS61292965A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 半導体集積回路装置
JPH07120672B2 (ja) * 1986-01-28 1995-12-20 日本電気株式会社 半導体装置
US4965863A (en) * 1987-10-02 1990-10-23 Cray Computer Corporation Gallium arsenide depletion made MESFIT logic cell
JP2723936B2 (ja) * 1988-12-16 1998-03-09 株式会社日立製作所 半導体素子
US5157573A (en) * 1989-05-12 1992-10-20 Western Digital Corporation ESD protection circuit with segmented buffer transistor
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
US5374899A (en) * 1993-11-10 1994-12-20 Itt Corporation Self biased power amplifier employing FETs
JP3169775B2 (ja) 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP2576433B2 (ja) * 1994-12-14 1997-01-29 日本電気株式会社 半導体装置用保護回路
US5610790A (en) 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
JPH08236549A (ja) 1995-03-01 1996-09-13 Oki Electric Ind Co Ltd 半導体装置
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology
US5654860A (en) * 1995-08-16 1997-08-05 Micron Technology, Inc. Well resistor for ESD protection of CMOS circuits
US5932917A (en) * 1996-04-19 1999-08-03 Nippon Steel Corporation Input protective circuit having a diffusion resistance layer
WO1997045877A1 (fr) * 1996-05-31 1997-12-04 Hitachi, Ltd. Dispositif semi-conducteur et sa fabrication
US5789799A (en) * 1996-09-27 1998-08-04 Northern Telecom Limited High frequency noise and impedance matched integrated circuits
KR19980043416A (ko) 1996-12-03 1998-09-05 문정환 이에스디(esd) 보호 회로
US5821827A (en) * 1996-12-18 1998-10-13 Endgate Corporation Coplanar oscillator circuit structures
KR100205609B1 (ko) 1997-01-06 1999-07-01 윤종용 정전기 보호 소자
US5841184A (en) * 1997-09-19 1998-11-24 The Whitaker Corporation Integrated emitter drain bypass capacitor for microwave/RF power device applications
JPH11220093A (ja) * 1998-01-29 1999-08-10 Sanyo Electric Co Ltd 半導体集積回路
US6265756B1 (en) * 1999-04-19 2001-07-24 Triquint Semiconductor, Inc. Electrostatic discharge protection device
JP3831575B2 (ja) * 2000-05-15 2006-10-11 三洋電機株式会社 化合物半導体スイッチ回路装置
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
JP2002368194A (ja) 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
KR200293613Y1 (ko) 2002-07-05 2002-11-02 류종하 가구용 높낮이 조절장치
JP4535668B2 (ja) 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
AU2003264389A1 (en) * 2002-09-09 2004-03-29 Sanyo Electric Co., Ltd. Protective device
JP4236442B2 (ja) * 2002-10-17 2009-03-11 三洋電機株式会社 スイッチ回路装置
JP3902111B2 (ja) 2002-10-21 2007-04-04 新日本無線株式会社 スイッチ半導体集積回路
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP4128091B2 (ja) * 2003-02-20 2008-07-30 三洋電機株式会社 スイッチ回路装置
JP2005340550A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 半導体装置
JP2005353991A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 半導体装置
JP2005353992A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP2005353993A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP4939748B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP5112620B2 (ja) * 2005-05-31 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 化合物半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786591A (zh) * 2016-09-30 2021-05-11 罗姆股份有限公司 半导体器件
CN112786591B (zh) * 2016-09-30 2024-04-23 罗姆股份有限公司 半导体器件

Also Published As

Publication number Publication date
EP1538675A4 (en) 2008-12-31
EP1538675A1 (en) 2005-06-08
TW569405B (en) 2004-01-01
KR20050011657A (ko) 2005-01-29
WO2004027869A1 (ja) 2004-04-01
US20060151816A1 (en) 2006-07-13
TW200404356A (en) 2004-03-16
JP2004103786A (ja) 2004-04-02
AU2002355049A1 (en) 2004-04-08
JP4535668B2 (ja) 2010-09-01
KR100676803B1 (ko) 2007-02-05
US7732868B2 (en) 2010-06-08
CN100552953C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
CN1541416A (zh) 半导体装置
CN1181548C (zh) 半导体集成电路
JP5567513B2 (ja) シリコンおよびｉｉｉ−ｖ族のモノリシック集積デバイス
CN1819265A (zh) 半导体装置及半导体装置的制造方法
CN1691349A (zh) 反向导通型半导体元件及其制造方法
CN1921147A (zh) 氮化物半导体元件
US20130341705A1 (en) Schottky diode integrated into ldmos
CN1639875A (zh) 功率半导体器件
CN1747182A (zh) 化合物半导体装置及其制造方法
CN1557022A (zh) 半导体装置及其制造方法
CN1750271A (zh) 氮基半导体装置
CN1855718A (zh) 化合物半导体开关电路装置
TWI706566B (zh) 一種高功率半導體元件
US10529708B2 (en) Conductivity modulated drain extended MOSFET
US7960754B2 (en) Diode having high breakdown voltage and low on-resistance
CN1519927A (zh) 半导体装置
CN1702965A (zh) 半导体装置
CN1669151A (zh) 半导体器件及其制造方法
CN1265465C (zh) 半导体器件
CN1716605A (zh) 半导体装置
CN1320652C (zh) 开关用半导体器件及开关电路
CN1794582A (zh) 化合物半导体开关电路装置
CN103370791A (zh) 半导体器件
CN1044172C (zh) 金属氧化物半导体混成静态感应半导体闸流管
CN1282256C (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20201128

CF01 Termination of patent right due to non-payment of annual fee