CN1495866A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1495866A
CN1495866A CNA031577075A CN03157707A CN1495866A CN 1495866 A CN1495866 A CN 1495866A CN A031577075 A CNA031577075 A CN A031577075A CN 03157707 A CN03157707 A CN 03157707A CN 1495866 A CN1495866 A CN 1495866A
Authority
CN
China
Prior art keywords
layer
dielectric constant
low dielectric
adhesive film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031577075A
Other languages
English (en)
Other versions
CN1261985C (zh
Inventor
֮
大西贞之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1495866A publication Critical patent/CN1495866A/zh
Application granted granted Critical
Publication of CN1261985C publication Critical patent/CN1261985C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法。SiCN层108、BCB层110和MSQ层112按此顺序淀积在由阻挡金属层104和铜层106构成的铜互连线上。BCB层110通过等离子聚合含二乙烯基硅氧烷双苯并环丁烯单元的单体而形成。

Description

半导体器件及其制造方法
本申请以2002年8月30日提交的日本专利申请2002-255134为基础，并把该申请的内容包括进来作为参考。
技术领域
本发明涉及利用低介电常数绝缘材料来改善层间介电薄膜粘附力的技术。
背景技术
近来，随着半导体器件日益被要求以更高的速度运行，各种努力更密切地集中于：用具有更低介电常数的材料来替代构成层间介电薄膜的二氧化硅(介电常数K＝约4.3)，之后降低互连线之间的寄生电容。介电常数约为3的HSQ、MSQ以及含芳香化合物的有机树脂材料都可以用作低介电常数绝缘材料，但是为了获得更低的介电常数，正开发构成欠致密薄膜的多孔材料，这种欠致密薄膜具有微孔或者具有间隔开的单体分子结构。
在这些多孔材料中，有些据报告介电常数低至约2.2。使用这样的材料作为层间介电薄膜可以降低互连之间的干扰，由此实现器件更快速的性能。
但是，由低介电常数绝缘材料构成的薄膜易于导致与其上或其下形成的薄膜之间的不良粘合。特别是把多孔材料用作绝缘膜时，不充分粘合的问题就会因为低的薄膜密度而特别严重。
日本专利申请2001-326222公开了一种解决低介电常数薄膜不良粘合问题的技术。图1为其公开文本中作为相关技术描述的互连结构的示意性剖面图。
该互连结构的构成如下：包括氮化硅层1和按顺序淀积于其上的MSQ层2和二氧化硅层4的层间介电薄膜，和形成于层间介电薄膜中的由阻挡金属层5以及铜层6构成的铜互连线。在这种情况下，当MSQ层2由有机材料构成而二氧化硅层4为无机材料时，它们之间就易于出现不良粘合，包括极端情况下的片状剥落。为了解决该问题，如图2所示，该公开文本提议在MSQ层2和二氧化硅层4之间插入MHSQ(甲基-氢-倍半硅氧烷)层3以改善粘附力。除了图2所涉及到的使用MHSQ层的例子外，该公开文本还提供了一种在其分子中含有Si-H基的聚硅氧烷化合物，其所假定的使用这种材料改善粘合力的原因是Si-H基脱水而生成活性区并由此与上面或下面的介电薄膜反应。
但是，在使用低介电常数材料如MSQ的情况下，在不同于上述公开文本引用位置的位置处也会出现不良粘合。图3为其中使用了MSQ的常规互连结构的示意性剖面图。该结构包括SiCN层100和按顺序淀积于其上的MSQ层102、SiCN层108和另一MSQ层112。在MSQ层102中有一布线槽，槽中形成由阻挡金属层104和铜层106构成的铜互连线。在该互连结构中，在极端情况下，不良粘合会在SiCN层108和MSQ层112之间的界面处产生剥离。出现这种现象的可能原因在于MSQ层中所含的甲基是疏水性的，因此不能与SiCN充分亲和。
用其它的材料来替代SiCN层108中的材料可以是解决不良粘合的一种选择。但是，因为SiCN层108还起到构成铜互连线的铜扩散阻挡层的作用，因此在进行材料替换时就不免要受到一定限制。日本专利申请2001-326222没有提供任何解决MSQ层的下界面处不良粘合的方案。另外，该公开文本所描述的利用Si-H基来改善粘附力的技术的不利之处是在蚀刻工艺后会被等离子灰化或湿法剥离溶解破坏而吸收湿气，因为Si-H基是比较活泼的，由此就会造成介电常数的增加。此外，在使用多孔材料MHSQ层来降低介电常数时，等离子灰化气或湿法剥离溶液会通过这些孔而被引入，由此导致薄膜质量破坏如吸潮或者是介电常数增加。
发明内容
鉴于上面的问题，本发明被构思在增加低介电常数薄膜和与其相邻的层之间的粘附力的同时而不增加层间介电薄膜的介电常数。
本发明提供了一种半导体器件，它包括：半导体衬底；形成于半导体衬底上的层间介电薄膜，其中层间介电薄膜包含一叠层，该叠层包括一粘附膜和一低介电常数薄膜，粘附膜主要由分子中含有芳香环的硅基化合物构成，低介电常数薄膜主要由特征介电常数不大于4的与粘附膜相接触形成的有机低介电常数材料构成。
在该半导体器件中，粘附膜与低介电常数薄膜相接触。因为粘附膜由分子中含有芳香环的硅基化合物构成，因此粘附膜与构成低介电常数薄膜的有机材料之间具有很高的亲和力。因此，该低介电常数薄膜和该粘附膜就能牢固地粘合在一起。
本发明还提供了一种制造半导体器件的方法，包括以下步骤：在半导体衬底上形成主要由分子中含有芳香环的硅基化合物构成的粘附膜；在粘附膜上形成主要由特征介电常数不大于4的有机低介电常数材料构成的低介电常数薄膜。
本发明还提供了一种制造半导体器件的方法，包括以下步骤：在半导体衬底上形成主要由特征介电常数不大于4的有机低介电常数材料构成的低介电常数薄膜；在该低介电常数薄膜上形成主要由分子中含有芳香环的硅基化合物构成的粘附膜。
根据本发明的半导体器件的制造方法，可以稳定地制造出其中低介电常数薄膜和粘附膜牢固粘合的半导体器件。
根据本发明，构成粘附膜的硅基化合物所含有的芳香环优选地为一稠环。由此，粘附膜与构成低介电常数薄膜的有机材料之间的亲和力会进一步提高，从而实现了低介电常数薄膜与粘附膜之间粘附力的进一步改善。苯基环丁烯单元和类似单元可以用作这样的稠环。
构成粘附膜的硅基化合物优选地在其分子中包含亚甲硅基单元。这里所涉及的亚甲硅基单元表示可描述为SiR1R2(这里R1和R2为氢基或烃基)的单元，分子中可包含多个这样的单元。引入分子中的这种亚甲硅基单元有利于松弛粘附膜中的应力。
构成粘附膜的硅基化合物还可以是聚合物。例如，可以通过聚合含二乙烯基硅氧烷双苯并环丁烯单元的单体来获得聚合物。为此目的可使用热聚合或等离子聚合，其中更优选地采用等离子聚合，因为这样获得的聚合物的耐热性可显著增加。还可以在一旦形成粘附膜时，就对粘附膜进行等离子处理，然后形成低介电常数薄膜。用这种方法可以进一步增加粘附力。另外，在粘附膜和低介电常数薄膜都用CVD法形成的情况下，制造工艺可得以简化，因为可以在半导体衬底处于真空状态下连续执行这一系列工艺。
根据本发明，优选地使用具有低介电常数和高耐热性的有机低介电常数材料，例如SiOC等等。
同样，从工艺过程中限制由等离子灰化或湿法剥离破坏而造成介电常数增加的观点看，优选地使用分子结构中基本不含Si-H键的化合物作为有机低介电常数材料，例如可优选使用甲基倍半硅氧烷等等。
只要保证粘附膜和低介电常数薄膜相互接触，叠层可以任意顺序构成，但是可以通过先淀积粘附膜再淀积低介电常数薄膜来达到更好的粘附力。
根据本发明，制造方法可进一步包括步骤：在半导体衬底上形成金属布线和形成如上构成的叠层。在这种情况下，粘附膜可以与金属布线相接触淀积，然后进一步在粘附膜上形成低介电常数薄膜。另外，还可以在金属布线上形成金属扩散阻挡层，然后按顺序淀积粘附膜和低介电常数薄膜。在金属布线上设置这样的叠层，可以改善层间介电薄膜的粘附力同时阻止金属向金属布线外扩散。
在采用包括金属布线的构造的情况下，可以在金属布线的上表面设置帽金属，然后再与帽金属上表面相接触形成粘附膜。帽金属的作用是抑制构成金属布线的金属扩散，由此阻止金属布线中的应力迁移。在帽金属上形成粘附膜的结果是：由于金属布线上的扩散阻挡层可以忽略从而降低了互连之间的寄生电容。
根据本发明，制造方法可进一步包括步骤：在形成粘附膜之后对该粘附膜进行UV处理或等离子处理，并形成低介电常数薄膜。这样，低介电常数薄膜和粘附膜就能更牢固地粘合在一起。
附图说明
图1为常规的互连结构的示意性剖面图；
图2为常规的互连结构的示意性剖面图；
图3为常规的互连结构的示意性剖面图；
图4为根据本发明的互连结构的示意性剖面图；
图5为显示根据本发明的互连制造方法的示意性剖面图；
图6为根据本发明的互连结构的示意性剖面图；
图7为根据本发明的互连结构的示意性剖面图；
图8为显示根据本发明的互连制造方法的示意性剖面图；
图9为根据本发明的互连结构的示意性剖面图；
图10为显示根据本发明的互连制造方法的示意性剖面图；
图11为解释层间粘附力的评估方法的示意图；
图12为显示层间粘附力的评估结果的直方图；
图13为多层互连结构的示意性剖面图。
具体实施方式
下面将参照附图，对本发明的优选实施方式进行描述。
如图13所示，在逻辑系统设备等中，经常使用包括多个互连层的多层互连结构(互连叠层)。在这样的互连结构中，由栅极402和杂质扩散层404构成的晶体管形成于第一层406和硅衬底400中，层间介电薄膜425a和425b按此顺序淀积在晶体管上。在这些层间介电薄膜中分别形成铜互连线422a、422b。铜互连线422a和杂质扩散层404通过接触孔408相连。钝化层414淀积在互连叠层的最上端。下面将参照一些例子来详细描述该多层互连结构中的铜互连线422b是如何构建和制造的。在下面的描述中，“BCB”指的是“苯并环丁烯”。
第一实施方式
图4为根据该实施方式的互连结构的示意性剖面图。如图所示，MSQ层102、SiO2层107、SiCN层108、BCB层110和另一MSQ层112按此顺序淀积在SiCN层100上，由阻挡金属层104和铜层106构成的铜互连线形成于MSQ层102中。阻挡金属层104通过先后淀积TaN和Ta而形成。SiCN层100和108起到铜扩散阻挡层的作用。这些SiCN层也可以用其他层例如SiN和SiC层来替换。SiCN层108和MSQ层112之间的BCB层110通过等离子聚合来形成。如图4所示的互连结构的各个层的厚度，例如可以如下：
SiCN层100：20到100纳米
MSQ层102：200到400纳米
铜层106：200到400纳米
SiO2层107：50到200纳米
SiCN层108：20到100纳米
BCB层110：20到200纳米
MSQ层112：300到1000纳米
因为BCB层110对SiCN层108和MSQ层112而言都是高粘性的，因此常规观测到的SiCN层108和MSQ层112之间的弱粘性便得以克服。同样，由于形成于铜连接线上的MSQ层112具有极低的特征介电常数，因此可以有效地降低某条互连线与置于其下/上或紧邻一侧的其它互连线之间的寄生电容。
另外，与SiCN层108相类似，BCB层110也能阻止铜的扩散，因此SiCN层凭借插入SiCN层108和MSQ层112之间的BCB层的厚度而形成的更薄一些。例如，在使用常规的没有BCB层的结构时，为了防止铜扩散，SiCN层需要的厚度为约50纳米或更多，但是在即使SiCN层的厚度为25纳米的情况下，在SiCN层108和MSQ层112之间插入厚度为25纳米的BCB层就可以阻止铜扩散。以此方式，形成较薄的SiCN层(k＝4.8)同时在相关层之间插入具有较低介电常数2.7的BCB层就可以降低互连线之间的寄生电容。
下面将介绍如何构建如图4所示的互连结构。图5A-C为显示如何构建图4的互连结构的工艺步骤的示意性剖面图。在SiCN层100上按顺序首先形成MSQ层102和SiO2层107之后，利用已知的大马士革工艺形成由阻挡金属层104和铜层106构成的铜互连线(图5A)。设置SiO2层107的原因在于增加铜扩散阻挡层(本实施方式中的SiCN层108)和该阻挡层下面的结构之间的粘附力，并防止抗灰化过程中等离子放电所导致的对MSQ层102的损坏。然后在衬底上形成SiCN层108，再依次形成BCB层110(图5B)。
BCB层110可以通过等离子聚合、旋涂等方法形成。在这里，使用等离子聚合形成的BCB层可以确保比旋涂形成的BCB层具有更高的耐热分解性。具体来说，通过旋涂形成的BCB层一直要到约350℃气氛才会分解，而通过等离子聚合形成的BCB层一直要到约400℃气氛才会分解。
下面对本实施方式中通过等离子聚合形成BCB层进行说明。在本实施方式中，对具有由如下化学式表示的化学结构的二乙烯基硅氧烷双苯并环丁烯单体汽化，然后把汽化的单体引入等离子体如He中进行等离子聚合，由此形成BCB层110。
如何利用等离子聚合来形成BCB层在日本专利申请2000-100803中进行了详细公开。在等离子聚合过程，例如，BCB单体在200℃的温度下以0.1克/分钟的速度汽化，并随He载运气流以500sccm的流速提供到反应室，BCB单体气体通过施加了13.56MHz射频功率的喷头被引入反应室内的He等离子气氛中，之后，在加热至400℃的衬底上生长等离子聚合成的BCB层。如上所述形成的等离子聚合BCB层具有2.5至2.6的特征介电常数，低于通过热聚合形成的BCB层的特征介电常数。利用傅立叶变换红外光谱仪测量BCB层可以确保通过上述等离子聚合来形成BCB层。
通过等离子聚合形成的BCB层被认为具有由下面的化学式所表示的结构。
已证实通过等离子聚合形成的BCB层可以提供在不低于400的温度下的高耐热分解性以及增强的化学稳定性和足够的机械强度。
在形成BCB层110之后，在其上淀积MSQ层112，MSQ层112通过旋涂形成。
通过上述的过程，便形成了图4所示的互连结构。采用这种互连结构便于形成可靠性高的器件结构。
此外，除了如图4所示在SiCN层108和MSQ层112之间提供BCB层外，还可以在SiCN层100和MSQ层102之间或MSQ层102与SiO2层107之间提供已形成的副BCB层。上述的互连结构示于图6A和6B中。
第二实施方式
在第二实施方式中，SiOC层被用作低介电常数材料构成的低介电常数层。图7为根据该实施方式的互连结构的示意性剖面图。如图所示，SiOC层101、SiO2层107、SiCN层108、BCB层110和另一SiOC层113按此顺序淀积在SiCN层100上，由阻挡金属层104和铜层106构成的铜互连线形成于SiOC层101和SiO2层107中的互连槽中。如图7所示的互连结构的各个层的厚度，例如可以如下：
SiCN层100：20到100纳米
SiOC层101：200到400纳米
SiO2层107：50到200纳米
铜层106：200到400纳米
SiCN层108：20到100纳米
BCB层110：20到200纳米
SiOC层113：300到1000纳米
因为BCB层110对SiCN层108和SiOC层113而言都是高粘性的，因此常规观测到的SiCN层108和SiOC层113之间的弱粘性便得以克服。
下面将参照图8，描述上述互连结构的制造方法。如图8A所示，首先按顺序形成SiCN层100、SiOC层101和SiO2层107，然后利用公知的大马士革工艺形成由阻挡金属层104和铜层106组成的铜互连线，其中阻挡金属层104通过先后淀积TaN和Ta而形成。设置SiO2层107的原因在于增加铜扩散阻挡层(本实施方式中的SiCN层108)和该阻挡层下面的结构之间的粘附力，并防止抗灰化过程中等离子放电所导致的对MSQ层102的损坏。然后按顺序在SiO2层107上淀积SiCN层108和BCB层110(图8B)。BCB层110的形成方式与第一实施方式中描述的相同。此后，利用等离子CVD法在BCB层110上形成SiOC层113(图8C)。这里，优选地使用甲硅烷气、烷基硅烷气和氧化气体的混合气作为气源。烷基硅烷气可以是例如一甲基硅烷、二甲基硅烷、三甲基硅烷或四甲基硅烷，并且可以单独使用这些气体中的一种，或两种或更多种混合使用。在这些气体中，优选使用三甲基硅烷。在这种情况下，术语“氧化气体”指的是起到氧化烷基硅烷气的作用并且通过采用其分子中含有氧元素的气体来实现的气体。例如，可以使用包括了NO、N2O、CO、CO2、O2的组中的一种或多种，根据合适的氧化物体的能力，优选地使用O2或N2O。在该实施方式中，使用三甲基硅烷和O2的混合气体作为气源。由此形成图7中的互连结构。
因为由SiOC层101和SiOC层113构成的SiOC薄膜与第一实施方式中使用的MSQ层一样具有疏水性，因此在某些情况下，其对紧邻SiOC层的绝缘膜的粘附力就会变弱。但是，根据该实施方式，因为由等离子聚合所形成的BCB层被置于SiOC层和其紧邻层之间，层间介电薄膜之间的粘附力就大大提高了。另外，尽管在该实施方式中，BCB层110被置于SiCN层108和SiOC层113之间，但BCB层也可以另外置于SiCN层100和SiOC层101之间。
第三实施方式
在该实施方式中，BCB层被作为帽金属薄膜置于互连结构中的铜互连线上部。根据本实施方式的互连结构被示于图9中。如图9所示，MSQ层102、BCB层110和另一MSQ层112按此顺序被淀积于SiCN层100上，由阻挡金属层104和铜层106构成的铜互连线形成于MSQ层102中。
帽金属116形成于铜层106上。帽金属116由具有比铜更好的电迁移特性的金属材料制成，起到降低铜扩散到层间介电薄膜中去的作用，由此防止了构成铜互连线的材料的应力迁移所造成的空位形成。例如，无电镍合金或无电钴合金可以作为构成帽金属116的材料，这些材料可以适度地含有硼或磷。作为另一种选择，银-铜合金也可以作为帽金属。
与图4、6和7中所示的互连结构不同，图9的互连结构没有提供作为铜扩散阻挡层的SiCN层108，而是提供了直接覆盖铜互连线的BCB层110。在该实施方式中，由于帽金属实质降低了铜扩散到相关部分去的程度，因此帽金属116和BCB层110协同阻止了铜扩散。因此，图4的互连结构中所提供的SiCN层108在本实施方式中无须形成。在常规的提供SiCN层108的结构中，由于SiCN的高介电常数，相邻互连之间的寄生电容很容易增加，进而不利地引入互连延迟。使用根据本实施方式的互连结构，提供了解决该问题的方案，并提供了能够更高速更可靠地运行的器件。
下面将参照图10描述上述互连结构的制造方法。在SiCN层100上形成MSQ层102之后，利用已知的大马士革工艺形成由阻挡金属层104和铜层106构成的铜互连线(图10A)。然后，利用无电选择电镀在铜层106上选择性地形成帽金属116。帽金属116利用CoWP、CoB或NiB来实现。
然后，利用等离子聚合形成BCB层110，再利用旋涂在其上形成MSQ层112(图10C)。由此获得图9中所示的互连结构。
实施例
MSQ层和紧邻MSQ层的绝缘层之间的粘附力通过四点弯曲实验来评估。图11A显示了在本实施例中进行四点弯曲实验过程中如何放置待测试样品。样品被放置在具有四个支撑点的保持器上。图11B为该样品的示意性剖面图。MSQ层222、二氧化硅层223、环氧树脂层224和硅层225按此顺序层叠在衬底221上。在硅层225的中心部分做一个凹口。当在样品上施加负荷时，一裂缝会从凹口处向衬底221上的一个点扩展，从该点处裂缝进一步沿MSQ层222和衬底221的界面水平扩展。根据此刻所施加的负荷来评估衬底221和MSQ层222之间的粘附力。
构建衬底221时要使得SiCN层形成于硅衬底上并且BCB层能以合适的方式形成于SiCN层上。制备1号样品使得通过等离子聚合在SiCN层上形成BCB层，并对BCB层进行UV处理，然后，在其上形成MSQ层222。在UV处理过程中，在室温环境下用UV灯照射UV线大约10秒。制备2号样品使得通过等离子聚合在SiCN层上形成BCB层但无须进行UV处理，然后，在BCB层形成MSQ层222。制备3号样品使得在SiCN层上直接形成MSQ层222。BCB层以类似于第一实施例的说明中描述的方式形成。也就是，把二乙烯基硅氧烷双苯并环丁烯单体汽化并引入等离子体如He中进行等离子聚合，由此形成BCB层。这里，BCB单体在200℃的温度下被汽化，并随He载运气流以500sccm的流速提供到反应室，BCB单体气体通过施加了13.56MHz射频功率的喷头被引入反应室内的He等离子气氛中，之后，在加热至400℃的衬底上生长等离子聚合成的BCB层。利用傅立叶变换红外光谱仪测量BCB层可以确保通过上述等离子聚合来形成BCB层。
图12显示了对1号至3号样品通过评价其衬底221和MSQ层222之间的粘附力所得到的结果。对于本领域内的普通技术人员而言，很显然，在互连结构中的相关层之间形成BCB层可以提高常规互连结构中彼此接触的层间的粘附力，而且经UV处理的BCB层可进一步提高粘附力。应当注意，尽管1号样品进行了UV处理，但是该样品也可以在氮或氢等离子气氛中进行等离子处理，可以产生类似于使用UV处理所观察到的有益效果。另外，样品优选地在含氧气或N2O的等离子中进行处理以便轻微氧化BCB层的表面部分。
如上所述，本发明提供了一种叠层，该叠层包括：由分子中具有芳香环的硅基化合物构成的粘附膜，和与粘附膜接触且由特征介电常数不大于4的有机低介电常数材料制成的低介电常数薄膜。因此，在常规互连叠层中成为问题的低介电常数薄膜和与其接触的层之间的粘附力可以大大提高。

Claims (24)

1.一种半导体器件，包括半导体衬底和形成于所述半导体衬底之上的层间介电薄膜，所述层间介电薄膜由叠层构成，所述叠层主要包括：主要由分子中含有芳香环的硅基化合物构成的粘附膜，和与所述粘附膜接触且主要由特征介电常数不大于4的有机低介电常数材料制成的低介电常数薄膜。
2.如权利要求1所述的半导体器件，其中所述芳香环为稠环。
3.如权利要求1所述的半导体器件，其中所述硅基化合物的分子中包括苯基环丁烯单元。
4.如权利要求1所述的半导体器件，其中所述硅基化合物在其分子中包括亚甲硅基单元。
5.如权利要求1所述的半导体器件，其中所述硅基化合物为通过聚合含有二乙烯基硅氧烷双苯并环丁烯单元的单体而形成的聚合物。
6.如权利要求5所述的半导体器件，其中所述硅基化合物为通过等离子聚合所述单体而形成的聚合物。
7.如权利要求1所述的半导体器件，其中所述有机低介电常数材料不含Si-H键。
8.如权利要求7所述的半导体器件，其中所述有机低介电常数材料为甲基倍半硅氧烷和SiOC中的一种。
9.如权利要求1所述的半导体器件，其中所述叠层通过按顺序淀积所述粘附膜和所述低介电常数薄膜形成。
10.如权利要求1所述的半导体器件，进一步包括形成于所述半导体衬底之上的金属布线，其中所述叠层形成于所述金属布线之上。
11.如权利要求10所述的半导体器件，其中所述粘附膜与所述金属布线相接触形成，并进一步在所述粘附膜上形成所述低介电常数薄膜。
12.如权利要求10所述的半导体器件，其中所述金属扩散阻挡层形成于所述金属布线之上，所述粘附膜和所述低介电常数薄膜按此顺序形成于所述金属扩散阻挡层上。
13.如权利要求10所述的半导体器件，其中在所述金属布线的上表面设置帽金属，所述粘附膜与所述帽金属的上表面相接触形成。
14.一种制造半导体器件的方法，包括：在半导体衬底上形成主要由分子中含有芳香环的硅基化合物构成的粘附膜；和在所述粘附膜上形成主要由特征介电常数不大于4的有机低介电常数材料制成的低介电常数薄膜。
15.如权利要求14所述的制造方法，进一步包括：在形成所述粘附膜之后对其进行UV处理或等离子处理，并执行形成所述低介电常数薄膜的步骤。
16.如权利要求14所述的制造方法，进一步包括：在所述半导体衬底上形成金属布线，然后执行形成所述粘附膜的步骤。
17.如权利要求14所述的制造方法，进一步包括：在形成所述金属布线的步骤和形成所述粘附膜的步骤之间在所述金属布线上形成金属扩散阻挡层。
18.如权利要求14所述的制造方法，进一步包括：在所述金属布线的上表面上形成帽金属，并形成与所述帽金属的上表面相接触的所述粘附膜。
19.一种制造半导体器件的方法，包括：在半导体衬底上形成主要由特征介电常数不大于4的有机低介电常数材料制成的低介电常数薄膜；和在所述低介电常数薄膜上形成主要由分子中含有芳香环的硅基化合物构成的粘附膜。
20.如权利要求19所述的制造方法，其中形成所述粘附膜的步骤包括对含二乙烯基硅氧烷双苯并环丁烯单元的单体进行聚合，并且所述聚合为等离子聚合。
21.如权利要求14所述的制造方法，其中所述有机低介电常数材料不含Si-H键。
22.如权利要求19所述的制造方法，其中所述有机低介电常数材料不含Si-H键。
23.如权利要求21所述的制造方法，其中所述有机低介电常数材料为甲基倍半硅氧烷和SiOC中的一种。
24.如权利要求22所述的制造方法，其中所述有机低介电常数材料为甲基倍半硅氧烷和SiOC中的一种。
CNB031577075A 2002-08-30 2003-08-29 半导体器件及其制造方法 Expired - Fee Related CN1261985C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002255134A JP2004095865A (ja) 2002-08-30 2002-08-30 半導体装置およびその製造方法
JP255134/2002 2002-08-30

Publications (2)

Publication Number Publication Date
CN1495866A true CN1495866A (zh) 2004-05-12
CN1261985C CN1261985C (zh) 2006-06-28

Family

ID=31972872

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031577075A Expired - Fee Related CN1261985C (zh) 2002-08-30 2003-08-29 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20040041269A1 (zh)
JP (1) JP2004095865A (zh)
CN (1) CN1261985C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102093408A (zh) * 2010-12-22 2011-06-15 复旦大学 多苯并环丁烯取代环状硅氧烷单体及其制备方法与应用
CN101395713B (zh) * 2006-03-06 2012-05-09 埃其玛公司 用于增强铜的电迁移抵抗性的涂布方法
CN111029298A (zh) * 2019-12-11 2020-04-17 武汉新芯集成电路制造有限公司 一种铜互连层的制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1568071B1 (de) * 2002-11-29 2019-03-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
US7547643B2 (en) * 2004-03-31 2009-06-16 Applied Materials, Inc. Techniques promoting adhesion of porous low K film to underlying barrier layer
WO2006001356A1 (ja) 2004-06-24 2006-01-05 Nec Corporation 半導体装置及びその製造方法
US20060103023A1 (en) * 2004-11-12 2006-05-18 International Business Machines Corporation Methods for incorporating high k dielectric materials for enhanced SRAM operation and structures produced thereby
US20060115980A1 (en) * 2004-11-30 2006-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for decreasing a dielectric constant of a low-k film
US8084294B2 (en) 2005-02-18 2011-12-27 Nec Corporation Method of fabricating organic silicon film, semiconductor device including the same, and method of fabricating the semiconductor device
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
US20070048991A1 (en) * 2005-08-23 2007-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Copper interconnect structures and fabrication method thereof
JP2007081162A (ja) * 2005-09-14 2007-03-29 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
US7563704B2 (en) * 2005-09-19 2009-07-21 International Business Machines Corporation Method of forming an interconnect including a dielectric cap having a tensile stress
JP2007220967A (ja) * 2006-02-17 2007-08-30 Sumitomo Bakelite Co Ltd 配線構造とその製造方法及び半導体装置
JP2009232241A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 弾性波素子、フィルタ、通信装置、および弾性波素子の製造方法
JP2011211101A (ja) 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
CN102487057B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 金属前介质层及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
JP4032447B2 (ja) * 1997-01-17 2008-01-16 ソニー株式会社 半導体装置の製造方法
JPH11337973A (ja) * 1998-05-28 1999-12-10 Sharp Corp アクティブマトリクス基板の製造方法
JP2000353809A (ja) * 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4207303B2 (ja) * 1999-04-07 2009-01-14 ソニー株式会社 半導体装置およびその製造方法
JP3353743B2 (ja) * 1999-05-18 2002-12-03 日本電気株式会社 半導体装置とその製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2001077196A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
JP3384487B2 (ja) * 2000-02-21 2003-03-10 日本電気株式会社 絶縁膜の形成方法および多層配線
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
TWI225262B (en) * 2000-09-14 2004-12-11 United Microelectronics Corp A process for spin-on coating with an organic material having a low dielectric constant
JP2002118169A (ja) * 2000-10-12 2002-04-19 Nec Corp 半導体装置およびその製造方法
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6503835B1 (en) * 2001-08-28 2003-01-07 Silicon Integrated Systems, Corp. Method of making an organic copper diffusion barrier layer
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395713B (zh) * 2006-03-06 2012-05-09 埃其玛公司 用于增强铜的电迁移抵抗性的涂布方法
CN102093408A (zh) * 2010-12-22 2011-06-15 复旦大学 多苯并环丁烯取代环状硅氧烷单体及其制备方法与应用
CN102093408B (zh) * 2010-12-22 2012-08-22 复旦大学 多苯并环丁烯取代环状硅氧烷单体及其制备方法与应用
CN111029298A (zh) * 2019-12-11 2020-04-17 武汉新芯集成电路制造有限公司 一种铜互连层的制造方法

Also Published As

Publication number Publication date
JP2004095865A (ja) 2004-03-25
US20040041269A1 (en) 2004-03-04
CN1261985C (zh) 2006-06-28

Similar Documents

Publication Publication Date Title
CN1261985C (zh) 半导体器件及其制造方法
CN1305111C (zh) 用于生产自对准掩模的非平版印刷方法，所生产的制品和用于该制品的组合物
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
CN1297000C (zh) 包含应力调节覆盖层的互连结构及其制造方法
US6815333B2 (en) Tri-layer masking architecture for patterning dual damascene interconnects
CN1311540C (zh) 半导体器件的制造方法
US7081673B2 (en) Multilayered cap barrier in microelectronic interconnect structures
CN1139977C (zh) 具有低介电常数绝缘膜的半导体器件及其制造方法
CN1519925A (zh) 半导体器件及其制造方法
CN1309074C (zh) 衬底上的电互连结构及其制作方法
US7642185B2 (en) Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
CN1788347A (zh) 多孔低k介质互连结构
CN1819179A (zh) 半导体器件及其制造方法
CN1672250A (zh) 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法
CN1304550A (zh) 多孔性绝缘材料及其制备方法
CN1204143A (zh) 半导体器件及其制造方法
CN101030566A (zh) 半导体结构及其形成方法
KR20080112626A (ko) 반도체 소자의 제조방법
CN101051621A (zh) 半导体装置的制造方法和半导体装置
CN1595634A (zh) 具有改进的SiCOH介质的界面强度的结构及其制备方法
JP2006517347A (ja) 損傷誘電体材料及び膜の修復及び回復
CN1819181A (zh) 半导体装置及其制造方法
CN1969379A (zh) 有机硅氧烷膜、使用它的半导体器件及平面显示器件以及原料液
CN1652309A (zh) 异质低介电常数质材与其形成方法
US9905457B2 (en) High boiling temperature solvent additives for semiconductor processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060628

Termination date: 20090929