KR20080112626A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20080112626A
KR20080112626A KR1020070061245A KR20070061245A KR20080112626A KR 20080112626 A KR20080112626 A KR 20080112626A KR 1020070061245 A KR1020070061245 A KR 1020070061245A KR 20070061245 A KR20070061245 A KR 20070061245A KR 20080112626 A KR20080112626 A KR 20080112626A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
type
manufacturing
filler
Prior art date
Application number
KR1020070061245A
Other languages
English (en)
Other versions
KR100900231B1 (ko
Inventor
박창수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070061245A priority Critical patent/KR100900231B1/ko
Priority to US11/966,282 priority patent/US7838440B2/en
Publication of KR20080112626A publication Critical patent/KR20080112626A/ko
Application granted granted Critical
Publication of KR100900231B1 publication Critical patent/KR100900231B1/ko
Priority to US12/906,434 priority patent/US8273667B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Abstract

본 발명은, 금속배선 간의 절연을 위한 다공성 저유전절연막을 형성하는 반도체 소자의 제조방법에 있어서, 상기 다공성 저유전절연막은 솔리드 타입의 충전물을 포함하는 절연막으로 형성하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
도 1은 종래의 듀얼 다마신 공정을 이용한 다층 금속배선 형성방법을 설명하기 위한 공정 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 듀얼 타입의 다마신 패턴을 갖는 다공성 저유전절연막을 포함하는 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 물질 종류별 열팽창계수(CTE) 및 영'스 모듈(Young's Modulus)을 보여주는 표.
도 4는 활성화 탄소 종류별 기공 특성 및 표면 영역을 보여주는 표.
도 5는 종래의 다공성 절연막과 본 발명의 실시예에 따른 나노 튜브형 카본 물질이 포함된 저유전절연막과의 기공 발생을 보여주는 도면.
도 6a는 본 발명의 실시예에 따른 실리콘 매트릭스(matrix)에 미세 기공들이 존재하는 모습을 보여주는 실리콘의 표면을 나타낸 단면도.
도 6b는 본 발명의 실시예에 따른 인가 전류 밀도를 달리하여 공극률(porosity)을 증가시킨 실리콘의 적층 구조를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 신뢰성 있는 저유전절연막을 확보할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가하고 고속 소자에 대한 요구가 커짐에 따라, 메모리 셀들은 스택(Stack) 구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선(metal line)도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
일반적으로, 금속배선 간을 절연시키는 절연막으로서 실리콘산화막(SiO2)을 사용하는데, 이는, 반도체 소자의 고집적 및 고속화가 진행되면서 SiO2막은 소자의 구동 속도 향상을 방해하는 요인으로 작용하게 되면서 이웃하는 금속배선들 간의 기생 캐패시턴스를 증가시키고 있다.
이에, 현재에는 금속배선 간의 절연을 위한 절연물질로 실리콘산화막 및 유사 계열의 폴리머 대신에 다공성의 저유전율(low-k, k=2.5 이하)을 갖는 절연막(이하, "다공성 저유전절연막" 이라 칭함)을 반도체 제조 공정에서 사용하고 있다.
이러한, 다공성 저유전절연막은 기공(pore)의 사이즈가 커지면 커질수록 유 전상수인 k값이 낮아짐에 따라 크로스 커플링(cross coupling) 현상 등의 전기적인 특성이 향상되는 장점을 가지고 있다.
도 1은 종래 기술에 따른 반도체 소자의 금속배선을 도시한 단면도서, 이를 참조하며, 싱글 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법을 간략하게 설명하도록 한다.
도시된 바와 같이, 콘택 플러그(120) 및 상기 콘택 플러그(120) 간에 절연막(110)이 형성된 반도체기판(100) 상에 다공성 저유전절연막(130)을 증착한 후, 상기 다공성 저유전절연막(130)을 건식 식각하여 콘택 플러그(120)을 노출시키는 비아홀을 형성한다.
그런다음, 상기 비아홀을 포함한 다공성 저유전절연막(130) 상에 금속계의 확산방지막(140)을 형성한 후, 상기 확산방지막(140)이 형성된 비아홀을 매립하도록 상기 확산방지막(140) 상에 금속배선용 물질로 구리막을 증착한다.
다음으로, 상기 구리막을 식각하여 금속 패턴(130)과 후속의 금속배선을 콘택하기 위한 비아콘택(150) 및 그리고 금속배선(160)을 형성하여 종래 기술에 따른 싱글 다마신 공정을 이용한 금속배선을 형성한다.
그러나, 종래의 싱글 다마신 공정을 이용한 금속배선의 형성시, 상기 다공성 저유전절연막 내에 보이드가 발생되고 있다.
자세하게, 상기 구리막에 어닐링(anneling)을 수행하는 동안 열 사이클로 인해 반도체기판이 스트레스를 받게 되는데, 이러한 반도체기판의 스트레스는 공정 시간이 흘러감에 따라 다공성 절연막의 변형을 가져오게 되고, 결국, 상기 다공성 절연막 내에 보이드가 발생하게 된다.
또한, 다공성 저유전절연막 뿐만 아니라 저유전절연막의 경우도 마찬가지로 반도체기판의 스트레스로 인해 저유전절연막의 경도가 약해지게 되면서 후속 공정 및 Fab-out 후에 실시하는 테스트 과정에서 진행성 불량에 따라 크랙(crack)이 발생하게 된다.
이처럼, 상기의 두 가지 경우는 모두 시간 경과에 따른 진행성 불량 발생의 요인이 되면서, 최종적인 소자 생산 수율 저하의 원인이 되고 있다.
한편, 금속배선 물질로 알루미늄막을 사용하는 경우에도, 후속 열처리 공정에 의해 보이드가 형성된다.
본 발명은 저유전절연막 내의 보이드 현상을 억제할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 기계적 강도가 우수한 저유전절연막을 형성할 수 있는 반도체 소자의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 금속배선 간의 절연을 위한 다공성 저유전절연막을 형성하는 반도체 소자의 제조방법에 있어서, 상기 다공성 저유전절연막은 솔리드 타입의 충전물을 포함하는 절연막으로 형성하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 형성하는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 포함한다.
또한, 본 발명은 금속배선 간의 절연을 위한 다공성 저유전절연막을 형성하는 반도체 소자의 제조방법에 있어서, 상기 다공성 저유전절연막은 절연막과 솔리드 타입의 충전물을 포함하는 절연막의 적층막으로 형성하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 솔리드 타입의 충전물은 카본 또는 실리콘으로 구성된 것을 포함한다.
상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 포함한다.
상기 절연막은 ALD 방식 또는 CVD 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 형성하는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 포함한다.
아울러, 본 발명은, 하부 금속배선이 형성된 반도체기판 상에 상기 하부 금속배선을 노출시키는 비아홀을 구비한 다공성 절연막을 형성하는 단계; 및 상기 비아홀 내에 비아 콘택을 형성함과 아울러 상기 비아 콘택 상에 상부 금속배선을 형성하는 단계;를 포함하는 반도체 소자의 제조방법에 있어서, 상기 다공성 절연막을 형성하는 단계는, 솔리드 타입의 충전물을 포함하는 절연막을 사용하여 수행하는 것을 포함한다.
상기 솔리드 타입의 충전물은 카본 또는 실리콘으로 구성된 것을 포함한다.
상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 형성하는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 포함한다.
게다가, 본 발명은, 하부 금속배선이 형성된 반도체기판 상에 상기 하부 금속배선을 노출시키는 비아홀을 구비한 다공성 절연막을 형성하는 단계; 및 상기 비아홀 내에 비아 콘택을 형성함과 아울러 상기 비아 콘택 상에 상부 금속배선을 형성하는 단계;를 포함하는 반도체 소자의 제조방법에 있어서, 상기 다공성 절연막을 형성하는 단계는, 절연막을 형성하는 단계; 및 상기 절연막 상에 솔리드 타입의 충전물을 포함하는 절연막을 형성하는 단계; 로 구성되는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 솔리드 타입의 충전물은 카본 또는 실리콘으로 구성된 것을 포함한다.
상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 포함한다.
상기 절연막은 ALD 방식 또는 CVD 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 형성하는 것을 포함한다.
상기 솔리드 타입의 충전물을 포함하는 절연막은, 상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 금속배선 간의 절연을 위한 다공성 저유전절연막을 형성하는 반도체 소자의 제조방법에 관한 것으로, 상기 다공성 저유전절연막을 충전물, 바람직하게는, 탄소 또는 실리콘이 포함된 절연막으로 형성하는 것을 특징으로 한다.
또는, 상기 다공성 저유전절연막을 절연막과 충전물이 포함한 절연막의 적층막으로 형성하는 것을 특징으로 한다.
이와 같이, 충전물을 포함하는 절연막은 충전물이 절연막 내에 고르게 분산되어 분포하며 그 이외의 공간에서만 기공이 형성될 수 있어 충전물이 포함되지 않은 종래의 저유전절연막와 달리 기공의 성장을 제한할 수 있게 된다.
이러한, 충전물을 포함하는 절연막은 현재까지 개발된 유기/무기/고분자 형태의 단일 분자인 다공성 저유전절연막과는 달리 저유전절연막에 포함되는 기공 사이즈를 감소시키면서 기공 볼륨은 동일한 수준을 유지함과 아울러 종래 기술에서 금속배선 간의 절연을 위해 사용되었던 실리콘산화막 대비 기계적 강도가 강한 다공성 저유전절연막의 특성을 갖게 된다.
자세하게는, 도 2a 및 도 2b를 참조하여, 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하도록 한다.
도 2a를 참조하면, 트랜지스터(미도시)를 포함한 소정의 하지층(미도시)이 형성된 반도체기판(200) 상에 층간절연막(210)을 형성한 후, 상기 층간절연막(210) 을 식각하여 콘택플러그 영역을 한정하는 콘택홀을 형성한다.
그런다음, 상기 콘택홀 내에 콘택플러그(222)를 형성함과 아울러 상기 콘택플러그(222) 상에 하부 금속배선(224)을 형성한 후, 상기 하부 금속배선(224)을 덮도록 상기 하부 금속배선(224)을 포함하여 층간절연막(222) 상에 다공성 저유전절연막(233)을 증착한다.
다음으로, 상기 다공성 저유전절연막(233)을 평탄화시킨다.
여기서, 상기 다공성 저유전절연막(233)은 솔리드 타입(solid type)의 충전물을 포함하는 절연막을 사용하여 형성한다.
바람직하게는, 상기 충전물로는 결정성 또는 비정질성 구조를 갖는 카본 또는 실리콘막을 사용하며, 이러한 충전물의 미세 파우더를 섞어서 스핀-온(spin-on) 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 충전물을 포함하는 절연막(233)을 형성한다.
또는, 상기 충전물의 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 충전물을 포함하는 절연막(233)을 형성한다.
여기서, 상기 충전물로는 미세 기공들이 다량 분포되어 있으며, 기공의 조절이 용이한 물질로 카본과 실리콘을 사용하는데, 이는, 도 3에서 알 수 있듯이, 카본 또는 실리콘이 저유전절연막 보다 영'스 모듈(Young's modulus)이 크게 높으므로, 이러한 카본을 절연막 내에 포함시키게 되면 카본은 나노 튜브(nano tube) 또는 알갱이(granule) 형태로 존재하게 되면서, 이를 통해, 유전 상수가 낮은 다공성 저유전절연막의 특성을 갖음과 동시에 기계적 강도가 향상되는 다공성 저유전절연막의 특성을 갖게 된다.
도 3은 물질 종류별에 따른 열팽창 계수와 영'스 모듈을 보여주는 표이다.
이처럼, 상기 충전물로 카본을 사용하는 경우에는, 도 4에서와 같이, 현재 많이 활용되고 있는 재료로서 시료별로 기공 사이즈 및 기공 볼륨이 다양한 물질을 사용하도록 한다.
도 5는 나노 튜브형 카본 물질을 포함한 절연막과 종래에 사용된 다공성 절연막의 단면 구조를 나타낸 것으로서, 종래 경우와 달리 후속 열처리 공정에 의해 불규칙한 크기로 성장하는 기공을 포함하지 않고 기공 사이즈가 작게 유지되는 모습을 볼 수 있다.
반면, 상기 충전물로 실리콘을 사용하는 경우에는, 먼저, 실리콘 웨이퍼를 HF 용액 내에서 전기화학적 식각(electrochemical etching)을 통해 원하는 실리콘을 확보하고, 이러한 실리콘을 절연막 내에 포함시키는 것으로 충전물을 포함하는 절연막을 형성할 수 있게 된다.
도 6a는 실리콘 매트릭스(matrix)에 미세 기공들이 존재하는 모습을 보여주 는 실리콘의 표면이며, 도 6b는 인가 전류 밀도를 달리하여 공극률(porosity)을 증가시킨 실리콘의 적층 구조를 나타낸 단면도이다.
한편, 실리콘의 기공 구조는 인가 전류 밀도 및 전해액의 조성과 식각 시간, 그리고, 실리콘 기판 내의 도핑 농도를 통해 조절이 가능하므로, 여기서, 인가 전류 밀도 또는 HF 용액의 농도를 감소시키면 기공의 최대 크기가 증가하고 기공 사이즈 분포가 증가하여 원하는 실리콘 시료의 공극률을 확보할 수 있게 된다.
전술한 바와 같이, 금속 배선 간의 절연 물질로서, 미세 기공을 포함하는 솔리드 타입의 충전물, 바람직하게는, 카본 물질 또는 실리콘 물질이 절연막 또는 저유전절연막 내에 포함된 절연막으로 형성함으로써, 박막 내에 존재하는 기공들의 진행성 성장에 대한 장벽 기능과 함께 절연막의 경도를 크게 향상시킬 수 있어 크랙과 같은 불량 발생을 방지할 수 있다.
또한, 충전물 하나가 절연막 내에 차지하는 부피에서 형성되는 기공의 부피 보다 일정 크기의 충전물 내에 미세 기공의 부피가 크고, 충전물을 포함하는 절연막 내에서 기공 발생시 충전물에 부딪히게 되면 기공 성장이 제한되어 기공 크기가 종래의 경우 보다 현저히 감소하여 전체적으로 충전물을 포함하는 절연막의 유전상수를 종래의 다공성 저유전절연막 보다 감소시킬 수 있다.
한편, 상기 충전물로 인해 반도체 상태로 남아 있을 가능성을 배제하기 위해 솔리드 타입의 충전물을 포함한 절연막(233)을 형성하기 전에, 반도체기판(200) 상에 절연막(231)을 형성하도록 한다.
이때, 상기 절연막(231)은 원자층증착(Atomic Layer Deposition: 이하, "ALD") 방식 또는 화학적기상증착(chemical Vapor Deposition: 이하, "CVD") 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 증착한다.
도 2b를 참조하면, 상기 충전물을 포함한 절연막(233)과 절연막(231)을 식각하여 하부 금속배선(224)을 노출시키는 비아홀을 형성한다.
그런다음, 상기 비아홀을 매립하도록 상기 충전물을 포함하는 절연막(233) 상에 금속막을 증착한 후, 상기 금속막을 식각하여 상기 비아홀 내에 비아 콘택(252)을 형성함과 아울러 상기 비아 콘택(252) 상에 상부 금속배선(254)을 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명이 실시예에 따른 반도체 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 금속 배선 간을 절연시키기 위해 다공성 저유전절연막을 포함하는 모든 금속 배선의 형성 공정에서 그 사용이 가능하며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 금속 배선 간의 절연 물질인 다공성 저유전절연막을 솔리드 타입의 충전물을 포함하는 절연막, 바람직하게는, 카본 또는 실리콘이 포함된 절연막으로 형성함으로써, 유전 상수가 낮은 다공성 저유전절연막의 특성을 갖음과 동시에 열적 스트레스에 기인된 보이드의 생성을 억제할 수 있는 다공성 저유전절연막을 확보할 수 있게 된다.
또한, 본 발명은, 다공성 저유전절연막 내에 존재하는 기공들의 진행성 성장에 대한 장벽 기능과 함께 다공성 저유전절연막의 경도를 크게 향상시킬 수 있어 크랙과 같은 불량 발생을 방지할 수 있다.

Claims (22)

  1. 금속배선 간의 절연을 위한 다공성 저유전절연막을 형성하는 반도체 소자의 제조방법에 있어서,
    상기 다공성 저유전절연막은 솔리드 타입의 충전물을 포함하는 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 솔리드 타입의 충전물은 카본 또는 비정질 실리콘으로 구성된 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막 을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 금속배선 간의 절연을 위한 다공성 저유전절연막을 형성하는 반도체 소자의 제조방법에 있어서,
    상기 다공성 저유전절연막은 절연막과 솔리드 타입의 충전물을 포함하는 절연막의 적층막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 솔리드 타입의 충전물은 카본 또는 실리콘으로 구성된 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 6 항에 있어서,
    상기 절연막은 ALD 방식 또는 CVD 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 6 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 6 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 하부 금속배선이 형성된 반도체기판 상에 상기 하부 금속배선을 노출시키는 비아홀을 구비한 다공성 절연막을 형성하는 단계; 및 상기 비아홀 내에 비아 콘택을 형성함과 아울러 상기 비아 콘택 상에 상부 금속배선을 형성하는 단계;를 포함하는 반도체 소자의 제조방법에 있어서,
    상기 다공성 절연막을 형성하는 단계는,
    솔리드 타입의 충전물을 포함한 절연막을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 솔리드 타입의 충전물은 카본 또는 실리콘으로 구성된 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 12 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제 12 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 하부 금속배선이 형성된 반도체기판 상에 상기 하부 금속배선을 노출시키는 비아홀을 구비한 다공성 절연막을 형성하는 단계; 및 상기 비아홀 내에 비아 콘택을 형성함과 아울러 상기 비아 콘택 상에 상부 금속배선을 형성하는 단계;를 포함하는 반도체 소자의 제조방법에 있어서,
    상기 다공성 절연막을 형성하는 단계는,
    절연막을 형성하는 단계; 및
    상기 절연막 상에 솔리드 타입의 충전물을 포함하는 절연막을 형성하는 단계;로 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 솔리드 타입의 충전물은 카본 또는 실리콘으로 구성된 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 17 항에 있어서,
    상기 카본은 나노튜브 및 작은 알갱이 형태를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 17 항에 있어서,
    상기 절연막은 ALD 방식 또는 CVD 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 17 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiLK, T-22, FOX, Type-12, HSG-R7, Type-9, T-18, HOSP, FLARE, Cyclotone, Velox, Alcap, PQ-600 및 PQ-100 중에서 어느 하나를 사용하거나, SOG 계열 또는 유기 폴리머 계열의 막을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 17 항에 있어서,
    상기 솔리드 타입의 충전물을 포함하는 절연막은,
    상기 충전물인 미세 파우더를 섞어서 스핀-온 방식에 따라 SiOF, SiOB, SiOC, SiCOH, BN, Parylene-N, Black-Diamond, Flow Fill, Parylene-F, a-CF, NCS, ST-F2000, Nautilus, Cytop 및 ELK-FLARE 중에서 어느 하나를 사용하거나, 또는, SiO2, SiN, SiC와 같은 유기 또는 무기 계열의 막 중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070061245A 2007-06-21 2007-06-21 반도체 소자의 제조방법 KR100900231B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070061245A KR100900231B1 (ko) 2007-06-21 2007-06-21 반도체 소자의 제조방법
US11/966,282 US7838440B2 (en) 2007-06-21 2007-12-28 Method for manufacturing semiconductor device having porous low dielectric constant layer formed for insulation between metal lines
US12/906,434 US8273667B2 (en) 2007-06-21 2010-10-18 Method for manufacturing semiconductor device having porous low dielectric constant layer formed for insulation between metal lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061245A KR100900231B1 (ko) 2007-06-21 2007-06-21 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20080112626A true KR20080112626A (ko) 2008-12-26
KR100900231B1 KR100900231B1 (ko) 2009-06-02

Family

ID=40136944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061245A KR100900231B1 (ko) 2007-06-21 2007-06-21 반도체 소자의 제조방법

Country Status (2)

Country Link
US (2) US7838440B2 (ko)
KR (1) KR100900231B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120033643A (ko) * 2010-09-30 2012-04-09 삼성전자주식회사 다공성 저유전막 제조방법 및 이를 이용한 반도체 소자의 제조방법
JP2012212719A (ja) * 2011-03-30 2012-11-01 Toshiba Corp パターン形成方法
US9627320B2 (en) * 2011-12-23 2017-04-18 Intel Corporation Nanowires coated on traces in electronic devices
CN103871962B (zh) * 2012-12-18 2017-12-29 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9396990B2 (en) 2013-01-31 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capping layer for improved deposition selectivity
KR101998788B1 (ko) 2013-04-22 2019-07-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10119405B2 (en) 2015-12-21 2018-11-06 General Electric Company Cooling circuit for a multi-wall blade
US10060269B2 (en) 2015-12-21 2018-08-28 General Electric Company Cooling circuits for a multi-wall blade
US10053989B2 (en) * 2015-12-21 2018-08-21 General Electric Company Cooling circuit for a multi-wall blade
US10030526B2 (en) 2015-12-21 2018-07-24 General Electric Company Platform core feed for a multi-wall blade
US9842804B2 (en) * 2016-01-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
KR102460075B1 (ko) * 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9997451B2 (en) 2016-06-30 2018-06-12 International Business Machines Corporation Semiconductor device including a porous dielectric layer, and method of forming the semiconductor device
US10227877B2 (en) 2016-08-18 2019-03-12 General Electric Company Cooling circuit for a multi-wall blade
US10267162B2 (en) 2016-08-18 2019-04-23 General Electric Company Platform core feed for a multi-wall blade
US10221696B2 (en) 2016-08-18 2019-03-05 General Electric Company Cooling circuit for a multi-wall blade
US10208608B2 (en) 2016-08-18 2019-02-19 General Electric Company Cooling circuit for a multi-wall blade
US10208607B2 (en) 2016-08-18 2019-02-19 General Electric Company Cooling circuit for a multi-wall blade
US11075113B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal capping layer and methods thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
US6984581B2 (en) * 2000-12-21 2006-01-10 Intel Corporation Structural reinforcement of highly porous low k dielectric films by ILD posts
US6780499B2 (en) * 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
US20030213617A1 (en) * 2002-05-20 2003-11-20 Subramanian Karthikeyan Method and structure of a reducing intra-level and inter-level capacitance of a semiconductor device
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6984579B2 (en) * 2003-02-27 2006-01-10 Applied Materials, Inc. Ultra low k plasma CVD nanotube/spin-on dielectrics with improved properties for advanced nanoelectronic device fabrication
JP3887337B2 (ja) * 2003-03-25 2007-02-28 株式会社東芝 配線部材およびその製造方法
US6881668B2 (en) * 2003-09-05 2005-04-19 Mosel Vitel, Inc. Control of air gap position in a dielectric layer
US20050255613A1 (en) * 2004-05-13 2005-11-17 Dojin Kim Manufacturing of field emission display device using carbon nanotubes
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US7233071B2 (en) * 2004-10-04 2007-06-19 International Business Machines Corporation Low-k dielectric layer based upon carbon nanostructures
US7312531B2 (en) * 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US7751864B2 (en) * 2007-03-01 2010-07-06 Roche Diagnostics Operations, Inc. System and method for operating an electrochemical analyte sensor

Also Published As

Publication number Publication date
US7838440B2 (en) 2010-11-23
US8273667B2 (en) 2012-09-25
US20110034028A1 (en) 2011-02-10
KR100900231B1 (ko) 2009-06-02
US20080318430A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
KR100900231B1 (ko) 반도체 소자의 제조방법
TWI278962B (en) Semiconductor device
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
US7459786B2 (en) Semiconductor device
US9105642B2 (en) Interlevel dielectric stack for interconnect structures
US9576894B2 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
JP4921945B2 (ja) 半導体装置の製造方法及び半導体装置
US8455985B2 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
WO2006001356A1 (ja) 半導体装置及びその製造方法
US7312512B2 (en) Interconnect structure with polygon cell structures
WO2004107434A1 (ja) 配線構造およびその製造方法
JP2003332418A (ja) 半導体装置及びその製造方法
US20060154464A1 (en) Semiconductor device and a method of fabricating a semiconductor device
US20080293230A1 (en) Method of manufacturing a semiconductor device
KR101517851B1 (ko) 반도체 소자의 제조 방법
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
US8957519B2 (en) Structure and metallization process for advanced technology nodes
US20220223537A1 (en) Method for fabricating interconnection using graphene
KR20000076806A (ko) 반도체 장치 및 그 제조 방법
JP2011054920A (ja) 半導体装置
US7602061B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20040041269A1 (en) Semiconductor device and manufacturing method thereof
CN1619809A (zh) 具有纳米管状孔隙的工程绝缘材料的互连结构
JP2004235548A (ja) 半導体装置およびその製造方法
US20040115910A1 (en) Method for making interconnection networks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee