CN1444268A - 决定加工参数、决定加工参数和设计规则至少一方的方法 - Google Patents
决定加工参数、决定加工参数和设计规则至少一方的方法 Download PDFInfo
- Publication number
- CN1444268A CN1444268A CN03119489A CN03119489A CN1444268A CN 1444268 A CN1444268 A CN 1444268A CN 03119489 A CN03119489 A CN 03119489A CN 03119489 A CN03119489 A CN 03119489A CN 1444268 A CN1444268 A CN 1444268A
- Authority
- CN
- China
- Prior art keywords
- pattern
- mentioned
- machined parameters
- information
- design rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 96
- 238000012545 processing Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 238000011156 evaluation Methods 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000000280 densification Methods 0.000 claims description 34
- 230000008859 change Effects 0.000 claims description 28
- 238000001459 lithography Methods 0.000 claims description 24
- 238000012937 correction Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 19
- 230000000052 comparative effect Effects 0.000 claims description 15
- 238000003754 machining Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 7
- 238000005286 illumination Methods 0.000 claims description 5
- 230000004075 alteration Effects 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 3
- 238000002474 experimental method Methods 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims 1
- 238000004088 simulation Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000010835 comparative analysis Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000005457 optimization Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100328086 Caenorhabditis elegans cla-1 gene Proteins 0.000 description 1
- 101100328552 Caenorhabditis elegans emb-9 gene Proteins 0.000 description 1
- 101100006960 Caenorhabditis elegans let-2 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种用来决定在半导体集成电路器件的制造中使用的加工参数的方法，具备：根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正，得到第2图案的步骤；用上述加工参数信息，预测与上述第2图案对应而且应当用刻蚀加工在半导体晶片上边形成的第3图案的步骤；通过将上述第3图案与上述第1图案进行比较，得到评价值的步骤；判断上述评价值是否满足规定的条件的步骤；在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息的步骤。
Description
相关申请的交叉参考
本申请基于2002年3月12日提交的日本专利申请No.2002-66911，2002年4月11日提交的日本专利申请No.2002-109311，并要求其优先权；该专利申请的全部内容被包含于此，以供参考。
技术领域
本发明涉及用来决定在半导体集成电路的制造中使用的加工参数(プロセスパラメ—タ)的方法，以及用来决定加工参数和设计规则(デザィンル—ル)中的至少一方的方法。
背景技术
近些年来的半导体集成电路(semiconductor integrated circuit)的制造技术的进步很快，最小加工尺寸为0.18μm的半导体集成电路已进行批量生产。这样的微细化，已借助于掩模加工技术、光刻加工技术和刻蚀加工技术等的细微图案形成技术的飞跃性的进步实现了。
在图案尺寸足够大的时代，在半导体晶片上边大致可以形成设计图案那样的图案，可以在晶片上边形成满足所要求的规格(スペック)的图案。但是，随着图案向微细化前进，要在晶片上边形成设计图案那样的图案就变得困难起来，变得难于满足所要求的规格。
对于上述那样的问题，在特开平7-175204号公报中，提出了这样的方法：通过使与掩模加工和光刻加工有关的参数最佳化，从而使加工条件最佳化。在特开2000-277426号公报中，提出了这样的方法：对于器件的基本图案(线条和间隔图案(L/S图案)和孤立图案)，在考虑到以光学邻近效应修正(optical proximity correction，OPC)为基础的掩模的偏置量后，设定最佳的暴光(exposure)条件。
但是，在特开2000-277426号公报等中所公开的技术，仅仅考虑到掩模加工和光刻加工来设定最佳的暴光条件。就是说，没有考虑在刻蚀加工中产生的尺寸变动。因此，就不能说肯定可以得到所希望的器件图案。因此，在器件特别微细化的情况下，若使用上边所说的现有技术，制作满足要求的器件是非常困难的。
如上所述，在现有的方法中，由于未考虑在刻蚀加工中产生的尺寸变动，所以要决定适宜的加工参数是困难的，结果是要在晶片上边形成所希望的图案是困难的。
另一方面，在特开2000-199839号公报中提出了可以推测TAT(TurnAround Time，周转时间)的提高和芯片尺寸的缩小的方法。在该方法中，首先，根据要在下一代设计中使用的设计规则(D.R.)使上一代的设计布图(レィァゥト)紧凑化(compact)，取得设计布图。接着，用已紧凑化了的布图，进行掩模数据处理(mask data processing，MDP)和光刻仿真。然后，把所得到的评价结果反馈给设计规则。用该方法，就可以根据与实际的器件的布图接近的布图图案，决定设计规则。为此，就可以得到预先避开了实际上可产生的那些问题的设计规则。
但是，即便是用由上述方法得到的设计规则制作设计布图，也未必能够得到所希望的芯片尺寸。如果放松与已成为问题的图案对应的设计规则(使设计规则放宽)，则对于那些除此之外的不成问题的图案来说设计规则也放松了。为此，芯片的尺寸就会变大。
于是，例如，还可以考虑增加设计规则的种类这样的对策。但是，对所有的图案都个别地分配设计规则是不可能的。此外，如果增加设计规则，还会产生增大用于制作设计布图的负担的问题，或使用设计规则检查(D.R.C.)进行的检验变得复杂起来的问题。
如果不能对所有的图案分配合适的设计规则，则存在着产生不能满足规定的加工宽余度(latitude)的危险图案(dangerous pattern)的危险。此外，设计规则与芯片尺寸(芯片面积)有着密切的关系，如果放松设计规则，则芯片面积就要增大。因此通过把握危险图案的个数和种类与芯片尺寸和设计规则的相互关系，来设定适当的设计规则是重要的。
此外，危险图案的个数和芯片面积，不仅取决于设计规则，也取决于加工参数而变化。例如，即便是设定了某一设计规则，危险图案的个数和芯片面积，也将与暴光波长(λ)、透镜的数值孔径(numerical aperture，NA)、照明形状(illumination shape)(σ、ε)、光掩模的相位/透过率、以及重合误差(overlay error)等对应地变动。
因此，准确地把握芯片尺寸信息、危险图案信息、设计规则和加工参数，在掩模制作中反映出这样的关系是重要的。但是，现有技术由于不能在掩模制作中充分地反映这样的关系，故要决定使芯片尺寸尽可能地小的那种最佳的设计规则和加工参数是困难的。
如上所述，现有技术，由于没有考虑在刻蚀加工中产生的尺寸变动，所以要决定适当的加工参数是困难的。此外，现有技术，要决定使芯片尺寸尽可能地小的那种最佳的设计规则和加工参数是困难的。因此，现有技术，要在晶片上边形成适当的图案是困难的。
发明内容
本发明的第1视点，是用来决定在半导体集成电路器件的制造中使用的加工参数的方法，具备：
根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正得到第2图案的步骤；
用上述加工参数信息，预测与上述第2图案对应而且应当由刻蚀加工在半导体晶片上边形成的第3图案的步骤；
通过比较上述第3图案与上述第1图案，得到评价值的步骤；
判断上述评价值是否满足规定的条件的步骤；
在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息的步骤。
本发明的第2视点，是用来决定在半导体集成电路器件的制造中使用的加工参数和半导体集成电路器件的设计规则中至少一方的方法，具备：
根据设计规则信息紧凑化与半导体集成电路的设计布图对应的第1图案从而得到第2图案的步骤；
得到与上述第2图案对应的半导体集成电路的芯片尺寸信息的步骤；
用加工参数信息，得到与上述第2图案对应的半导体晶片上的第3图案的步骤；
比较上述第3图案与第2图案，得到比较结果的步骤；
根据上述比较结果，从上述第2图案中抽出不满足规定的宽余度的危险点(dangerous spot)，得到与抽出的危险点有关的危险点信息的步骤；
判断上述芯片尺寸信息和上述危险点信息是否满足各自的评价条件的步骤；
在上述芯片尺寸信息和上述危险点信息中的至少一方，被判断为不满足上述评价条件的情况下，变更上述设计规则信息和上述加工参数信息中的至少一方的步骤。
附图说明
图1是示出了本发明的实施方式1的系统的一个例子的框图。
图2是示出了本发明的实施方式1的方法的一个例子的流程图。
图3A到图3D是用来说明本发明的实施方式1的方法的一个例子的图示。
图4是对把本发明的实施方式1的方法应用于标准单元的情况进行说明的图示。
图5A和5B是示出了掩模修正的最小网格的图示。
图6A到图6D示出了在掩模上边允许的最小图案尺寸。
图7A和图7B是用来说明本发明的实施方式2的原理的图示。
图8是示出了本发明的实施方式2的系统的一个例子的框图。
图9是示出了本发明的实施方式2的方法的一个例子的流程图。
图10是示出了本发明的实施方式2的系统的另一个例子的框图。
图11是示出了本发明的实施方式2的方法的另一个例子的流程图。
具体实施方式
以下参看附图说明本发明的实施方式。
(实施方式1)
图1是示出了本发明的实施方式1的决定加工参数的系统的概略的功能框图。
在本系统中，预先准备有加工参数最佳化用图案11、设计规则12和含有多个加工参数的加工参数群13。
加工参数最佳化用图案11中，包括在各种的掩模或掩模原版(reticle)中使用的设计布图图案，使用了与在实际的器件中使用的图案接近的图案。设计规则12，使用了例如在下一代的器件中使用的设计规则。
在加工参数群13中包含的加工参数中，含有影响要在半导体基板(半导体晶片)上边形成的图案的形状(完成形状，finished shape)的参数。具体地说，含有与掩模制作加工有关的加工参数、与光刻加工有关的加工参数和与刻蚀加工有关的加工参数。
掩模制作加工，是用来制作具有要被投影(project)到半导体基板上边的图案的基板(例如，掩模原版等的掩模基板)的加工过程。在加工参数群内，含有起因于掩模制作加工，可以给要在半导体基板上边形成的图案的形状造成影响的加工参数。
在光刻加工中，包括把掩模基板上边的图案投影到半导体基板上的抗蚀剂上以形成潜像(latent imgae)的加工过程，使形成有潜像的抗蚀剂显影的加工过程等。在加工参数群内，含有起因于光刻加工，可以给要在半导体基板上形成的图案的形状造成影响的加工参数。
刻蚀加工，是以在光刻加工中形成的抗蚀剂图案为掩模，刻蚀在半导体基板上形成的绝缘膜和导电膜的加工过程。在加工参数群内，含有起因于刻蚀加工，可以给要在半导体基板上形成的图案的形状造成影响的加工参数。
就是说，在加工参数群13内，含有与暴光装置有关的加工参数，与掩模有关的加工参数，与抗蚀剂有关的加工参数，与刻蚀条件有关的加工参数，与图案有关的加工参数。
具体地说，作为加工参数，可以举出暴光波长(λ)、透镜的数值孔径(NA)、照明形状(σ、ε)、透镜的象差(aberration)、掩模的种类、掩模描画装置(mask writing machine)的特性、掩模的透过率和相位(例如，相移掩模(phase shift mask)的移相器部分的光透过率和相位)、焦距、剂量(dose)、抗蚀剂的特性、抗蚀剂的显影条件、刻蚀时间、刻蚀时的温度、刻蚀时的压力、图案的尺寸(图案的宽度、衬线/凹进(serif/jog)的宽度)、图案的占有率、重合误差、掩模修正的最小网格、在掩模上边允许的最小图案尺寸等等。
对掩模修正的最小网格进行说明。如图5A所示，在网格粗的情况下，虽然数据量少，但是修正精度差。另一方面，如图5B所示，在网格细的情况下，虽然数据量增多，但是修正精度好。就是说，数据量和修正精度处于一种折中妥协的关系。为此，把最小网格用做加工参数。
对在掩模上边允许的最小图案尺寸进行说明。如对图6A的设计布图图案进行修正，如图6B所示，有时候相邻的图案间的间隔过于狭窄。因此，如图6C所示，必须把间隔展宽。然而，由于展宽间隔，如图6D所示，就不能象设计布图图案那样地形成抗蚀剂图案。为此，把在掩模上边允许的最小图案尺寸用做加工参数。
紧凑化工具14，对最佳化用图案11，进行紧凑化处理使得满足所提供的设计规则，生成紧凑化的图案。利用该紧凑化工具14，对作为最佳化用图案11提供的设计布图图案，执行布图变更处理或收缩处理。例如，通过作为设计规则12使用在下一代的器件中使用的设计规则，得到满足在下一代的器件中使用的设计规则的设计布图图案。
掩模数据处理系统1，是用加工参数群13中包含的加工参数进行规定的掩模数据处理(MDP)的系统。借助于该掩模数据处理，就可以对紧凑化的设计布图图案进行修正处理，得到修正后的图案。
在上述修正处理中，包括与掩模制作加工有关的邻近效应修正、与光刻加工有关的邻近效应修正和与刻蚀加工有关的邻近效应修正。在掩模制作加工、光刻加工和刻蚀加工中的每一个加工中，起因于图案的粗密等，可能产生距离所希望的图案尺寸的偏差(deviation)。在这里，把这样的现象作为邻近效应(proximity effect)。就是说，把为了减小掩模制作加工中的邻近效应，对掩模图案进行修正的处理作为与掩模制作加工有关的邻近效应修正；把为了减小光刻加工中的邻近效应，而对掩模图案进行修正的处理作为与光刻加工有关的邻近效应修正；把为了减小刻蚀加工中的邻近效应，而对掩模图案进行的修正作为与刻蚀加工有关的邻近效应修正。与光刻加工有关的邻近效应修正，代表性地是光邻近效应修正(OPC)。
另外，在上述修正处理中，也包括对设计图案的布尔(boolean)运算处理(图案间的AND/OR运算处理)。
仿真器(シミュレ—タ)16，是用于用加工参数群13中包含的各种加工参数，预测要在半导体基板上实际形成的器件图案的装置。在仿真器16中，含有掩模加工仿真器、光刻加工仿真器和刻蚀加工仿真器等。
在掩模加工仿真器中，根据如上所述地修正后的图案，使用加工参数群13中包含的加工参数，预测在掩模制作加工中在掩模基板上实际形成的掩模图案的形状。在光刻加工仿真器中，根据象这样地预测的掩模图案，使用加工参数群13中包含的加工参数，预测在光刻加工中在半导体基板上实际形成的抗蚀剂图案的形状。在刻蚀加工仿真器中，根据象这样地预测的抗蚀剂图案，使用加工参数群13中包含的加工参数，预测在刻蚀加工中在半导体基板上实际形成的器件图案的形状(完成形状)。另外，在加工仿真器中，也含有预测各层间的重合误差的仿真。
在评价值计算部分17中，通过将在上述仿真中预测的器件图案与紧凑化后的设计布图图案进行比较，计算出评价值。例如，对于层之间的尺寸关系、在图案顶端部分的后退量和图案宽度等，求出由仿真得到的器件图案和设计布图图案之间的偏差(尺寸偏差)，将这些偏差置换成评价值。另外，在求出尺寸偏差时，既可以作成为使用以暴光装置的最佳聚焦条件而且最佳暴光量条件得到的完成形状预测结果，也可以使用暴光装置的散焦条件或从最佳暴光量条件偏离开来的条件下的完成形状预测结果。
在判断部分18中，判断象上述那样得到的各个评价值，是否满足预定的条件。例如，判断各个评价值是否比预先设定的各个规定值小。
在评价值不满足预定的条件的情况下，使加工参数群13中包含的至少1个以上的加工参数变动使得评价值满足预定的条件。例如，对于剂量和焦距这样的加工参数，把它们的宽余度定义为价值(cost)函数，使得价值函数变成为最大那样地改变加工参数。
在评价值满足预定的条件的情况下，就借助于加工参数决定部分，把在该时刻在加工参数群13中设定的各个加工参数决定为最终的加工参数。
下面，参照图2所示的流程图和图3A～图3D所示的图案平面图，说明图1所示的系统的工作。
首先，在布图制作步骤(S1)中，用紧凑化工具14制作图3A所示的那样的设计布图图案。
在修正图案制作步骤(S2)中，借助于掩模数据处理系统15，用加工参数群13中包含的加工参数，进行掩模数据处理。通过该掩模数据处理，进行对紧凑化后的设计布图图案进行邻近效应修正，得到图3B所示的那样的修正后的掩模图案(在图3B中，实线与修正后的图案对应，虚线与设计布图图案对应)。
在仿真步骤(S3)中，借助于仿真器16，用加工参数群13中包含的加工参数，进行各种仿真。通过该仿真，如图3C所示，预测实际在半导体基板上边形成的器件图案的完成形状(图3C的用点表示的部分与仿真后的器件图案对应)。
在评价值计算步骤(S4)中，借助于评价值计算部分17，对由仿真步骤得到的器件图案和设计布图图案进行比较，如图3D所示，计算出评价值(尺寸偏差和ED-window)。
在判断步骤(S5)中，借助于判断部分18，判断评价值是否满足预定的条件。例如，判断计算出的评价值和预定的规定值之间的大小。
在参数调整步骤(S6)中，在评价值不满足预定的条件的情况下，例如，在计算出的评价值不比规定值小的情况下，就使得评价值满足预定条件那样地，调整(改变)加工参数群13中包含的加工参数。调整后的加工参数，反馈给S2和S3的步骤。
在评价值满足预定条件的情况下，例如计算出的评价值比预定的规定值小的情况下，就进行参数决定步骤(S7)。在参数决定步骤中，借助于加工参数决定部分，把在该时刻加工参数群13中包含的各个加工参数决定作为最终的加工参数。另外，也可以作成为预先对各个加工参数设定允许范围，在该允许范围内决定最佳值。
象这样地决定的各个加工参数，可以在半导体集成电路器件的实际的制造中应用。
如上所述，倘采用本实施方式，则在仿真步骤中，除去用加工参数群13中包含的加工参数，进行掩模加工仿真、光刻加工仿真之外，还进行刻蚀加工仿真，预测要在半导体基板上实际形成的器件图案的完成形状。之后，在所预测的器件图案不满足预定条件的情况下，就修正加工参数群13中包含的加工参数并反馈给仿真步骤等。借助于此，最终决定考虑到在刻蚀加工中产生的尺寸变动等的加工参数。因此，即便是半导体器件微细化，也可以确实地得到意图希望的图案。
另外，本实施方式的一连串的步骤，可以借助于由描述该一连串的步骤的程序控制动作的计算机等的控制装置实现。就是说，例如，可以通过使计算机读入记录在磁盘等的记录媒体上的程序，计算机根据所读入的程序执行动作，执行上述一连串的步骤。
下面，参看图4说明把上边所说的加工参数的制作系统和制作方法应用于由逻辑LSI等使用的标准单元的情况的例子。
在单元库31中，例如含有几百个的在各个产品代中使用的标准单元图案。因此，可根据所提供的设计规则，设计新的标准单元图案。在设计规则部分32中，规定有各个层间的尺寸关系。例如，考虑层间的重合误差，和在晶片上边形成的器件图案的尺寸变动，规定各个层间的尺寸关系。
首先，向紧凑化工具33输入单元库33内包含的所有的单元图案，和下一代的设计规则，由紧凑化工具33制作新的单元库34。接着，利用掩模数据处理系统35，对新的单元库内包含的标准单元图案进行掩模数据处理。进而，利用仿真器36进行仿真，预测在半导体基板上制作的器件图案。在进行掩模数据处理和仿真时，使用加工参数群37中包含的加工参数。然后，利用评价值输出部分38，进行由仿真得到的器件图案的评价。进而，使得加工宽余度成为最大那样地，用参数调整部分39进行加工参数调整。在加工参数已最佳化的阶段中，由加工参数决定部分40决定最终的加工参数。
由于使用象这样地决定的加工参数，评价半导体基板上的器件图案的完成形状，所以可以确保所希望的剂量宽余度或聚焦宽余度。
如上所述，倘采用本实施方式，由于可以最终决定已考虑到由刻蚀加工产生的尺寸变动等的加工参数，故可以确实地得到适宜的图案。
(实施方式2)
首先，参看附图7A和7B，对作为实施方式的前提的思考方法进行说明。
图7A模式性地示出了设计规则(D.R.)的严格度与芯片尺寸(芯片面积)和危险图案个数之间的关系。横轴表示D.R.的严格度，越往右侧D.R.就越宽松，越往左侧D.R.就越严格。纵轴的上部，表示芯片尺寸，纵轴的下部表示危险图案个数。例如，如区域AR1所示，在D.R.被设定为宽松的情况下，虽然芯片尺寸变大，但是，却可以减少危险图案个数。另一方面，如区域AR2所示，在D.R.被设定得严格的情况下，虽然可以减小芯片尺寸，但是，却会增多危险图案个数。
对于芯片尺寸和危险图案个数来说，根据器件的技术规格设定规定的条件。对于图7A所示的关系来说，假设决定把芯片尺寸设定为A以下，把危险图案个数设定为在B以下这样的条件。在该情况下，可以根据图7A的临界线CLa1和CLb1，得到应当把D.R.设定为何等程度为好的指针。通过用实际的图案、掩模数据处理工具和光刻仿真工具，计算这样的关系，就可以适当地设定对每一个器件的D.R.。
在图7A中，示出了D.R.的种类是恒定，且仅仅D.R.的值变化的情况下的关系。在这里，如果设想D.R.的种类增加的情况，则可以得到例如如图7B所示的那样的关系。如图7B所示，临界线CLa2和CLb2的斜率，由于D.R.的种类的增加，而分别象临界线CLa3和CLb3那样地变化。总之，如果D.R.的种类增加，即便使D.R.严格，也可以减小芯片尺寸，而且可以减少危险图案个数。
以下，对本实施方式的具体的例子进行说明。
首先，对设计规则和加工参数中，仅仅决定设计规则的系统和方法进行说明。
图8的框图示出了本实施方式中的设计规则决定系统的概略构成的例子。设计规则决定系统101，具备：紧凑化工具108；设计布图数据输入部分32；D.R.表输入部分134；芯片尺寸计算部分110；加工参数输入部分136；掩模数据处理部分112；形状预测仿真器114；比较·评价部分116；危险图案抽出部分118；评价条件输入部分138；芯片尺寸和危险图案评价部分120和D.R.变更部分122。
设计布图数据输入部分132，是用来向紧凑化工具108输入用于制作半导体集成电路器件的D.R.的现存的设计布图图案的数据(D.R.制作用设计布图数据)的。D.R.表输入部分134是用来向紧凑化工具108输入设想为下一代的器件用的D.R.表的。
紧凑化工具108，是用来根据D.R.表使D.R.制作用设计布图数据紧凑化，生成紧凑化后的布图图案数据。被紧凑化布图数据(compacted logoutdata)，例如，与被设想为下一代的布图数据对应。被紧凑化布图数据，被输出到芯片尺寸计算部分110和比较·评价部分116。
芯片尺寸计算部分110，根据被紧凑化布图数据，计算影响紧凑化后的布图的面积和收缩率等的芯片尺寸的值(芯片尺寸影响值)。计算出的芯片尺寸影响值，被供往芯片尺寸和危险图案评价部分120。
加工参数输入部分136，是用来向掩模数据处理部分112和形状预测仿真器114输入加工参数的。该加工参数中，例如，包括暴光波长、暴光装置的透镜的数值孔径(NA)、暴光装置的照明形状(σ、ε)、掩模的相位和透过率、显影和抗蚀剂加工的参数等。
掩模数据处理部分112，用所提供的加工参数对被紧凑化布图数据实施掩模数据处理，产生掩模图案数据。所产生的掩模图案数据，被供给形状预测仿真器114。在掩模数据处理中，包括在光的情况下的OPC处理，在电子束的情况下的邻近效应修正处理和其它的MDP处理。
形状预测仿真器114，用掩模图案数据和加工参数执行光刻仿真，计算晶片上的平面的完成形状。计算结果被供给比较·评价部分116。另外，平面的完成形状，也可以使用在实际的加工中实验地得到的掩模形状、在晶片上的抗蚀剂图案形状或晶片加工后的图案形状。在该情况下，就没有必要使用形状预测仿真器114。这一点对于后述的变更例也是同样的。
比较·评价部分116，比较完成形状和被紧缩化布图数据，对设计布图内的各个图案的每一个边沿，计算完成形状和被紧缩化布图数据之间的差分值(diffierential value，误差值)。然后，用比较·评价部分116监视与差分值的大小和产生位置对应的数据。
危险图案抽出部分118，根据比较·评价部分116的比较结果，从所监视的数据中抽出不能确保在晶片上规定的宽余度的危险图案(危险点或热点)的种类和个数。所抽出的危险图案的信息，被供往芯片尺寸和危险图案评价部分120。在抽出危险图案时，通过使暴光量、暴光焦距、掩模的完成形状的平均尺寸和尺寸偏差、透镜的象差以及重合误差等变动，使之满足更为现实的加工条件。
评价条件输入部分138向芯片尺寸和危险图案评价部分120输入对危险图案的种类或个数和芯片尺寸影响值中的每一个预先提供的评价条件。
芯片尺寸和危险图案评价部分120，比较评价条件与芯片尺寸以及危险图案个数。然后，如果芯片尺寸和危险图案个数这双方满足评价条件，则将所设定的D.R.决定作为对象的半导体集成电路器件的最佳D.R.。在芯片尺寸和危险图案个数中至少一方不满足评价条件的情况下，芯片尺寸和危险图案评价部分20就向D.R.变更部分122输出比较结果。D.R.变更部分122，根据比较结果变更D.R.，把变更后的D.R.当作新的D.R.供往D.R.表输入部分134。
图8所示的设计规则决定系统的工作，按照在保存在未图示的存储器中的方法文件(レシピファィル)所描述的一连串的D.R.决定步骤执行。以下，参看图9的流程图，对该一连串的步骤，进行说明。
首先，根据D.R.表，将D.R.制作用设计布图数据紧凑化。进而，计算芯片尺寸影响值(S11)。
接着，根据所提供的加工条件(加工参数)，对被紧凑化布图数据实施掩模数据处理，输出掩模图案数据(S12)。
接着，用掩模图案数据和加工参数执行光刻仿真，计算在晶片上的完成形状(S13)。另外，作为完成形状，也可以使用在实际的加工中实验得到的掩模形状，在晶片上的抗蚀剂图案形状、或晶片加工后的图案形状。
接着，比较完成形状和被紧凑化布图数据(S14)。更具体地说，对设计布图内的各个图案的各个边沿中的每一个边沿，计算完成形状和被紧凑化布图数据之间的差分值。进而，监视与差分值的大小和发生位置所对应的数据，从监视的数据中抽出在晶片上边不能确保规定的余量的危险图案的个数和种类。
接着，比较预先给予的评价条件，和芯片尺寸及危险图案个数(S15)。进而，根据比较结果，判断芯片尺寸和危险图案个数这双方是否满足评价条件(S16)。
在满足评价条件的情况下，就把所设定的D.R.决定作为最佳D.R.(S17)。在芯片尺寸和危险图案个数中的至少一方不满足评价条件的情况下，就变更D.R.(S18)。之后，通过反复进行上边所说的步骤，一直到满足评价条件为止，最终决定最佳的D.R.。
如上所述，倘采用本实施方式，则将芯片尺寸信息和危险图案信息(危险点信息)与规定的评价条件进行比较，根据其比较结果变更设计规则。因此，可以得到可以减小芯片尺寸和危险图案个数的适当的设计规则。
接着，作为实施方式2的变更例，对决定设计规则和加工参数的系统和方法进行说明。
图10是示出了本实施方式中的设计规则/加工参数决定系统的概略构成例的框图。由与图8之间的对比可知，图10所示的设计规则/加工参数决定系统102，除去上边所说的设计规则决定系统101的构成之外，还具备加工参数变更部分124。本系统102，可以通过变更D.R.和加工参数中的至少一方，同时决定最佳D.R.和最佳加工参数。
从设计布图数据输入部分132向紧凑化工具108输入的设计布图数据，变成为D.R.和加工参数制作用的数据。芯片尺寸和危险图案评价部分120，对预先给予的评价条件和芯片尺寸及危险图案个数进行比较，如果芯片尺寸和危险图案个数这双方满足评价条件，则作为最佳的D.R.和加工参数输出所设定的D.R.和加工参数。在芯片尺寸和危险图案个数中的至少一方不满足评价条件的情况下，危险图案评价部分120，决定是否应变更D.R.和加工参数的一方或两方，向D.R.变更部分122和加工参数变更部分124的一方或两方输出决定结果。
D.R.变更部分122，如果接收到应变更D.R.的决定，就变更D.R.，并把变更后的D.R.当作新的D.R.供给D.R.表输入部分134。如果加工参数变更部分124，接收到应变更加工参数的决定后，就变更加工参数，并把变更后的加工参数当作新的加工参数供给加工参数输入部分136。
图10所示的系统102的其它的基本构成，由于与图8所示的系统101实质上是相同的，故省略其说明。
图10所示的设计规则决定系统的工作，可按照在保存在未图示的存储器中的方法文件中所描述的一连串的D.R.决定步骤执行。以下，参看图11的流程图，对这一连串的步骤，进行说明。
由与图9的对比可知，在图11的例子中，除S21、S23、S27和S28的步骤之外，与图9所示的各个步骤实质上是相同的。因此，在以下，主要对S21、S23、S27和S28的步骤进行说明。
首先，根据D.R.表，使D.R.和加工参数制作用设计布图数据紧凑化。然后，计算芯片尺寸影响值(S21)。
接着，根据所提供的加工条件(加工参数)，对被紧凑化布图数据实施掩模数据处理，输出掩模图案数据(S22)。接着，用掩模图案数据和加工参数执行光刻仿真，计算在晶片上的完成形状(S23)。
接着，对完成形状和被紧凑化布图数据进行比较，抽出危险图案的个数和种类(S24)。接着，比较预先赋予的评价条件和芯片尺寸及危险图案个数(S25)。进而，根据比较结果，判断芯片尺寸和危险图案个数这双方是否满足评价条件(S26)。
在满足评价条件的情况下，就把所设定的D.R.和加工参数决定作为最佳的D.R.和加工参数(S27)。在芯片尺寸和危险图案个数中的至少一方不满足评价条件的情况下，就变更D.R.和加工参数中的至少一方(S28)。然后，通过反复进行上边所说的步骤，一直到满足评价条件为止，最终决定最佳的D.R.和加工参数。
如上所述，倘采用本变更例，则将芯片尺寸信息和危险图案信息(危险点信息)与规定的评价条件进行比较，并根据其比较结果对设计规则和加工参数中的至少一方进行变更。因此，可以得到可以减小芯片尺寸和危险图案个数的适当的设计规则和加工参数。
通过用上述的设计规则决定方法或设计规则/加工参数决定方法制造半导体集成电路器件，可以用短的TAT制造芯片尺寸减小的半导体集成电路器件。
另外，本实施方式的一连串的步骤，可以借助于由描述该一连串的步骤的程序控制工作的计算机等的控制装置实现。就是说，通过将上述程序存储在软盘和CD-ROM等的记录媒体中，计算机读入该程序的办法，就可以执行上述一连串的步骤。记录媒体，并不限于磁盘或光盘等的可携带的媒体，也可以是硬盘或存储器等的固定型的记录媒体。此外，也可以通过因特网等的通信线路(例如，因特网等的有线线路或无线线路)提供上述程序。再有，还可以对上述程序实施加密化、调制或压缩等。另外，对于这些来说，也同样可以适用于在实施方式1。
对于那些本领域技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的方面来说并不限于在此描述的具体细节和代表实施例。因此，在不背离所附权利要求及其等效要求所限定的一般发明概念的精神和范围的情况下，还可以有许多变形。
Claims (23)
1.一种用于决定在半导体集成电路器件的制造中使用的加工参数的方法，具备：
根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正，得到第2图案的步骤；
用上述加工参数信息，预测与上述第2图案对应而且应当用刻蚀加工在半导体晶片上形成的第3图案的步骤；
通过将上述第3图案与上述第1图案进行比较，得到评价值的步骤；
判断上述评价值是否满足规定的条件的步骤；以及
在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息的步骤。
2.根据权利要求1所述的方法，其特征在于，还具备把上述变更后的加工参数信息设定为修正上述第1图案的步骤中的加工参数信息的步骤。
3.据权利要求2所述的方法，其特征在于，反复进行从上述变更的步骤到上述判断的步骤，一直到上述评价值被判断为满足规定的条件为止。
4.根据权利要求1所述的方法，其特征在于，还具备在预测上述第3图案的步骤之前，用上述加工参数信息，预测与上述第2图案对应且应当用光刻加工形成的抗蚀剂图案的步骤。
5.根据权利要求1所述的方法，其特征在于，还具备在预测上述第3图案的步骤之前，用上述加工参数信息，预测与上述第2图案对应且应当用掩模制作加工形成的掩模图案的步骤。
6.根据权利要求1所述的方法，其特征在于，上述加工参数信息，含有对要在半导体基板上形成的图案的形状产生影响的参数。
7.根据权利要求1所述的方法，其特征在于，上述加工参数信息，含有与掩模制作加工有关的参数，与光刻加工有关的参数和与刻蚀加工有关的参数中的至少一种。
8.据权利要求1所述的方法，其特征在于，修正上述第1图案的步骤，用与掩模制作加工有关的邻近效应修正、与光刻加工有关的邻近效应修正和与刻蚀加工有关的邻近效应修正中的至少一种进行。
9.根据权利要求1所述的方法，其特征在于，上述第1图案，通过根据所提供的设计规则紧凑化半导体集成电路的原设计布图得到。
10.一种半导体集成电路器件的制造方法，具备利用权利要求1的方法，在半导体基板上边形成图案的步骤。
11.一种用于决定在半导体集成电路器件的制造中使用的加工参数的系统，具备：
根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正，得到第2图案的单元；
用上述加工参数信息，预测与上述第2图案对应而且应当用刻蚀加工在半导体晶片上形成的第3图案的单元；
通过将上述第3图案与上述第1图案进行比较，得到评价值的单元；
判断上述评价值是否满足规定的条件的单元；以及
在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息的单元。
12.一种应用于决定在半导体集成电路器件的制造中使用的加工参数的程序，使计算机执行(以下的步骤)的程序：
根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正，得到第2图案；
用上述加工参数信息，预测与上述第2图案对应而且应当用刻蚀加工在半导体晶片上边形成的第3图案；
通过将上述第3图案与上述第1图案进行比较，得到评价值；
判断上述评价值是否满足规定的条件；以及
在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息。
13.一种用来决定在半导体集成电路器件的制造中使用的加工参数和半导体集成电路器件的设计规则中的至少一方的方法，具备：
根据设计规则信息将与半导体集成电路的设计布图对应的第1图案紧凑化得，到第2图案的步骤；
得到与上述第2图案对应的半导体集成电路的芯片尺寸信息的步骤；
用加工参数信息，得到与上述第2图案对应的半导体晶片上的第3图案的步骤；
将上述第3图案与第2图案进行比较，得到比较结果的步骤；
根据上述比较结果，从上述第2图案中抽出不满足规定的宽余度的危险点，得到与所抽出的危险点有关的危险点信息的步骤；
判断上述芯片尺寸信息和上述危险点信息是否满足各自的评价条件的步骤；以及
在上述芯片尺寸信息和上述危险点信息中的至少一方，被判断为不满足上述评价条件的情况下，变更上述设计规则信息和上述加工参数信息中的至少一方的步骤。
14.根据权利要求13所述的方法，其特征在于，还具备：
在变更了上述设计规则信息的情况下，将变更后的设计规则信息设定为将上述第1图案紧凑化的步骤中的设计规则信息的步骤；以及
在变更了上述加工参数信息的情况下，把变更后的加工参数信息设定为得到上述第3图案的步骤中的加工参数信息的步骤。
15.根据权利要求14所述的方法，其特征在于，反复进行从上述变更的步骤到上述判断的步骤，一直到上述芯片尺寸信息和上述危险点信息被判断为满足各自的评价条件为止。
16.根据权利要求13所述的方法，其特征在于，上述第3图案，用仿真进行预测。
17.根据权利要求13所述的方法，其特征在于，上述第3图案用通过对上述第2图案实施邻近效应修正得到的、光刻用掩模数据或电子束描画用数据进行预测。
18.根据权利要求13所述的方法，其特征在于，上述第3图案，与由实验得到的半导体晶片上边的抗蚀剂形状或由实验得到的半导体晶片加工形状对应。
19.根据权利要求13所述的方法，其特征在于，上述危险点信息，通过使暴光量、暴光焦距、掩模图案的平均尺寸和尺寸偏差、透镜的象差以及重合误差中的至少一种变动得到。
20.根据权利要求13所述的方法，其特征在于，上述加工参数信息，含有暴光波长、暴光装置的透镜的数值孔径(NA)、暴光装置的照明形状(σ、ε)、掩模的相位、掩模的透过率，显影加工参数、和抗蚀剂加工参数中的至少一种。
21.一种半导体器件的制造方法，具备利用权利要求13的方法在半导体基板上形成图案的步骤。
22.一种用来决定在半导体集成电路器件的制造中使用的加工参数和半导体集成电路器件的设计规则中的至少一方的系统，具备：
根据设计规则信息将与半导体集成电路的设计布图对应的第1图案紧凑化，得到第2图案的单元；
得到与上述第2图案对应的半导体集成电路的芯片尺寸信息的单元；
用加工参数信息，得到与上述第2图案对应的半导体晶片上的第3图案的单元；
将上述第3图案与第2图案进行比较，得到比较结果的单元；
根据上述比较结果，从上述第2图案中抽出不满足规定的宽余度的危险点，得到与所抽出的危险点有关的危险点信息的单元；
判断上述芯片尺寸信息和上述危险点信息是否满足各自的评价条件的单元；以及
在上述芯片尺寸信息和上述危险点信息中的至少一方，被判断为不满足上述评价条件的情况下，变更上述设计规则信息和上述加工参数信息中的至少一方的单元。
23.一种应用于决定在半导体集成电路器件的制造中使用的加工参数和半导体集成电路器件的设计规则中的至少一方的程序，使计算机执行(以下的步骤)的程序：
根据设计规则信息将与半导体集成电路的设计布图对应的第1图案紧凑化，得到第2图案；
得到与上述第2图案对应的半导体集成电路的芯片尺寸信息；
用加工参数信息，得到与上述第2图案对应的半导体晶片上边的第3图案；
将上述第3图案与第2图案进行比较，得到比较结果；
根据上述比较结果，从上述第2图案中抽出不满足规定的宽余度的危险点，得到与所抽出的危险点有关的危险点信息；
判断上述芯片尺寸信息和上述危险点信息是否满足各自的评价条件；以及
在上述芯片尺寸信息和上述危险点信息中的至少一方，被判断为不满足上述评价条件的情况下，变更上述设计规则信息和上述加工参数信息中的至少一方。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP066911/2002 | 2002-03-12 | ||
| JP2002066911 | 2002-03-12 | ||
| JP2002109311A JP3914085B2 (ja) | 2002-04-11 | 2002-04-11 | プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法 |
| JP109311/2002 | 2002-04-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1444268A true CN1444268A (zh) | 2003-09-24 |
| CN1275176C CN1275176C (zh) | 2006-09-13 |
Family
ID=28043690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031194893A Expired - Lifetime CN1275176C (zh) | 2002-03-12 | 2003-03-12 | 决定加工参数、决定加工参数和设计规则至少一方的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7181707B2 (zh) |
| KR (1) | KR100542532B1 (zh) |
| CN (1) | CN1275176C (zh) |
| TW (1) | TWI252516B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416577C (zh) * | 2004-08-20 | 2008-09-03 | 国际商业机器公司 | 用于掩模版的智能自动化管理的方法和系统 |
| CN102968528A (zh) * | 2012-11-14 | 2013-03-13 | 苏州珂晶达电子有限公司 | 半导体器件的数值仿真数据处理方法和装置 |
| CN103838089A (zh) * | 2012-11-26 | 2014-06-04 | 佳能株式会社 | 确定掩模图案和曝光条件的方法以及计算机 |
| CN104281002A (zh) * | 2013-07-02 | 2015-01-14 | 佳能株式会社 | 图案形成方法、光刻装置、光刻系统及物品制造方法 |
| CN108027845A (zh) * | 2015-08-03 | 2018-05-11 | 美商新思科技有限公司 | 硅前设计规则评估 |
| CN111430261A (zh) * | 2020-05-21 | 2020-07-17 | 中国科学院微电子研究所 | 一种工艺检测方法及装置 |
| CN111571424A (zh) * | 2019-02-19 | 2020-08-25 | 松下知识产权经营株式会社 | 研磨加工系统、学习装置、学习装置的学习方法 |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4077141B2 (ja) | 2000-06-30 | 2008-04-16 | 株式会社東芝 | デザインルール作成方法、デザインルール作成システム及び記録媒体 |
| JP2003345854A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | デザインルール作成システム |
| US6785878B2 (en) * | 2002-07-31 | 2004-08-31 | Texas Instruments Incorporated | Correcting a mask pattern using multiple correction grids |
| US7289658B2 (en) * | 2003-06-24 | 2007-10-30 | International Business Machines Corporation | Removal of relatively unimportant shapes from a set of shapes |
| US20050234684A1 (en) * | 2004-04-19 | 2005-10-20 | Mentor Graphics Corp. | Design for manufacturability |
| JP2005181523A (ja) * | 2003-12-17 | 2005-07-07 | Toshiba Corp | 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム |
| JP4488727B2 (ja) * | 2003-12-17 | 2010-06-23 | 株式会社東芝 | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム |
| US7313769B1 (en) * | 2004-03-01 | 2007-12-25 | Advanced Micro Devices, Inc. | Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US20060069958A1 (en) * | 2004-05-09 | 2006-03-30 | Sawicki Joseph D | Defect location identification for microdevice manufacturing and test |
| US7266800B2 (en) * | 2004-06-04 | 2007-09-04 | Invarium, Inc. | Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes |
| DE102004057489A1 (de) * | 2004-11-29 | 2006-06-08 | Infineon Technologies Ag | Verfahren und System zum Durchführen eines Prozesses an einem integrierten Schaltkreis |
| US20060123381A1 (en) * | 2004-12-07 | 2006-06-08 | Dainippon Screen Mfg. Co., Ltd. | Data generating system, patterning data generating apparatus, method of generating patterning data and storage medium carrying patterning data |
| JP4728676B2 (ja) * | 2005-03-30 | 2011-07-20 | 富士通セミコンダクター株式会社 | フォトマスクの製造方法、及びそのフォトマスクを用いた半導体装置の製造方法 |
| KR20060109100A (ko) | 2005-04-15 | 2006-10-19 | 삼성에스디아이 주식회사 | 음극선관용 새도우 마스크 |
| US7395516B2 (en) | 2005-05-20 | 2008-07-01 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
| WO2006127538A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
| US7191428B2 (en) * | 2005-05-31 | 2007-03-13 | Synopsys, Inc. | Centerline-based pinch/bridge detection |
| US7343581B2 (en) * | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
| JP4336671B2 (ja) * | 2005-07-15 | 2009-09-30 | キヤノン株式会社 | 露光パラメータの決定をコンピュータに実行させるプログラム、露光パラメータを決定する決定方法、露光方法及びデバイス製造方法。 |
| JP4744980B2 (ja) * | 2005-08-25 | 2011-08-10 | 株式会社東芝 | パターン検証方法、そのプログラム、半導体装置の製造方法 |
| DE602005021106D1 (de) * | 2005-10-03 | 2010-06-17 | Imec | Alternierende Phasenmaske |
| JP2007220748A (ja) * | 2006-02-14 | 2007-08-30 | Fujitsu Ltd | 露光データ作成方法、露光データ作成装置、露光データ検証方法、露光データ検証装置、及びプログラム |
| US7590968B1 (en) | 2006-03-01 | 2009-09-15 | Tela Innovations, Inc. | Methods for risk-informed chip layout generation |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US7943967B2 (en) | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US7932545B2 (en) | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7849423B1 (en) * | 2006-07-21 | 2010-12-07 | Cadence Design Systems, Inc. | Method of verifying photomask data based on models of etch and lithography processes |
| KR100741929B1 (ko) * | 2006-07-24 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 광근접 효과 보정 방법 |
| JP2008034714A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | デバイス製造支援装置、そのシミュレーション方法、デバイス製造装置 |
| US7577049B1 (en) | 2006-08-08 | 2009-08-18 | Tela Innovations, Inc. | Speculative sense enable tuning apparatus and associated methods |
| JP4866683B2 (ja) * | 2006-08-25 | 2012-02-01 | 富士通セミコンダクター株式会社 | 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム |
| KR100769150B1 (ko) * | 2006-09-12 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 광 근접 보정 방법 |
| KR100818999B1 (ko) | 2006-10-09 | 2008-04-02 | 삼성전자주식회사 | 마스크 제작 방법 |
| US7636904B2 (en) * | 2006-10-20 | 2009-12-22 | Synopsys, Inc. | Locating critical dimension(s) of a layout feature in an IC design by modeling simulated intensities |
| US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US7979829B2 (en) * | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| JP4714180B2 (ja) | 2007-05-01 | 2011-06-29 | 株式会社東芝 | フォトマスク管理方法、フォトマスク洗浄可能回数生成方法、及びフォトマスク管理システム |
| KR100898232B1 (ko) * | 2007-09-03 | 2009-05-18 | 주식회사 동부하이텍 | 축소과정에서의 패턴 설계 방법 |
| JP5205983B2 (ja) * | 2008-01-18 | 2013-06-05 | 富士通セミコンダクター株式会社 | 半導体装置のデータ作成方法、および電子線露光システム |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| JP2009251500A (ja) * | 2008-04-10 | 2009-10-29 | Toshiba Corp | パターンの検証方法、パターンの形成方法、半導体装置の製造方法及びプログラム |
| US8121224B2 (en) * | 2008-04-29 | 2012-02-21 | Agere Systems Inc. | Systems and methods for filter based media defect detection |
| KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| JP2010199159A (ja) * | 2009-02-23 | 2010-09-09 | Toshiba Corp | 半導体装置製造方法および露光パラメータ作成プログラム |
| JP5066122B2 (ja) * | 2009-03-23 | 2012-11-07 | 株式会社東芝 | パターン形成方法 |
| JP2010251580A (ja) * | 2009-04-17 | 2010-11-04 | Toshiba Corp | 半導体装置の製造方法及び露光装置 |
| US8627264B1 (en) * | 2009-05-29 | 2014-01-07 | Altera Corporation | Automated verification of transformational operations on a photomask representation |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| NL2009982A (en) | 2012-01-10 | 2013-07-15 | Asml Netherlands Bv | Source mask optimization to reduce stochastic effects. |
| US9081293B2 (en) * | 2013-03-12 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for lithography exposure with correction of overlay shift induced by mask heating |
| KR102227127B1 (ko) | 2014-02-12 | 2021-03-12 | 삼성전자주식회사 | 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법 |
| US10345715B2 (en) | 2014-09-02 | 2019-07-09 | Nikon Corporation | Pattern-edge placement predictor and monitor for lithographic exposure tool |
| US10018922B2 (en) | 2014-09-02 | 2018-07-10 | Nikon Corporation | Tuning of optical projection system to optimize image-edge placement |
| DE102014014572B4 (de) * | 2014-09-30 | 2023-08-17 | Carl Zeiss Microscopy Gmbh | Verfahren zum Strukturieren eines Objekts mit Hilfe eines Partikelstrahlgeräts |
| US9594867B2 (en) | 2014-10-30 | 2017-03-14 | Synopsys, Inc. | DRC-based hotspot detection considering edge tolerance and incomplete specification |
| JP2019029567A (ja) * | 2017-08-01 | 2019-02-21 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置、荷電粒子ビーム描画方法、及びパターン形成方法 |
| CN111512236B (zh) * | 2017-12-22 | 2023-01-24 | Asml荷兰有限公司 | 涉及光学像差的图案化过程改进 |
| JP6808684B2 (ja) * | 2018-06-14 | 2021-01-06 | キヤノン株式会社 | 情報処理装置、判定方法、プログラム、リソグラフィシステム、および物品の製造方法 |
| US11768484B2 (en) * | 2021-03-31 | 2023-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer cooling |
| WO2023097068A1 (en) * | 2021-11-28 | 2023-06-01 | D2S, Inc. | Interactive compaction tool for electronic design automation |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225998A (en) * | 1990-03-26 | 1993-07-06 | At&T Bell Laboratories | Quality control using multi-process performance analysis |
| JP3339174B2 (ja) | 1993-11-08 | 2002-10-28 | ソニー株式会社 | フォトマスクの製造方法、露光方法及び半導体装置の製造方法 |
| US6161054A (en) * | 1997-09-22 | 2000-12-12 | On-Line Technologies, Inc. | Cell control method and apparatus |
| US6378123B1 (en) * | 1998-02-20 | 2002-04-23 | Lsi Logic Corporation | Method of handling macro components in circuit design synthesis |
| JP4352498B2 (ja) | 1999-03-26 | 2009-10-28 | ソニー株式会社 | パターン露光方法とこれに用いる処理装置 |
| WO2000079355A1 (en) * | 1999-06-22 | 2000-12-28 | Brooks Automation, Inc. | Run-to-run controller for use in microelectronic fabrication |
| JP2001014376A (ja) | 1999-07-02 | 2001-01-19 | Mitsubishi Electric Corp | デザインルール生成システムおよびそのプログラムを記録した記録媒体 |
| US6470230B1 (en) * | 2000-01-04 | 2002-10-22 | Advanced Micro Devices, Inc. | Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication |
| US6553558B2 (en) * | 2000-01-13 | 2003-04-22 | Texas Instruments Incorporated | Integrated circuit layout and verification method |
| US6368884B1 (en) * | 2000-04-13 | 2002-04-09 | Advanced Micro Devices, Inc. | Die-based in-fab process monitoring and analysis system for semiconductor processing |
| US6622059B1 (en) * | 2000-04-13 | 2003-09-16 | Advanced Micro Devices, Inc. | Automated process monitoring and analysis system for semiconductor processing |
| JP4077141B2 (ja) * | 2000-06-30 | 2008-04-16 | 株式会社東芝 | デザインルール作成方法、デザインルール作成システム及び記録媒体 |
| US6634018B2 (en) * | 2000-08-24 | 2003-10-14 | Texas Instruments Incorporated | Optical proximity correction |
| US6806951B2 (en) * | 2000-09-20 | 2004-10-19 | Kla-Tencor Technologies Corp. | Methods and systems for determining at least one characteristic of defects on at least two sides of a specimen |
| JP2002190443A (ja) * | 2000-12-20 | 2002-07-05 | Hitachi Ltd | 露光方法およびその露光システム |
| US6578190B2 (en) * | 2001-01-11 | 2003-06-10 | International Business Machines Corporation | Process window based optical proximity correction of lithographic images |
| US6684382B2 (en) * | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
| US6912435B2 (en) * | 2002-08-28 | 2005-06-28 | Inficon Lt Inc. | Methods and systems for controlling reticle-induced errors |
| US7005218B2 (en) * | 2003-04-29 | 2006-02-28 | Synopsys, Inc. | Method and apparatus for performing target-image-based optical proximity correction |
| US20050193361A1 (en) * | 2004-02-27 | 2005-09-01 | Vitanov Kamen B. | System and method for presentation of wireless application data using repetitive UI layouts |
-
2003
- 2003-03-06 TW TW092104802A patent/TWI252516B/zh not_active IP Right Cessation
- 2003-03-11 KR KR1020030015107A patent/KR100542532B1/ko active IP Right Grant
- 2003-03-12 US US10/385,628 patent/US7181707B2/en not_active Expired - Lifetime
- 2003-03-12 CN CNB031194893A patent/CN1275176C/zh not_active Expired - Lifetime
-
2005
- 2005-04-14 US US11/105,431 patent/US7120882B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416577C (zh) * | 2004-08-20 | 2008-09-03 | 国际商业机器公司 | 用于掩模版的智能自动化管理的方法和系统 |
| CN102968528A (zh) * | 2012-11-14 | 2013-03-13 | 苏州珂晶达电子有限公司 | 半导体器件的数值仿真数据处理方法和装置 |
| CN102968528B (zh) * | 2012-11-14 | 2015-07-22 | 苏州珂晶达电子有限公司 | 半导体器件的数值仿真数据处理方法和装置 |
| CN103838089A (zh) * | 2012-11-26 | 2014-06-04 | 佳能株式会社 | 确定掩模图案和曝光条件的方法以及计算机 |
| CN104281002A (zh) * | 2013-07-02 | 2015-01-14 | 佳能株式会社 | 图案形成方法、光刻装置、光刻系统及物品制造方法 |
| CN104281002B (zh) * | 2013-07-02 | 2019-06-21 | 佳能株式会社 | 图案形成方法、光刻装置、光刻系统及物品制造方法 |
| US11460768B2 (en) | 2013-07-02 | 2022-10-04 | Canon Kabushiki Kaisha | Pattern formation method, lithography apparatus, lithography system, and article manufacturing method |
| CN108027845A (zh) * | 2015-08-03 | 2018-05-11 | 美商新思科技有限公司 | 硅前设计规则评估 |
| CN108027845B (zh) * | 2015-08-03 | 2021-07-02 | 美商新思科技有限公司 | 硅前设计规则评估 |
| CN111571424A (zh) * | 2019-02-19 | 2020-08-25 | 松下知识产权经营株式会社 | 研磨加工系统、学习装置、学习装置的学习方法 |
| CN111430261A (zh) * | 2020-05-21 | 2020-07-17 | 中国科学院微电子研究所 | 一种工艺检测方法及装置 |
| CN111430261B (zh) * | 2020-05-21 | 2023-01-24 | 中国科学院微电子研究所 | 一种光刻机工艺稳定性检测方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040015794A1 (en) | 2004-01-22 |
| KR100542532B1 (ko) | 2006-01-11 |
| US20050177811A1 (en) | 2005-08-11 |
| TW200307982A (en) | 2003-12-16 |
| CN1275176C (zh) | 2006-09-13 |
| US7181707B2 (en) | 2007-02-20 |
| KR20030074361A (ko) | 2003-09-19 |
| TWI252516B (en) | 2006-04-01 |
| US7120882B2 (en) | 2006-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1275176C (zh) | 决定加工参数、决定加工参数和设计规则至少一方的方法 | |
| CN1645377A (zh) | 设计布局及掩膜的制作方法和系统、半导体器件的制造方法 | |
| US7594216B2 (en) | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask | |
| CN1702549A (zh) | 图形数据的制作方法、图形验证方法及其应用 | |
| CN1910516A (zh) | 用于检测标线设计数据中的缺陷的计算机实现方法 | |
| CN1732412A (zh) | 确定最佳工艺窗口的最佳工艺设定的方法,该最佳工艺窗口优化了确定光刻工艺最佳工艺窗口的工艺性能 | |
| CN104950568B (zh) | 光学邻近校正方法及双重图形曝光方法 | |
| CN1828614A (zh) | 电路设计图案的结构元素几何尺寸的优化方法及其用途 | |
| JP2010161363A (ja) | マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム | |
| US20100229145A1 (en) | Use Of Graphs To Decompose Layout Design Data | |
| JP2008258407A (ja) | パラメータ調整方法、半導体装置製造方法およびプログラム | |
| US10732499B2 (en) | Method and system for cross-tile OPC consistency | |
| CN1723416A (zh) | 图形尺寸校正装置及方法、光掩模以及试验用光掩模 | |
| JP2002318448A (ja) | 露光マスクのパターン補正方法、パターン形成方法およびプログラム | |
| JP2008293240A (ja) | パターン設計方法、パターン設計プログラムおよびパターン設計装置 | |
| US8839169B2 (en) | Pattern determining method, pattern determining apparatus and storage medium | |
| JP2003303742A (ja) | プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法 | |
| JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
| JP4195825B2 (ja) | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム | |
| Kahng et al. | Multi-project reticle floorplanning and wafer dicing | |
| CN101713920B (zh) | 半导体器件 | |
| US7925090B2 (en) | Method of determining photo mask, method of manufacturing semiconductor device, and computer program product | |
| JP2007079517A (ja) | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 | |
| JP4984230B2 (ja) | 光近接効果補正方法 | |
| JP2005316135A (ja) | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170803 Address after: Tokyo, Japan Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Patentee before: Toshiba Corp. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: Kaixia Co.,Ltd. Address before: Tokyo, Japan Patentee before: TOSHIBA MEMORY Corp. Address after: Tokyo, Japan Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Patentee before: Japanese businessman Panjaya Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211013 Address after: Tokyo, Japan Patentee after: Japanese businessman Panjaya Co.,Ltd. Address before: Tokyo, Japan Patentee before: TOSHIBA MEMORY Corp. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060913 |
|
| CX01 | Expiry of patent term |