TWI252516B - Determination method of process parameter and method for determining at least one of process parameter and design rule - Google Patents

Determination method of process parameter and method for determining at least one of process parameter and design rule Download PDF

Info

Publication number
TWI252516B
TWI252516B TW092104802A TW92104802A TWI252516B TW I252516 B TWI252516 B TW I252516B TW 092104802 A TW092104802 A TW 092104802A TW 92104802 A TW92104802 A TW 92104802A TW I252516 B TWI252516 B TW I252516B
Authority
TW
Taiwan
Prior art keywords
pattern
information
process parameter
integrated circuit
semiconductor integrated
Prior art date
Application number
TW092104802A
Other languages
English (en)
Other versions
TW200307982A (en
Inventor
Toshiya Kotani
Satoshi Tanaka
Koji Hashimoto
Soichi Inoue
Ichiro Mori
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002109311A external-priority patent/JP3914085B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200307982A publication Critical patent/TW200307982A/zh
Application granted granted Critical
Publication of TWI252516B publication Critical patent/TWI252516B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

1252516 玖、發明說明: 相關申請案交叉參考 本申請案係以先前於2002年3月12曰提出之曰本專利申請 案號2002·6691 1號公報及2GG2年4月11日提出之日本專利申 請案號2002-1093 1 1號公報揭示之中請案為基礎,兹主張優先 權,該二案之全部内容可經由參照方式引用於本案。 【發明所屬之技術領域】 本發明係關於半導體積體電路之製造中所使用之製程參數 決定方法、以及製程參數與設計規則中至少一方之決定方法。 【先前技術】 近年來之半導體積體電路(semic〇nductor integrated -Hunt)之製造技術之進步極為神速,最小加工尺寸q 18口之 半導體積體電路已達到量產之階段。此種微細化之膏現係由 於光罩製程技術、微影製程技術及名虫刻製程技術等微細圖案 形成技術之突飛猛進所致。 之圖案形成於晶圓上。但, 難以照著設計圖案將圖案形 所要求之技術規格。 在圖案尺寸充分大之時代中’圖案幾乎可完全照著設計 Μ—)圖案形成於半導體晶圓上,將滿足所要求之技術規格 隨著圖案之微細化之演進,逐漸 成於半導體晶圓上,而難以滿足 對万;上述〈問題,在日本特開平7七別續公報曾經提出 利用有關光罩製程及微影製程之參數之最適化設定,以設定 矛:適當之,程條件之方法。日本特開2〇〇〇_277426號公報則 k出對裝置 < 基本圖案(含線與間隙圖案(L/s圖案)及孤立 C.\en\2003\83972.doc 1252516 圖案等),考慮依據光鄰近效應修正(optlcal prQximity coireCti〇n(〇pC))之光罩之偏置量,設定最適當之曝光 (exposure)條件之方法。 但,日本特開2000-277426號公報等所揭示之技術僅係考虞 到光罩製程及微影製程而設定最適當之曝光條件而已。即, 並未考慮到有關在|虫刻製程所發生之尺寸變動之問題。因此 ,未必能斷言可獲得所希望之裝置圖案。從而,特別在將裝 置微細化時,依據上述以往技術,要製造滿足要求之裝置非 常困難。 如此’以往技術由於未曾考慮到在蝕刻製程所發生之尺寸 變動,難以決定適切之製程參數,其結果,難以在晶圓上形 成所希望之圖案。 另一方面,在日本特願2000-199839號公報曾經揭示可謀求 增進TAT (Turn Around Time ;週轉時間)及縮小晶片尺寸之方 法。在此方法中,首先,依據新一代製品所使用之設計規則 (D.R·)和萷一代製品之設計配置圖壓縮(c〇mpact),以取得設 計配置圖,接著,利用壓縮之配置圖施行光罩資料處理㈦“乂 data processmg)(MDP)及微影模擬。而後,將所得之評價結 果反饋至設計規則。採用此方法時,可依據接近於實際裝置 之配置圖之配置圖圖案決定設計規則,因此,可獲得能事先 避免實際可能發生之問題之設計規則。 但,即使利用上述方法所獲得之設計規則製成設計配置圖 ,也未必能獲得所希望之晶片尺寸。放寬對應於成問題之圖 木之^又冲規則(採取見鬆之設計規則)時,也會放寬對其他不 C:\en\2003\83972.doc !252516 成問題之圖案之設計規則’因此,會使晶片尺寸增大。 因此’也有人考慮採用例如増加設計規則之對策。但,欲 對所有圖案個別地分配適切之設計規則並不可能。而且,增 加設計規則時’也可能發生增大製成設計配置圖之負荷之問 題及促使利用設計規則查驗法(D.R C)之查驗趨於複雜之問 題。 、不能對所有圖案分配適切之設計規„,有可能產生不能 滿足特疋之製程餘裕度(latltude)之危險圖案(danger〇us
Pattern)。又’設計規則與晶片尺寸關係(晶片面積)相當密切 ,放見设計規則時,晶片面積會增大。因此,掌握危險圖案 《個數及種類、晶片尺寸、設計規則之相互關係,以設定適 切之設計規則相當重要。 又,危險圖案之個數及晶片面積不僅因設計規則,也因製 私參數而,笑化。例如,即使設定某種設計規則,危險圖案之 個數及晶片面積也可能因曝光波長(λ)、透鏡之數值孔徑 (merical aPerture(NA))、照明形狀(inuminati〇n shape)( σ、 )光罩之相仏/透光率、及重疊誤差(〇veriay error)等而變 動。 因此,確貫掌握晶片尺寸資訊、危險圖案資訊、設計規則 及製程參數之關係,而將該關係反映於光罩之製作上相當重 要。但’以往由於未能充分將該關係反映於光罩之製作上, 故要决定旎夠將晶片尺寸盡可能地縮小之最適當之設計規則 及製程參數相當困難。 如以上所述’以往並未考慮到在蝕刻製程所發生之尺寸變 C:\en\2003\83972.doc 1252516 動,因此,難以決定適切之製赶姿私 ^ τ 又裳程參數,且由於以往難以決定 能夠將晶片尺寸盡可能地縮小夕异々a、、 侣小芡取通當<設計規則及製程朱 數,故以往難以在晶圓上形成適切之圖案。 【發明内容】 本發明之第一觀點之製裎夂齡、1 > 士、上, i才 > 數決疋万法係使用於半導體積 體電路裝置之製造,且包含: /、 依據製程參數資訊修正對岸於车道麵 、 、 -玎應万;牛導肢積體電路之設計配置 圖之弟一圖案而獲得第二圖案之工序; 、利用前述製程參數資訊,預測對應於前述第二圖案且預備 被蝕刻製程形成於半導體晶圓上之第三圖案之工序; 利用將前述第三圖案盥箭戒笛 同安&,I 、、 ,、則述罘一圖案作比較而獲得評價值 工序; 之工序;及 ’變更前述製程參數資 判斷前述評價值是否滿足特定條件 判斷前述評價值未滿足特定條件時 訊之工序者。 電路裝置之設 積體電路裝置 、本發明之第二觀點之製程參數及半導體積體 十規則中至少-方之&定方法係使用於半導體 之製造,且包含·· 、:據設計規則資訊將對應於半導體積體電路之設計配置圖 之第圖案壓縮而獲得第二圖案之工序; 回 、又《亍對應万“述第二圖案之半導體積體電路之晶片尺 ifi. -T ^ . 」貝 二圖案之半導體晶 利用製程參數資訊,獲得對應於前述第 圓上之第三圖案之工序; C:\en\2003\83972.doc 1252516 利用將前述第三圖案與前述第二圖案作比較而獲得比較結 果之工序; 依據前述比較結果由前述第二圖案抽出不滿特定之餘裕度 之危險處(dangerous spot),並獲得有關拙出之危險處之危險 處資訊之工序; 判斷前述晶片尺寸資訊及前述危險處資訊是否滿足各評價 條件之工序;及 判斷前述晶片尺寸資訊及前述危險處資訊中至少一方未滿 足前述評價條件時,變更前述設計規則資訊及前述製程參數 資訊中至少一方之工序者。 【實施方式】 以下,參照圖式說明本發明之實施形態。 (第一實施形態) 圖1係表示本發明之第一實施形態之製程參數決定系統之 概況之機能區塊圖。 在本系統中,預先準備製程參數最適化用圖案u、設計規 則12及含有多數製程參數之製程參數群I〗。 在製程參數最適化用圖案U含有使用於各種光罩或標線 片(redcle)之設計配置圖圖案,使用接近於使用在實際裝置之 圖案之圖案。設計規則12中使用例如在新一代裝置所使用之 設計規則。 在衣私參數群1 3所含之製程參數中,包含影響形成在半導 體基板(半導體晶圓)上之圖案形狀(完工形狀(fimshed讣-)) 之參數。具體而言,包含有關光罩製作製程之製程參數、有 C:\en\2003\83972.doc -10- 1252516 關微影製程之製栽失# + 弁置制 矛參數及有關蚀刻製程之製程參數。 先罩l作製程係使用於 板上之圖案$ I 4 / /、有奴〜(Project)在半導體基 參數群中今右阴止τ 斤寺先罩基板製程。在製程 "、光罩製作製程而可能f彡塑# 上之圖案形狀之製程參數。㈣n成在切體基板 微影製程中本有游1古 之光阻膜而^ 圖案投影在半導體基板上 影之光 在I私參數群中含有因微影製 影響形成在半導㉟以“、 ,叫d私而可能 、 千孚基板上灸圖案形狀之製程參數。 =製程係以微影製程中形成之光阻圖案作為光罩,而敍 =成在半導體基板上之絕《及導電膜之製程。在製程失 =含有因姓刻製程而可能影響形成在半導體基圖 案形狀之製程參數。 Ώ 即’在製程參數群13中,包含有關曝光裝置之製程朱數、 有關光罩之製程參數、有關光阻膜之製程參數、有關姓刻條 件之氣程參數、有關圖案之製程參數等。 ’、 、具體而言’可作為製程參數者,有··曝光波長(λ)、透鏡 〈數值孔徑(ΝΑ)、照明形狀(σ、£ )、透鏡之像差⑽⑽η⑽) 光罩之種力員光罩描繪裝置(mask writing machine)之特性 、光罩S透光率及相位(例如移相光罩(phase吐出^^认)之移 相$邵 <透光率及相位)、聚焦、劑量(dQse)、光阻膜特性、 光阻膜之顯影條件、_時間、㈣時之溫度、㈣時之壓 力、圖案〈尺寸(圖案之寬、襯線/凹凸(senf/j〇g)之寬)、圖案 ;佔有率、重疊誤差(0verlay err〇r)、光罩修正之最小格栅、 C:\en\2003\83972.doc -11 - I252516 光罩上客許之最小圖案尺寸等。 兹說明有關光| I b 柵較粗時,資料:取小格柵之情形。如圖5A所示,格 、〃 +里減少,但修正精確度會變差。另一方面, 言。次 +乂、,、田時,資料量增加,但修正精確度會提 里與修正精確度處於換位之關係,故使用最小 格栅作為製程參數。 其次’說明有關光罩上容許之最小圖案尺寸。對圖6a之設 計::置:圖案進行修正時,如圖6B所示,有時,鄰接圖案間 ^隔以得太小’因此,如圖6C所示,有必要擴大間隔。 安“,、擴大間隔時’如圖6D所示,卻無法照著設計配置圖圖 衣形成光阻圖案,故使用光罩上容許之最小圖案尺寸作為製 程參數。 壓縮工具14係以滿足所提供之設計規則之方式,對最適化 用圖案11施行壓縮處理,藉以產生壓縮之圖案。制此壓縮 工具14 ’對被提供作為最適化用圖案U之設計配置圖圖案, 施行配置變更處理及收縮處理。例如,使用新一代裝置所使 用之設計規則作為設計規則12時,可獲得滿足新—代裝置所 使用 < 設計規則之設計配置圖圖案。 光罩資料處理系統15係使用製程參數群13中所含之製程參 數,施行特定之光罩資料處理(MDp)。利用此光罩資料處理 ’可對被壓縮之設計配置圖圖案施行修正處理,獲得修正後 之圖案。 上述修正處理包含有關光罩製作製程之鄰近效應修正、有 關微影製程之鄰近效應修正及有關蝕刻製程之鄰近效應修正 C:\en\2003\83972.doc -12- 1252516 。在光罩製作製程、微影製程及蝕刻製程之各製程中,因圖 案之粗密等,會發生由所希望之圖案尺寸之偏差(deviati〇n) 。在此’將此種現象稱為鄰近效應(pr〇ximity effect)。即,為 降低之光罩製作製程之鄰近效應,而對光罩圖案施行修正之 處理稱為有關光罩製作製程之鄰近效應修正;為降低微影製 #之鄰近放應、,而對光罩圖案施行修正之處理稱為有關微景多 製程之鄰近效應修正;為降低蝕刻製程之鄰近效應,而對光 罩圖案施行修正之處理稱為有關蝕刻製程之鄰近效應修正。 有關微影製程之鄰近效應修正較具代表性者為光鄰近效應修 正(OPC)。 ’ Μ又’上述修正處理中也包含對設計圖案之布爾(BGG1_)運 异處理(圖案彼此間之AND/0R運算處理)。 模擬器16係利用製程參數群13中所含之各種製程象數,預 測實際形成料導體基板上之裝置圖案。模擬器16中包含光 罩製程模擬器、微影製程模擬器及蝕刻製程模擬器等。 2光罩製程模財,依據上述方式所修正之圖案 程參數和中所含之製程參數,在光罩製作製程中, 際=於光罩基板上之光罩圖案之形狀。在微影製程模擬: =豕如此預/叙光罩圖案,利用M程參數群13中所含之製 “數’在微影製程巾’制實際形成於半導體 阻圖案之形狀。在蝕刻製程模此二 f 案,利用製程參數和中所含之製程=如:預測之光阻圖 丨口·灰%參數,在蝕刻4 預測實際形成於半導體基板上之 -, 。又,在製趕禮护击A A入 M衣又小狀(π工形狀) 在版㈣疋中也包含預測各層間之重疊誤差之模擬。 C:\en\2003\83972.doc -13 - 1252516 在評價值算出部1 7中,將 壓縮後之-疋中所預測之裝置圖案與 、、很後 < 卩又计配置圖圖案作比較, 對層彼此間之尺寸關# 义日# m值。例如’ 菩t y 在圖衣丽端部之後退量及圖案之宽 寺,求出模擬所得之裝罾m安命π、丨 衣心見 尺卄僬茬、 圖衣Λ汉计配置圖圖案之間之偏差( 尺寸偏至)’將此等偏差置 、 狭成汗饧值。又,在求出尺寸偏莫 芡際,既可使用曝光裝置 ^ 下少+ , ι置〈取佳聚焦條件且在最佳聚焦條件 j〜果,也可使用曝光裝置之散焦條件且 在脫離r佳聚焦條件之條件下之完工形狀之預測結果。 :_部18中:判斷上述所獲得之評價值是否滿足預定之 卞』例如’判斷各評價值是否小於預定之各規定值。 平ί、值未滿足預疋〈條件時,變動製程參數群^中所含之 土少1種以上之製程參數,俾 狄1年便汗饧值得以滿足預定之條件。 例如’對劑量及聚焦等劍 卜 ^ 、 、、 多數,知此等之餘裕度(latitude) 定義為成本(叫函數,變動製程參數,使成本函數呈現最大 值。 評價值滿足預定之條件時,利用製程參數決定部19,將在 ㈣點設^於製程參數群13之各製程參數決定作為最終製程 參數。 其次,參照圖2所示之流程圖及圖3a〜圖3〇所示之圖案平 面圖,說明圖1所示之系統之動作。 首先在配置圖製作工序㈣中,利用壓縮工具"製作如 圖3 A所示之設計配置圖圖案。 在修正圖案製作工序(S2)中,依光罩資料處理系統15,利 用變動製程參數群13中所含之製程參數施行光罩資料處理。 C:\en\2003\83972.doc -14- I252516 製作於半導體基板 心灰罝圖案。在光罩貝枓處理及模擬之 :丁、’使用製程參數群37中所含之製程參數,其後,利用評價 ::出部38施行模擬所得之裝置圖案之評價。再利用參數調 疋439调整製程參數,使製程餘裕度達到最大。在製程來數 ^最適化之階段’利用製程參數決定部40衫最终的製程 參數。 、 、利用如此決定之製程參數,評價半導體基板上之裝置圖案 之冗工形狀之纟士 ® ^ , 〜果可確保所希望之劑量餘裕度及聚隹餘裕 度。 … 。如此、’依據本實施形態,由於可最終地決定考慮過姑刻製 私所生〈尺寸變動等之製程參數,因此’可確實獲得適切之 圖案。 (弟'一貫施形態) 首先,參照圖7A及圖7B,說明作為第二實施形態之前提之 想法。 圖7A係表示設計規則(d.R_)之嚴格度與晶片尺寸(晶片面 積)及危險圖案個數之關係之模式圖。橫軸表示d r•之嚴格度 ,愈接近右側,D.R•愈寬鬆,愈接近左側,D.R.愈嚴格。縱 轴(上邵表示晶片尺彳,縱軸之下部纟示危險圖案個數。例 如如區域AR1所不,將d.r·設定較寬鬆時,晶片尺寸會變 大,危險圖案個數卻可減少。另一方面,如區域ar2所示, 刼D’R. p又毛車乂嚴格時,晶片尺寸雖可變小,危險圖案個數卻 會增多。 針對曰曰片尺寸與危險圖案個數,依照裝置之規格設定特定 C:\en\2003\83972.doc -17- 1252516 m。&圖7A所示之關係中,將晶片尺寸設定於A以下之 條件,將危險圖案個數設定於Μ下之條件。此#,可獲得 下列之4曰針·,、要依據圖7α之臨界線cLal及CLbl,將D.R. 設定於何種程度即可。利用實際之圖案、料資料處理工具 枝〜模k:工具异出此種關係,即可適切地設定對各個裝置 之 D.R. 〇 在圖7A中,係表示DR.之種類一定而僅改變dr•值之情形 炙關係。在此,假想DR•之種類增加時,可獲得例如如圖7B 所不〈關係。如圖7B所示,臨界線CLa2&CLb2i傾斜因DR. 之種類之增加,而分別變化成臨界線CLa3、CLb3。也就是說 ,D.R.之種類增加時,即使將D.R•設定於較嚴格,也可縮小 晶片尺寸且減少危險圖案之個數。 以下,說明本實施形態之具體例。 首先說明在5又计規則及製程參數中,僅決定設計規則之 系統及方法。 圖8係表示本實施形態之設計規則決定系統之概略構成例 之區塊圖。設計規則決定系統1〇1包含壓縮工具1〇8、設計配 置圖資料輸入部132、D.R.表輸入部134、晶片尺寸算出部11〇 、製程參數輸入部136、光罩資料處理部112、形狀預測模擬 器114、比較·評價部116、危險圖案抽出部118、評價條件輸入 部138、晶片尺寸及危險圖案評價部12〇、及D R.變更部。 設計配置圖資料輸入部132係用於將製作半導體積體電路 农置之D.R·用之既有之設計配置圖圖案之資料(d.r·製作用 設計配置圖資料)輸入至壓縮工具108。D.R.表輸入部134係用 C:\en\2003\83972.doc -18- 1252516 於將假想使用於新一代裝置之D.R.資料輸入至壓縮工具1〇8。 壓縮工具108係依據D.R·表,壓縮D.R·製作用設計配置圖資 料’而產生壓縮之配置圖圖案資料。被壓縮配置圖資料 (compacted layout data)例如係對應於假想使用於新一代之配 置圖資料。被壓縮配置圖資料係被輸出至晶片尺寸算出部i 1〇 及比較•評價部11 6。 晶片尺寸算出部11 〇係由被壓縮配置圖資料,算出會影響被 壓縮之配置圖之面積及收縮率等晶片尺寸之值(晶片尺寸影 響值)。算出之晶片尺寸影響值被供應至晶片尺寸及危險圖案 評價部120。 製程參數輸入邵1 3 6係用於將製程參數輸入至光罩資料處 理部112及形狀預測模擬器114。在此製程參數中,例如含有 曝光波長、曝光裝置之透鏡之數值孔徑(NA)、曝光裝置之照 明形狀(σ、ε )、光罩之相位及透光率、顯影及光阻膜製程 之參數等。 光罩資料處理部112利用被提供之製程參數,對被壓縮配置 圖資料施以光罩資料處理,產生光罩圖案資料。產生之光罩 圖案資料被供應至形狀預測模擬器丨14。光罩資料處理中,包 含光之情形之OPC處理、電子束之情形之鄰近效應修正、及 其他之MDP處理。 形狀預測模擬為114利用光罩圖案資料及製程參數,執行微 影模擬’算出在晶圓上之平面的完工形狀。算出結果被供應 至比較•評價邵116。又,平面的完工形狀也可使用在會際之 製程中從實驗所得之光罩形狀、在晶圓上之光阻圖案形狀或 C:\en\2003\83972.doc -19- 1252516 晶圓加工後之圖案形狀。此時,無必要使用形狀預測模擬器 Π 4。此點在後述之變更例中亦同。 比較·評價部116係比較完工形狀與被壓縮配置圖資料,依 照設計配置圖内之各圖案之各端緣,算出完工形狀與被壓縮 配置圖頁料之差分值(differentiai vaiue)(誤差值)。再利用比 較·評價部116監視差分值之大小及對應於發生處之資料。 危險圖案抽出部118依據比較·評價部116之比較結果,由 所I視之貝料中,抽出在晶圓上無法確保特定之容許範圍之 危險圖案(危險處或熱點)之種類及個數。抽出之危險圖案之 資訊被供應至晶片尺寸及危險圖案評價部12()。抽出危險圖案 時,可利用使曝光量、曝光聚焦、光罩之完工形狀之平均尺 寸Μ尺寸至井、透鏡之像差及重疊誤差等變動,以滿足更合 乎現實之製程條件。 險圖業之種類或個數與晶片 條件輸入至晶片尺寸及危險 評價條件輸入部138係將對危 尺寸影響值分別預先提供之評價 圖案評價部120。 寸及危險圖業評價部120將評價條 危險圖案個數作比較。而 ^片尺寸^ 寸及危險圖案個數雙# 滿足MW時,將妓之DR.決定料
電路裝置之最適D R。曰6 口二 干寸把知I 不滿足評價條:時曰二= 果輸出至D.R.變二圖案評價部120將嶋 更一將 的D.R.。 。土D’R•表輞入邯134,以作為· C:\en\2003\83972.doc -20- 1252516 圖8所示之設計規則決定系統之動作係依照收納於未圖示 之記憶體之製法文件之—連串D.R•決定步驟予以執行。以下 ,參照圖9之流程圖,說明有關此—連串步驟。 首先,依據D.R.表,壓縮D.R.製作用設計配置圖資料,再 算出晶片尺寸影響值(Sll)。 其次’利用被提供之製程條件(製程參數),對被壓縮配置 圖資料施以光罩資料處理,輸出光罩圖案資料Μ)。 其次,利用光罩圖案資料及製程參數,執行微影模擬,算 出在晶圓上之完工形狀(S13)。作為完工形狀,也可使用在會 際之製程中從實驗上所得之光罩形狀、在晶圓上之光阻圖案 形狀或晶圓加工後之圖案形狀。 其次,比較完工形狀與被壓縮配置圖資料(si4)。更具體而 言’依照設計配置圖内之各圖案之各端緣,算出完工开^斑 被壓縮配置圖資料之差分值。再監視差分值之大小及對声於 發生處之資料’由監視之資料中,抽出在晶圓上無法確保特 疋 < 答許範圍之危險圖案之個數及種類。 其次,比較預先提供之評價條件與晶片尺寸及危險圖案個 數⑻5)。再依據比較結果,簡晶片尺寸及危險圖案個數雙 方是否滿足評價條件(S丨6)。 滿足評價條件時,將設定之D.R•衫作為最適dr⑻7)。 晶片尺寸及危險圖案個數中至少—方不滿足評價條件時,變 更D.R.⑻8)。而後,重複上述步驟,以便最終地決定最適肢 ’直至滿足評價條件為止。 由於將晶片尺寸資訊及危 如以上所述,依據本實施形態 C:\en\2003\83972.doc -21- 1252516 險圓案資訊(危險處貝矾)與特定評價條件作比較,依據其比 較結果變更設計規則,因此,可獲得可降低晶片尺寸及危險 圖案個數之適切之設計規則。 其次,作為第二貫施形態之變形例,說明設計規則及製程 參數決定系統及方法。 圖ίο係表示本實施形態之設計規則/製程參數決定系統之 概略構成例之區塊圖。由與圖8之比對可知:圖1〇所示之設計 規則/製程參數決定系統1G2除了上述設計規則決定系統 101以外,進一步具有製程參數變更部124。本系統1〇2可變更 D.R.及製程參數中至少—方,而同時決定最適dr.與最適製 程參數。 由設計配置圖資料 —、、叫—穴i V (X吕文呑丁 配置圖資料係成為D.R.及製程參數製作用之資料。晶片尺寸 及危險圖案評價部12G將被預先提供之評價條件Μ片尺寸 及危險圖案個數作比較,晶片尺寸及危_案個數雙方均滿 足評價條件時,將設定之D.R•及製程參數輸出,以作為最適 D.R.t製程參數。晶片尺寸及危險圖案個數中至少—方不滿 足評價條件時,危險圖案評價部12〇決定是否變更DR•及製程 = 或雙方,並將比較結果輸出至D.R•變更部122與製 私參數變更邵124之一方或雙方。 =變更部122接受到應變更dr.之決定時m t ::m·供應至D.R•表輸入部134,以作為新的D.R。製 程參數變更部124接受到應變更製程參數之決定時,變更製程 並將變更之製程參數供應至製程參數輸人部136,以^ C:\en\2003\83972.do, -22- 1252516 為新的製程參數。 圖〇所不 <系統1()2〈其他之基本的構成因與 統⑻實質上相同,古文省略其說日月。 '系 圖1〇所示之設計規則決定系統之動作係依照收納於未圖示 之記憶體之製法文件之一連申D.R.決定步驟予以執行。以下 ’參照圖11之流程圖’說明有關此-料步驟。 由與圖9之比對中可知:在圖η之例中’除了 S21、S23、 S27及S28之步騾以外,盥、 、、 只圖9所不惑各步騾實質上相同,故 在以下,王要重點在於說明有關功、幻3、防及似之步驟。 次依f D’R•表’壓縮D.R.及製程參數製作用設計配置 回貝斗,再算出晶片尺寸影響值(S21) 〇 利用被&供 < 製程條件(製程參數),對被壓縮配置 以光罩資料處理,輸出光罩圖案資料(S22)。其次, 利用光罩圖案資料及製程參 、 双執仃械影杈擬,算出在晶圓 上芡完工形狀(S23)。 其次,比較完工形狀與被恩縮配置圖資料,抽出危險圖案 之個數及種_)。接著,比較被預先提供之評價條件、與 晶片尺寸及危險圖案個數(S25)。再依據比較結果,判斷晶片 尺寸及危險w錢數雙方是否滿足評價條件(S26)。 滿足評價條件時,將設定> n .R.及製程參數決定作為最適 • R_及製程參數(S27)。晶片尺寸及危險圖案個數中至少一方 不滿足評價條件時,變更D.R.及製程參數之至少-方(咖。 而後’重複上述步驟,以你界 更取、、、;地決定最適D.R•及製程參數 ’直至滿足評價條件為止。 C:\en\2003\83972.doc -23- 1252516 如以上所述,依據本變更例,由於將晶片尺寸資訊及危險 圖案資訊(危險處資訊)與特定評價條件作比較,依據其比較 絲變更設計規則及製程參數至少—方,因此,可獲得可降 低曰a片尺寸及危險圖案個數之適切之設計規則及製程參數。 利用上述設計規則決定方法或設計規則/製程參數決定 方法製造半導體積體電路裝置時,可利用較短之tat製造減 少晶片尺寸之半導體積體電路裝置。 又’本貫施形態之-連_之步驟可利用被描述該一連串之 步驟之程式控制動作之電腦等控制手段予以實現。即,可將 式收:於敕碟或cd_r〇m等記錄媒體,利用電腦讀入 Θ呈式,執厅上述一連串。 及井躔筌^…己綠媒體並不限定於磁碟 及先莱寺可攜式記錄媒體,也 之記錄媒體。又,上、fm 碟及纪憶體等固定型 例如網際網路等有峙令 > 襄各( 姑以力^ 或播線線路)提供。更可對上述程式 犯以加翁、調制或壓縮等。又, ^ 一實施形態、。 有關此部分也同樣適用於第 有I於精通此技藝者可輕易地對 更,獲取附加利益。因此,從廣義而言,::,加以變 僅限定於上述特 X明〈内谷不應 *禾細即及代表性之會 離其精神或一般f " 乂心。從而,在不背 要旨之範㈣,當射作漏之變更/料關等閣述之 【圖式簡單說明】 圖1係表不本發明之第—實施形態 圖2係表示本@ ^ ^ —例之區塊圖。 本毛明〈弟-貫施形態之方法之1之流程圖。 C:\en\2003\83972.doc -24- 1252516 圖3 A〜圖3D係表示本發明之第一實施形態之方法之一例 之說明圖。 圖4係將本發明之第一實施形態之方法適用於標準單元之 情形之說明圖。 圖5A及圖5B係表示光罩修正之最小格柵之圖。 圖6A〜圖6D係表示光罩上容許之最小圖案尺寸之圖。 圖7A及圖7B係本發明之第二實施形態之原理之說明圖。 圖8係表示本發明之第二實施形態之系統之一例之區塊圖。 圖9係表示本發明之第二實施形態之方法之一例之流程圖。 圖10係表示本發明之第二實施形態之系統之另一例之區塊 圖。 圖11係表示本發明之第二實施形態之方法之另一例之流程 圖 圖式代表符號說明 11 製程參數最適化用圖案 12 設計規則 13 製程參數群 14 壓縮工具 15 光罩資料處理系統 16 模擬器 17 評價值算出部 18 判斷部 19 製程參數決定部 31 單元庫 32 設計規則 C:\en\2003\83972.doc -25 - 1252516 33 壓縮工具 34 新單元庫 35 光罩資料處理系統 36 模擬器 37 製程參數群 38 評價值算出部 39 參數調整部 40 製程參數決定部 108 壓縮工具 110 晶片尺寸算出部 112 光罩資料處理部 114 形狀預測模擬器 116 比較·評價部 118 危險圖案抽出部 120 晶片尺寸及危險圖案評 價部 122 D.R.變更部 132 設計配置圖資料輸入部 134 D.R.表輸入部 136 製程參數輸入部 138 評價條件輸入部 AR1.AR2 區域 CLal.CLa2. 臨界線 CLa3.CLbl. CLb2.CL3 -26- C:\en\2003\83972.doc

Claims (1)

1252|_1〇48〇2號專利申請安 中文申請專利範圍替換1心年6月)r :」 拾、申請專利範園: 製心 > 數決足方法,該製程參數係使用方道主 體電路裝置之製造,該方法包含: …貝 依據氣私参數資訊修正對應於半導體積體電路之設 配置圖〈第-圖案,以獲得第二圖案之工序; 使用則述製程參數資訊,預測對應於前述第二圖妥且 預備以银刻製程形成於半導體晶圓上之第三圖案之工L 精由比較可述第三圖案與前述第一圖案以獲
之工序; 下u m 判斷前述評價值是否滿足特定條件之工序;及 於判斷前述評價值未滿 參數資訊之工序者。特疋條件時更前述製程 2. 如申請專利範圍第丄項之方法,其中進一步包含: 將前述被變更之製程參數資訊設定作為修:前述第一 圖案之工序中之製程參數資訊之工序者。
3. 如申請專利範圍第2項之方法,其中 重複可述變更之工序,直到前述評價值滿足特定條件 為止者。 ” 4.如申請專利範圍第1項之方法,其中進一步包含: 在預測前述第三圖案之工序之前,使用前述製程參數 資訊,預測對應於前述第二圖案且預備以微影製程形成 之光阻圖案之工序者。 5 ·如申請專利範圍第1項之方法,其中進一步包含: 在預測前述第三圖案之工序之前,使用前述製程參數 O:\83\83972-940624.doc 1252516, 貝訊,預測對應於前述第 形成之光罩圖案之工序者 6.
其中 影響形成於半導體晶圓上 其中 關光罩製作製程之參數、 刻製私之參數中至少一種 如申請專利範圍第1項之方法, 前述製程參數資訊係包含可 之圖案形狀之參數者。 如申請專利範圍第1項之方法, 别述製程參數資訊係包含有 有關微影製程之參數及有關蝕 者。 8·如申請專利範圍第1項之方法,其中 修正前述第一圖案之工序係使用有關光罩製作製程之 鄰近效應修正、有關微影製程之鄰近效應修正及有 刻製程之鄰近效應修正中至少一種所執行者。 9.如申請專利範圍第1項之方法,其中 可述第一圖案係依據提供半導體積體電路之原設計配 置圖之設計規則加以壓縮而獲得者。 1 〇. —種製程參數決定系統,該製程參數係使用於半導體積 體電路裝置之製造,該系統包含: 依據製程參數資訊修正對應於半導體積體電路之設計 配置圖之第一圖案而獲得第二圖案之手段; 使用前述製程參數資訊,預測對應於前述第二圖案且預 備以蚀刻製程形成於半導體晶圓上之第三圖案之手段; 藉由比較前述第三圖案與前述第一圖案而獲得評價值 之手段; O:\83\83972-^40624.J〇c 1252516 於判斷前述評價值是否滿足特定條件之手段;及 於判斷前述評價值未滿 > 而疋特疋條件時,變更前述製程 爹數資訊之手段者。 11 /種電腦可讀取之記錄媒, 、 木,其屺紅有一程式,該程式 係通用於決定使用於半導斤 月旦%肖豆私路裝置之製造之製程 參數者,該程式使電腦執行以下之步驟: 依據製程參數音訊修_不h 、、, /、 >正對應於半導體積體電路之設計 配置圖之第一圖案以獲得第二圖案,· 利用則述製程參數資訊,預測對應於前述第二圖案且 預備以蝕刻製程形成於半導體晶圓上之第三圖案; 藉由比較前述第三圖案盥前被楚 木 /、則述罘一圖案而獲得評價值; 判斷前述評價值是否滿足特定條件;且 於判斷前述評價值未滿足特定條件時,變更前述製程 參數資訊者。 12· -種決定使用於半㈣積體電路裝置之製造中之製程參 數及半㈣積體電路裝置之設計規則中至少—者之方法 ’该方法包含: 依據設計規則資訊將對應於半導體積體電路之設計配 置圖之第一圖案壓縮以獲得第二圖案之工序; 獲知對應於可述第二圖案之半導體積體電路之晶片尺 寸資訊之工序; 利用製程參數資訊,獲得對應於前述第二圖案之半導 體晶圓上之第三圖案之工序; 藉由比較前述第三圖案與前述第二圖案而獲得比較結 O:\83\83972-940624.doc 1252516 果之工序; 依據前述比較結果由前述第二圖案抽出不滿特定之餘 裕度之危險處,並獲得有關抽出之危險處之危險處資訊 之工序; 判斷前述晶片尺寸資訊及前述危險處資訊是否滿足各 評價條件之工序;及 於判斷前述晶片尺寸資訊及前述危險處資訊中至少一 方未滿足前述評價條件時,變更前述設計規則資訊及前 述製程參數資訊中至少一方之工序者。 1 3 ·如申請專利範圍第12項之方法,其中進一步包含: 變更設計規則資訊時,將前述變更之設計規則資訊設 足作為壓縮前述第一圖案之工序之設計規則資訊之工序 :及 史更製程參數資訊時,將前述變更之製程參數資訊設 足作為獲得前述第三圖案之工序之製程參數資訊之工序 者。 14·如申請專利範圍第13項之方法,其中 重複由前述變更之工序至前述判斷之工序,直到前述 晶片尺寸資訊及前述危險處資訊滿足前述各評價條件為 止。 1 5 ·如申凊專利範圍第12項之方法,其中 月^述第三圖案係利用模擬加以預測者。 I6.如申請專利範圍第12項之方法,其中 别述第三圖案係利用對前述第二圖案施以鄰近效應修 O:\83\83972-940624.doc i 1252516 正所得之光微影用光罩資料或電子束微影用資料加以預 測者。 17. 如申請專利範圍第12項之方法,其中 前述第三圖案係對應於從實驗所得之半導體晶圓上之 光阻形狀或從實驗所得之半導體晶圓加工形狀者。 18. 如申請專利範圍第12項之方法,其中 前述危險處資訊係藉由使曝光量、曝光聚焦、光罩圖 案之平均尺寸與尺寸差異、透鏡之像差及重疊誤差中至 少一種變動而獲得者。 19. 如申請專利範圍第12項之方法,其中 前述製程參數資訊係含有曝光波長、曝光裝置之透鏡 之數值孔徑(NA)、曝光裝置之照明形狀(σ、ε )、光罩之 相位、光罩之透光率、顯影製程參數及光阻膜製程參數 , 中至少一種者。 20. —種決定使用於半導體積體電路裝置之製造中之製程參 數及半導體積體電路裝置之設計規則中至少一者之系統 ,該系統包含: 依據設計規則資訊將對應於半導體積體電路之設計配 置圖之第一圖案壓縮而獲得第二圖案之手段; 獲得對應於前述第二圖案之半導體積體電路之晶片尺 寸資訊之手段; 使用製程參數資訊,獲得對應於前述第二圖案之半導 體晶圓上之第三圖案之手段; 藉由比較前述第三圖案與前述第二圖案而獲得比較結 O:\83\83972-940624.doc 1252516 果之手段; 依據前述比較絲,由前述第二圖案抽出不滿特定之 餘裕度之危險處’以獲得有關抽出之危險處之危險處資 訊之手段; 判斷前述晶片尺寸資訊及前述危險處資訊是否滿足各 評價條件之手段;及 於判斷前述晶片尺寸資訊及前述危險處資訊中至少一 方未滿足前述評價條件時,變更前述設計規則資訊與前 述製程參數資訊中至少一方之手段者。 21. —種電腦可讀取之記錄媒體,其記錄有一程式,該程式 係適用於決定使用於半導體積體電路裝置之製造之製程 參數及半導體積體電路裝置之設計規則中至少一方者, 該程式係使電腦執行以下之步驟: 依據設計規則資訊壓縮對應於半導體積體電路之設計 配置圖之第一圖案以獲得第二圖案; 獲得對應於前述第二圖案之半導體積體電路之晶片尺 寸資訊; 使用製程參數資訊,獲得對應於前述第二圖案之半事 體晶圓上之第三圖案; 藉由比較前述第三圖案與前述第二圖案而獲得比較名士 果; 依據前述比較結果,由前述第二圖案抽出不滿特定餘 裕度之危險處而獲得有關危險處資訊; 判斷前述晶片尺寸資訊及前述危險處資訊是否滿足久 O:\83\83972-940624.doc 1252516 評價條件;且 於判斷前述晶片尺寸資訊及前述危險處資訊中至少一 方未滿足前述評價條件時,變更前述設計規則資訊及前 述製程參數資訊中至少一方者。 O:\S3\83972-O40624.doc
TW092104802A 2002-03-12 2003-03-06 Determination method of process parameter and method for determining at least one of process parameter and design rule TWI252516B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002066911 2002-03-12
JP2002109311A JP3914085B2 (ja) 2002-04-11 2002-04-11 プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200307982A TW200307982A (en) 2003-12-16
TWI252516B true TWI252516B (en) 2006-04-01

Family

ID=28043690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092104802A TWI252516B (en) 2002-03-12 2003-03-06 Determination method of process parameter and method for determining at least one of process parameter and design rule

Country Status (4)

Country Link
US (2) US7181707B2 (zh)
KR (1) KR100542532B1 (zh)
CN (1) CN1275176C (zh)
TW (1) TWI252516B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467321B (zh) * 2012-01-10 2015-01-01 Asml Netherlands Bv 用以減少機率效應之光源光罩最佳化
TWI758608B (zh) * 2018-06-14 2022-03-21 日商佳能股份有限公司 資訊處理設備、判斷方法、程式、微影系統及製造物的方法

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077141B2 (ja) 2000-06-30 2008-04-16 株式会社東芝 デザインルール作成方法、デザインルール作成システム及び記録媒体
JP2003345854A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp デザインルール作成システム
US6785878B2 (en) * 2002-07-31 2004-08-31 Texas Instruments Incorporated Correcting a mask pattern using multiple correction grids
US7289658B2 (en) * 2003-06-24 2007-10-30 International Business Machines Corporation Removal of relatively unimportant shapes from a set of shapes
US20050234684A1 (en) * 2004-04-19 2005-10-20 Mentor Graphics Corp. Design for manufacturability
JP2005181523A (ja) * 2003-12-17 2005-07-07 Toshiba Corp 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
JP4488727B2 (ja) * 2003-12-17 2010-06-23 株式会社東芝 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
US7313769B1 (en) * 2004-03-01 2007-12-25 Advanced Micro Devices, Inc. Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP2007536673A (ja) * 2004-05-09 2007-12-13 メンター・グラフィクス・コーポレーション 見込み欠陥位置同定方法、見込み欠陥位置同定ツール
US7266800B2 (en) * 2004-06-04 2007-09-04 Invarium, Inc. Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes
US7206652B2 (en) * 2004-08-20 2007-04-17 International Business Machines Corporation Method and system for intelligent automated reticle management
DE102004057489A1 (de) * 2004-11-29 2006-06-08 Infineon Technologies Ag Verfahren und System zum Durchführen eines Prozesses an einem integrierten Schaltkreis
US20060123381A1 (en) * 2004-12-07 2006-06-08 Dainippon Screen Mfg. Co., Ltd. Data generating system, patterning data generating apparatus, method of generating patterning data and storage medium carrying patterning data
JP4728676B2 (ja) * 2005-03-30 2011-07-20 富士通セミコンダクター株式会社 フォトマスクの製造方法、及びそのフォトマスクを用いた半導体装置の製造方法
KR20060109100A (ko) 2005-04-15 2006-10-19 삼성에스디아이 주식회사 음극선관용 새도우 마스크
US7395516B2 (en) 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7712064B2 (en) * 2005-05-20 2010-05-04 Cadence Design Systems, Inc. Manufacturing aware design of integrated circuit layouts
US7191428B2 (en) * 2005-05-31 2007-03-13 Synopsys, Inc. Centerline-based pinch/bridge detection
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
JP4336671B2 (ja) * 2005-07-15 2009-09-30 キヤノン株式会社 露光パラメータの決定をコンピュータに実行させるプログラム、露光パラメータを決定する決定方法、露光方法及びデバイス製造方法。
JP4744980B2 (ja) 2005-08-25 2011-08-10 株式会社東芝 パターン検証方法、そのプログラム、半導体装置の製造方法
ATE467149T1 (de) * 2005-10-03 2010-05-15 Imec Alternierende phasenmaske
JP2007220748A (ja) * 2006-02-14 2007-08-30 Fujitsu Ltd 露光データ作成方法、露光データ作成装置、露光データ検証方法、露光データ検証装置、及びプログラム
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7917879B2 (en) * 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US7849423B1 (en) * 2006-07-21 2010-12-07 Cadence Design Systems, Inc. Method of verifying photomask data based on models of etch and lithography processes
KR100741929B1 (ko) * 2006-07-24 2007-07-23 동부일렉트로닉스 주식회사 광근접 효과 보정 방법
JP2008034714A (ja) * 2006-07-31 2008-02-14 Fujitsu Ltd デバイス製造支援装置、そのシミュレーション方法、デバイス製造装置
US7577049B1 (en) 2006-08-08 2009-08-18 Tela Innovations, Inc. Speculative sense enable tuning apparatus and associated methods
JP4866683B2 (ja) * 2006-08-25 2012-02-01 富士通セミコンダクター株式会社 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
KR100769150B1 (ko) * 2006-09-12 2007-10-22 동부일렉트로닉스 주식회사 광 근접 보정 방법
KR100818999B1 (ko) 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
US7636904B2 (en) * 2006-10-20 2009-12-22 Synopsys, Inc. Locating critical dimension(s) of a layout feature in an IC design by modeling simulated intensities
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7979829B2 (en) * 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP4714180B2 (ja) 2007-05-01 2011-06-29 株式会社東芝 フォトマスク管理方法、フォトマスク洗浄可能回数生成方法、及びフォトマスク管理システム
KR100898232B1 (ko) * 2007-09-03 2009-05-18 주식회사 동부하이텍 축소과정에서의 패턴 설계 방법
JP5205983B2 (ja) * 2008-01-18 2013-06-05 富士通セミコンダクター株式会社 半導体装置のデータ作成方法、および電子線露光システム
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP2009251500A (ja) * 2008-04-10 2009-10-29 Toshiba Corp パターンの検証方法、パターンの形成方法、半導体装置の製造方法及びプログラム
US8121224B2 (en) * 2008-04-29 2012-02-21 Agere Systems Inc. Systems and methods for filter based media defect detection
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP2010199159A (ja) * 2009-02-23 2010-09-09 Toshiba Corp 半導体装置製造方法および露光パラメータ作成プログラム
JP5066122B2 (ja) * 2009-03-23 2012-11-07 株式会社東芝 パターン形成方法
JP2010251580A (ja) * 2009-04-17 2010-11-04 Toshiba Corp 半導体装置の製造方法及び露光装置
US8627264B1 (en) * 2009-05-29 2014-01-07 Altera Corporation Automated verification of transformational operations on a photomask representation
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
CN102968528B (zh) * 2012-11-14 2015-07-22 苏州珂晶达电子有限公司 半导体器件的数值仿真数据处理方法和装置
JP6095334B2 (ja) * 2012-11-26 2017-03-15 キヤノン株式会社 マスクパターンおよび露光条件を決定する方法、ならびにプログラム
US9081293B2 (en) * 2013-03-12 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography exposure with correction of overlay shift induced by mask heating
JP5960198B2 (ja) 2013-07-02 2016-08-02 キヤノン株式会社 パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法
KR102227127B1 (ko) 2014-02-12 2021-03-12 삼성전자주식회사 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법
US10018922B2 (en) 2014-09-02 2018-07-10 Nikon Corporation Tuning of optical projection system to optimize image-edge placement
US10345715B2 (en) 2014-09-02 2019-07-09 Nikon Corporation Pattern-edge placement predictor and monitor for lithographic exposure tool
DE102014014572B4 (de) * 2014-09-30 2023-08-17 Carl Zeiss Microscopy Gmbh Verfahren zum Strukturieren eines Objekts mit Hilfe eines Partikelstrahlgeräts
US9594867B2 (en) * 2014-10-30 2017-03-14 Synopsys, Inc. DRC-based hotspot detection considering edge tolerance and incomplete specification
WO2017024075A1 (en) * 2015-08-03 2017-02-09 Synopsys, Inc. Pre-silicon design rule evaluation
JP2019029567A (ja) * 2017-08-01 2019-02-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置、荷電粒子ビーム描画方法、及びパターン形成方法
WO2019121491A1 (en) * 2017-12-22 2019-06-27 Asml Netherlands B.V. Patterning process improvement involving optical aberration
US11833635B2 (en) * 2019-02-19 2023-12-05 Panasonic Intellectual Property Management Co., Ltd. Polishing system, learning device, and learning method of learning device
CN111430261B (zh) * 2020-05-21 2023-01-24 中国科学院微电子研究所 一种光刻机工艺稳定性检测方法及装置
US11768484B2 (en) * 2021-03-31 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer cooling
WO2023097068A1 (en) * 2021-11-28 2023-06-01 D2S, Inc. Interactive compaction tool for electronic design automation

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225998A (en) * 1990-03-26 1993-07-06 At&T Bell Laboratories Quality control using multi-process performance analysis
JP3339174B2 (ja) 1993-11-08 2002-10-28 ソニー株式会社 フォトマスクの製造方法、露光方法及び半導体装置の製造方法
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
US6378123B1 (en) * 1998-02-20 2002-04-23 Lsi Logic Corporation Method of handling macro components in circuit design synthesis
JP4352498B2 (ja) 1999-03-26 2009-10-28 ソニー株式会社 パターン露光方法とこれに用いる処理装置
WO2000079355A1 (en) * 1999-06-22 2000-12-28 Brooks Automation, Inc. Run-to-run controller for use in microelectronic fabrication
JP2001014376A (ja) 1999-07-02 2001-01-19 Mitsubishi Electric Corp デザインルール生成システムおよびそのプログラムを記録した記録媒体
US6470230B1 (en) * 2000-01-04 2002-10-22 Advanced Micro Devices, Inc. Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication
US6553558B2 (en) * 2000-01-13 2003-04-22 Texas Instruments Incorporated Integrated circuit layout and verification method
US6368884B1 (en) * 2000-04-13 2002-04-09 Advanced Micro Devices, Inc. Die-based in-fab process monitoring and analysis system for semiconductor processing
US6622059B1 (en) * 2000-04-13 2003-09-16 Advanced Micro Devices, Inc. Automated process monitoring and analysis system for semiconductor processing
JP4077141B2 (ja) 2000-06-30 2008-04-16 株式会社東芝 デザインルール作成方法、デザインルール作成システム及び記録媒体
US6634018B2 (en) * 2000-08-24 2003-10-14 Texas Instruments Incorporated Optical proximity correction
US6806951B2 (en) * 2000-09-20 2004-10-19 Kla-Tencor Technologies Corp. Methods and systems for determining at least one characteristic of defects on at least two sides of a specimen
JP2002190443A (ja) * 2000-12-20 2002-07-05 Hitachi Ltd 露光方法およびその露光システム
US6578190B2 (en) * 2001-01-11 2003-06-10 International Business Machines Corporation Process window based optical proximity correction of lithographic images
US6684382B2 (en) * 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6912435B2 (en) * 2002-08-28 2005-06-28 Inficon Lt Inc. Methods and systems for controlling reticle-induced errors
US7005218B2 (en) * 2003-04-29 2006-02-28 Synopsys, Inc. Method and apparatus for performing target-image-based optical proximity correction
US20050193361A1 (en) * 2004-02-27 2005-09-01 Vitanov Kamen B. System and method for presentation of wireless application data using repetitive UI layouts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467321B (zh) * 2012-01-10 2015-01-01 Asml Netherlands Bv 用以減少機率效應之光源光罩最佳化
US9213783B2 (en) 2012-01-10 2015-12-15 Asml Netherlands B.V. Source mask optimization to reduce stochastic effects
US9934346B2 (en) 2012-01-10 2018-04-03 Asml Netherlands B.V. Source mask optimization to reduce stochastic effects
TWI758608B (zh) * 2018-06-14 2022-03-21 日商佳能股份有限公司 資訊處理設備、判斷方法、程式、微影系統及製造物的方法

Also Published As

Publication number Publication date
US7120882B2 (en) 2006-10-10
US20040015794A1 (en) 2004-01-22
US7181707B2 (en) 2007-02-20
KR100542532B1 (ko) 2006-01-11
CN1275176C (zh) 2006-09-13
TW200307982A (en) 2003-12-16
KR20030074361A (ko) 2003-09-19
CN1444268A (zh) 2003-09-24
US20050177811A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
TWI252516B (en) Determination method of process parameter and method for determining at least one of process parameter and design rule
US9529268B2 (en) Systems and methods for improving pattern transfer
US7475383B2 (en) Method of fabricating photo mask
TWI287179B (en) Method for manufacturing mask pattern, method for manufacturing semiconductor device, manufacturing system of mask pattern, cell library, and method for manufacturing mask
JP4394143B2 (ja) フォトマスクパターンデータの作成方法、及び、そのフォトマスクを用いた半導体装置の製造方法
JP5334956B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
TW201131287A (en) Selection of optimum patterns in a design layout based on diffraction signature analysis
US20110029937A1 (en) Pattern evaluating method, pattern generating method, and computer program product
TW200424753A (en) Mask correcting method
TW201001211A (en) Electrically driven optical proximity correction
US7600213B2 (en) Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product
TW201351032A (zh) 圖案產生方法
US11699227B2 (en) Method of verifying error of optical proximity correction model
JP3914085B2 (ja) プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法
US7890908B2 (en) Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device
US7117475B2 (en) Method and system for utilizing an isofocal contour to perform optical and process corrections
US7966580B2 (en) Process-model generation method, computer program product, and pattern correction method
JP2003057801A (ja) マスクデータの補正方法、その装置、およびフォトマスク製造方法
CN100529969C (zh) 光掩模的判定方法以及半导体器件的制造方法
JP2009186841A (ja) フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
KR102094019B1 (ko) 반도체 웨이퍼 처리 분석 방법 및 장치
KR20080021358A (ko) 레티클 제작 방법
JP2006303175A (ja) 照明輝度分布の規定方法
CN101526731A (zh) 掩模版的修复方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent