JP2003057801A - マスクデータの補正方法、その装置、およびフォトマスク製造方法 - Google Patents

マスクデータの補正方法、その装置、およびフォトマスク製造方法

Info

Publication number
JP2003057801A
JP2003057801A JP2001244062A JP2001244062A JP2003057801A JP 2003057801 A JP2003057801 A JP 2003057801A JP 2001244062 A JP2001244062 A JP 2001244062A JP 2001244062 A JP2001244062 A JP 2001244062A JP 2003057801 A JP2003057801 A JP 2003057801A
Authority
JP
Japan
Prior art keywords
pattern
data
line width
design
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001244062A
Other languages
English (en)
Inventor
Atsushi Kawashima
淳志 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001244062A priority Critical patent/JP2003057801A/ja
Publication of JP2003057801A publication Critical patent/JP2003057801A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】プロセス近接効果補正(PPC)におけるパタ
ーンの測長から検証までの労力と時間を削減する。 【解決手段】光近接効果補正を施して設計された原マス
クパターンの設計データからパターンのデータを抽出し
(ST6)、抽出したパターンの座標情報と輪郭エッジ
情報とを用いて、パターンの線幅の設計値を算出し(S
T81)、原マスクパターンを用いて作製した試料にお
いて、パターンに対応した実パターンを、抽出したパタ
ーンの座標情報に基づいて特定し、特定した実パターン
を測長して線幅の実測値を求め(ST82)、設計値と
実測値との差ΔWを算出し(ST10)、差に応じて設
計データの補正量を変更する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば縮小投影型
露光装置のレチクルなどのフォトマスクの設計データに
プロセス近接効果補正を施して光近接効果補正に帰還さ
せるマスクデータ補正方法と、マスクデータ補正装置と
に関する。また、本発明は、上記プロセス近接効果補正
が帰還された光近接効果補正量により補正を施したパタ
ーンを設計し、それを基にフォトマスクを製造するフォ
トマスク製造方法に関する。
【0002】
【従来の技術】半導体装置の製造におけるパターン形成
工程においては、パターンを形成すべき導電性または絶
縁性の膜をウエハ上に形成し、その上に感光樹脂材料、
例えばフォトレジストを形成する。そして、フォトマス
クに形成された遮光パターンを、露光源からの光または
X線を用いて投影露光しフォトレジストに転写する。フ
ォトレジストを現像して潜像を実パターンに変換する。
このレジストパターンを用いて、下地の膜をエッチング
すると、フォトマスク上のパターンがウエハ上の膜に忠
実に転写されたこととなる。この一連の工程をフォトリ
ソグラフィと称し、フォトリソグラフィを酸化,不純物
拡散等の工程と組み合わせながら何回も繰り返すこと
で、ウエハ上に半導体素子が作り込まれる。
【0003】フォトマスク上の遮光パターンは、設計さ
れたCADデータを描画装置用のデータに変換し、これ
を忠実にパターンニングすることにより作製される。以
下、フォトマスク原版、または原版を複写して得られた
フォトマスク複写版のパターンを“マスクパターン”、
フォトレジストに転写されたパターンを“レジストパタ
ーン”、レジストパターンをマスクとしたエッチングに
よりウエハ上に形成された導電性または絶縁性のパター
ンを“実パターン”と称する。
【0004】近年の半導体集積回路の高密度化に伴い、
ウエハ上に形成するパターンの微細化が進展している。
そのパターンの寸法、パターン間距離が露光装置やレジ
スト材料に固有の解像限界に近づいており、そのため、
マスクパターンの形状とレジストパターンの形状の乖離
が顕著となってきている。すなわち、露光に用いる光や
x線の波長にパターン寸法が近づいてくると、特に微細
寸法のパターンが高密度に集積化された箇所では、光の
回折現象の影響などにより実パターン寸法がマスクパタ
ーン寸法と異なってくる現象が顕著となる。また、微細
な実パターンの先端部がラウンドしたり後退する現象が
顕著となる。これらは、一般に、光近接効果(OPE:
Optical Proximity Effect)と称され、所望の実パター
ンを得るために大きな障害となっている。
【0005】この問題を防ぐ方法としては、マスクパタ
ーンに予め劣化を見込んだ補正を加える方法が主流であ
る。このような補正は、光近接効果補正(OPC: Opti
calProximity Correction)と称されている。光近接効
果補正としては、大別すると、シミュレーションを繰り
返し行いながら補正するシミュレーションベース法と、
予備実験で求めた補正ルールに基づいて補正するルール
ベース法とがある。
【0006】一方、マスクの形成プロセスやウエハプロ
セスでは、プロセス特有の現象によりパターンの再現性
が低下する問題がある。例えば、パターンの密度が高い
箇所では、パターン間にエッチングガスが十分な濃度で
入らないため、他の箇所よりエッチングレートが遅いと
いう現象がある。このため、同じエッチング時間で、パ
ターンの疎密度に応じて横方向のエッチング量が異なっ
て、これがパターン寸法のバラツキとなって表れる。こ
のような現象は、一般に、マイクロローディング効果と
呼ばれる。また、パターンを形成する膜が導電層の場
合、その帯電の極性および帯電量によって、正または負
に帯電したエッチングガス分子が表面で蹴られることに
起因して、エッチングレートが変動する。これもマイク
ロローディング効果の一種で、特に電子シェーディング
効果と呼ばれる。これらに代表されパターン密集領域で
寸法変動を引き起こすプロセス起因の現象を、一般に、
プロセス近接効果(PPE:Process Proximity Effec
t)と呼び、その効果によるパターン変形を補正する技
術をプロセス近接効果補正(PPC:Process Proximit
y Correction)と呼んでいる。
【0007】従来、PPCの効果を確認するには、光近
接効果補正を施した検証用フォトマスクを作製した後、
実際に、この検証用フォトマスクを用いて試作ウエハ上
にパターンを形成し、パターンの測長を行って、実パタ
ーンの寸法変動が許容範囲内にあるか否かを検証してい
た。検証に合格すれば、検証用フォトマスクのデータ
を、そのまま本番のフォトマスクの作製に用いる。しか
し、検証で不合格となった場合、検証結果である実パタ
ーン寸法と所望のパターン寸法との差をCADデータに
帰還させてCADデータを補正し、新たな検証用フォト
マスクを作製していた。そして、この検証用フォトマス
クの作製、パターンを転写したウエハの試作、測定およ
び検証を繰り返してPPCを行っていた。
【0008】
【発明が解決しようとする課題】ところで、上記した従
来のPPCの方法では、測長SEMの測定結果を、手入
力あるいはオフラインでCADデータに反映させる作業
が必要であった。また、近年のLSIは様々なパターン
が1チップに集積化され、その寸法変動の許容度も、ど
の回路のパターンであるかに応じて異なるため、検証の
精度を高めるには測長箇所を多くし、また同じ箇所の測
長も複数回行う必要がある。このため、測長および検証
に甚大な労力と時間を必要とするという課題があった。
また、測長箇所を削減して検証の精度を落とすと、ウエ
ハの試作回数が増大するため、却って効率が低下してし
まう。
【0009】本発明は、このPPCにおけるパターンの
測長から検証までの労力と時間を削減したマスクデータ
の補正方法と、そのための装置を提供することを第1の
目的とする。また、本発明は、上記マスクデータの補正
方法を用いることにより効率よく行えるフォトマスクの
製造方法を提供することを第2の目的とする。
【0010】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明の第1の観点に係るマスクデータの補
正方法は、光近接効果補正を施して設計された原マスク
パターンの設計データからパターンのデータを抽出し、
抽出したパターンの座標情報と輪郭エッジ情報とを用い
て、パターンの線幅の設計値を算出し、原マスクパター
ンを用いて作製した試料において、上記パターンに対応
した実パターンを、抽出したパターンの座標情報に基づ
いて特定し、特定した実パターンを測長して線幅の実測
値を求め、上記設計値と上記実測値との差を算出し、差
に応じて設計データの補正量を変更する。
【0011】前記第1の目的を達成するために、本発明
の第2の観点に係るマスクデータの補正装置は、コンピ
ュータ支援装置が光近接効果補正を施して設計した原マ
スクパターンの設計データを取得して、該設計データか
らパターンのデータを抽出するデータ抽出部と、抽出し
たパターンデータから輪郭エッジ情報を取得して、座標
情報と共に出力するエッジ検出部と、エッジ検出部から
の輪郭エッジ情報と座標情報とを基に、上記パターンの
線幅を求め設計値として出力する設計値算出部と、上記
パターンの座標情報を基に電子顕微鏡を遠隔操作して、
電子顕微鏡内にセットされ、原マスクパターンを用いて
試作された試料に対し、上記パターンに対応した実パタ
ーンの線幅を測長させ、該線幅の実測値を取得する測長
装置制御部と、測長装置制御部から得た線幅の実測値
と、設計値算出部から得た線幅の設計値とを比較して差
を求め、差に応じて補正量の変更をコンピュータ支援装
置に指示する比較制御部とを有している。
【0012】これらのマスクデータ補正方法と、その装
置では、設計値を求めたパターンの座標情報を基に、こ
れに対応するウエハ上の実パターンの特定を、電子顕微
鏡などを遠隔操作して行う。したがって、パターンの対
応関係が正確であり、短時間に多くの箇所の測定が可能
となる。このような遠隔操作は、オンライン上でデータ
のやり取りを可能とし、処理の並列化を可能とする。そ
の結果、補正量の変更を含むPPC検証の精度と効率が
高まる。
【0013】前記した第2の目的を達成するために、本
発明の第3の観点に係るフォトマスクの製造方法は、原
マスクパターンを光近接補正効果を施して設計し、原マ
スクパターンの設計データからパターンのデータを抽出
し、抽出したパターンの座標情報と輪郭エッジ情報とを
用いて、パターンの線幅の設計値を算出し、原マスクパ
ターンを用いて作製した試料において、上記パターンに
対応した実パターンを、抽出したパターンの座標情報に
基づいて特定し、特定した実パターンを測長して線幅の
実測値を求め、上記設計値と上記実測値との差を算出
し、差に応じて設計データの補正量を変更し、補正量が
変更された設計データを基に、マスク基板上にパターン
を形成する。
【0014】このフォトマスクの製造方法では、上記し
た精度と効率が高いPPCの検証を適用しているので、
試作回数の低減が可能で、フォトマスクの製造にかかる
コストおよび時間が従来より削減される。
【0015】
【発明の実施の形態】第1実施形態 第1実施形態は、マスクデータ補正装置の実施の形態に
関する。このマスクデータ補正装置は、LSIのパター
ン設計に用いる、いわゆるコンピュータ支援設計装置の
一部として、あるいは別に設けられる。ここでは、コン
ピュータ支援設計装置とは別に設けた例を示す。
【0016】図1は、本発明の実施形態に係るマスクデ
ータ補正装置の概略構成を示すブロック図である。この
マスクデータ補正装置は、ホストコンピュータ1と、3
つの外部記憶装置2,3,4とからなる。
【0017】ホストコンピュータ1は、測長機能を有し
た走査型電子顕微鏡SEMを遠隔走査して、ウエハ(試
料)の特定箇所の線幅を測定し、この線幅の実測値を取
得する、本発明の“測長装置制御部”としての機能を有
する。このため、ホストコンピュータ1は、走査型電子
顕微鏡SEMに接続されている。特に図示していない
が、ホストコンピュータ1内に、測定手順が記述された
プログラムを格納したり、各種データを一時的に記憶す
る各種内部メモリを有する。
【0018】外部記憶装置2は、コンピュータ支援設計
装置CADとオンラインで接続されている。外部記憶装
置2は、ホストコンピュータ1の制御によりコンピュー
タ支援設計装置CADがパターン設計した直後のデータ
(原マスクパターンの設計データ)を取得し、一時的に
保管するための装置である。ここで、原マスクパターン
とは光近接効果補正後のパターンであり、以下、設計デ
ータは光近接効果補正後のデータをいう。
【0019】ホストコンピュータ1は、この設計データ
を呼び出して、その中から必要なパターンのデータを抽
出したり、さらに、抽出したパターンデータから輪郭エ
ッジ情報を取得する。また、ホストコンピュータ1は、
輪郭エッジ情報から、設計データの特定箇所の線幅を算
出する。すなわち、ホストコンピュータ1は本発明の
“データ抽出部”,“エッジ検出部”および“設計値算
出部”の機能を併せ持つ。なお、コンピュータ支援設計
装置CADは、通常、パターン抽出,輪郭エッジ検出お
よびパターン上での線幅測定の機能を有していることが
多い。したがって、データ抽出,エッジ検出および設計
値算出の作業自体はコンピュータ支援設計装置CADに
委託して、ホストコンピュータ1は、その結果だけを、
データの位置情報と共に取得するようにしてもよい。ま
た、設計データはホストコンピュータ1を経由して外部
記憶装置2に入力される構成でもよい。この場合、外部
記憶装置2がコンピュータ設計支援装置CADに直接接
続されている必要は必ずしもない。
【0020】外部記憶装置3は、走査型電子顕微鏡SE
Mとオンラインで接続されている。ホストコンピュータ
1の制御により、走査型電子顕微鏡SEMが、原マスク
パターンの設計データを基に試作されたウエハの所定箇
所の線幅を測定する。外部記憶装置3は、この実測デー
タを取得し、一時的に保管するための装置である。
【0021】本実施形態では、この測長を行う箇所の特
定をホストコンピュータ1の遠隔操作により自動で行
う。たとえば、ホストコンピュータ1は、先に設計値算
出を行ったパターンの特定箇所を指示する。具体的に
は、走査型電子顕微鏡SEMの試料ステ−ジを遠隔操作
して、設計値算出を行ったパターン箇所に対応したウエ
ハ上のパターン箇所がSEM内の測定視野の中心にくる
ように制御する。そして、走査型電子顕微鏡SEMが測
定視野内の中心箇所の線幅を測定すると、ホストコンピ
ュータ1は、その線幅値を実測データ(実測値)として
外部記憶装置3内に出力させ、一時的に保管させる。な
お、実測データはホストコンピュータ1を経由して外部
記憶装置3に入力される構成でもよい。この場合、外部
記憶装置3が走査型電子顕微鏡SEMに直接接続されて
いる必要は必ずしもない。
【0022】外部記憶装置4は、ホストコンピュータ1
と接続されている。ホストコンピュータ1は、実測値を
外部記憶装置3から読み出して、先に算出した設計値と
比較する。外部記憶装置4は、その比較の結果得られた
線幅の差ΔWを、実測値が設計値より大きいか小さいか
を示す正または負の符号とともに一時的に保管するため
の装置である。その後、線幅の差ΔWおよびその符号
は、ホストコンピュータ1を経由して、コンピュータ支
援設計装置CADに入力され、光近接効果補正量に帰還
される。その結果、補正量の修正が成された設計データ
において、光近接効果補正OPCに加え、プロセス近接
効果補正PPCが施されたこととなる。
【0023】なお、図1では3つの外部記憶装置2,
3,4を別々に設けているが、1つの外部記憶装置の3
つの異なる記憶領域により同じ機能を実現してもよい
し、ホストコンピュータ1内の内部メモリを利用した構
成でもよい。
【0024】一般に、光近接効果補正量は、マスクに関
する各種情報、たとえばマスク材料,マスクパターンの
疎密度等と、レジストに関する各種情報、たとえばレジ
ストの材料,組成比,膜厚,ネガまたはポジ,透過率,
吸収エネルギー等と、露光装置の光学定数、たとえば露
光波長,NA,σ等に大きく依存する。また、レジスト
の下地に関する各種情報、たとえば下地膜の材料,膜
厚,屈折率,光またはx線の吸収係数等や、現像条件、
たとえば現像速度,現像時間,温度等にも依存する。一
方、プロセス近接効果補正量は、上記したパターンの疎
密度の他に、上記したレジストに関する各種情報、レジ
ストの下地に関する各種情報および現像条件により既定
されるレジスト形状に大きく依存する。また、下地膜の
エッチング条件(たとえばエッングガス,温度,時間,
異方性,レジストの選択比等)、下地膜の帯電のし易さ
(下地膜の導電率,適用プロセス時に放電ルートがある
か否か)、あるいは帯電の極性などにも大きく依存す
る。
【0025】本実施形態では、これらの各種情報を総合
して決まる実パターンが得られるように補正量の帰還が
なされるので、半導体装置のパターン設計の精度が向上
する。その際、原マスクパターンからフォトマスクを試
作して実測値を求め、これにより新たな補正量を決定す
る必要がある。しかし、本実施形態では、この測定にお
いて、測長装置(ここではSEM)を遠隔操作して自動
的に測定箇所を特定することから、測定の時間効率が高
い。また、同じ測定時間ならば測定箇所を増やせるので
補正量の精度を向上させることができる。さらに、測長
装置からの測定データを手入力やオフラインで入力する
場合のように入力ミスの発生がなく、マスクデータ補正
の信頼性が高い。
【0026】以下、このマスクパターン補正装置を用い
た、より具体的なマスクパターン補正手順の例を、第2
および第3実施形態に説明する。
【0027】第2実施形態 第2実施形態は、本発明に係る第1のマスクパターン補
正方法に関する。この第1のマスクパターン補正方法で
は、予め検証時間t0 を規定しておき、その時間内で出
来る限り多回数、検証を行う。この方法は、たとえば、
フォトマスクの納期の関係から検証時間に限りがある場
合に好適である。
【0028】図2は、第2実施形態のマスクパターン補
正手順を示すフローチャートである。図3(A),
(B)は設計データ上の検証パターンの一例を示す図で
ある。また、図4(A),(B)は試料上の検証パター
ンの一例を示す図である。この図から、試料上のパター
ンは、光近接効果およびプロセス近接効果によりパター
ン変形があることが分かる。
【0029】ステップST1において、外部記憶装置2
に保管されている設計データをホストコンピュータ1に
転送入力する。
【0030】ステップST2において、フォトマスクの
納期等の要請から適当な検証時間t 0 を入力する。この
入力は、たとえば、図1では省略した外部入力装置(た
とえばテンキー等)から作業者が手入力する。検証時間
0 は、ホストコンピュータ1の内部メモリの所定の領
域に入力される。ここでは、t0 =259200s(=
72h)が入力されたとする。
【0031】ステップST3において、ホストコンピュ
ータ1の内部メモリの所定の領域(経過時間カウンタ)
内のカウント時間tをリセットし、続くステップST4
にて経過時間のカウントを開始する。
【0032】ステップST5において、ステップST1
で入力した設計データから線幅の比較(検証)を行う所
定の領域At を選択する。この領域At は、パターンの
密集度が全体的に高い場合などでは、設計データの全領
域から無作為に幾つかの領域を抽出し、その中から任意
に選択する。または、パターンの疎密度が場所によって
異なるパターンなどでは、プロセス近接効果の影響が大
きいパターン密集領域など、検証が必要と思われる領域
を予め幾つか規定しておき、その中から任意に、あるい
は疎密度が高い順など所定の規則に従って選択してもよ
い。
【0033】ステップST6において、選択した領域A
t 内でパターンを検出する。ステップST7において、
検出したパターンが、測長に適したパターンか否かを調
べる。ここで、測長に適したパターンとは、たとえば、
一様な幅を持つ微細線を有するパターンをいう。このよ
うなパターンでないと、後述するSEMのステージ移動
の機械的ガタなどが要因で実測値との測定誤差が出やす
いからである。ステップST7において、検出したパタ
ーンが測長に適していないと判断されると、処理がステ
ップST6に戻る。そして、ステップST7で検出した
パターンが適切であると判断されるまで、ステップST
6およびステップST7を繰り返す。なお、領域At
の全てのパターンをサーチした結果、測長に適したパタ
ーンが1つもない場合は、図2には特に図示していない
が、制限時間t0 を越えていないことを確認した後、処
理がステップST5に戻り、領域の選択からやり直す。
【0034】ここでは、図3(A)に示すように、細長
い微細線部分を有したトランジスタのゲートパターンが
検出されたとする。なお、このパターン検出時に、微細
線幅を一定値以下と規定することもできる。具体的に
は、たとえばパターンデータに負のオフセットをかけて
微細線部分を消滅させて幅広部分を検出し、元のデータ
から幅広部分のデータを差し引いたときに微細線部分が
残れば、このパターンに対し、オフセット量の2倍以下
の微細線幅を有することが検出できる。
【0035】ステップST7においてパターン検出結果
が適当と判断されると、ステップST81,ST91の
順に進む設計値算出のための処理と、ステップST8
2,ST92の順に進む実測のための処理とが並列に実
行される。
【0036】具体的に、設計値算出のための処理では、
ステップST81において、領域A t 内で検出したパタ
ーンから必要に応じて輪郭エッジを求め、輪郭エッジ情
報から検証点を選択し、その線幅を計算により求める。
この輪郭エッジ処理や線幅算出は、図1のホストコンピ
ュータ1が行う。設計データに対し輪郭エッジを求める
処理は必ずしも必要ないが、後述する実測では画像処理
としての輪郭エッジ処理が必要となることから、設計デ
ータに対しても輪郭エッジ処理を施すと、後述する線幅
の差を求めるときに誤差が小さくなるような場合は、こ
こで設計データに対して輪郭エッジ処理をしておくこと
が望ましい。あるいは、パターンの境界が容易に判別で
きないときも輪郭エッジ処理が必要となる。輪郭エッジ
処理は、一般的に良く知られた方法、たとえばデータ列
の論理が反転する箇所を求めるデータ処理により行う。
線幅の算出では、検出したパターンの微細線部分の幅を
計算する。線幅の算出箇所は、光近接効果や近接した幅
広部分の影響が少ない箇所なら任意であり、パターンに
よって線幅を求めるのに適した箇所は異なる。ここで
は、図3(B)に示すように、たとえば微細線部分の中
心箇所の線幅を算出する。光近接効果の影響が大きな先
端部分や幅広部分に近い根元付近では、後述する実測値
のウエハ内またはチップ間変動量が大きいからである。
微細線部分が位置座標のx軸またはy座標と平行になる
ようにパターンを回転移動させたとき、その2つのエッ
ジの座標を(x1 ,y1 )、(x2 ,y2 )とすると、
線幅の設計値W1は次式(1)により求まる。
【数1】 図3(B)の例では、微細線部分は最初からy軸と平行
であるため回転移動の必要がなく、(x1 ,y1 )=
(2907950.0 ,15570000.0)、(x2 ,y2 )=(2908
050.0 ,15570000.0)である(座標単位:nm)。この
位置座標を式(1)に代入して求めた線幅の設計値W1
は100nmとなった。
【0037】ステップST91では、この設計値W1
を、対応する位置座標、たとえばパターンの中心座標と
ともにホストコンピュータ1の処理部から、たとえば内
部メモリまたは外部記憶装置2または4に一時的に出力
させ、蓄積する。
【0038】一方、ステップST82では、走査型電子
顕微鏡SEMを用いて、測長を行う。この測長に用いる
試料は、設計値W1を求めたのと同じ設計データを基に
検証用フォトマスクを作製し、この検証用フォトマスク
を用いて、設計データが想定するプロセス条件で実際に
ウエハ上にパターンを形成した試料である。この試料
は、走査型電子顕微鏡SEMのステージに固定され、試
料上の基準となるパターンを用いてx軸原点,y軸原点
および煽り角θが正確に位置出しされた後、測定され
る。測定箇所は、設計値W1と同じ位置情報、たとえば
図4(A)に示すように、検出パターンの中心座標(x
C ,yC )から特定される。このとき、検出パターンの
中心座標(xC ,yC )がほぼ測定範囲の中心にくるよ
うにステージが移動される。その結果、電子ビームが、
設計データの(x1 ,y1 )と(x2,y2 )に対応し
た実パターン上の2点を含む範囲で走査され、走査範囲
内の画像情報が取得される。取得された画像情報は、輪
郭エッジ処理され、微細線の輪郭が確定される。そし
て、走査型電子顕微鏡SEMの測長機能を用いて、この
微細線の輪郭の最小距離、すなわち線幅が計測される。
これらの作業は、ホストコンピュータ1からの遠隔操作
により行う。図4(B)の例では、この線幅の実測値W
2が上記式(1)を用いて計算され、その結果、W2=
96.0nmとなった。
【0039】ステップST92では、この実測値W2
を、対応する位置座標、たとえばパターンの中心座標
(xC ,yC )とともにホストコンピュータ1の処理部
から、たとえば内部メモリまたは外部記憶装置3または
4に一時的に出力させ、蓄積する。
【0040】ステップST10では、ホストコンピュー
タ1が、前記した線幅の設計値W1と実測値W2とをメ
モリから読み出しして、両者の差を取ることにより線幅
の差ΔWを算出する。このとき、両者の大小関係(正ま
たは負の符号)も認識され、ステップST11におい
て、線幅の差ΔWとともに外部記憶装置4に一時的に蓄
積される。
【0041】ステップST12では、ホストコンピュー
タ1がステップST4からの経過時間tが蓄積されたレ
ジスタを参照して、ステップST2で規定した制限時間
0を越えているか否かが調べられる。制限時間t0
越えている場合は、ステップST13において、算出し
た線幅の差ΔWとその符号が、外部記憶装置4から読み
出され、コンピュータ支援設計装置CADに出力され
る。制限時間t0 を越えていない場合は、処理がステッ
プST5に戻り、抽出した領域の中から未だ検証が行わ
れていない領域At+1 が選択され、この領域において、
ステップST6〜ステップST12までの処理が繰り返
される。この領域選択と検証の処理は、ステップST1
2で制限時間を経過したと判断されるまで繰り返され、
その後、算出した複数の線幅の差ΔWとその符号が、外
部記憶装置4から読み出され、コンピュータ支援設計装
置CADに出力される。
【0042】このようにしてコンピュータ支援設計装置
CADに入力された線幅の差ΔWとその符号は、コンピ
ュータ支援設計装置CADが原マスクパターンの設計時
に加味した光近接効果の補正量の修正に用いられる。そ
の結果、新たに設計されたマスクパターンには、光近接
効果のほかに、プロセス近接効果を加味した補正が加え
られたこととなる。この新マスクパターンを用いてウエ
ハ上に形成されたパターンは、所望の線幅に近い線幅と
なり、微細パターンの再現性が向上する。
【0043】本実施形態では、検証すべき領域を予め抽
出し、その中から必要に応じて重要度を考慮しながら領
域の選択が行われる。しかも、その領域内のパターンの
特定が第1実施形態と同様に自動で行われることから、
検証効率が高く処理時間が短い。また、制限時間を設け
ているので検証作業が必要以上に長くならないし、制限
時間内に従来より多くの回数の検証が行われた場合、そ
の検証精度が向上するなど、数々の利点がある。
【0044】第3実施形態 第3実施形態は、本発明に係る第2のマスクパターン補
正方法に関する。この第2のマスクパターン補正方法で
は、予め検証パターン数n0 と検証チップ数i 0 とを規
定しておき、その制限内で出来る限り多回数、検証を行
う。この方法は、たとえば、メモリセル等の繰り返しパ
ターンを異なる箇所(またはチップ)で、あるいは同じ
箇所(またはチップ)で複数回検証し、より精度の高い
補正を行う場合に好適である。
【0045】図5は、第3実施形態のマスクパターン補
正手順を示すフローチャートである。図5において、図
2と共通するステップは同じ符号を付して、以下の説明
を簡略化する。ステップST1において設計データを転
送入力した後、ステップST21において、チップ内バ
ラツキ検証の要請から必要な検証パターン数n0 を入力
する。また、ステップST22において、チップ間バラ
ツキ検証の要請から必要な検証チップ数i0 を入力す
る。これらは、たとえば、図1では省略した外部入力装
置(たとえばテンキー等)から作業者が手入力する。検
証パターン数n0 と検証チップ数i0 は、それぞれホス
トコンピュータ1の内部メモリの所定の領域に入力され
る。ここでは、n0 =100、i0 =50が入力された
とする。
【0046】ステップST31において、ホストコンピ
ュータ1の内部メモリの検証パターン識別カウンタのカ
ウント数n、および、検証チップ識別カウンタのカウン
ト数iを共にリセットする。
【0047】ステップST5において、第1実施形態と
同様な方法により、検証を行う所定の領域At を注出
し、選択する。また、ステップST6において、選択し
た領域At 内でパターンを検出する。このとき、第1実
施形態と同様に、検出したパターンが測長に適したパタ
ーンか否かを調べる。検出したパターンが測長に適して
いないと判断されると、処理がステップST6に戻る。
そして、検出したパターンが適切であると判断されるま
で、ステップST6およびステップST7を繰り返す。
なお、領域At 内の全てのパターンをサーチした結果、
測長に適したパターンが1つもない場合は、図5には特
に図示していないが処理がステップST5に戻り、領域
の選択からやり直す。
【0048】ここで、図3(A)に示すように、細長い
微細線部分を有したトランジスタのゲートパターンが検
出されたとする。なお、第1実施形態と同様な方法によ
って微細線幅の最大値を規定してもよい。
【0049】ステップST7においてパターン検出結果
が適当と判断されると、ステップST81,ST91の
順に進む設計値算出のための処理と、ステップST8
2,ST92の順に進む実測のための処理とが並列に実
行される。
【0050】具体的に、設計値算出のための処理では、
第1実施形態と同様に、領域At 内で検出したパターン
から必要に応じて輪郭エッジを求め、輪郭エッジ情報か
ら検証点を選択し、その線幅(設計値W1)を前記した
式(1)を用いた計算により求める(ステップST8
1)。その結果、図3(B)の例では、線幅の設計値W
1が100nmとなる。続いて、この設計値W1を、対
応する位置座標、たとえばパターンの中心座標とともに
ホストコンピュータ1の処理部から、たとえば内部メモ
リまたは外部記憶装置2または4に一時的に出力させ、
蓄積する(ステップST91)。
【0051】一方、実測のための処理では、第1実施形
態と同様な方法によって、走査型電子顕微鏡SEMを用
いて測長を行う(ステップST82)。その結果、図4
(B)の例では、この線幅の実測値W2が96.0nm
となる。続いて、この実測値W2を、対応する位置座
標、たとえばパターンの中心座標とともにホストコンピ
ュータ1の処理部から、たとえば内部メモリまたは外部
記憶装置3または4に一時的に出力させ、蓄積する(ス
テップST92)。
【0052】次に、第1実施形態と同様にして線幅の差
ΔWを算出し(ステップST10)、線幅の差ΔWが、
その符号とともに外部記憶装置4に一時的に蓄積される
(ステップST11)。
【0053】ステップST121では、ホストコンピュ
ータ1がステップST31で規定した検証チップ数iの
レジスタを参照して、検証チップ数iが、ステップST
22で規定した検証チップ数の最大値i0 に達したか否
かが調べられる。検証チップ数iが最大値i0 より小さ
い場合は、処理がステップST123に進み、ここで検
証対象のチップを任意に、または所定の規則に従って変
更する。これと同時に、検証チップ数のカウント値iを
インクリメントする。そして、処理がステップST6に
戻り、ステップST6〜ステップST121を繰り返
す。
【0054】ステップST121で、検証チップ数iが
最大値i0 と同じと判断されると、次のステップST1
22において、ホストコンピュータ1がステップST3
1で規定した検証パターン数nのレジスタを参照して、
検証パターン数nが、ステップST21で規定した検証
パターン数の最大値n0 に達したか否かが調べられる。
検証パターン数nが最大値n0 より小さい場合は、処理
がステップST124に進み、ここで検証対象のパター
ンを任意に、または所定の規則に従って同一チップ内で
変更する。続くステップST125において、検証パタ
ーン数のカウント値nをインクリメントする。そして、
処理がステップST5に戻り、ステップST5〜ステッ
プST122を繰り返す。
【0055】ステップST122において検証パターン
数nが最大値n0 に達したと判断されると、次のステッ
プST13において、算出した線幅の差ΔWとその符号
が、外部記憶装置4から読み出され、コンピュータ支援
設計装置CADに出力される。
【0056】このようにしてコンピュータ支援設計装置
CADに入力された線幅の差ΔWとその符号は、コンピ
ュータ支援設計装置CADが原マスクパターンの設計時
に加味した光近接効果の補正量の修正に用いられる。そ
の結果、新たに設計されたマスクパターンには、光近接
効果のほかに、プロセス近接効果を加味した補正が加え
られたこととなる。この新マスクパターンを用いてウエ
ハ上に形成されたパターンは、所望の線幅に近い線幅と
なり、微細パターンの再現性が向上する。
【0057】本実施形態では、検証すべき領域を予め抽
出し、その中から必要に応じて重要度を考慮しながら領
域の選択が行われる。しかも、その領域内のパターンの
特定が第1実施形態と同様に自動で行われることから、
検証効率が高く処理時間が短い。また、検証パターン数
や検証チップ数に制限を設けているので検証作業が必要
以上に長くならないし、制限時間内に従来より多くの回
数の検証が行われた場合、その検証精度が向上する。ま
た、抽出する検証パターンのチップ内分布を予め規定す
ることにより、想定されるプロセスに応じてチップ内の
バラツキを良く反映させたプロセス近接効果補正が可能
となるなど、数々の利点がある。
【0058】なお、図5では、同一パターンで検証チッ
プを変えながら検証を行い、その後、検証パターンを変
えるシーケンスとなっている。これは、同じパターンが
続くと線幅の計算効率が高いという利点が得られるため
である。しかし、たとえばチップ間の移動効率を考慮し
た場合、逆に、同一チップ内で検証パターンを変えなが
ら検証を行い、その後、検証チップを変えるシーケンス
であっても構わない。
【0059】
【発明の効果】本発明に係るマスクデータ補正方法およ
びその装置によれば、光近接効果補正後の設計データ上
のパターン寸法と、設計データを基に試作したウエハ上
のパターン寸法との差を求める工程を自動化することが
容易となり、プロセス起因の寸法変動の検証作業に必要
な人的負担が軽減される。また、精度の高い寸法測定を
短時間で行うことができるため、検証サイクル回数を減
らしてもパターンの高い転写精度が保証できる。あるい
は、逆に検証サイクル回数を増やしても人的労力や処理
時間が従来より増えないため、この場合、パターンの転
写精度が向上する。本発明に係るフォトマスクの製造方
法によれば、上記した高い転写精度の確保により、より
短い時間で低コストなフォトマスクの製造が可能とな
る。
【図面の簡単な説明】
【図1】本発明の実施形態に係るマスクデータ補正装置
の概略構成を示すブロック図である。
【図2】本発明の第2実施形態のマスクパターン補正手
順を示すフローチャートである。
【図3】(A)および(B)は、本発明の実施形態に係
る設計データ上の検証パターンの一例を示す図である。
【図4】(A)および(B)は、本発明の実施形態に係
る試料上の検証パターンの一例を示す図である。
【図5】本発明の第3実施形態のマスクパターン補正手
順を示すフローチャートである。
【符号の説明】
1…ホストコンピュータ(データ抽出部,エッジ検出
部,設計値算出部,測長装置制御部,比較制御部)、
2,3,4…外部記憶装置、SEM…走査型電子顕微鏡
(電子顕微鏡)、CAD…コンピュータ支援設計装置。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】光近接効果補正を施して設計された原マス
    クパターンの設計データからパターンのデータを抽出
    し、 抽出したパターンの座標情報と輪郭エッジ情報とを用い
    て、パターンの線幅の設計値を算出し、 原マスクパターンを用いて作製した試料において、上記
    パターンに対応した実パターンを、抽出したパターンの
    座標情報に基づいて特定し、 特定した実パターンを測長して線幅の実測値を求め、 上記設計値と上記実測値との差を算出し、 差に応じて設計データの補正量を変更するマスクデータ
    の補正方法。
  2. 【請求項2】上記設計データから抽出したパターンの座
    標情報と輪郭エッジ情報とを用いて電子顕微鏡を遠隔操
    作し、上記実パターンの測長を行う請求項1記載のマス
    クデータの補正方法。
  3. 【請求項3】上記パターンの線幅の設計値の算出と、上
    記実パターンの線幅の測長とを、所定の制限時間内で出
    来るかぎり多く繰り返し行う請求項1記載のマスクデー
    タの補正方法
  4. 【請求項4】上記パターンの線幅の設計値の算出と、上
    記実パターンの線幅の測長とを、予め既定したパターン
    数および/またはチップ数が満足するまで繰り返し行う
    請求項1記載のマスクデータの補正方法。
  5. 【請求項5】原マスクパターンを光近接補正効果を施し
    て設計し、 原マスクパターンの設計データからパターンのデータを
    抽出し、 抽出したパターンの座標情報と輪郭エッジ情報とを用い
    て、パターンの線幅の設計値を算出し、 原マスクパターンを用いて作製した試料において、上記
    パターンに対応した実パターンを、抽出したパターンの
    座標情報に基づいて特定し、 特定した実パターンを測長して線幅の実測値を求め、 上記設計値と上記実測値との差を算出し、 差に応じて設計データの補正量を変更し、 補正量が変更された設計データを基に、マスク基板上に
    パターンを形成するフォトマスクの製造方法。
  6. 【請求項6】コンピュータ支援装置が光近接効果補正を
    施して設計した原マスクパターンの設計データを取得し
    て、該設計データからパターンのデータを抽出するデー
    タ抽出部と、 抽出したパターンデータから輪郭エッジ情報を取得し
    て、座標情報と共に出力するエッジ検出部と、 エッジ検出部からの輪郭エッジ情報と座標情報とを基
    に、上記パターンの線幅を求め設計値として出力する設
    計値算出部と、 上記パターンの座標情報を基に電子顕微鏡を遠隔操作し
    て、電子顕微鏡内にセットされ、原マスクパターンを用
    いて試作された試料に対し、上記パターンに対応した実
    パターンの線幅を測長させ、該線幅の実測値を取得する
    測長装置制御部と、 測長装置制御部から得た線幅の実測値と、設計値算出部
    から得た線幅の設計値とを比較して差を求め、差に応じ
    て設計データの補正量の変更をコンピュータ支援装置に
    指示する比較制御部とを有したマスクデータ補正装置。
JP2001244062A 2001-08-10 2001-08-10 マスクデータの補正方法、その装置、およびフォトマスク製造方法 Pending JP2003057801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001244062A JP2003057801A (ja) 2001-08-10 2001-08-10 マスクデータの補正方法、その装置、およびフォトマスク製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001244062A JP2003057801A (ja) 2001-08-10 2001-08-10 マスクデータの補正方法、その装置、およびフォトマスク製造方法

Publications (1)

Publication Number Publication Date
JP2003057801A true JP2003057801A (ja) 2003-02-28

Family

ID=19074057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001244062A Pending JP2003057801A (ja) 2001-08-10 2001-08-10 マスクデータの補正方法、その装置、およびフォトマスク製造方法

Country Status (1)

Country Link
JP (1) JP2003057801A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058464A (ja) * 2004-08-18 2006-03-02 Toshiba Corp パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム
JP2006126532A (ja) * 2004-10-29 2006-05-18 Hitachi High-Technologies Corp 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
JP2006235327A (ja) * 2005-02-25 2006-09-07 Toshiba Corp マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法
JP2008107847A (ja) * 2003-08-28 2008-05-08 Toshiba Corp 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
KR100929551B1 (ko) 2009-02-27 2009-12-03 주식회사 지노스 설계 검증 장치 및 방법
KR100930089B1 (ko) 2009-02-27 2009-12-07 주식회사 지노스 설계 검증 장치 및 방법
US7735053B2 (en) 2006-06-29 2010-06-08 Sharp Kabushiki Kaisha Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method
US7735055B2 (en) 2004-07-23 2010-06-08 Kabushiki Kaisha Toshiba Method of creating photo mask data, method of photo mask manufacturing, and method of manufacturing semiconductor device
US7794897B2 (en) 2004-03-02 2010-09-14 Kabushiki Kaisha Toshiba Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method
JP2011164484A (ja) * 2010-02-12 2011-08-25 Toshiba Corp マスク検証方法、半導体装置の製造方法およびマスク検証プログラム
JP2012048196A (ja) * 2010-08-25 2012-03-08 Taiwan Semiconductor Manufacturing Co Ltd フォトリソグラフィマスクの検出方法、システム及び装置
JP2013506979A (ja) * 2009-09-30 2013-02-28 カール・ツァイス・エスエムティー・ゲーエムベーハー マイクロリソグラフィのための照明光学ユニット
JP2013092440A (ja) * 2011-10-26 2013-05-16 Advantest Corp パターン測定装置及びパターン測定方法
CN116931389A (zh) * 2023-09-18 2023-10-24 粤芯半导体技术股份有限公司 线宽测量方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107847A (ja) * 2003-08-28 2008-05-08 Toshiba Corp 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
US8142961B2 (en) 2004-03-02 2012-03-27 Kabushiki Kaisha Toshiba Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method
US7794897B2 (en) 2004-03-02 2010-09-14 Kabushiki Kaisha Toshiba Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method
US7735055B2 (en) 2004-07-23 2010-06-08 Kabushiki Kaisha Toshiba Method of creating photo mask data, method of photo mask manufacturing, and method of manufacturing semiconductor device
JP2006058464A (ja) * 2004-08-18 2006-03-02 Toshiba Corp パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム
JP2006126532A (ja) * 2004-10-29 2006-05-18 Hitachi High-Technologies Corp 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
JP4593236B2 (ja) * 2004-10-29 2010-12-08 株式会社日立ハイテクノロジーズ 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
JP2006235327A (ja) * 2005-02-25 2006-09-07 Toshiba Corp マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法
US7735053B2 (en) 2006-06-29 2010-06-08 Sharp Kabushiki Kaisha Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method
KR100930089B1 (ko) 2009-02-27 2009-12-07 주식회사 지노스 설계 검증 장치 및 방법
KR100929551B1 (ko) 2009-02-27 2009-12-03 주식회사 지노스 설계 검증 장치 및 방법
JP2013506979A (ja) * 2009-09-30 2013-02-28 カール・ツァイス・エスエムティー・ゲーエムベーハー マイクロリソグラフィのための照明光学ユニット
US9235137B2 (en) 2009-09-30 2016-01-12 Carl Zeiss Smt Gmbh Illumination optical unit for microlithography
JP2011164484A (ja) * 2010-02-12 2011-08-25 Toshiba Corp マスク検証方法、半導体装置の製造方法およびマスク検証プログラム
JP2012048196A (ja) * 2010-08-25 2012-03-08 Taiwan Semiconductor Manufacturing Co Ltd フォトリソグラフィマスクの検出方法、システム及び装置
JP2013092440A (ja) * 2011-10-26 2013-05-16 Advantest Corp パターン測定装置及びパターン測定方法
CN116931389A (zh) * 2023-09-18 2023-10-24 粤芯半导体技术股份有限公司 线宽测量方法
CN116931389B (zh) * 2023-09-18 2023-12-08 粤芯半导体技术股份有限公司 线宽测量方法

Similar Documents

Publication Publication Date Title
JP5204753B2 (ja) レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、キャリア・メディア及びシステム
JP3957631B2 (ja) 高収率レチクル形成方法
JP4216592B2 (ja) 集積回路の特性を測定するプロセスと装置
JP5414455B2 (ja) リソグラフィモデル較正のためのパターン選択
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US20040102912A1 (en) Automatic calibration of a masking process simulator
US11947254B2 (en) Method of mask data synthesis and mask making
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
JP2003057801A (ja) マスクデータの補正方法、その装置、およびフォトマスク製造方法
KR20170047101A (ko) Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
JP5237690B2 (ja) 半導体デバイスの製造方法
US11675958B2 (en) Lithography simulation method
US7562337B2 (en) OPC verification using auto-windowed regions
US7600213B2 (en) Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product
US20180284597A1 (en) Etch kernel definition for etch modeling
JP2000250198A (ja) フォトマスクの自動欠陥検査装置及び方法
US10386715B2 (en) Methodology for post-integration awareness in optical proximity correction
KR20230036578A (ko) 광 근접 보정 방법. 그것을 이용하는 마스크 제작 방법 및 반도체 칩
JP5149719B2 (ja) フォトマスクの製造方法
Morokuma et al. A new matching engine between design layout and SEM image of semiconductor device
JP3595166B2 (ja) マスクパターン設計方法
TW202013060A (zh) 度量衡設備
TW202326285A (zh) 光學鄰近校正方法、光罩製造方法和半導體晶片製造方法
Yang et al. OPC accuracy enhancement through systematic OPC calibration and verification methodology for sub-100nm node
US20230168590A1 (en) Methods for optical proximity correction and methods of manufacturing semiconductor devices having the same