JP5149719B2 - フォトマスクの製造方法 - Google Patents
フォトマスクの製造方法 Download PDFInfo
- Publication number
- JP5149719B2 JP5149719B2 JP2008175491A JP2008175491A JP5149719B2 JP 5149719 B2 JP5149719 B2 JP 5149719B2 JP 2008175491 A JP2008175491 A JP 2008175491A JP 2008175491 A JP2008175491 A JP 2008175491A JP 5149719 B2 JP5149719 B2 JP 5149719B2
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- manufacturing
- mask
- load index
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
(a)フォトマスク発注者がフォトマスク製造負荷指数を求め、前記フォトマスク製造負荷指数をフォトマスク製造者に転送する工程、
(b)前記フォトマスク発注者が前記フォトマスク製造者にフォトマスクを発注する工程、
(c)前記フォトマスク製造者が前記フォトマスク製造負荷指数を基にフォトマスク製造計画を立て、前記フォトマスクを製造する工程、
を含み、
前記フォトマスク製造負荷指数は、フォトマスク製造難易度を基に求められるものである。
上記(1)における前記(a)工程にて、
(a1)マスクレイアウトを解析する工程、
を含み、
前記フォトマスク製造負荷指数は、欠陥保証負荷指数および描画負荷指数の少なくとも一方を含み、
前記欠陥保証負荷指数は、前記(a1)工程時に抽出した前記フォトマスクの製造時に問題となるパターンの抽出数であるエラー数と、前記マスクレイアウト中に配置されたパターンの重要度とを基に決定する第1の関数であり、
前記描画負荷指数は、描画装置における描画単位をShotとした場合の半導体チップ当たりの総Shot数と、前記半導体チップの面積とを基に決定する第2の関数である。
図1は、露光装置の構成の一例を示す説明図である。なお、図1においては、露光装置の機能を説明するために必要な部分のみを示したが、その他の通常の露光装置(スキャナやステッパ)に必要な部分は通常の範囲で同様である。
本実施の形態における設計インテントとは、設計者の意図によるレイアウトの重要度分類のことであり、この情報をマスクレイアウトデータ内に盛り込んでおいてマスク製造に活用することができる。たとえば、パターンの重要度別に設定されたマスク欠陥規格の運用であり、(a)重要度別に検査感度を変える、(b)検出後の欠陥の判定を差別化する、(c)検出された欠陥の修正および修正後の検証作業方法および基準の差別化、等である。この設計インテントの活用で、パターンの重要度が比較的低い部分の欠陥規格を緩和する等を実施し、欠陥検査および欠陥修正作業負荷を相対的に小さくすることができる。また、パターンの重要度別でマスク製造への負荷が異なることになり、それぞれの重要度に割り当てられたパターンおよび領域の面積を求め、重要度別にマスク欠陥規格等を調整する効果を相対的な重み付けで表現することにより、チップ(またはマスク)全体での実際の欠陥保証工程の負荷を見積もることができる。この考え方を基に以下の式で実効検査面積を計算する。すなわち、EIAを実効検査面積とし、S1,S2,…を設計インテントで重要度1,2,…とされたパターンまたは領域の面積の合計とし、b1,b2,…をそれぞれの重み付けを表現する係数とし、EIA=b1×S1+b2×S2+…で表される式から計算するものである。実効検査面積EIAは、欠陥保証の中の欠陥修正工程に影響を与えるものであり、前記実施の形態1で説明したマスク製造負荷指数MMIを決定する欠陥保証負荷指数DATに影響するものである。すなわち、実効検査面積EIAからマスク製造負荷を示すマスク製造負荷指数MMIを見積もることが可能となる。
前記実施の形態1で説明した欠陥保証負荷指数DATのうち、欠陥修正負荷には欠陥修正工程仕掛時間が関係し、この欠陥修正工程仕掛時間は修正対象となる欠陥の数と関係する。この欠陥数は、開口面積(マスクパターン描画部の面積)と関係する。図8は、チップでの最小加工寸法が約90nmである製品用のマスクにおける、マスク毎の欠陥数と開口率との関係を示したものである。欠陥数は、マスク製造に用いられる材料の品質、製造工程の状況および製造工程条件等に左右されるが、図8に示すように、開口率が増えれば発生する欠陥数は増加する。つまり、保証すべきパターンの面積が多いほど欠陥発生の確率は大きくなり、結果として欠陥修正の負荷が増加する。特に、先端半導体デバイス用のマスクの欠陥保証には、高精度な欠陥修正技術の適用および欠陥修正部の検証方法の適用が必須となっており、これらが欠陥修正負荷を増加させている。以上のことから、前記実施の形態2で示した実効検査面積EIAと欠陥修正負荷を結びつけることで、設計インテントを含むマスクレイアウトから欠陥修正負荷を見積もることができる。すなわち、欠陥修正負荷からマスク製造負荷を示すマスク製造負荷指数MMIを見積もることが可能となる。
マスク検査は、マスクの製造工程の中で最も時間を要する工程の一つである。マスク検査工程は、所要時間が概ね一定しているが、マスク毎にレイアウトが異なることから、時には疑似欠陥が想定外に発生し、レビュー作業の増加、検査感度設定の見直し、およびマスク発注側への対処相談等の作業が追加で発生する場合がある。このような場合にマスク検査工程の負荷が増加する。図9は、マスク当りの欠陥(疑似欠陥を含む)の検出数とマスク検査工程の仕掛時間との関係を示したものであり、マスク当りの欠陥検出数が多くなり、あるしきい値を越えるとマスク検査工程の仕掛かり時間が増える傾向があることがわかる。実際の欠陥数は、プロセス管理で少ない数に抑えられており、図9の欠陥検出数のほとんどは疑似欠陥と判断されるため、疑似欠陥が多くなる可能性のあるマスクレイアウトでは、マスク検査工程の負荷が増加するといえる。
本実施の形態5では、前記実施の形態1〜4で説明したように設定したマスク製造負荷指数MMIの計算を最小加工寸法が90nmの半導体デバイス(チップ)のクリティカル工程のマスクレイアウトに実施し、出力されたマスク製造負荷指数MMIを製品毎およびマスク層毎に比較した。ここで、クリティカル工程とは、特に微細な加工が求められる工程であり、パターンの寸法精度ばかりでなく、パターンの重ね合わせ余裕が特に小さくなることも含まれる。
前記実施の形態1〜5で説明したマスク製造難易度を表現するマスク製造負荷指数MMIを計算するマスク製造負荷予測システムでは、(a)マスクデータベース検査で使用する画像補正パターンの選択機能、(b)検査不問領域設定機能、(c)マスク単位のShot数見積り情報をマスクメーカーに事前提供する機能、(d)マスク製造難易度を上げる要因となるマスクレイアウトの分析機能、(e)マスク製造難易度集計に関わるデータ転送システム機能、(f)ユーザーインターフェース機能、といった機能を盛り込む。
本実施の形態のマスク製造負荷予測システムを用いたマスク製造難易度の見積りは、DFMの手法を用いた場合のマスク製造難易度の低減効果を定量的に検証することができる。
本実施の形態における設計インテントとは、設計者の意図によるレイアウトの重要度分類のことであり、この情報をマスクレイアウトデータ内に盛り込んでおいてマスク製造に活用することができる。たとえば、パターンの重要度別に設定されたマスク欠陥規格の運用であり、(a)重要度別に検査感度を変える、(b)検出後の欠陥の判定を差別化する、(c)検出された欠陥の修正および修正後の検証作業方法および基準の差別化、(d)重要度情報に応じて、欠陥修正工程(方法)を変更する、等である。この設計インテントの活用で、パターンの重要度が比較的低い部分の欠陥規格を緩和する等を実施し、欠陥検査および欠陥修正作業負荷を相対的に小さくすることができる。また、前記(d)により、欠陥修正工程をリスクの低い簡単な工程(方法)に変更することが可能となり、その結果、欠陥修正時間の削減と、欠陥修正ミスの削減とを実現できる。
前記実施の形態1〜5で説明したマスク製造難易度を表現するマスク製造負荷指数MMIを計算するマスク製造負荷予測システムでは、(a)マスクデータベース検査で使用する画像補正パターンの選択機能、(b)検査不問領域設定機能、(c)マスク単位のShot数見積り情報をマスクメーカーに事前提供する機能、(d)マスク製造難易度を上げる要因となるマスクレイアウトの分析機能、(e)マスク製造難易度集計に関わるデータ転送システム機能、(f)ユーザーインターフェース機能、といった機能を盛り込む。
3 マスク基板
4A、4B 光透過領域
5A、5C 遮光パターン
11 層間絶縁膜
12、12A、12D 配線溝
13 層間絶縁膜
14 配線
15 接続孔
16 埋め込み配線
16D ダミー配線
C1 ロジック回路
C2 RAM回路
C3 ROM回路
C4 CPU回路
C5、C6 IP回路
C7 入出力回路
CHP 半導体チップ
E1 露光光源
E2 フライアイレンズ
E3 アパーチャ
E4、E5 コンデンサレンズ
E6 ミラー
E7 投影レンズ
E8 マスク位置制御手段
E9 ミラー
E11 試料台
E12 Zステージ
E13 XYステージ
E14 主制御系
E15、E16 駆動手段
E17 ミラー
E18 レーザ測長機
Est ステージ
EXP 露光装置
LD 領域
Lp 露光光
LR 領域
PE ペリクル
RET マスク
Claims (17)
- (a)フォトマスク発注者がフォトマスク製造負荷指数を求め、前記フォトマスク製造負荷指数をフォトマスク製造者に転送する工程、
(b)前記フォトマスク発注者が前記フォトマスク製造者にフォトマスクを発注する工程、
(c)前記フォトマスク製造者が前記フォトマスク製造負荷指数を基にフォトマスク製造計画を立て、前記フォトマスクを製造する工程、
を含み、
前記フォトマスク製造負荷指数は、フォトマスク製造難易度を基に求められ、
前記(a)工程は、
(a1)マスクレイアウトを解析する工程、
を含み、
前記フォトマスク製造負荷指数は、欠陥保証負荷指数および描画負荷指数の少なくとも一方を含み、
前記欠陥保証負荷指数は、前記(a1)工程時に抽出した前記フォトマスクの製造時に問題となるパターンの抽出数であるエラー数と、前記マスクレイアウト中に配置されたパターンの重要度とを基に決定する第1の関数であり、
前記描画負荷指数は、描画装置における描画単位をShotとした場合の半導体チップ当たりの総Shot数と、前記半導体チップの面積とを基に決定する第2の関数であることを特徴とするフォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法において、
前記欠陥保証負荷指数は、前記フォトマスクの製造時に形成された前記パターンの欠陥検査にかかる第1の負荷、および前記欠陥検査にて欠陥とされた前記パターンの修正にかかる第2の負荷の少なくとも一方を表すことを特徴とするフォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法において、
前記(a1)工程では、予め設定した解析基準に基づいて前記マスクレイアウトを解析して、前記フォトマスクの製造時に問題となる前記パターンを抽出し、さらに前記半導体チップ当たりの前記総Shot数を算出することを特徴とするフォトマスクの製造方法。 - 請求項3記載のフォトマスクの製造方法において、
前記解析基準は、複数の解析目的に対応して複数設定することを特徴とするフォトマスクの製造方法。 - 請求項4記載のフォトマスクの製造方法において、
前記複数の解析目的の各々に対し、複数の前記解析基準を設けることを特徴とするフォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法において、
前記(a)工程において、前記フォトマスク発注者は、前記フォトマスク製造負荷指数と共にフォトマスク発注情報を前記フォトマスク製造者に転送し、
前記フォトマスク発注情報は、少なくとも、半導体ウエハ面内における前記半導体チップの配置レイアウト、前記半導体ウエハ内における前記半導体チップの数、前記フォトマスクのスペック、前記フォトマスクの製造に用いる材料、前記フォトマスクの製造工程および前記フォトマスクの納期のうちの1つ以上を含むことを特徴とするフォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法において、
前記フォトマスク発注者は、前記(a1)工程によって定量化した前記フォトマスク製造負荷指数を求め、かつ前記(a1)工程での解析結果を基に前記フォトマスクの製造に用いるShot数情報を生成し、
前記(b)工程時もしくは前記(b)工程の前後で、前記フォトマスク発注者が前記フォトマスク製造者に前記Shot数情報を転送することを特徴とするフォトマスクの製造方法。 - 請求項7記載のフォトマスクの製造方法において、
前記欠陥保証負荷指数を決定する前記第1の関数および前記描画負荷指数を決定する前記第2の関数は、少なくとも、前記フォトマスクを利用する前記フォトマスク発注者、前記フォトマスク製造者、半導体ウエハ面内における前記半導体チップの配置レイアウト、前記半導体ウエハ内における前記半導体チップの数、前記半導体チップの製品分類、前記フォトマスクのスペック、前記フォトマスクの製造に用いる材料、前記フォトマスクの製造工程および前記フォトマスクの納期のうちの1つ以上によって決定される係数を備えていることを特徴とするフォトマスクの製造方法。 - 請求項8記載のフォトマスクの製造方法において、
前記フォトマスク製造負荷指数、前記欠陥保証負荷指数、前記描画負荷指数、前記第1の関数、前記第2の関数および前記係数は、予め前記フォトマスク発注者と前記フォトマスク製造者との間で取り決めたパスワードで保護される電子データとして保管することを特徴とするフォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法において、
前記フォトマスク製造負荷指数、前記欠陥保証負荷指数および前記描画負荷指数のそれぞれに対し、前記(a)工程に先立って予め基準値を設定し、
前記(a)工程で求めた前記フォトマスク製造負荷指数、前記欠陥保証負荷指数および前記描画負荷指数と、それぞれの前記基準値とを比較することを特徴とするフォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法において、
前記フォトマスク製造者は、前記フォトマスク製造負荷指数を基に前記フォトマスクの価格を設定することを特徴とするフォトマスクの製造方法。 - (a)フォトマスク製造難易度を基にフォトマスク製造負荷指数を求める工程、
(b)前記フォトマスク製造負荷指数を基に、フォトマスク描画装置で行う描画工程、欠陥検査装置で行う欠陥検査工程、および欠陥修正装置で行う欠陥修正工程により前記フォトマスクを製造する工程、
を含み、
前記(a)工程は、
(a1)マスクレイアウトを解析する工程、
を含み、
前記フォトマスク製造負荷指数は、欠陥保証負荷指数および描画負荷指数の少なくとも一方を含み、
前記欠陥保証負荷指数は、前記(a1)工程時に抽出した前記フォトマスクの製造時に問題となるパターンの抽出数であるエラー数と、前記マスクレイアウト中に配置されたパターンの重要度とを基に決定する第1の関数であり、
前記描画負荷指数は、前記フォトマスク描画装置における描画単位をShotとした場合の半導体チップ当たりの総Shot数と、前記半導体チップの面積とを基に決定する第2の関数であり、
前記(a1)工程では、予め設定した解析基準に基づいて前記マスクレイアウトを解析して、前記フォトマスクの製造時に問題となる前記パターンを抽出し、さらに前記半導体チップ当たりの前記総Shot数を算出することを特徴とするフォトマスクの製造方法。 - 請求項12記載のフォトマスクの製造方法において、
前記フォトマスクの製造時に問題となる前記パターンの情報を解析し、前記Shotの密度分布を算出し、前記Shotの密度が高く、所望の前記フォトマスク描画装置のメモリ制限を超える場合には、前記メモリ制限を超えない他の前記フォトマスク描画装置を選定することを特徴とするフォトマスクの製造方法。 - 請求項12記載のフォトマスクの製造方法において、
前記フォトマスク製造時に問題となる前記パターンを解析し、前記Shotの密度分布を算出し、局所的に前記Shotの密度が高く、所望の前記フォトマスク描画装置のメモリ制限を超える場合には、前記所望のフォトマスク描画装置の許容メモリサイズ内に収まるように1回に処理するデータサイズを小さくしたフォトマスク描画データを準備することを特徴とするフォトマスクの製造方法。 - 請求項12記載のフォトマスクの製造方法において、
前記フォトマスクの欠陥検査において問題となる前記パターンを前記欠陥検査装置の補正処理パターンに用いることにより、疑似欠陥数を減らし、前記フォトマスクの前記欠陥検査後の欠陥レビュー時間を減らすことを可能にするフォトマスクの製造方法。 - 請求項12記載のフォトマスクの製造方法において、
前記フォトマスクの欠陥検査において問題となる複数の前記パターンのうち、一部の前記パターンを検査不問領域として定義し、前記欠陥検査を行わないことを特徴とするフォトマスクの製造方法。 - 請求項12記載のフォトマスクの製造方法において、
前記パターンの重要度情報に応じて、前記欠陥修正工程を変更することを特徴とするフォトマスクの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008175491A JP5149719B2 (ja) | 2007-09-14 | 2008-07-04 | フォトマスクの製造方法 |
TW097126962A TWI440967B (zh) | 2007-09-14 | 2008-07-16 | 光罩之製造方法 |
US12/188,198 US8156451B2 (en) | 2007-09-14 | 2008-08-07 | Method of manufacturing photomask |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239303 | 2007-09-14 | ||
JP2007239303 | 2007-09-14 | ||
JP2008175491A JP5149719B2 (ja) | 2007-09-14 | 2008-07-04 | フォトマスクの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009086639A JP2009086639A (ja) | 2009-04-23 |
JP5149719B2 true JP5149719B2 (ja) | 2013-02-20 |
Family
ID=40660072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008175491A Expired - Fee Related JP5149719B2 (ja) | 2007-09-14 | 2008-07-04 | フォトマスクの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5149719B2 (ja) |
TW (1) | TWI440967B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011197520A (ja) * | 2010-03-23 | 2011-10-06 | Toppan Printing Co Ltd | フォトマスク製造方法 |
JP5988569B2 (ja) * | 2011-12-07 | 2016-09-07 | キヤノン株式会社 | 決定方法、決定装置およびプログラム |
CN105093814B (zh) * | 2014-05-21 | 2019-08-13 | 中芯国际集成电路制造(上海)有限公司 | 一种掩膜版雾化控制方法及装置 |
KR102630568B1 (ko) * | 2018-06-15 | 2024-01-29 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
JP7110044B2 (ja) * | 2018-09-14 | 2022-08-01 | キオクシア株式会社 | 修正パターン生成装置、パターン欠陥修正システム、修正パターン生成方法、及び半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002041126A (ja) * | 2000-07-27 | 2002-02-08 | Toshiba Corp | 半導体デバイスの生産方法及び生産システム |
JP2002328463A (ja) * | 2001-04-27 | 2002-11-15 | Mitsubishi Electric Corp | 半導体回路用フォトマスクの発注方法 |
JP2003092245A (ja) * | 2001-09-17 | 2003-03-28 | Hitachi Ltd | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 |
JP2005011181A (ja) * | 2003-06-20 | 2005-01-13 | Toppan Printing Co Ltd | 生産管理装置、生産管理方法、生産管理プログラム |
-
2008
- 2008-07-04 JP JP2008175491A patent/JP5149719B2/ja not_active Expired - Fee Related
- 2008-07-16 TW TW097126962A patent/TWI440967B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2009086639A (ja) | 2009-04-23 |
TW200921268A (en) | 2009-05-16 |
TWI440967B (zh) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8156451B2 (en) | Method of manufacturing photomask | |
KR101450500B1 (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
US7571422B2 (en) | Method for generating a design rule map having spatially varying overlay budget | |
US7646906B2 (en) | Computer-implemented methods for detecting defects in reticle design data | |
US6968253B2 (en) | Computer-implemented method and carrier medium configured to generate a set of process parameters for a lithography process | |
US10031426B2 (en) | Method and system for overlay control | |
US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
JP4216592B2 (ja) | 集積回路の特性を測定するプロセスと装置 | |
US7941767B2 (en) | Photomask management method and photomask wash limit generating method | |
US8792080B2 (en) | Method and system to predict lithography focus error using simulated or measured topography | |
US20080003510A1 (en) | Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for imporving design rule, mask production method, and semiconductor integrated circuit production method | |
US20070288113A1 (en) | Aligner evaluation system, aligner evaluation method, a computer program product, and a method for manufacturing a semiconductor device | |
US8601419B1 (en) | Accurate process hotspot detection using critical design rule extraction | |
US20060273266A1 (en) | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing | |
US20030115569A1 (en) | Method and system for optical proximity correction | |
TWI485509B (zh) | 圖案產生方法 | |
CN105652589A (zh) | 使用设计者意图数据检查晶片和掩模版的方法和系统 | |
US8043772B2 (en) | Manufacturing method and manufacturing system of semiconductor device | |
JP5149719B2 (ja) | フォトマスクの製造方法 | |
US20090132992A1 (en) | Statistical optical proximity correction | |
JP2003057801A (ja) | マスクデータの補正方法、その装置、およびフォトマスク製造方法 | |
JP6338368B2 (ja) | パターンの光学像の評価方法 | |
US8741511B1 (en) | Determination of lithography tool process condition | |
TW202234173A (zh) | 度量衡方法及設備 | |
JPH10103932A (ja) | 転写パターンの形状予測方法、設計パターンの検査・補正方法、及び、そのための装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |