CN1441474A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1441474A
CN1441474A CN03103351A CN03103351A CN1441474A CN 1441474 A CN1441474 A CN 1441474A CN 03103351 A CN03103351 A CN 03103351A CN 03103351 A CN03103351 A CN 03103351A CN 1441474 A CN1441474 A CN 1441474A
Authority
CN
China
Prior art keywords
semiconductor device
mentioned
conductive plate
lead
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03103351A
Other languages
English (en)
Other versions
CN1257544C (zh
Inventor
青野勉
岡田喜久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1441474A publication Critical patent/CN1441474A/zh
Application granted granted Critical
Publication of CN1257544C publication Critical patent/CN1257544C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明涉及半导体装置的制造方法。在已有的半导体装置的制造方法中，因为用引线接合法使导线与半导体器件表面的电极连接，所以存在着由于引线接合法引起的冲击对半导体器件产生恶劣影响的课题。在本发明的半导体装置的制造方法中，当形成半导体器件32表面的导电板38，39时，通过半刻蚀，背刻蚀形成一块导电板50。进一步，通过焊料将导线40，41粘结在导电板38，39和连接区域36，37上实现它们之间的连接。因为通过这样做，能够完全省略在半导体器件32表面上的引线接合法作业，所以能够消除由于引线接合法引起的对半导体器件32的冲击。

Description

半导体装置的制造方法
技术领域
本发明涉及在内装用于电力的半导体器件的半导体装置中的外部电极上的配线安装构造的制造方法。
已有技术
关于已有的用于电力的半导体装置，我们介绍，例如，日本平成5年公布的5-206449号专利公报中揭示的装置。如在上述公报中记载的那样，已有的用于电力的半导体装置为了能够适用于各种电流容量的用途准备了标准尺寸的开关元件芯片。而且，采用只将与用途的电流容量相称的个数的该开关元件芯片并联联结起来进行使用的方式。
下面，我们参照图10到图12，简单地说明关于用于电力的半导体装置的构造的一个例子。又，这里，我们舍弃对上述半导体装置的电路工作的说明。而且，图10是已有的半导体装置的平面图。图11是图10的A-A线方向的截面图，图12是图10的B-B线方向的截面图。
如图所示，例如，在由铜构成的矩形状的第1电极板1的周边上形成电极板3。电极板3具有，例如，通过氧化铝那样的绝缘板2载置的口字少一竖的形状。而且，在第1电极1的中央部分上形成第3电极板5。第3电极板5，例如，通过氧化铝那样的绝缘板4被载置，具有长方向与第2电极板3的大致平行的2条边大致平行的带状。进一步，在第1电极板1上形成离开第2电极板3和第3电极板5，并且包围第3电极板5那样地载置的缓冲板6。缓冲板6是由，例如，钼那样的热膨胀系数与半导体接近的金属材料构成的。
而且，分别将每3个并列地设置的矩形状的IGBT(Insulated-Gate-Bipolar-Transistor(绝缘栅双极晶体管))芯片7粘结在缓冲板6上。又，分别将邻接地配置的2个矩形状的二极管芯片8粘结在缓冲板6上的角部。IGBT芯片7具有一对主表面，分别地在一个主表面上设置收集极9，在另一个主表面上设置发射极10和栅极11。而且，将收集极9载置在缓冲板6的一侧。另一方面，二极管芯片8具有一对主表面，分别地在一个主表面上设置阳极12，在另一个主表面上设置阴极13。而且，将阴极13载置在缓冲板6的一侧。
而且，通过接合引线14使IGBT芯片7上的多个发射极10和第2电极板3之间电连接起来。又，通过接合引线14使IGBT芯片7的栅极11和第3电极板5之间电连接起来。又，也通过接合引线15使二极管芯片8的多个阳极12与第2电极板3之间电连接起来。此外，由焊料等的粘合层16，第1引出端子17，第2引出端子18，第3引出端子19等构成。这些引出端子既可以与电极板形成一体，也可以直接或间接地与其它准备好的各电极板粘合。
如上所述，在已有的半导体装置上，通过接合引线14使IGBT芯片7上的发射极10与第2电极板3之间连接起来。这时，在IGBT芯片7上形成多个发射极10，分别将接合引线14焊接在各个发射极10上。而且，对于二极管芯片8也同样地，在芯片8上形成多个阳极12。因此，分别将接合引线15焊接在各个阳极12上。又，通过变更在上述半导体装置中使用的IGBT芯片7和二极管芯片8的数目，能够发挥出各种不同的功能。
即，例如，在1块IGBT芯片7上，为了向发射极区域供给均等的电流，与发射极10数目相同的接合引线14是必需的材料。而且，进一步，必须进行只与接合引线14的数目相等的焊接。因此，存在着需要很长的焊接时间，使作业效率恶化不能够提高大量生产性那样的课题。
进一步，为了通过接合引线14使IGBT芯片7上的多个发射极10与第2电极板3连接起来，实施通过焊接机的热压接引线接合法，超声波引线接合法等。这时，必然在IGBT芯片7上加上振动，在芯片7上加上很大的应力。结果，存在着由于重复这种作业，在由硅氧化膜等构成的层间绝缘膜中引入裂纹那样的课题。
本发明是鉴于上述已有的课题提出来的，作为本发明的半导体装置的制造方法的特征是它具备准备具有至少一个主表面，并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件的工序，准备一块导电板，在从与上述半导体器件的粘合面刻蚀上述导电板，在上述粘合面上形成凹凸，将上述导电板粘结在上述半导体器件表面上后，从上述导电板的粘合面和相反的面进行刻蚀，余下上述导电板的上述凸部，并使它们各自分离的工序，和准备由导电材料构成的导线，将上述导线与上述分离的导电板连接起来的工序。
本发明的半导体装置的制造方法的特征是在上述半导体器件上形成的多个上述电流通过电极和控制电极上分别与上述导电板的凸部对应那样地从粘合面适当地刻蚀上述导电板，使上述导电板在粘合面上形成上述凹凸。
进一步，本发明的半导体装置的制造方法的特征是优先地上述导线是铜线，通过焊料将上述导线与在半导体器件表面上独立的上述导电板粘结起来。
进一步，本发明的半导体装置的制造方法的特征是优先地上述导线是金线或铝线，通过接引线接合法将上述导线与在半导体器件表面上独立的上述导电板连接起来。
附图说明
图1是说明本发明的实施形态中的半导体装置的斜视图。
图2是用于本发明的实施形态中的半导体装置的半导体器件的平面图。
图3是本发明的实施形态中的图1所示的半导体装置的X-X线方向的截面图。
图4是说明本发明的实施形态中的特征部分的截面图。
图5是本发明的实施形态中的图1所示的半导体装置的Y-Y线方向的截面图。
图6是说明本发明的实施形态中的半导体装置的斜视图。
图7是说明本发明的实施形态中的半导体装置的制造方法的斜视图。
图8是说明本发明的实施形态中的半导体装置的制造方法的斜视图。
图9是说明本发明的实施形态中的半导体装置的制造方法的斜视图。
图10是说明已有的半导体装置的平面图。
图11是说明已有的半导体装置的截面图。
图12是说明已有的半导体装置的截面图。
具体实施方式
现在我们参照图1～图9说明作为本发明的半导体装置的实施形态。图1和图6是用于说明本发明的半导体装置的基本构造的斜视图，图2是图1所示的半导体器件的表面的平面图，图3是图1所示的斜视图的X-X线方向的截面图，图4是粘结在电极上的导电板的截面图，图5是图1所示的斜视图的Y-Y线方向的截面图。而且，图7～图9是用于说明半导体器件的制造方法的图。
首先，如图1所示，本发明的半导体装置主要是由绝缘基片31，与由将半导体器件32粘结在绝缘基片31上的导电箔构成的收集极对应的粘结区域33，在粘结区域33的两侧由绝缘材料构成的1组台座34，35，在台座34，35上与由导电箔构成的发射极和栅极对应的连接区域36，37，与在半导体器件32表面上形成的发射极对应的导电板38和与栅极对应的导电板39，将与发射极对应的导电板38和与栅极对应的导电板39与连接区域36，37电连接起来的与各个电极对应的导线40，41，分别使连接区域36，37与外部导线连接的发射极端子42，分别使栅极端子43和粘结区域33与外部导线连接的收集极端子44构成的。
其次，我们说明构成本发明的半导体装置的各构成要素。
首先，说明基片31。在本实施形态中，在基片31上，例如，安装具有电流密度300A/cm2等的特性的IGBT芯片那样的用于电力的半导体器件32。因此，考虑到从半导体器件32产生的热的散热性，用散热性优良的陶瓷基片作为基片31。而且，作为构成基片31的其它材料，也能够采用对AlN(氮化铝)或Cu(铜)基片，Fe(铁)基片，Fe-Ni基片等的合金表面进行绝缘处理后的金属基片。进一步，也能够用在上述金属基片表面上粘合陶瓷基片的基片。
其次，考虑到加工性，散热性等，设置在这个基片31上的台座34，35由陶瓷构成。而且，与半导体器件32的两侧相对地配置台座34，35，使台座34，35的表面处于比半导体器件32的表面高的位置那样地形成台座34，35。通过这样做，形成防止导线40，41在半导体器件32的边缘发生短路的构造。而且，在本实施形态中，与为了使在台座34上在半导体器件32表面上形成的发射极45(请参照图2)与外部装置电连接起来的发射极45对应的连接区域36是，例如，由铜箔形成的。另一方面，在台座35一侧，与台座34相同，形成与栅极46(请参照图2)对应的连接区域37。
而且，用于使与发射极45对应的连接区域36与外部端子连接的发射极端子42与连接区域36形成一体。另一方面，同样地，用于使与栅极46对应的连接区域37与外部端子连接的栅极端子43与连接区域37形成一体。
又，也存在着从半导体器件32的表面导出的导线40，41直接与模块等的外部导电体连接的情形。这时，省略了上述的台座34，35，连接区域36，37和端子42，43。又，也可以具有省略台座34，35自身，在绝缘基片31上形成连接区域36，37的构造。而且，不限定于半导体器件32粘结在绝缘基片31上的情形，即便在粘结在引线架，印刷电路基片上等的情形中也能够实现本发明中的外部配线构造。
其次，我们说明如图2所示的半导体器件32的表面构造。在半导体器件32的表面上形成绝缘层47，通过设置在这个绝缘层47上的孔48露出多个发射极45和栅极46。这时，设置在绝缘层47上的孔48大致在纸面左右方向具有1行地开口，而在纸面上下方向形成多个这样的孔48。而且，在纸面上下方向大致平行的位置上形成多个孔48，发射极45和栅极46交互地从孔48露出来。又，图中未画出，但是在发射极45和栅极46的下部区域中形成例如硅氧化膜作为层间绝缘膜。
其次，如图3所示，在本发明的半导体装置中，具有例如，通过焊料49(请参照图4)将由Cu(铜)或Cu(铜)合金构成的导电板38，39粘结在从半导体器件32表面的绝缘层47露出的发射极45和栅极46上的特征。对于1个发射极45或栅极46用1块导电板38，39。
具体地说，如图1所示，导电板38，39形成能够大致完全覆盖从孔48露出的各个发射极45和栅极46的大小或者将它们收入到孔48内的大小。通过焊料49将这些导电板38，39与从设置在半导体器件32表面的绝缘层47中的孔48露出的发射极45和栅极46粘结起来。这时，绝缘层47由没有焊料沾润性的材料构成。因此，如图4所示，作为粘结材料的焊料通过由焊料表面张力引起的自调整性效果能够确实地将发射极45和栅极46与导电板38，39粘结起来。又，如上所述，通过导电板38，39和露出电极的大小关系，用焊料将导电板38，39在它的大致全部连接区域中确实地与电极45，46固定在一起。通过这样做，在本实施形态中，在半导体器件32的表面上在纸面上下方向大致等间隔地并大致平行地配置10行导电板38，39。
结果，与邻接的发射极45和栅极46对应的导电板38，39具有直线性，并且，通过利用由焊料的表面张力引起的自调整性效果，能够实现不会相互接触发生短路的构造。又，当将导电板38，39粘结在发射极45和栅极46上时，通过利用焊料的自调整性效果，能够使导电板38，39的粘结作业变得容易。
又，为了与使用的半导体器件32相应，并且应对与使用用途相应的电流容量，能够每次变更导电板38，39的宽度，厚度等的尺寸。
其次，如图1和图6所示，在本发明的半导体装置中，具有通过导线40，41将粘结在半导体器件32的表面上的导电板38，39与连接区域36，37电连接起来的特征。而且，作为连接导线的方法具有下面说明的2个方法，我们说明由这些方法形成的构造。又，图6是用于说明本发明的半导体装置的基本构造的斜视图。
首先，作为第1构造是当用例如铜(Cu)线作为导线40，41的情形。这种构造的特征是通过焊料用导线40，41将导电板38，39与连接区域36，37连接起来。即实现了在半导体器件32的表面上完全不用引线接合法的构造。而且，在第1构造中，如图1所示，通过焊料用导线40，41将导电板38，39和与发射极45和栅极46对应的连接区域36，37连接起来。而且，导线40，41的一端在导电板38，39的端部进行连接。这里，导电板的端部是在导线与连接区域连接一侧的导电板的表面上，位于从孔露出的电极上的导电板的表面区域。但是，导线40，41也可以在导电板38，39的任意位置上进行粘结。而且，为了提高导线40，41与导电板38，39的连接性，在导线40，41与导电板38，39的粘结区域中预先实施镀焊料，镀Au(金)，镀Ag(银)，镀铂(Pd)等。又，不仅在粘结区域中，而且也可以在导线40，41与导电板38，39的全体上实施上述镀敷。通过这种构造，在本发明中，因为在半导体器件32的表面上不用引线接合法，所以不会给予半导体器件32由引线接合法引起的冲击。结果，也不会在半导体器件32的电极45，46的下部区域上形成的层间绝缘膜中引入裂纹，从而能够提供制品品质的可靠性卓越的半导体装置。
进一步，如上所述，在本发明的半导体装置中，导线40，41在导电板38，39的端部进行连接。而且，如上所述，导电板38，39通过焊料在大致全部区域中与露出的电极45，46粘结。通过这样做，能够实现可以向在半导体器件32的表面上通过绝缘层47露出的电极45，46提供均等的电流的构造。
进一步，在本发明的半导体装置中，如上所述，导电板38，39和连接区域36，37分别通过导线40，41连接起来。通过这样做，即便连接区域36，37和半导体器件32的粘结位置关系以及它们的高度关系相对于设计来说多少具有误差，因为导线40，41具有柔软性，延展性等，所以也能够灵活地应付该误差。结果，能够形成通过扩大台座34，35的厚度允许范围等提高半导体装置制造的作业性和大量生产性的构造。
进一步，在本发明的半导体装置中，将多个与发射极45对应的导电板38和与栅极46对应的导电板39安装在半导体器件32的表面上。而且，通过从各个导电板38，39将导线40，41鸟群状地取出到在半导体器件32两侧形成的连接区域36，37，能够简单地构成避免导线40，41密集的半导体装置的构造。
其次，作为第2构造是如图6所示，当用例如Au(金)线和Al(铝)线作为导线40，41的情形。这种构造的特征是通过对导线40，41用引线接合法将导电板38，39与连接区域36，37连接起来。而且，形成导线40，41在导电板38，39的端部进行连接的构造。这里，如上所述，因为通过焊料确实地粘结导电板38，39，所以能够作为1块导电板那样地分散每次由引线接合法引起的冲击。因此，在本发明中，也能够不直接对半导体器件32的表面使用引线接合法，将导电板38，39用作缓冲板。结果，能够大幅度地减少给予半导体器件32的由引线接合法引起的冲击。而且，能够防止由于用引线接合法时的冲击在发射极45和栅极46的下部区域上形成的层间绝缘膜中引入裂纹。又，在本实施形态中，导线40，41和导电板38，39具有导线40，41在导电板的端部进行连接的构造，但是不一定要限定于这种构造。即便在导线40，41在导电板38，39的任意位置进行连接的情形中，也能够得到与上述相同的效果。这里，导电板38，39的端部也与第1构造相同。
又，因为能够与第1构造相同地得到利用导线40，41的柔软性，延展性等的效果等的其它效果，所以这里不再进行可以参照上述说明得到的说明。
最后，在基片31上，例如，形成与由铜箔构成的收集极对应的粘结区域33。而且，如上所述，在半导体器件32的里面形成收集极(图中未画出)，通过焊料使这个收集极与粘结区域33电连接。从粘结区域33，形成与粘结区域33成为一体的收集极端子44，通过这个收集极端子44与外部导线连接。
其次，我们参照图7～图9说明作为本发明的半导体装置的制造方法的实施形态。这里，关于用于说明半导体装置构造的图形和用于各个构成要素的标号，在相同的情况下用相同的图形和标号。
作为本发明的第1工序，如图7所示，准备绝缘基片31，在这个基片31上配置并形成与由用于粘结半导体器件32的导电箔构成的收集极对应的粘结区域33，在粘结区域33的两端配置并形成由绝缘材料构成的1组台座34，35，在台座34，35上配置并形成与由导电箔构成的发射极和栅极对应的连接区域36，37。
在本工序中，如图7所示，首先，准备绝缘基片31。而且，在基片31上，例如，安装具有电流密度为300A/cm2，直流信号电流放大率为1000左右的特性的IGBT芯片那样的用于电力的半导体器件32。因此，考虑到从半导体器件32产生的热的散热性，用散热性优良的陶瓷基片作为基片31。而且，作为构成基片31的其它材料，也能够采用对AlN(氮化铝)或铜基片，铁基片，Fe-Ni基片等的合金表面进行绝缘处理后的金属基片。进一步，也能够用在上述金属基片表面上粘合陶瓷基片的基片。
其次，如图所示，将导电箔压接在基片31的中央部分，与半导体器件32的大小相应地形成与收集极对应的粘结区域33。而且，在半导体器件32的里面形成收集极(图中未画出)，在以后的工序中，通过焊料使这个收集极与粘结区域33电连接。因此，从粘结区域33，形成与粘结区域33成为一体的收集极端子44，通过这个收集极端子44与外部导线连接。
这时，考虑到焊料的粘合性，焊接性等选择作为导电箔的材料。而且，作为材料，能够利用用铜作为主材料的导电箔，用铝作为主材料的导电箔，或用Fe-Ni等合金构成的导电箔等，但是在本实施形态中采用铜作为主材料的导电箔。
其次，在基片31上在粘结区域33的两侧设置1组台座34，35。考虑到加工性，散热性等由陶瓷形成这些台座34，35。而且，在这些台座34，35上，与粘结区域33的情形相同，例如，准备铜箔等的导电箔，为了覆盖台座34，35上面部分那样地形成与发射极45对应的连接区域36和与栅极46对应的连接区域37。这时，在与发射极45对应的连接区域36上与连接区域36一体地形成用于与外部端子连接的发射极端子42。另一方面，同样地，在与栅极46对应的连接区域37上与连接区域37一体地形成用于与外部端子连接的栅极端子43。
又，也存在从半导体器件32的表面导出的导线40，41直接与模块等的外部导电体连接的情形。这时，省略了上述的台座34，35，连接区域36，37和端子42，43。又，半导体器件32不限定于粘结在绝缘基片31上的情形，也存在着粘结在引线架，印刷电路基片上等的情形。这时，可以省略绝缘基片31。
其次，作为本发明的第2工序，如图8所示，形成分别覆盖从半导体器件32表面的绝缘层47的孔48露出的发射极45(请参照图2)和栅极46(请参照图2)上的电极板38，39。
在本工序中，如图8(A)所示，首先，准备1块导电板50。导电板50需要具有至少能够完全覆盖从半导体器件32表面露出的电极的大小。而且，导电板50，例如，由铜或铜合金构成，厚度需要在100μm～500μm左右。但是，与流过半导体器件的电流容量等的用途相应地决定厚度。
其次，如图8(B)所示，在本实施形态中，在与导电板50的半导体器件32的粘合面上，在半导体器件32的表面上形成的发射极45和栅极46的形成位置上分别在每5个地方形成对应的凸部51，52。首先，在导电板50上形成光敏电阻(耐刻蚀掩模)。而且，除了成为与发射极45和栅极46对应的凸部51，52的区域，为了露出导电板50，对光敏电阻进行刻蚀。此后，通过光敏电阻选择地对导电板50进行刻蚀。
在本工序中，为了均匀并且高精度地制成由刻蚀形成的分离沟53的深度，图中未画出，但是使分离沟53开口部分向下，从设置在导电板50下方的刻蚀液供给管向上方喷射刻蚀液。结果，碰到刻蚀液的分离沟53的部分被刻蚀，刻蚀液不会残留在分离沟53内而被直接排出。通过这样做，能够通过刻蚀液的处理时间来控制分离沟53的深度，能够形成均匀并且高精度的分离沟53。又，刻蚀液主要采用Cl化铁或Cl化铜。又，在导电板50的凸部51，52上，预先实施选择的镀敷，能够达到在以后的安装工序中，提高焊料沾润性的目的。
而且，如图8(C)所示，在与导电板50的半导体器件32的粘合面上，能够与图2所示的半导体器件32表面的发射极45和栅极46对应，交互地并且平行地形成凸部51，52。
其次，作为本发明的第3工序，如图9所示，将导电板50粘结在半导体器件32上，此后，分离导电板50。
在本工序中，如图9(A)所示，将导电板50的凸部51，52位置一致地粘结在半导体器件32表面的发射极45和栅极46上。而且，作为这个导电板50的粘合方法是，预先，在导电板50的粘合面上形成的凸部51，52上实施焊料镀敷后，再粘结在半导体器件32表面上的方法。又，也可以是相反地，在半导体器件32表面的发射极45和栅极46上实施焊料镀敷后，再粘结导电板50的方法。这时，能够通过利用由焊料表面张力引起的自调整性效果，将导电板50粘结在半导体器件32的表面上。结果，能够位置精度良好地将导电板50的凸部51，52粘结在发射极45和栅极46上。
其次，将粘结在半导体器件32表面上的导电板50分离成与各个发射极45和栅极46对应的导电板38，39。作为分离方法，化学地和/或物理地除去导电板50的粘合面的相反面，形成各个导电板38，39。这个工序是通过研磨，研削，刻蚀，激光的金属蒸发等实施的。
而且，如图9(B)所示，从粘合面的相反面对导电板50进行刻蚀，除去一体地支持各个凸部51，52的部分，使凸部51，52余留在半导体器件32的表面上。通过这样做，在半导体器件32表面的每个发射极45和栅极46上形成导电板38，39。这时，如上所述，能够通过刻蚀液的处理时间来控制导电板50的分离沟53的深度，能够形成均匀并且高精度的分离沟53。因此，半导体器件32表面的导电板38，39具有均匀的厚度，并且能够位置精度良好地粘结在发射极45和栅极46上。
根据本工序的半导体装置的制造方法，在半导体器件32表面上粘结导电板38，39的作业中，各个导电板38，39的尺寸很微小，但是当粘结到半导体器件32上时可以作为一体地支持的导电板50加以处理。又，因为用焊料粘结半导体器件32和导电板50，所以能够得到由焊料表面张力引起的自调整性效果。通过这样做，能够用将导电板38，39粘结在半导体器件32表面上的工序，一次地粘结来自1块导电板50的多个导电板38，39。结果，能够提高安装导电板的作业性和半导体装置的大量生产性。
其次，作为本发明的第4工序，如图1所示，将粘结导电板38，39的半导体器件32粘结在粘结区域33上，用导线40，41将导电板38，39与连接区域36，37电连接起来。而且，在半导体装置的构造说明中如上所述，作为导线40，41的连接方法也存在着2个方法。
首先，我们说明第1制造方法。在本工序中，如图1所示，用焊料通过导线40，41将导电板38，39与连接区域36，37电连接起来。首先，例如用铜(Cu)线作为导线40，41。而且，作为粘结材料，例如用焊料将导电板38，39和连接区域36，37与导线40，41连接起来。这时，通过利用由焊料表面张力引起的自调整性效果，能够在所要的位置上连接导电板38，39和导线40，41。因此，在本实施形态中，为了提高导线40，41与导电板38，39的连接性，在导线40，41和导电板38，39的粘结区域中预先实施例如，镀焊料，镀Au，镀Ag，镀铂(Pd)等。此后，通过焊料将两者连接起来，可以在所要的位置上连接导电板38，39和导线40，41。此外，不仅在粘结区域，而且也可以在导线40，41和导电板38，39的全体上实施上述镀敷。
而且，如图所示，导线40，41和导电板38，39在导电板38，39上的端部区域进行连接，但是没有特别的限定。也可以在导电板38，39上的任意位置上进行连接。通过这个工序，完成图1所示的半导体装置。
即，根据本发明的制造方法，能够实现在半导体器件32的表面上完全不用引线接合法的构造。根据这种构造，在本发明中，因为在半导体器件32的表面上不用引线接合法，所以不会给予半导体器件32由引线接合法引起的冲击。结果，也不会在半导体器件32的电极45，46的下部区域上形成的层间绝缘膜中引入裂纹，从而能够提供制品品质的可靠性卓越的半导体装置。
进一步，在本发明的半导体装置的制造方法中，半导体器件32表面上的导电板38，39和连接区域36，37之间通过导线40，41连接起来。通过这样做，即便连接区域36，37和半导体器件32的粘结位置关系以及它们的高度关系相对于设计来说多少具有误差，因为导线40，41具有柔软性，延展性等，所以也能够灵活地应付该误差。结果，也能够通过扩大在表面上形成连接区域36，37的台座34，35的厚度允许范围，提高半导体装置的作业性和大量生产性。
其次，我们说明第2制造方法。在本工序中，如图6所示，用引线接合法通过导线40，41将导电板38，39与连接区域36，37连接起来。首先是例如用Au(金)线和Al(铝)线作为导线40，41的情形。这种构造的特征是用引线接合法通过导线40，41使导电板38，39与连接区域36，37连接起来。如图所示，导线40，41在导电板38，39的端部进行连接。这里，如上所述，因为通过焊料确实地使导电板38，39与电极45，46粘结起来，所以能够作为1块导电板那样地分散每次由引线接合法引起的冲击。因此，在本发明中，也能够不直接对半导体器件32的表面使用引线接合法，将导电板38，39用作缓冲板。结果，能够大幅度地减少给予半导体器件32的由引线接合法引起的冲击。而且，能够防止由于引线接合法时的冲击在发射极45和栅极46的下部区域上形成的层间绝缘膜中引入裂纹。此外，在本实施形态中，具有对于导线40，41和导电板38，39，导线40，41在导电板的端部进行连接的构造，但是不一定要限定于这种构造。即便在导线40，41在导电板38，39的任意位置上进行连接的情形中，也能够得到与上述相同的效果。这里，导电板38，39的端部就是上述的位置。
又，在本发明的半导体装置中，不一定要限定于上述的实施形态，当用MOS晶体管等那样的在芯片表面上形成不同种类的电极的半导体器件时，也能够得到同样的效果。此外，在不脱离本发明的要旨的范围内，可以进行种种的变更。
本发明的效果是
第一，在本发明的半导体装置的制造方法中，在将导电板粘结在半导体器件表面上形成的多个电流通过电极和控制电极上的工序中，使用刻蚀技术。通过这样做，能够在1块导电板上一次地粘结与各个电极对应的多个导电板。结果，能够提高将导电板粘结在半导体器件表面上的作业性和提高半导体装置的大量生产性。
第二，在本发明的半导体装置的制造方法中，在粘结导电板和导线的工序中，通过焊料粘结各个导电板和导线。例如用Cu线作为导线。通过这样做，能够在半导体表面上实现完全省略引线接合法的工序。结果，不会给予半导体器件由于引线接合法的冲击造成的影响，能够大幅度提高制品品质。又，因为粘结时，能够利用焊料的自调整性效果，所以能够将导线和导电板粘结在所要的位置上。
第三，在本发明的半导体装置的制造方法中，在粘结导电板和导线的工序中，用引线接合法粘结各个导电板和导线。这时，具有在导电板上进行引线接合法的特征。通过这样做，因为当用引线接合法时，将导电板用作缓冲板，所以不会直接给予电极由于引线接合法引起的冲击。结果，减少了由于用引线接合法的冲击对半导体器件的影响，从而能够大幅度地提高制品品质。
第四，在本发明的半导体装置的制造方法中，具有在导电板上连接在半导体器件表面上形成的多个电流通过电极和控制电极，用导线连接台座上的连接区域和导电板的特征。通过这样做，即便1组台座与半导体器件的粘结位置关系以及它们的高度关系相对于设计来说多少具有误差，因为导线具有柔软性，延展性等，所以也能够灵活地应付该误差。结果，能够通过扩大台座厚度的允许范围等提高作业性和大量生产性。

Claims (9)

1.半导体装置的制造方法，它的特征是它具备
准备具有至少一个主表面，并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件的工序，
准备一块导电板，在从与上述半导体器件的粘合面刻蚀上述导电板，在上述粘合面上形成凹凸，将上述导电板粘结在上述半导体器件表面上后，从上述导电板的粘合面和相反的面进行刻蚀，余下上述导电板的上述凸部，并使它们各自分离的工序，和
准备由导电材料构成的导线，将上述导线与上述分离的导电板连接起来的工序。
2.权利要求1记载的半导体装置的制造方法，它的特征是在上述半导体器件上形成的多个上述电流通过电极和控制电极上与各个上述导电板的凸部对应那样地从粘合面刻蚀上述导电板，使上述导电板在粘合面上形成上述凹凸。
3.权利要求1或权利要求2记载的半导体装置的制造方法，它的特征是在上述导电板凸部的粘合面上附着焊料，对应地将上述半导体器件的各个电流通过电极和控制电极与上述凸部粘结起来。
4.权利要求1记载的半导体装置的制造方法，它的特征是上述导电板是由铜板构成的。
5.权利要求1记载的半导体装置的制造方法，它的特征是上述导线是铜线，通过焊料将上述导线与在半导体器件表面上独立的上述导电板连接起来。
6.权利要求5记载的半导体装置的制造方法，它的特征是在上述导线或上述导电板的至少一个粘合面上，实施以达到焊料的沾润性为目的的镀敷。
7.权利要求6记载的半导体装置的制造方法，它的特征是在上述镀敷是镀焊料，镀金，镀银或镀钒。
8.权利要求1记载的半导体装置的制造方法，它的特征是上述导线是金线或铝线，通过引线接合法将上述导线与在半导体器件表面上独立的上述导电板连接起来。
9.权利要求1，权利要求5或权利要求8记载的半导体装置的制造方法，它的特征是在上述半导体器件外部分别形成用于上述电流通过电极和控制电极的取出导电区域，通过上述导线使上述导电板与上述取出导电区域电连接起来。
CNB031033512A 2002-02-27 2003-01-24 半导体装置的制造方法 Expired - Fee Related CN1257544C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002051994A JP2003258180A (ja) 2002-02-27 2002-02-27 半導体装置の製造方法
JP051994/2002 2002-02-27

Publications (2)

Publication Number Publication Date
CN1441474A true CN1441474A (zh) 2003-09-10
CN1257544C CN1257544C (zh) 2006-05-24

Family

ID=27750872

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031033512A Expired - Fee Related CN1257544C (zh) 2002-02-27 2003-01-24 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US6841421B2 (zh)
JP (1) JP2003258180A (zh)
CN (1) CN1257544C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727752B2 (en) 2003-07-29 2010-06-01 Life Technologies Corporation Kinase and phosphatase assays
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US7705436B2 (en) * 2007-08-06 2010-04-27 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for producing it
GB2452594B (en) * 2007-08-20 2012-04-25 Champion Aerospace Inc Switching assembly for an aircraft ignition system
US7960845B2 (en) 2008-01-03 2011-06-14 Linear Technology Corporation Flexible contactless wire bonding structure and methodology for semiconductor device
US7902665B2 (en) * 2008-09-02 2011-03-08 Linear Technology Corporation Semiconductor device having a suspended isolating interconnect
US9305876B2 (en) * 2013-02-01 2016-04-05 Infineon Technologies Austria Ag Device including a semiconductor chip and wires
CN106298560A (zh) * 2016-09-29 2017-01-04 中国科学院长春光学精密机械与物理研究所 集成电路引线成形装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691176B2 (ja) * 1989-12-07 1994-11-14 株式会社東芝 大電力用半導体装置
JP3491414B2 (ja) * 1995-11-08 2004-01-26 三菱電機株式会社 回路基板
EP0782201B1 (en) * 1995-12-28 2000-08-30 STMicroelectronics S.r.l. MOS-technology power device integrated structure
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
DE69832359T2 (de) * 1997-07-19 2006-08-03 Koninklijke Philips Electronics N.V. Halbleitervorrichtung -anordnung und -schaltungen

Also Published As

Publication number Publication date
JP2003258180A (ja) 2003-09-12
US20030162330A1 (en) 2003-08-28
US6841421B2 (en) 2005-01-11
CN1257544C (zh) 2006-05-24

Similar Documents

Publication Publication Date Title
CN1107349C (zh) 一种半导体器件引线框架及引线接合法
US7605476B2 (en) Stacked die semiconductor package
US7514293B2 (en) Method of manufacturing a semiconductor device
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN1257544C (zh) 半导体装置的制造方法
CN1499623A (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN1341962A (zh) 半导体装置及其制造方法
CN1123469A (zh) 半导体器件
KR20050103234A (ko) 멀티-다이 반도체 패키지
CN1309066C (zh) 半导体装置
CN1288748C (zh) 树脂密封型半导体装置及其制造方法
JP2012109455A (ja) 半導体装置及びその製造方法
CN1316609C (zh) 半导体装置及其制造方法
US20090020859A1 (en) Quad flat package with exposed common electrode bars
CN101019226B (zh) 表面贴装的正面接触制备
US8283757B2 (en) Quad flat package with exposed common electrode bars
CN2652088Y (zh) 由树脂制成的带有插脚的电路板
CN1139984C (zh) 半导体装置、装配方法、电路基板和柔软基板及制造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004228166A (ja) 半導体装置及びその製造方法
CN1202565C (zh) 半导体装置
CN1282241C (zh) 半导体装置
CN101047171A (zh) 半导体装置
CN1314119C (zh) 半导体装置及其制造方法、电路板和电子仪器
JP4165952B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060524

Termination date: 20100224