CN1316609C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1316609C
CN1316609C CNB031033490A CN03103349A CN1316609C CN 1316609 C CN1316609 C CN 1316609C CN B031033490 A CNB031033490 A CN B031033490A CN 03103349 A CN03103349 A CN 03103349A CN 1316609 C CN1316609 C CN 1316609C
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
electrode
mounting portion
conductive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031033490A
Other languages
English (en)
Other versions
CN1441490A (zh
Inventor
青野勉
岡田喜久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1441490A publication Critical patent/CN1441490A/zh
Application granted granted Critical
Publication of CN1316609C publication Critical patent/CN1316609C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明涉及半导体装置及其制造方法。在已有的半导体装置的制造方法中，因为用引线接合法使导线与半导体器件表面的电极连接，所以存在着由引线接合法引起的冲击对半导体器件产生恶劣影响的课题。在本发明的半导体装置的制造方法中，将具有在一端共同支持与半导体器件(32)表面的电极对应的多个安装部分(382，392)的支持部分(381，391)的导电板(38，39)作为外部配线进行粘结。通过这样做，能够完全省略在半导体器件(32)表面上的引线接合法作业，能够消除由于引线接合法引起的对半导体器件(32)的冲击。又，在导电板上形成缓冲部分，由于这个缓冲部分能够灵活地应付设计误差等，从而能够提高作业性。

Description

半导体装置及其制造方法
技术领域
本发明涉及在内装用于电力的半导体器件的半导体装置中的外部电极上的配线安装构造。
背景技术
关于已有的用于电力的半导体装置，我们介绍，例如，日本平成5年公布的5-206449号专利公报中揭示的装置。如在上述公报中记载的那样，已有的用于电力的半导体装置为了能够适用于各种电流容量的用途准备了标准尺寸的开关元件芯片。而且，采用只将与用途的电流容量相称的个数的该开关元件芯片并联联结起来进行使用的方式。
下面，我们参照图10到图12，简单地说明关于用于电力的半导体装置的构造的一个例子。又，这里，我们舍弃对上述半导体装置的电路工作的说明。而且，图10是已有的半导体装置的平面图。图11是图10的A-A线方向的截面图，图12是图10的B-B线方向的截面图。
如图所示，例如，在由铜构成的矩形状的第1电极板1的周边上形成电极板3。电极板3具有，例如，通过氧化铝那样的绝缘板2载置的口字少一竖的形状。而且，在第1电极1的中央部分上形成第3电极板5。第3电极板5，例如，通过氧化铝那样的绝缘板4被载置，具有长方向与第2电极板3的大致平行的2条边大致平行的带状。进一步，在第1电极板1上形成离开第2电极板3和第3电极板5，并且包围第3电极板5那样地载置的缓冲板6。缓冲板6是由，例如，钼那样的热膨胀系数与半导体接近的金属材料构成的。
而且，分别将每3个并列地设置的矩形状的IGBT(Insulated-Gate-Bipolar-Transistor(绝缘栅双极晶体管))芯片7粘结在缓冲板6上。又，分别将邻接地配置的2个矩形状的二极管芯片8粘结在缓冲板6上的角部。IGBT芯片7具有一对主表面，分别地在一个主表面上设置收集极9，在另一个主表面上设置发射极10和栅极11。而且，将收集极9载置在缓冲板6的一侧。另一方面，二极管芯片8具有一对主表面，分别地在一个主表面上设置阳极12，在另一个主表面上设置阴极13。而且，将阴极13载置在缓冲板6的一侧。
而且，通过接合引线14使IGBT芯片7上的多个发射极10和第2电极板3之间电连接起来。又，通过接合引线14使IGBT芯片7的栅极11和第3电极板5之间连接起来。又，也通过接合引线15使二极管芯片8的多个阳极12与第2电极板3之间连接起来。其它，由焊料等的粘合层16，第1引出端子17，第2引出端子18，第3引出端子19等构成。这些引出端子既可以与电极板形成一体，也可以直接或间接地与其它准备好的各电极板粘合。
如上所述，在已有的半导体装置上，通过接合引线14使IGBT芯片7上的发射极10与第2电极板3之间连接起来。这时，在IGBT芯片7上形成多个发射极10，分别将接合引线14焊接在各个发射极10上。而且，对于二极管芯片8也同样地，在芯片8上形成多个阳极12。因此，分别将接合引线15焊接在各个阳极12上。又，通过变更在上述半导体装置中使用的IGBT芯片7和二极管芯片8的数目，能够发挥出各种不同的功能。
即，例如，在1块IGBT芯片7上，为了向发射极区域供给均等的电流，与发射极10数目相同的接合引线14是必需的材料。而且，进一步，必须进行只与接合引线14的数目相等的焊接。因此，存在着需要很长的焊接时间，使作业效率恶化不能够提高大量生产性那样的课题。
进一步，为了通过接合引线14使IGBT芯片7上的多个发射极10与第2电极板3连接起来，实施通过焊接机的热压接引线接合法，超声波引线接合法等。这时，必然在IGBT芯片7上加上振动，在芯片7上加上很大的应力。结果，存在着由于重复这种作业，在由硅氧化膜等构成的层间绝缘膜中引入裂纹那样的课题。
发明内容
本发明是鉴于上述已有的课题提出来的，作为本发明的半导体装置，它的特征是它具备：具有至少一个主表面、并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件；与设置在上述半导体器件外部的上述电流通过电极和控制电极授受电流的取出导电区域；和在上述主表面和上述取出导电区域之间具有缓冲部分、通过焊料分别粘结上述电流通过电极和控制电极、使上述电流通过电极和控制电极与上述取出导电区域电连接的第1和第2导电板。
又，鉴于上述已有的课题，作为本发明的半导体装置的制造方法的特征是它具备：制备具有至少一个主表面、并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件的工序；在上述半导体器件外部形成分别与上述多个电流通过电极和控制电极成为一体地授受电流的取出导电区域的工序；制备至少具有与上述多个电流通过电极和控制电极对应的梳齿形状的安装部分、固定上述安装部分的一端的支持部分和位于上述安装部分和上述支持部分之间的缓冲部分的第1和第2导电板的工序；和通过焊料使上述第1和第2导电板的安装部分分别与上述多个电流通过电极和控制电极粘结的工序。
又，鉴于上述已有的课题，作为本发明的半导体装置的制造方法的特征是它具备：制备具有至少一个主表面、并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件的工序；在上述半导体器件外部形成分别与上述多个电流通过电极和控制电极成为一体地授受电流的取出导电区域的工序；和制备至少具有与上述多个电流通过电极和控制电极对应的梯子状的安装部分、固定上述安装部分的两端的支持部分和位于上述安装部分和上述支持部分之间的缓冲部分的导电板的工序；和通过焊料使上述导电板的安装部分分别与上述多个电流通过电极和控制电极粘结后、余留所要的上述缓冲部分、切断其它的上述缓冲部分及其附近区域的工序。
附图说明
图1是说明本发明的实施形态中的半导体装置的斜视图。
图2是用于本发明的实施形态中的半导体装置的半导体器件的平面图。
图3是本发明的实施形态中的图1所示的半导体装置的X-X线方向的截面图。
图4是说明本发明的实施形态中的半导体装置的导电板连接部分的截面图。
图5是本发明的实施形态中的图1所示的半导体装置的Y-Y线方向的截面图。
图6是说明本发明的实施形态中的半导体装置的制造方法的斜视图。
图7是说明本发明的实施形态中的半导体装置的制造方法的斜视图。
图8是说明本发明的实施形态中的半导体装置的制造方法的斜视图。
图9是说明本发明的实施形态中的半导体装置的制造方法的斜视图。
图10是说明已有的半导体装置的平面图。
图11是说明已有的半导体装置的截面图。
图12是说明已有的半导体装置的截面图。
具体实施方式
下面，我们参照图1～图9说明作为本发明的半导体装置及其制造方法的实施形态。
首先，我们说明作为本发明的半导体装置的实施形态。图1是用于说明作为本发明的半导体装置的基本构造的斜视图，图2是图1所示的半导体器件表面的平面图，图3是图1所示的斜视图的X-X线方向的截面图，图4是在导电板与电极部分的连接部分上的截面图，图5是图1所示的斜视图的Y-Y线方向的截面图。而且，图6～图9是用于说明半导体装置的制造方法的图。
如图1所示，本发明的半导体装置主要是由绝缘基片31，与由将半导体器件32粘结在绝缘基片31上的导电箔构成的收集极对应的粘结区域33，在粘结区域33的两侧由绝缘材料构成的1组台座34，35，在台座34，35上与由导电箔构成的发射极和栅极对应的连接区域36，37，与在半导体器件32表面上形成的多个发射极或栅极中在纸面上形成1行的所有发射极或栅极电连接的导电板38，39，和分别使连接区域36，37与外部导线连接的发射极端子40，栅极端子41和与粘结区域33连接的收集极端子42构成的。
其次，我们说明构成本发明的半导体装置的各构成要素。
首先，说明基片31。在本实施形态中，在基片31上，例如，安装具有电流密度300A/cm2等的特性的IGBT芯片那样的用于电力的半导体器件32。因此，考虑到从半导体器件32产生的热的散热性，用散热性优良的陶瓷基片作为基片31。而且，作为构成基片31的其它材料，也能够采用对AIN(氮化铝)或铜基片，铁基片，Fe-Ni基片等的合金表面进行绝缘处理后的金属基片。进一步，也能够用在上述金属基片表面上粘合陶瓷基片的基片。
其次，考虑到加工性，散热性等，设置在这个基片31上的台座34，35由陶瓷构成。而且，在半导体器件32的两侧相对地配置台座34，35，使台座34，35的表面处于比半导体器件32的表面高的位置那样地形成台座34，35。而且，在本实施形态中，与为了使在台座34上在半导体器件32表面上形成的发射极43(请参照图2)与外部装置电连接的发射极43对应的连接区域36是，例如，由铜箔形成的。另一方面，在台座35一侧，与台座34相同，形成与栅极44(请参照图2)对应的连接区域37。
而且，用于使与发射极43对应的连接区域36与外部端子连接的发射极端子42与连接区域36形成一体。另一方面，同样地，用于使与栅极44对应的连接区域37与外部端子连接的栅极端子41与连接区域37形成一体。又，也可以具有省略台座34，35自身，在绝缘基片31上形成连接区域36，37的构造。又，不限定于半导体器件32粘结在绝缘基片31上的情形，即便在粘结在引线架，印刷电路基片上等的情形中也能够实现本发明中的外部配线构造。
其次，我们说明如图2所示的半导体器件32的表面构造。在半导体器件32的表面上形成绝缘层45，通过设置在这个绝缘层45上的孔46露出多个发射极43和栅极44。这时，设置在绝缘层45上的孔46大致在纸面左右方向具有1行地开口，而在纸面上下方向形成多个这样的孔46。而且，在纸面上下方向大致平行的位置上形成多个孔46，发射极43和栅极44交互地从孔46露出来。又，图中未画出，但是在发射极43和栅极44的下部区域中形成例如硅氧化膜作为层间绝缘膜。
其次，如图3所示，在本发明的半导体装置中，具有通过焊料47(请参照图4)将例如由铜或铜合金构成的导电板38，39粘结在从半导体器件32表面的绝缘层45露出的发射极43和栅极44上的特征。对于1个发射极43或栅极44用1块导电板38，39。
具体地说，如图1和图5所示，我们用用于发射极的导电板38和用于栅极的导电板39。各个导电板38，39分别由支持部分381，391，安装部分382，392，缓冲部分383，393构成。
而且，首先，支持部分381，391在一端与安装部分382，392成为一体，例如通过焊料粘结在连接区域36，37上。通过这样做，与这个支持部分381，391成为一体地授受来自半导体器件32表面的多个发射极43的到电极和栅极44的电流。
其次，安装部分382，392与半导体器件32表面的发射极43和栅极44相对应，分别从支持部分381，391等间隔地形成梳齿状。而且，通过这个安装部分382，392，例如用焊料使导电板38，39和半导体器件32表面的发射极43和栅极44连接起来。而且，安装部分382，392与具有能够大致完全覆盖各个发射极43和栅极44的大小的安装面积。又，绝缘层45由没有焊料沾润性的材料构成。因此，如图4所示，作为粘结材料的焊料通过由焊料表面张力引起的自调整性效果能够确实地将发射极43和栅极44与安装部分382，392粘结起来。结果，在本实施形态中，在半导体器件32表面上在纸面上下方向大致等间隔地并交互地而且大致平行地配置10行安装部分382，392。通过这种构造，因为与邻接的发射极43和栅极44对应的导电板38，39不会接触发生短路，所以能够进一步提高制品品质的可靠性。又，当将导电板38，39粘结在发射极43和栅极44上时，通过利用焊料的自调整性效果，能够使导电板38，39的粘结作业性变得容易。又，为了与使用的半导体器件32相应，并且应对与使用用途相应的电流容量，能够每次变更导电板38，39的宽度，厚度等的尺寸。
最后，在支持部分381，391和安装部分382，392之间形成缓冲部分383，393。即，位于半导体器件32和连接区域36，37之间那样地形成。而且，在本发明中，缓冲部分383，393的特征是具有弯曲的形状。这里，在本发明的半导体装置中，具有上述的导电板构造，即便在台座34，35上等发生振动等时，由于在半导体器件32和连接区域36，37之间的导电板38，39的缓冲部分383，393，也能够防止这个振动传到半导体器件32的表面。
进一步，缓冲部分383，393的特征是也在安装部分382，392的延展部分上形成某种梳齿状部分。即，缓冲部分383，393的宽度与安装部分382，392的宽度相同地形成缓冲部分383，393。通过这样做，也能够对付更小的振动，能够大幅度地减少传到半导体器件32表面的振动。又，通过使缓冲部分383，393的宽度比安装部分382，392的宽度窄，能够进一步得到上述效果。
即，在本发明的半导体装置中，除了上述效果外，通过用焊料粘结导电板38，39，能够实现在半导体器件32的表面上完全不用引线接合法的构造。通过这样做，能够将在半导体器件表面上的振动抑制到最小限度，也能够抑制在半导体器件32的电极43，44的下部区域上形成的层间绝缘膜中引入裂纹等的恶劣影响。
进一步，在本发明的半导体装置中，由于具有上述的导电板构造，即便连接区域36，37和半导体器件32的粘结位置关系以及它们的高度关系相对于设计来说多少具有误差，因为导电板38，39具有缓冲部分383，393，所以也能够灵活地应付该误差。通过这样做，也能够提高扩大在表面上形成连接区域36，37的台座34，35的厚度允许范围等的半导体装置的制造上的作业性和大量生产性。
又，如上所述，我们说明了在半导体器件32和连接区域36，37之间的缓冲部分383，393具有弯曲形状的情形，但是并没有特别的限定，例如，在具有角状的情形等，如果是能够得到上述效果的形状就没有问题。
最后，在基片31上，例如，形成与由铜箔构成的收集极对应的粘结区域33。而且，如上所述，在半导体器件32的里面形成收集极(图中未画出)，例如通过焊料使这个收集极与粘结区域33电连接。从粘结区域33，形成与粘结区域33成为一体的收集极端子44，通过这个收集极端子44与外部导线连接。
其次，我们参照图6～图9说明作为本发明的半导体装置的制造方法的实施形态。又，在本实施形态中，我们说明下面的第1和第2实施形态。这里，关于用于说明半导体装置构造的图形和用于各个构成要素的标号，在相同的情况下用相同的图形和标号。
第1实施形态
首先，作为本发明的第1工序，如图6所示，准备绝缘基片31，在这个基片31上配置并形成与由用于粘结半导体器件32的导电箔构成的收集极对应的粘结区域33，在粘结区域33的两端配置并形成由绝缘材料构成的1组台座34，35，在台座34，35上配置并形成与由导电箔构成的发射极和栅极对应的连接区域36，37，在粘结区域33上配置并形成半导体器件32。
在本工序中，如图6所示，首先，准备绝缘基片31。而且，在基片31上，例如，粘结具有电流密度为300A/cm2等特性的IGBT芯片那样的用于电力的半导体器件32。因此，考虑到从半导体器件32产生的热的散热性，用散热性优良的陶瓷基片作为基片31。而且，作为构成基片31的其它材料，也能够采用对AlN(氮化铝)或铜基片，Fe基片，Fe-Ni基片等的合金表面进行绝缘处理后的金属基片。进一步，也能够用在上述金属基片表面上粘合陶瓷基片的基片。
其次，如图所示，将导电箔压接在基片31的中央部分，与半导体器件32的大小相应地形成与收集极对应的粘结区域33。而且，在半导体器件32的里面形成收集极(图中未画出)，在以后的工序中，通过焊料使这个收集极与粘结区域33电连接。因此，从粘结区域33，形成与粘结区域33成为一体的收集极端子44，通过这个收集极端子44与外部导线连接。
这时，考虑到焊料的粘合性，焊接性等选择作为导电箔的材料。而且，作为材料，能够利用用铜作为主材料的导电箔，用Al作为主材料的导电箔，或用Fe-Ni等合金构成的导电箔等，但是在本实施形态中采用铜作为主材料的导电箔。
其次，在基片31上在粘结区域33的两侧设置1组台座34，35。考虑到加工性，散热性等由陶瓷形成这些台座34，35。而且，在这些台座34，35上，与粘结区域33的情形相同，例如，准备铜箔等的导电箔，为了覆盖台座34，35上面部分那样地形成与发射极43对应的连接区域36和与栅极44对应的连接区域37。这时，在与发射极43对应的连接区域36上与连接区域36一体地形成用于与外部端子连接的发射极端子40。另一方面，同样地，在与栅极44对应的连接区域37上与连接区域37一体地形成用于与外部端子连接的栅极端子41。又，能够与使用用途相应地省略台座34，35和绝缘基片31。
其次，作为本发明的第2工序，如图7所示，如作为本发明的半导体装置的制造方法的特征那样地，形成分别覆盖半导体器件32表面的发射极43(请参照图2)和栅极44(请参照图2)上的电极板38，39，并将它们粘结在半导体器件32上。
在本工序中，如图7(A)，(B)所示，首先，准备1块面积比半导体器件表面大的导电性金属板。金属板例如由铜板构成，厚度需要在50μm～100μm左右，但是与流过半导体器件的电流容量等的使用用途相应地决定厚度。而且，作为形成导电板38，39的方法，具有用刻蚀和压制成型的方法及凿孔和压制成型的方法这样2种方法。
首先，我们说明用刻蚀和压制成型形成导电板38，39的方法。
如图所示，从1块金属板形成由与半导体器件32表面的发射极43和栅极44对应的支持部分381，391，安装部分382，392，缓冲部分383，393构成的导电板38，39。在本实施形态中，分别形成与发射极43对应的导电板38和与栅极44对应的导电板39。首先，在金属板上形成光敏电阻(耐刻蚀掩模)，为了露出除了成为支持部分381，391，安装部分382，392和缓冲部分383，393的区域的金属板那样地使光敏电阻形成图案。而且，通过光敏电阻选择地对金属板进行刻蚀。又，刻蚀液主要采用氯化铁，氯化铜。又，通过在成为支持部分381，391和安装部分382，392的区域中，预先实施选择的镀敷，能够在以后的工序中，达到提高焊料沾润性的目的。
其次，通过上述的刻蚀工序，通过压制成型加工在余留支持部分381，391，安装部分382，392和缓冲部分383，393的形成区域的金属板上形成缓冲部分383，393。在这个工序中，在支持部分381，391和安装部分382，392之间，在支持部分381，391近旁形成缓冲部分383，393的形成位置。具体地说，在粘结后，使缓冲部分383，393位于半导体器件32和连接区域36，37之间那样地形成缓冲部分383，393。又，使安装部分382，392能够覆盖半导体器件32表面的发射极43和栅极44那样地维持平坦部分地形成安装部分382，392。
其次，我们说明用凿孔和压制成型形成导电板38，39的方法。
首先，准备具有50μm～100μm左右厚度，至少具有半导体器件32的宽度的卷成滚筒状的金属板。而且，图中未画出，但是将金属板设置在台座上。这时，例如，在台座上在支持部分381，391，安装部分382，392和缓冲部分383，393的形成区域以外的部分上设置孔。而且，用凿孔机在金属板上凿出孔，形成图7(A)，(B)所示形状的导电板38，39。但是，在这个阶段，还没有形成缓冲部分383，393。
其次，在本实施形态中，因为缓冲部分383，393具有弯曲形状，所以将导电板38，39设置在构成这种形状的台座上。此后，从台座上面向导电板38，39的缓冲部分383，393施加压力，形成缓冲部分383，393。又，如上所述，缓冲部分383，393的形状不需要限定于弯曲形状，也可以是角状的，只要是能够缓冲在台座34，35上等的振动的形状就可以。
而且，其次，与安装部分382，392位置重合地将在上面工序中形成的导电板38，39粘结在半导体器件32表面的发射极43和栅极44上。而且，作为这个安装部分382，392的粘合方法，是预先，在安装部分382，392的粘合面上实施焊料镀敷后，粘结在半导体器件32表面上的方法。又，相反地，也可以是在半导体器件32表面的发射极43和栅极44上实施焊料镀敷后，粘结安装部分382，392的方法。而且，发射极43和栅极44从设置在没有焊料沾润性的绝缘层45中的孔46露出来。因此，在用无论哪种方法粘结安装部分382，392和电极43，44的情形中，都能够利用焊料的自调整性效果。结果，能够提高安装部分382，392的粘结位置精度，又，能够使导电板38，39的安装作业变得容易。
而且，如图1所示，对于连接区域36，37也是同样地，例如通过焊料将支持部分381，391粘结在连接区域36，37上。而且，通过这些工序，完成图1所示的半导体装置。
如上所述，在本发明的半导体装置的制造方法中，即便连接区域36，37和半导体器件32的粘结位置关系以及它们的高度关系相对于设计来说多少具有误差，由于在导电板38，39上形成的缓冲部分383，393，也能够灵活地应付该误差。结果，也能够通过扩大在表面上形成连接区域36，37的台座34，35的厚度允许范围等，提高半导体装置的作业性和大量生产性。又，通过在从安装部分382，392延展的梳齿状部分上形成缓冲部分383，393，能够进一步提高上述灵活性。又，在本实施形态中，与电极对应分别形成缓冲部分383，393，但是既可以是多个缓冲部分成为一体的形状，也可以是全部缓冲部分成为一体的形状。
进一步，在本发明的半导体装置的制造方法中，在将安装部分382，392粘结在半导体器件32表面上的作业中，各个安装部分382，392的尺寸是很微小的，但是当粘结到半导体器件32时，能够在由支持部分381，391一体地支持的状态下进行。又，因为用焊料将电极43，44与安装部分382，392粘结起来，所以能够得到由焊料表面张力引起的自调整性效果。通过这样做，在将安装部分382，392粘结在半导体器件32表面上的工序中，能够在一次作业中一次地粘结多个安装部分382，392。结果，能够提高粘结导电板的作业性和半导体装置的大量生产性。
第2实施形态
其次，我们说明在本发明的半导体装置的制造方法中的第2实施形态。这里，首先，述说本发明中的第1实施形态和第2实施形态的不同点。两者的不同点是在第1实施形态中，分别准备与发射极43对应的导电板38和与栅极44对应的导电板39，粘结在半导体器件32表面上的制法。另一方面，在第2实施形态中，准备与发射极43和栅极44一体地对应的共同的导电板。而且，是在将导电板粘结在半导体器件32表面上后，除去不要的部分，形成与各个电极对应的导电板的半导体装置的制法。从而，因为其它的构成半导体装置的构成要素和半导体装置的效果等与第1实施形态相同，所以关于这些对应的地方，可以参照第1实施形态，这里不再进行说明。
首先，作为本发明的第1工序，如图6所示，准备绝缘基片31，在这个基片31上配置并形成与由用于粘结半导体器件32的导电箔构成的收集极对应的粘结区域33，在粘结区域33的两端配置并形成由绝缘材料构成的1组台座34，35，在台座34，35上配置并形成与由导电箔构成的发射极和栅极对应的连接区域36，37，在粘结区域33上配置并形成半导体器件32。
在本工序中的说明中，因为与第1实施形态中的第1工序相同，所以可以参照上述第1实施形态，这里不再进行说明。
其次，作为本发明的第2工序，如图8所示，如作为本发明的半导体装置的制造方法的特征那样地，形成分别覆盖在半导体器件32表面的发射极43(请参照图2)和栅极44(请参照图2)上的共同的导电板71，并将它粘结在半导体器件32上。
在本工序中，如图8所示，首先，准备1块面积比半导体器件表面大的导电性金属板。金属板例如由铜板构成，厚度需要在50μm～100μm左右，但是与流过半导体器件的电流容量等的使用用途相应地决定厚度。
其次，如图所示，从1块金属板形成由与半导体器件32表面的发射极43和栅极44对应的支持部分721，731，安装部分722，732和缓冲部分723，733构成的共同的导电板71。在本实施形态中，形成与发射极43和栅极44对应的共同的导电板71，但是在共同的导电板71中形成全部10个安装部分722，732。这时，因为安装部分722，732与半导体器件32表面的发射极43和栅极44对应，所以各个安装部分722，732相互分离地形成。但是，安装部分722，732因为由两端的支持部分721，731一体地支持所以成为梯子型形状。又，作为形成导电板71的方法，具有用刻蚀和压制成型的方法及凿孔和压制成型的方法这样2种方法。
因为在本工序中的说明中，也与第1实施形态中的第2工序相同，所以可以参照上述第1实施形态，这里不再进行说明。
其次，使安装部分722，732位置重合地粘结在半导体器件32表面的发射极43和栅极44上。而且，作为这个安装部分722，732的粘合方法，是预先，在安装部分722，732的粘合面一侧上实施焊料镀敷后，粘结在半导体器件32表面上的方法。又，相反地，也可以是在半导体器件32表面的发射极43和栅极44上实施焊料镀敷后，粘结安装部分722，732的方法。而且，发射极43和栅极44从设置在没有焊料沾润性的绝缘层45中的孔46露出来。因此，在用无论哪种方法粘结安装部分722，732和电极43，44的情形中，都能够利用焊料的自调整性效果。结果，能够提高安装部分722，732的粘结位置精度，又，能够使导电板71的安装作业变得容易。
而且，如图8所示，分别将安装部分722，732粘结在每个半导体器件32表面的发射极43和栅极44上。这时，同样也能够通过焊料将支持部分721，731粘结在连接区域36，37上。
其次，切断在半导体器件32和连接区域36，37之间不要的导电板71的缓冲部分723，733及其附近区域，分离各个与发射极43对应的导电板和与栅极44对应的导电板。具体地说，如图7所示的第1实施形态中说明的那样，成为具有与准备并形成与发射极43对应的导电板38和与栅极44对应的导电板39的半导体装置同一构造的半导体装置。而且，通过这个作业，如图1所示，完成确实地分离与发射极43和栅极44对应的导电板的半导体装置。
如上所述，在本发明的半导体装置的制造方法中，也能够得到与上述第1实施形态中得到的效果相同的效果。
又，在本发明的半导体装置中，不需要限定于上述实施形态，当用MOS晶体管芯片那样地在芯片表面上形成不同种类的电极的半导体器件时，也能够得到同样的效果。此外，在不脱离本发明的要旨的范围内，可以进行种种的变更。
本发明的效果是
第一，在本发明的半导体装置中，具有用在半导体器件和连接区域之间备有缓冲部分的导电板的构造。通过这样做，即便在台座上等发生振动时，也能够通过半导体器件和连接区域之间的导电板的缓冲部分，防止这个振动传到半导体器件表面。又，因为通过焊料使上述导电板粘结在半导体器件表面上，所以能够实现不用引线接合法的构造。结果，能够将传到半导体器件表面的振动抑制到最小限度，能够抑制引入半导体器件的电极下部区域的层间绝缘膜中的裂纹等的恶劣影响。
第二，在本发明的半导体装置中，具有在半导体器件和连接区域之间用备有缓冲部分的导电板的构造。通过这样做，即便连接区域与半导体器件的粘结位置关系以及它们的高度关系相对于设计来说多少具有误差，因为导电板具有缓冲部分，所以也能够灵活地应付该误差。结果，能够通过扩大在表面上形成连接区域的台座厚度的允许范围等提高半导体装置的制法上的作业性和大量生产性。
第三，在本发明的半导体装置的制造方法中，在将导电板的安装部分粘结在半导体器件表面上的作业中，各个安装部分很微小，但是当粘结到半导体器件上时能够作为一体地被支持的导电板进行处理。通过这样做，在将安装部分粘结在半导体器件表面上的工序中，能够一次地将许多各个安装部分粘结在1块导电板上。这时，由于在导电板上形成缓冲部分，由于这个缓冲部分能够灵活地应付设计误差。又，因为通过焊料将导电板的安装部分粘结在半导体器件表面上，所以能够利用焊料的自调整性效果。结果，能够提高本制造方法中的粘结位置精度，作业性和大量生产性。
第四，如果根据本发明的半导体装置的制造方法，则具有加工金属板，准备由支持部分，安装部分和缓冲部分构成的导电板，将这个导电板用作半导体器件上的外部配线的特征。通过这样做，因为能够完全省略在半导体器件表面上的引线接合法工序，所以，没有由引线接合法引起的冲击对半导体器件的恶劣影响，能够大幅度地提高制品品质。

Claims (16)

1.一种半导体装置，它的特征是它具备：
具有至少一个主表面、并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件；
与设置在上述半导体器件外部的上述电流通过电极和控制电极授受电流的取出导电区域；和
在上述主表面和上述取出导电区域之间具有缓冲部分、通过焊料分别与上述电流通过电极和控制电极粘结、使上述电流通过电极和控制电极与上述取出导电区域电连接的第1和第2导电板。
2.权利要求1记载的半导体装置，它的特征是上述第1和第2导电板至少具有安装部分、固定上述安装部分的一端的支持部分和位于上述安装部分和上述支持部分之间的缓冲部分，使上述安装部分分别与上述多个电流通过电极和控制电极粘结，并且具有梳齿状。
3.权利要求1或权利要求2记载的半导体装置，它的特征是上述第1和第2导电板的上述缓冲部分形成弯曲的形状。
4.权利要求3记载的半导体装置，它的特征是上述缓冲部分形成在从上述安装部分延展地形成的上述梳齿状部分上。
5.权利要求1记载的半导体装置，它的特征是上述第1和第2导电板是由铜板构成的。
6.半导体装置的制造方法，它的特征是它具备：
制备具有至少一个主表面、并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件的工序；
在上述半导体器件外部形成分别与上述多个电流通过电极和控制电极成为一体地授受电流的取出导电区域的工序；
制备至少具有与上述多个电流通过电极和控制电极对应的梳齿形状的安装部分、固定上述安装部分的一端的支持部分和位于上述安装部分和上述支持部分之间的缓冲部分的第1和第2导电板的工序；和
通过焊料使上述第1和第2导电板的安装部分分别与上述多个电流通过电极和控制电极粘结的工序。
7.权利要求6记载的半导体装置的制造方法，它的特征是上述缓冲部分形成在从上述安装部分延展地形成的上述梳齿状部分上。
8.权利要求6记载的半导体装置的制造方法，它的特征是将焊料被覆在上述第1和第2导电板的安装部分的粘合面上后，使上述安装部分分别与上述电流通过电极和控制电极粘结。
9.权利要求7记载的半导体装置的制造方法，它的特征是将焊料覆盖在上述电流通过电极和控制电极上后，使上述第1和第2导电板分别与上述电流通过电极和控制电极粘结。
10.权利要求6记载的半导体装置的制造方法，它的特征是上述第1和第2导电板的上述缓冲部分形成弯曲的形状。
11.权利要求6记载的半导体装置的制造方法，它的特征是上述第1和第2导电板是由铜板构成的。
12.半导体装置的制造方法，它的特征是它具备：
制备具有至少一个主表面、并具有从设置在上述主表面上形成的绝缘层中的多个孔分别露出一部分的多个电流通过电极和控制电极的半导体器件的工序；
在上述半导体器件外部形成分别与上述多个电流通过电极和控制电极成为一体地授受电流的取出导电区域的工序；和
制备至少具有与上述多个电流通过电极和控制电极对应的梯子状的安装部分、固定上述安装部分的两端的支持部分和位于上述安装部分和上述支持部分之间的缓冲部分的导电板的工序；和
通过焊料使上述导电板的安装部分分别与上述多个电流通过电极和控制电极粘结后、余留所要的上述缓冲部分、切断其它的上述缓冲部分及其附近区域的工序。
13.权利要求12记载的半导体装置的制造方法，它的特征是将焊料被覆在上述导电板的安装部分的粘合面上后，使上述安装部分分别与上述电流通过电极和控制电极粘结。
14.权利要求12记载的半导体装置的制造方法，它的特征是将焊料被覆在上述电流通过电极和控制电极上后，使上述导电板的安装部分分别与上述电流通过电极和控制电极粘结。
15.权利要求12记载的半导体装置的制造方法，它的特征是上述导电板的缓冲部分形成弯曲的形状。
16.权利要求12记载的半导体装置的制造方法，它的特征是上述导电板是由铜板构成的。
CNB031033490A 2002-02-28 2003-01-24 半导体装置及其制造方法 Expired - Fee Related CN1316609C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002053784A JP2003258179A (ja) 2002-02-28 2002-02-28 半導体装置およびその製造方法
JP053784/2002 2002-02-28

Publications (2)

Publication Number Publication Date
CN1441490A CN1441490A (zh) 2003-09-10
CN1316609C true CN1316609C (zh) 2007-05-16

Family

ID=27784593

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031033490A Expired - Fee Related CN1316609C (zh) 2002-02-28 2003-01-24 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US6906410B2 (zh)
JP (1) JP2003258179A (zh)
CN (1) CN1316609C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688352A (zh) * 2011-06-29 2014-03-26 日立汽车系统株式会社 半导体器件及半导体器件的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
JP5497985B2 (ja) * 2004-09-13 2014-05-21 インターナショナル レクティフィアー コーポレイション 半導体パッケージ
US20060202320A1 (en) * 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US7994632B2 (en) * 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
JP2008198716A (ja) * 2007-02-09 2008-08-28 Eudyna Devices Inc 光半導体装置
GB2452594B (en) * 2007-08-20 2012-04-25 Champion Aerospace Inc Switching assembly for an aircraft ignition system
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP5445368B2 (ja) * 2010-07-13 2014-03-19 サンケン電気株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5815976B2 (ja) * 2011-04-21 2015-11-17 トランスフォーム・ジャパン株式会社 半導体装置
CN102324364B (zh) * 2011-08-19 2014-04-30 湖北汉光科技股份有限公司 真空器件或密封装置内的大电流滑动接触装置
CN102891122A (zh) * 2012-10-16 2013-01-23 西安永电电气有限责任公司 电力半导体器件用电极

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751482A (en) * 1983-12-23 1988-06-14 Fujitsu Limited Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
US5311058A (en) * 1991-11-29 1994-05-10 Trw Inc. Integrated circuit power distribution system
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5347160A (en) * 1992-09-28 1994-09-13 Sundstrand Corporation Power semiconductor integrated circuit package
US5523620A (en) * 1994-02-14 1996-06-04 Delco Electronics Corporation Coplanar linear dual switch module
US5539220A (en) * 1993-07-27 1996-07-23 Fuji Electric Co., Ltd. Pressure contact semiconductor device in a flat package
US5945730A (en) * 1997-02-12 1999-08-31 Motorola, Inc. Semiconductor power device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725954B2 (ja) * 1992-07-21 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751482A (en) * 1983-12-23 1988-06-14 Fujitsu Limited Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
US5311058A (en) * 1991-11-29 1994-05-10 Trw Inc. Integrated circuit power distribution system
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
US5347160A (en) * 1992-09-28 1994-09-13 Sundstrand Corporation Power semiconductor integrated circuit package
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5539220A (en) * 1993-07-27 1996-07-23 Fuji Electric Co., Ltd. Pressure contact semiconductor device in a flat package
US5523620A (en) * 1994-02-14 1996-06-04 Delco Electronics Corporation Coplanar linear dual switch module
US5945730A (en) * 1997-02-12 1999-08-31 Motorola, Inc. Semiconductor power device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688352A (zh) * 2011-06-29 2014-03-26 日立汽车系统株式会社 半导体器件及半导体器件的制造方法
CN103688352B (zh) * 2011-06-29 2016-06-22 日立汽车系统株式会社 半导体器件及半导体器件的制造方法

Also Published As

Publication number Publication date
US20040214419A1 (en) 2004-10-28
CN1441490A (zh) 2003-09-10
US6906410B2 (en) 2005-06-14
JP2003258179A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
CN101416310B (zh) 多管芯半导体封装
CN1316609C (zh) 半导体装置及其制造方法
EP1868244A1 (en) Semiconductor device
CN1257544C (zh) 半导体装置的制造方法
JP5106528B2 (ja) 電子部品収納用パッケージ、及び電子装置
KR20050014676A (ko) 회로 모듈
JP2003100803A (ja) 半導体装置及びその製造方法
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
CN1309066C (zh) 半导体装置
JP3336982B2 (ja) 半導体装置およびその製造方法
TW381326B (en) Semiconductor device and lead frame therefor
JP5098630B2 (ja) 半導体装置及びその製造方法
JP3391372B2 (ja) 絶縁物封止型電子装置及びその製造方法
CN100521195C (zh) 半导体装置
US6292368B1 (en) Electrical power component mounted by brazing on a support and corresponding mounting process
JPH0563454A (ja) 半導体装置
JPH07321160A (ja) 半導体装置
JP4622646B2 (ja) 半導体装置
KR102617224B1 (ko) 파워모듈
JPH0878619A (ja) 電力用半導体装置
JP4129196B2 (ja) 半導体装置
JP2023027849A (ja) 半導体装置
JP2700434B2 (ja) 半導体装置
JPH0736436B2 (ja) 絶縁物封止型半導体装置
JP2003338585A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20100224