CN1399410A

CN1399410A - 模－数转换电路

Info

Publication number: CN1399410A
Application number: CN02123364.0A
Authority: CN
Inventors: 二改教广; 和田淳; 谷邦之; 木村安行; 加藤健一
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sony Corp; Semiconductor Components Industries LLC
Priority date: 2001-06-18
Filing date: 2002-06-18
Publication date: 2003-02-26
Anticipated expiration: 2022-06-18
Also published as: CN1285174C; US20030006926A1; US6683554B2

Abstract

本发明揭示一种模－数转换电路，第1级－第3级电路内的运算放大电路增益为2。通过将各级电路内的子A/D转换器的基准电压范围设定为D/A转换器的基准电压范围的1/2，使D/A转换器的输出电压范围与运算放大电路的输出电压范围一致。在模拟输入信号的电压范围为VIN_P－P时，子A/D转换器的满量程范围切换为VIN_P－P，运算放大电路的增益切换为1倍。在模拟输入信号的电压范围为VIN_P－P/2时，子A/D转换器的满量程范围切换为VIN_P－P/2时，运算放大电路的增益切换为2倍。

Description

模—数转换电路

技术领域

本发明涉及具有多级流水线(分级闪烁)结构的模—数转换电路。

背景技术

近年来，随着视频信号的数字处理技术的进步，视频信号处理用的模—数转换电路(A/D变换器)的需求增大，由于对视频信号处理用模—数转换电路要求高速转换动作，因此以往广泛采用2级闪烁(2级并行)方式。

但是，随着转换位(bit)数的增加，由于采用2级闪烁方式不能够得到足够的转换精度，因此开发了具有多级流水线(分级闪烁)结构的模—数转换电路。

图38所示为以往的具有多级流水线结构的模—数转换电路构成方框图。图38的模—数转换电路具10位4级流水线结构，该模—数转换电路例如已在日本专利特开平9-69777号公报揭示。

在图38中，模—数转换电路101由采样保持电路102、第1级电路103、第2级电路104、第3级电路105、第4级电路106、多个锁存电路107及输出电路108构成。

第1级(初始级)～第3级电路103～105具有子A/D转换器(模—数转换器)109、D/A转换器(数—模转换器)110及减法放大电路(差分放大器)111。第4级(最后级)电路106仅具有子A/D转换器109。

第1级电路103为4位结构，第2～4级电路104～106分别为2位结构。在第1～3级电路103～105中，子A/D转换器109与D/A转换器110的位数(位结构)设定为相同。

下面说明模—数转换电路101的工作情况采样保持电路102对模拟输入信号Vin进行采样，保持一定时间，从采样保持电路102输出的模拟输入信号Vin，传送给第1级电路103。

在第1级电路103中，子A/D转换器109对模拟输入信号Vin进行A/D转换。子A/D转换器109的A/D转换结果即高4位的数字输出(2⁹、2⁸、2⁷、2⁶)传送给D/A转换器110，同时通过4个锁存电路107传送给输出电路108。减法放大电路111将D/A转换器110的D/A转换结果与模拟输入信号Vin之差分进行放大。该减法放大电路111的输出传送给第2级电路104。

在第2级电路104中，对第1级电路103的减法放大电路111的输出，进行与第1级电路103同样的工作。另外，在第3级电路105中，对第2级电路104的减法放大电路111的输出，进行与第1级电路103同样的工作。然后，从第2级电路104得到中高2位的数字输出(25、24)，从第3级电路105得到中低2位的数字输出(23、22)。

在第4级电路106中，对第3级电路105的减法放大电路111的输出，子A/D转换器109进行A/D转换，得到低2位的数字输出(21、20)。

第1～4级电路103～106的数字输出经过各锁存电路107，同时到达输出电路108。即为了取得各电路103～106的数字输出的同步，设置各锁存电路107。

输出电路108在需要模拟输入信号Vin的10位数字Dout时，对数字校正处理后并行输出。

这样，在模—数转换电路101中，各级电路103～105利用减法放大电路111，将模拟输入信号Vin或前级电路103及104的减法放大电路111的输出与该级电路103～105的数字输出的D/A转换结果之差分进行放大。

因此，即使变换位数增大，最低有效位(LSB：Least Significant Bit)变小，但实际上能够提高构成子A/D转换器109的各比较器的分辨率，能够得到足够的变换精度。

图39为图38的模—数转换电路101中的子A/D转换器109及D/A转换器110的电路图。图39的子A/D转换器109为全并行比较(闪烁)方式子A/D转换器，D/A转换器110为电容阵列方式D/A转换器。

子A/D转换器109由n个电阻R及n个比较器D1～Dn构成，所有的电阻R具有相同电阻值，在接受高电位侧基准电压VRT的节点N31与接受低电位侧基准电压VRB的节点N32之间串联连接，这里，在节点N32与节点N31之间的n个电阻R之间的节点N41～N4n的电位分别为VR(1)～VR(n)。

输入信号VI(模拟输入信号Vin或前级电路103～105的减法放大电路111的输出)输入至各比较器D1～Dn的正输入端。另外，各节点N41～N4n的电位VR(1)～VR(n)加在各比较器D1～Dn的负输入端。

这样，在各输入信号VI高于电位VR(1)～VR(n)时，各比较器D1～Dn的输出为高电平，在各输入信号VI低于电位VR(1)～VR(n)时，各比较器D1～Dn的输出为低电平。

D/A转换器110由分别连接成阵列状的n个开关E1～En、F1～Fn、G1～Gn、H1～Hn、n个正铡电容B1～Bn、以及n个负侧电容C1～Cn构成。

电容B1～Bn及C1～Cn都具有相同电容值C。从电容B1～Bn的一端(下面称为输出端)生成差动正输出电压VDA(+)，从电容C1～Cn的一端(下面称为输出端)生成差动负输出电压VDA(-)。另外，将各电容B1～Bn及C1～Cn的另一端称为输入端。

各开关E1～En的一端与节点N31连接，另一端与电容B1～Bn的输入端连接。各开关F1～Fn的一端与节点N31连接，另一端与电容C1～Cn的输入端连接。各开关G1～Gn的一端与节点N32连接，另一端与电容B1～Bn的输入端连接。各开关H1～Hn的一端与节点N32连接，另一端与电容C1～Cn的输入端连接。

各开关E1～En、F1～Fn、G1～Gn与H1～Hn分别用同一编号的开关构成4联开关。例如，开关E1、F1、G1与H1为1联，开关En、Fn、Gn与Hn也为1联。然后，各开关E1～En、F1～Fn、G1～Gn及H1～Hn分别根据各比较器D1～Dn的输出电平，进行开关动作。例如，在比较器Dn的输出为高电平时，开关En及Hn闭合，开关Gn及Fn断开。反之，在比较器Dn的输出为低电平时，开关En及Hn断开，开关Gn及Fn闭合。

下面说明D/A转换器110的工作情况。在初始条件下，各电容B1～Bn的输入端及输出端的电位部为0V，各开关E1～En、F1～Fn、G1～Gn及H1～Hn都断开。因而，在初始条件下，全部电容B1～Bn及C1～Cn储存的电荷(电量)Q1＝0。

这里，在n个比较器D1～Dn中有m个输出为高电平时，各开关E1～En有m个闭合，(n-m)个断开。各开关G1～Gn中有(n-m)个闭合，m个断开。根据该各开关E1～En及G1～Gn的开关动作，全部电容B1～Bn储存的电荷Q2由下式(A1)表示。

Q2＝m(VRT-VDA(+))c+(n-m)(VRB-VDA(+))c (A1)

根据电荷守恒定律，Q1＝Q2。因而，差动正输出电压VDA(+)由下式(A2)表示。

VDA(+)＝VRB+m(VRT-VRB)/n (A2)

另外，在n个比较器D1～Dn中有m个输出为高电平时，各开关H1～Hn中有m个闭合，(n-m)个断开，各开关F1～Fn中有(n-m)个闭合，m个断开。根据该各开关H1～Hn及F1～Fn的开关动作，全部电容C1～Cn储存的电荷Q3由下式(A3)表示。

Q3＝(n-m)(VRT-VDA(-)c+m(VRB-VDA(-))c (A3)

根据电荷守恒定律，Q1＝Q3，因而，差动负输出电压VDA(-)由下式(A4)表示。

VDA(-)＝VRT-m(VRT-VRB)/n (A4)

因此，根据上式(A2)及(A4)，差分电压ΔVDA由式(A5)表示。

ΔVDA＝VDA(+)-VDA(-)

＝VRB-VRT+2m(VRT-VRB)/n (A5)

图40所示为图38的模—数转换电路101中减法放大电路111的工作原理的电路图。另外，图41为说明图40的减法放大电路111的工作用的示意图。图40的减法放大电路111为全差动方式的减法放大电路。该减法放大电路111的构成，例如已在日本专利特开平11-88173号公报揭示。

在图40的减法放大电路111中，运算放大器100的反相输入端与节点Na连接，同相输入端与节点Nb连接。另外，运算放大器100的反相输出端与节点NO1连接，同时通过电容20a与反相输入端连接。同相输出端与节点NO2连接，同时通过电容20b与同相输入端连接。

节点Na通过开关SW11接地，节点Nb通过开关SW12接地。另外，节点Na通过电容30a与节点N11连接，而且通过电容40a与节点N12连接。节点Nb通过电容30b与节点N21连接，而且通过电容40b与节点N22连接。在节点NO1与NO2之间连接开关SW13。该开关SW13与开关SW11及SW12在相同的时间动作。

模拟输入信号Vin或前级电路103～105的减法放大电路111的输出作为差分电压ΔVi供给该减法放大电路111。ΔVi＝Vi(+)-Vi(-)。另外，同级的D/A转换器110的D/A转换结果作为差分电压ΔVDA供给该减法放大电路111。ΔVDA＝VDA(+)-VDA(-)。

从Vi(+)变为V_A1的电压输入至节点N11，从V_A2变为VDA(+)的电压输入至节点N12，从Vi(-)变为V_A1的电压输入至节点N21，从VA2变为VDA(-)的电压输入至节点N22。

下面参照图41说明图40的减法放大电路111的工作情况。这里，将电容20a及20b的电容值分别设为C，电容30a、30b、40a及40b的电容值分别设为KC。K为常数。另外，设接地电位为V_G。

首先，使开关SW11及SW12闭合。这时，也使开关SW13闭合。然后，将电压Vi(+)输入至节点N11，将设定电压V_A2输入至节点N12，将电压Vi(-)输入至节点N21，将设定电压V_A2输入至节点N22。这样NO1及NO2成为接地电位VG。

接着，使开关SW11及SW12断开。这时，也使开关SW13断开。然后，将设定电压VA1输入至节点N11，将电压VDA(+)输入至节点N12，将设定电压VA1输入至节点N21，将电压VDA(-)输入至节点N22。这样，节点NO1及NO2的电压分别成为VO(+)及VO(-)

若根据电荷守恒定律，求得NO1及NO2的电压V_O(+)及V_O(-)，则得到下式。

V_O(+)＝V_G+[V1(+)-VDA(+)]K+(V_A1-V_A2)K

V_O(-)＝V_G+[V1(-)-VDA(-)]K+(V_A1-V_A2)K

因而，差分电压ΔVO如下式所示。

ΔV_O＝V_O(+)-V_O(-)

＝[Vi(+)-Vi]-)]K-[VDA(+)-VDA(-)]K

＝(ΔVi-ΔVDA)K

这样，在图40的减法放大电路111中，对前级提供的差分电压ΔVi与同级D/A转换器110提供的差分电压ΔVDA进行减法运算及放大。

在这种情况下，能够任意对设定电压V_A1及V_A2进行设定。因而，作为设定电压V_A1，可采用前级取样保持电路102的输出或减法放大电路111的输出均衡(等电位)时的电压。另外，作为设定电压VA2，可以采用外部电压。

这样，由于能够将模拟输入信号即电压Vi(+)及Vi(-)不通过开关输入至节点N11及N21，因此能够降低噪声，同时能够实现低电压工作。所以，能够实现模—数转换电路101的低电压及高精度。

图42所示为图38的模—数转换电路101中采用图40的减法放大电路111时的D/A转换器110及减法放大电路111的具体构成电路图。设D/A转换器110及减法放大电路111的构成，例如已在日本专利特开平11-88173号公报揭示。

在图42中，D/A转换器110的节点N30，通过开关S1～Sn分别与电容B1～Bn的输入端连接。另外，该节点N30通过开关T1～Tn分别与电容C1～Cn的输入端连接。设定电压VA2输入至节点N30，高电位侧基准电压VRT输入至节点N31，低电压侧基准电压VRB输入至节点N32。电容B1～Bn的输出端与减法放大电路111的节点Na连接，电容C1～Cn的输出端与减法放大电路111的节点Nb连接。

减法放大电路111的节点Na通过电容30a与节点N11连接，节点Nb通过电容30b与节点N21连接。电压Vi(+)输入至节点N11，电压Vi(-)输入至节点N21。

电容20a及20b的电容值分别为C，电容30a及30b的电容值为KC。另外，电容B1～Bn及C1～Cn的电容值分别为KC/n。K为常数。

下面说明图42的D/A转换器110及减法放大电路111的工作情况。

首先，使开关SW11及SW12闭合。这时，也使开关SW13闭合。然后，使开关S1～Sn及T1～Tn闭合。这样，设定电压V_A2输入至电容B1～Bn及C1～Cn的输入端。另外，电压Vi(+)输入至节点N11，电压Vi(-)输入至节点N21。这样，节点NO1及NO2成为接地电位。

接着，使开关SW11及SW12断开。这时，也使开关SW13断开。然后，使开关S1～Sn及T1～Tn断开。各开关E1～En、F1～Fn、G1～Gn及H1～Hn分别根据图38的各比较器D1～Dn的输出电平闭合或断开，分别将电压加在电容B1～Bn及C1～Cn的输入端。

这时输入至节点N11及N21的电压Vi(+)及Vi(-)，如图41所示，保持均衡都等于电压VA1。这样，节点NO1与NO2之间的差分电压ΔVo，如用图41所示，用下式表示。

ΔVo＝Vo(+)-Vo(-)＝(ΔVi-ΔVDA)K

这样，由于作为输入至节点N11及N21的设定电压V_A1可以采用前级的减法放大电路111的输出，因此能够将电压Vi(+)及设定电压V_A1不采用开关输入至节点N11，而且能够将电压Vi(-)及设定电压V_A1不采用开关输入至节点N21。

另外，作为输入至节点N30的设定电压V_A2能够采用任意的电压。例如作为设定电压V_A2，也可以采用高电位侧基准电压VRT或低电位侧基准电压VRB。

另外，可以将这些设定电压V_A1及V_A2，设定在电压或接地电压的附近。这样，即使使用CMOS开关，也能够实现低电压工作。

由于这些结果，能够实现降低开关噪声、可以低电压工作的高精度模—数据转换电路。

近年来，随着电子设备的高速化，对于模—数转换电路也要求实现更高速的转换速度。因此，在日本专利特开平11-88172号公报提出了转换速度更进一步高速化的模—数转换电路。

图43所示为特开平11-88172号公报揭示的以往的模—数转换电路方框图。图43的模—数转换电路102具有10位4级流水线结构。

在图43中，模—数转换电路102由取样保持电路2、第1级电路3、第2级电路4、第3级电路5、第4级电路6、多个锁存电路7及输出电路8构成。

第1级(初始级)～第3级电路3～5具有A/D转换器9、D/A转换器10、运算放大电路11、减法电路12及运算放大电路13。减法电路12及运算放大电路13构成减法放大电路14。各级电路3～5内的运算放大电路11及13的增益为2。第4级(最后级)电路6仅具有子A/D转换器9。

这样，在图43的模—数转换电路102中，由于各级电路3～5内设置2级运算放大电路11及13，因此，能够减少各运算放大电路11及13的环路常数，而且能够减少各运算放大电路11及13的负载电容。结果，能够不提高各运算放大电路11及13的性能，而提高转换速度。

但是，在图43的模—数转换电路102中，模拟输入信号利用各级电路3～5的运算放大电路11以增益2进行放大，因此，若子A/D转换器9的输入电压范围及A/D转换器10的输出电压范围设定为相同，则从运算放大电路11提供给减法放大电路14的一输入端的输出电压范围与从D/A转换器10提供给减法放大电路14的另一输入端的输出电压范围就不同。在这种情况下，为了使运算放大电路11的输出电压范围与D/A转换器10的输出电压范围一致，就必须以某一种方法进行校正。这样，模—数变换电路102的各级电路3～5的结构变得复杂，同时电路规模增大。

第1级电路3为4位结构，第2～4级电路4～6分别为2位结构。在第1～3级电路3～5中，子A/D转换器9及D/A转换器10的位数(位结构)设定为相同。

这里，在上述模—数转换电路102中，若设模拟输入信号Vin的电压范围为VIN_P-P，则第1级电路3内的子A/D转换器9的满量程范围与模拟输入信号的电压范围VIN_P-P相等。第2～4级电路4～6内的子A/D转换器9的满量程范围分别与第1～3级电路3～5的减法放大电路14的输出电压范围INP-P/8相等。

另外，第1级电路3内的D/A转换器10的满量程范围与子A/D转换器9相同，与模拟输入信号Vin的电压范围VIN_P-P相等。第2级及第3级电路4及5内的D/A转换器10的电压满量程范围，为了取得与具有增益2的运算放大电路11的输出电压的一致，成为子A/D转换器9的满量程范围的2倍即VIN_P-P/4。

下面说明图43的模—数转换电路102的工作情况，采样保持电路2对模拟输入信号Vin进行采样，保持一定时间，从采样保持电路2输出的模拟输入信号Vin，传送给第1级电路3。

在第1级电路3中，子A/D转换器9对电压范围VIN_P-P的模拟输入信号Vin进行模—数转换。这里，子A/D转换器9的模—数转换结果即数字输出(2⁹、2⁸、2⁷、2⁶)传送给D/A转换器10，同时通过4个锁存电路7传送给输出电路8。D/A转换器10的额定输出电压范围用下式表示

(第1级分辨率-1)×(D/A转换器10的满量程范围)/(第1级的分辨率)

＝(24-1)×(VIN_P-P)/2⁴

＝15VIN_P-P/16

另外，运算放大电路11对模拟输入信号Vin进行采样，然后进行放大及保持。运算放大电路11的输出电压范围用下式表示。

(模拟输入信号Vin的电压范围VIN_P-P)×(运算放大电路11的增益)

＝VIN_P-P×1

＝VIN_P-P

减法放大电路14将运算放大电路11输出的模拟输入信号Vin与D/A转换器10的D/A转换结果进行减法计算并放大。减法放大电路14的输出传送给第2级电路4。第1级减法放大电路14的输出电压范围用下式表示。

((运算放大电路11的输出电压范围)-(D/A转换器10的额定输出电压范围))×(减法放大电路14的增益)

＝((VIN_P-P)-(15VIN_P-P/16))×2

＝VIN_P-P/8

在第2级电路4中，子A/D转换器9对第1级电路3的减法放大电路14的输出进行A/D变换。子A/D转换器9的A/D转换结果传送给D/A转换器10，同时通过3个锁存电路7传送给输出电路8。这样，从第2级电路4得到中高2位的数字输出(2⁵、2⁴)。D/A转换器10的额定输出电压范围用下式表示，

(第2级分辨率-1)×(D/A转换器10的满量程范围)/(第2级分辨率)

＝(2²-1)×(VIN_P-P/4)/2²

＝3VIN_P-P/16

另外，运算放大电路11将第1级电路3的运算放大电路13的输出进行放大。运算放大电路11的输出电压范围用下式表示。

(第1级减法放大电路14的输出电压范围)×(运算放大电路11的增益)

＝(VIN_P-P/8)×2

＝VIN_P-P/4

减法放大电路14将运算放大电路11的输出与D/A转换器10的D/A转换结果进行减法计算并放大。减法放大电路14的输出传送给第3级电路5。第2级减法放大电路14的输出电压范围用下式表示。

((运算放大电路11的输出电压范围)-(D/A转换器10的额定电压范围))×(减法放大电路14的增益)

＝((VIN_P-P/4)-(2VIN_P-P/16))×2

＝VIN_P-P//8

在第3级电路5中，对第2级电路4的减法放大电路14的输出进行与第2级电路4同样的处理。这样，从第3级电路5得到中低2位的数字输出(2³、2²)。各部分的输出电压范围与第2级电路4相同。

在第4级电路6中，子A/D转换器9对第3级电路5的减法放大电路14的输出进行A/D转换，得到低2位的数字输出(2¹、2⁰)。

第1～4级电路3～6的数字输出经过锁存器7，同时到达输出电路8。即为了取得各电路3～6的数字输出的同步，设置各锁存电路7。

输出电路8在需要模拟输入信号Vin的10位数字输出Dout时，对数字校正处理后并行输出。

这样，即使转换位数增大，随着电源电压减少。LSB(Least SignificantBit，最低有效位)变小，但能够提高子A/D转换器9的分辨率，得到足够的转换精度。

图44(a)所示为图23的模—数转换电路的减法放大电路构成电路图，图44(b)为说明图44(a)减法放大电路的工作的示意图。

在图44中，运算放大器101的反相输入端与节点nb连接，同相输入端接地，另外运算放大器101的输出端与节点no连接，同时通过电容102与反相输入端连接。在运算放大器101的反相输入端与同相输入端之间连接开关SW1，在节点nb与节点na之间连接电容103。节点na通过开关SW2与节点n1连接，而且通过开关SW3与节点n2连接。这些开关SW2及SW3通常利用CMOS(互补型金属氧化物半导体)场效应晶体管形成的CMOS开关构成。

电压V1输入至节点n1，电压V2输入至节点n2，由节点no输出电压Vo。

这里，参照图44(b)说明图44(a)的减法放大电路的工作情况。另外，设电容101的电容值为C，电容103的电容值为KC，接地电位为V_G。K为常数。

首先，使开关SW1及开关SW2闭合，使开关SW3断开。这样，节点na的电压为V1。另外，节点no的电压为0。这时，节点nb的电荷Qa用下式表示。

Qa＝(V_G-V1)KC

接着，使开关SW1断开后，使开关SW2断开，而且使开关SW3闭合。这样，节点na的电压为V2。另外，节点no的电压为Vo。这时，节点nb由于与虚地连接，因此节点nb的电荷Qb用下式表示。

Qb＝(V_G-V2)KC+(V_G-Vo)C

在节点nb由于没有电荷释放的路径，因此根据电荷守恒定律，Qa＝Qb。所以，下式成立。

(V_G-V1)KC＝(V_G-V2)KC+(V_G-Vo)C

根据上式，节点no的电压Vo用下式表示。

Vo＝V_G+(V1-V2)K

这样，从电压V1减去电压V2，该减法值放大为K倍。

因而，减法放大电路具有将电压V1与电压V2差利用由电容103与电容102的电容量之比决定的增益而输出的功能。例如，通过设定KC＝C(K＝1)，就使减法放大电路具有增益为1倍的采样保持功能。

图45所示的图43的模—数转换电路中采用的子A/D转换器的构成图。

在图45的并行型模—数转换器9中，配置多个比较器900。模拟输入电压Vin提供给多个比较器900的一输入端，利用多个电阻将高电位侧基准电压VRT与低电位侧基准电压VRB之间的电压进行分压而得到的基准电压分别提供给另一输入端。各比较器900对一输入端的电压与另一输入端的电压进行比较。利用编码器910对多个比较器900的比较结果进行编码，通过这样能够得到数字代码Dcode。

然而，在提供给模—数转换电路的模拟输入信号电压范围改变时，或者将提供给模—数转换电路的模拟输入信号方式以差动双端输入及单端输入改变时，必须改变模—数转换电路的规格。

下面说明差动双端输入及单端输入。图46(a)及(b)为差动双端输入及单端输入的模—数转换说明图。横轴表示模拟输入电压VIN，纵轴表示输出的数字代码Dcode。

如图46(a)所示，在差动双端输入时，模拟输入信号Vin的正模拟输入电压Vin(+)与负模拟输入电压Vin(-)互补变化。这样，正模拟输入电压Vin(+)与负模拟输入电压Vin(-)之差分为模拟输入信号Vin的电压范围VIN_P-P。

因而，如图46(a)所示，正模拟输入电压Vin(+)在1.0V至2.0V的范围变化，负模拟输入电压Vin(-)在2.0V至1.0V的范围变化，这时模拟输入信号Vin的电压范围根据Vin(+)-Vin(-)的计算为2.0V。

另外，如图46(b)所示，在单端输入时，仅正模拟输入电压Vin(+)变化。这样，正模拟输入电压Vin(+)的电压范围成为模拟输入信号Vin的电压范围。

因而，如图46(b)所示，在正模拟输入电压Vin(+)在1.0V的范围变化时，模拟输入信号的电压范围成为1.0V。

即若使差动双端输入方式的模拟输入信号Vin的电压范围为2VIN_P-P，则单端输入方式的模拟输入信号Vin的电压范围为VIN_P-P。

这样，在差动双端输入方式及单端输入方式中，即使各模拟输入电压的变化范围相同，但模拟输入信号的电压范围也不相同。

在上述的以往模—数转换电路中，在模拟输入信号的电压范围改变时，或模拟输入信号的输入方式改变时，必须对电路构成进行再设计。

发明内容

本发明的目的在于提供不增加电路构成的复杂性及电路规模而保持高的转换精度及实现高的转换速度的模—数转换电路。

本发明的其它目的在于提供能够不进行电路构成的再设计而容易改变模拟输入信号的电压范围或差动双端输入与单端输入之间的输入方式改变的流水线型模—数转换电路。

本发明的一种形态的模—数转换电路，包括由n级电路构成的多级流水线结构，除了最后级电路以外的各级电路，具有将输入的模拟信号转换为数字信号的模—数转换器、将输入的模拟信号进行放大的第1运算放大电路、将模—数转换器输出的数字信号转换为模拟信号的数—模转换器、以及将第1运算放大电路输出的模拟信号与数—模转换器输出的模拟信号之差分进行放大的第2运算放大电路，在除了最后级电路以外的至少1级电路中，第1运算放大电路人有大于1的增益，能够分别独立设定数—模转换器的电压范围及模—数转换电路的电压范围，使得第1运算放大电路的输出电压范围与数—模转换器的电压范围相等。

在本发明的模—数转换电路中，通过分别独立设定数—模转换器的电压范围及模—数转换电路的电压范围，在第1运算放大电路即使具有大于1的增益的情况下，也能够使第1运算放大电路输出电压范围与数—模转换器的电压范围相等。通过这样，各级电路的设计自由度增大。因而，能够考虑到功耗及电路的占有面积，以各自适当的电压范围设计是各级电路构成要素的模—数转换器、数—模转换器、第1运算放大电路及第2运算放大电路。

另外，由于除了最后级以外的各级电路包含第1运算放大电路及第2运算放大电路，因此能够降低环路常数，而且减少第1运算放大电路及第2运算放大电路的负载电容。通过这样，各第1运算放大电路及第2运算放大电路的极限工作频率提高。因而，能够不使各第1运算放大电路及第2运算放大电路其本身的性能提高，而保持高的转换精度，同时使转换动作实现高速化。

这些结果能够不增加电路构成的复杂性及电路规模，而实现保持高的转换精度及使转换动作高速化的模—数转换电路。

在至少1级电路中，数—模转换器的电压范围与模—数转换电路的电压范围之比也可以与第1运算放大电路的增益相等。

在这种情况下，通过使数—模转换器的电压范围与模—数转换电路的电压范围之比等于第1运算放大电路的增益，能够使第1运算放大电路的输出电压范围与数—模转换器的电压范围相等。通过这样，第2运算放大电路能够将相等的电压范围的模拟信号差分进行放大。

在至少1级电路中，也可以是模—数转换器根据具有第1电压范围的基准电压工作，数—模转换器根据具有第2电压范围的基准电压工作，分别独立设定第1电压范围及第2电压范围，使得第1运算放大电路的输出电压范围与数—模转换器的电压的范围相等。

在这种情况下，模—转换器根据具有第1电压范围的基准电压工作，数—模转换器根据具有第2电压范围的基准电压工作，通过分别独立设定第1电压范围及第2电压范围，能够使第1运算放大电路的输出电压范围与数—模转换器的电压范围相等。

在至少1级电路中，第2电压范围与第1电压范围之比也可以与第1运算放大电路的增益相等。

在这种情况下，通过使第2电压范围与第1电压范围之比与第1运算放大电路的增益相等，则第1运算放大电路的输出电压范围与数—模转换器的电压范围相等。

本发明的其它形态的模—数转换电路，包括由多级电路构成的多级流水线结构，除了最后级电路以外的各级电路，具有将输入的模拟信号转换为数字信号的模—数转换器、将输入的模拟信号进行放大的第1运算放大电路、将模—数转换器输出的数字信号转换为模拟信号的数—模转换器、以及将第1运算放大电路输出的模拟信号与数—模转换器输出的模拟信号之差分进行放大的第2运算放大电路，在除了最后级电路以外的至少1级电路中，第1运算放大电路具有大于1的增益，数—模转换器具有将多个电容连接成阵列状的电视阵列，用来根据数字信号产生模拟信号电压，第2运算放大电路具有输入电容、反馈电容及运算放大器，将第1运算放大电路输出的模拟信号以输入电容的值及反馈电容的值确定的第1增益进行放大，同时将利用数—模转换器由电容阵列产生的模拟信号以电容阵列的值及反馈电容的值确定的第2增益进行放大，将以第1增益放大的模拟信号与以第2增益放大的模拟信号之差分输出，分别独立设定电容阵列的值及输入电容的值，使得第1增益倍的第1运算放大电路的输出电压范围与第2增益倍的数—模转换器的电压范围相等。

在这种情况下，第1运算放大电路输出的模拟信号以第1增益放大，同时数—模转换器输出的模拟信号以第2增益放大，将放大的模拟信号的差分输出。通过分别独立设定电容阵列的值及输入电容的值，能够使得第1增益倍的第1运算放大电路的输出电压范围与第2增益倍的数—模转换器的电压范围相等。

在至少1级电路中，电容阵列的值与输入电容的值之比也可以与第1运算放大电路的增益相等。

在这种情况下，通过使电容阵列的值与输入电容的值之比与第1运算放大电路的增益相等，则第1增益倍的第1运算放大电路的输出电压范围与第2增益倍的数—模转换器的电压范围相等。

在至少1级电路中，也可以是第2运算放大电路的运算放大器具有与电容阵列连接的一输入端，而且还具有另一输入端及输出端，反馈电容连接在运算放大器—输入端与输出端之间，输入电容在运算放大器的一输入端与电容阵列并联，第2运算放大电路还包含开关电路使运算放大器的一输入端与另一输入端之间处于短路状态，同时将运算放大器输出的模拟信号提供给输入电容的输入端，而且将任意的第1设定电压提供给电容阵列的输入端，然后使运算放大器的一输入端与另一输入端之间处于开路状态，同时将任意的第2设定电压提供给输入电容的输入端，而且将数—模转换器输出的模拟信号提供给电容阵列的输入端。

在这种情况下，第1运算放大电路输出的模拟信号以第1增益放大，同时数—模转换器输出的模拟信号以第2增益放大，不利用开关切换这些模拟信号，而是放大的模拟信号以设定电压作为媒介进行减法运算，将减法值输出。通过这样，能够减少噪声，同时实现低电压工作。

在至少1级电路中，第2运算放大电路的设定电压也可以是第1运算放大电路输出的模拟信号的规定电压。

在这种情况下，由于不需要提供设定电压用的开关或电路，因此能够更减少噪声，同时电路结构简单。

在至少1级电路中，也可以是第1运算放大电路输出差动的第1及第2模拟信号，数—模转换器的电容阵列包含根据数字信号分别产生差动的第3及第4模拟信号电压用的第1及第2电容阵列，第2运算放大电路的运算放大器具有与第1电容阵列连接的另一输入端、一输出端以及另一输出端，反馈电容包含在运算放大器的一输入端与一输出端之间连接的第1反馈电容、以及在运算放大器的另一输入端与另一输出端之间连接的第2反馈电容，输入电容包含在运算放大器的一输入端与第1电容阵列并联的第1输入电容、以及在运算放大器的另一输入端与第2电容阵列并联的第2输入电容，第2运算放大电路还包含开关电路，将运算放大器的输入端及另一输入端与规定的基准电位连接，同时将第1运算放大电路输出的差动第1及第2模拟信号分别提供给第1及第2输入电容的输入端，而且将任意的第1设定电压分别提供给第1及第2电容阵列的输入端，然后将运算放大器的一输入端及另一输入端从基准电位切断，同时将任意的第2设定电压分别提供给第1及第2输入电容的输入端，而且将数—模转换器输出的差动第3及第4模拟信号分别提供给第1及第2电容阵列的输入端，分别独立设定第1电容阵列的值及第1输入电容的值，而且分别独立设定第2电容阵列的值及第2输入电容的值，使得第1增益倍的第1运算放大电路的输出电压范围与第2增益倍的数—模转换器的电压范围相等。

在这种情况下，通过分别独立设定第1电容阵列的值及第1输入电容的值，而且分别独立设定第2电容阵列的值及第2输入电容的值，能够使得输出差动模拟信号的第1运算放大电路的第1增益倍的输出电压范围与输出差动模拟信号的数—模转换器的第2增益倍的电压范围相等。

在至少1级电路中，也可以第1电容阵列的值与第1输入电容的值之比与第1运算放大电路的增益相等，第2电容阵列的值与第2输入电容的值之比与第1运算放大电路的增益相等。

在这种情况下，通过使第1电容阵列的值与第1输入电容的值之比及使第2电容阵列的值与第2输入电容的值之比与第1运算放大电路的增益相等，则输出差动模拟信号的第1运算放大电路的第1增益倍的输出电压范围与输出差动模拟信号的数—模转换器的第2增位置倍的电压范围相等。

在至少1级电路中，作为第2运算放大电路的第2设定电压，也可以是在第1运算放大电路中均衡的输出电压。

在这种情况下，由于不需要提供第2设定电压用的开关或电路，因此进一步减少噪声，同时电路结构简单。

本发明的另一其它形态的模—数转换电路，包括由n级电路构成的多级流水线结构，除了最后级电路以外的各级电路，具有将输入的模拟信号转换为数字信号的模—数转换器、将输入的模拟信号进行放大第1运算放大电路、将模—数转换器输出的数字信号转换为模拟信号的数—模转换器、以及将第1运算放大电路输出的模拟信号与数—模转换器输出的模拟信号之差分进行放大的第2运算放大电路，在除了最后级电路以外的至少1级电路中，第1运算放大电路具有大于1的增益，模—数转换器根据具有第1电压范围的基准电压工作，数—模转换器根据具有第2电压范围的基准电压工作，数—模转换器具有将多个电容连接成阵列状的电容阵列，用来根据数字信号产生模拟信号电压，第2运算放大电路具有输入电容、反馈电容及运算放大器，将第1运算放大电路输出的模拟信号以输入电容的值及反馈电容的值确定的第1增益进行放大，同时将利用数—模转换器由电容阵列产生的模拟信号以电容阵列的值及反馈电容的值确定的第2增益进行放大，将以第1增益放大的模拟信号与以第2增益放大的模拟信号之差分输出，分别独立设定第1电压范围及第2电压范围，同时分别独立设定电容阵列的值及输入电容的值，使得第1增益倍的第1运算放大电路的输出电压范围与第2增益倍的数—模转换器的电压相等。

在这种情况下，模—数转换器根据具有第1电压范围的基准电压工作，数—模转换器根据具有第2电压范围的基准电压工作，分别独立设定第1电压范围及第2电压范围，同时分别独立设定电容阵列的值及输入电容的值，通过这样，能够使第1增益倍的运算放大电路的输出电压范围与第2增益倍的数—模转换器的电压范围相等。

本发明的另一其它形态的模—数转换电路，包括由多级电路构成的多级流水线结构，除了最后级电路以外的各级电路，具有将输入的模拟信号转换为数字信号的模—数转换器、将模—数转换器输出的数字信号转换为模拟信号的数—模转换器、以及将输入的模拟信号与数—模转换器输出的模拟信号之差分进行放大的第1运算放大电路，最后级电路包含将输入的模拟信号转换为数字信号的模—数转换器，除了最后级电路以外的至少1级电路包含具有将电压范围进行多级切换的切换装置的模—数结构器、具有将电压范围进行多级切换的切换装置的数—模转换器以及具有将增益进行多级切换的切换装置的第1运算放大电路中的至少1种电路，及/或最后级电路包含具有将电压范围进行多级切换的切换装置的模—数转换器。

在本发明的模—数转换电路中，由于除了最后级电路以外的至少1级电路包含具有将电压范围进行多级切换的切换装置的模—数转换器、具有将电压范围进行多级切换的切换装置的数—模转换器以及具有将增益进行多级切换的切换装置的第1运算放大电路中的至少1种电路，及/或最后级电路包含具有将电压范围进行多级切换的切换装置的模—数转换器，因此能够切换模—数转换电路的电压范围、数—模转换器的电压范围及第1运算放大电路的增益中的至少1个量。

通过这样，即使由于将差动双端输入方式改变为单端输入方式而使模拟输入信号的电压范围改变，也不需要对电路结构进行再设计。另外，在改变单端输入的模拟输入信号的电压范围时，或者在改变差动双端输入的模拟输入信号的电压范围时，也不需要对电路结构进行再设计。

因而，能够不要进行电路结构的再设计，就容易改变模拟输入信号的电压范围在差动双端输入与单端输入之间改变输入方式。

其结果能够力图缩短模—数转换电路的开发周期，能够通过采用最佳的电压范围，容易实现低功耗。

除了最后级电路以外的各级电路，也可以还包含将输入的模拟信号进行放大后提供给第1运算放大电路的第2运算放大电路，除了最后级电路以外的至少1级电路的第2运算放大电路还可以具有将增益进行多级切换的切换装置。

在这种情况下，通过将至少1级电路的第2运算放大电路的增益进行多级切换，就能够不要进行电路结构的再设计，就容易改变模拟输入信号的电压范围或在差动双端输入与单端输入之间改变输入方式。

除了最后级电路以外的至少1级电路的第1运算放大电路也可以具有将增益进行多级切换的切换装置。

在这种情况下，通过将至少1级电路的第1运算放大电路的增益进行多级切换，就能够不要进行电路结构的再设计，就容易改变模拟输入信号的电压范围或在差动双端输入与单端输入之间改变输入方式。

至少1级电路的模—数转换器也可以具有将电压范围进行多级切换的切换装置。

在这种情况下，通过将至少1级电路的模—数转换器的电压范围进行多级切换，就能够不要进行电路结构的再设计，就容易改变模拟输入信号的电压范围或在差动双端输入与单端输入之间改变输入方式。

除了最后级电路的至少1级电路的数—模转换器也可以具有将电压范围进行多级切换的切换装置。

在这种情况下，通过将至少1级电路的数—模转换器的电压范围进行多级切换，就能够不要进行电路结构的再设计，就容易改变模拟输入信号的电压范围或在差动双端输入与单端输入之间改变输入方式。

至少1级电路的第2运算放大电路也可以具有输入电容、反馈电容及运算放大器，将输入的模拟信号以根据输入电容的值及反馈电容的值确定的增益进行放大，切换装置也可以包含对输入电容的值及反馈电容的至少一方进行可变设定的可变部分。

在这种情况下，输入的模拟信号以根据输入电容的值及反馈电容的值确定的增益进行放大。因而，通过改变运算放大器的输入电容的值及反馈电容的值的至少一方，就能够容易切换第2运算放大电路的增益。

可变部分也可以包含将输入电容或反馈电容的一部分切换为断开状态或短路状态的切换部分。

在这种情况下，通过利用切换部分将输入电容或反馈电容的一部分切换为断开状态或短路状态，能够改变运算放大器的输入电容或反馈电容。这样，能够容易切换第2运算放大电路的增益。

至少1级电路的第1运算放大电路也可以具有输入电容、反馈电容及运算放大器，将输入的模拟信号以根据输入电容的值及反馈电容的值确定的增益进行放大，切换装置也可以包含对输入电容的值及反馈电容的值的至少一方进行可变设定的可变部分。

在这种情况下，输入的模拟信号以根据输入电容的值及反馈电容的值确定的增益进行放大。因而，通过改变运算放大器的输入电容的值及反馈电容的值的至少一方，就能够容易切换第1运算放大电路的增益。

在这种情况下，通过利用切换部分将输入电容或反馈电容的一部分切换为断开状态或短路状态，能够改变运算放大器的输入电容或反馈电容。这样，能够容易切换第1运算放大电路的增益。

反馈电容也可以包含在运算放大器的输入端与输入端之间并联或串联设置的第1及第2电容，切换部分也可以与第2电容串联或并联。

若使切换部分处于连接状态，则在运算放大器的输入端与输出端之间第1及第2电容并联或串联。这样，反馈电容增加或减少。另外，若使切换部分处于断开状态，则在运算放大器的输入端与输出端之间仅连接第1电容。这样，反馈电容减少或增加。

切换部分也可以与运算放大器的输出端连接。

在第2电容相对于切换部分是与输出侧连接时，即使切换部分被设定为断开状态，但第2电容的寄生电容仍充电，这样，在设定增益时，必须考虑寄生电容，由于寄生电容的差异，导致增益产生差异。这里，利用切换部分相对于第2电容与输出侧连接，在切换部分段设定为断开状态时，利用切换部分将第2电容从输出端断开的同时，将寄生电容断开。因而，在设定增益时，没有必要考虑第2电容的寄生电容，不含由于寄生电容的差异导致增益的差异。

输入电容也可以在运算放大器输入端并联或串联。

若使切换部分处于连接状态，则在运算放大器的输入端第1及第2电容并联或串联。这样，输入电容增加或减少。另外，若使切换部分处于断开状态，则在运算放大器的输入端仅连接第1电容。这样，输入电容减少或增加。

切换部分也可以与第2电容的输入侧连接。

在第2电容相对于切换部分是与输入侧连接时，即使切换部分被设定为断开状态，但第2电容的寄生电容仍充电。这样，在设定增益时，必须考虑寄生电容，由于寄生电容的差异，导致增益产生差异。这里，利用切换部分相对于第2电容与输出侧连接，在切换部分被设定为断开状态时，利用切换部分将第2电容从接受输入信号的节点断开的同时，将寄生电容断开。因而，在设定增益时，没有必要考虑第2电容的寄生电容，不会由于寄生电容的差异导致增益的差异。

至少1级电路的模—数转换器也可以包含产生多具基准电压的基准电压发生电路、以及将基准电压发生电路产生的多具基准电压与输入的模拟信号进行比较的比较器，切换装置也可以包含基准电压发生电路产生的多个基准电压进行可变设定的可变部分。

在这种情况下，通过改变基准电压发生电路产生的基准电压，能够改变基准电压的电压范围。通过这样，能够容易切换模—数转换器的电压范围。

除了最后级电路以外的至少1级电路的数—模转换器，也可以包含产生基准电压的基准电压发生电路、与公共端连接的多个电容、以及多个开关，该多个开关连接在基准电压发生电路与多个电容之间，根据输入的数字信号，将基准电压发生电路产生的基准电压分别提供给多个电容，切换装置也可以包含对基准电压发生电路产生的基准电压进行可变设定的可变部分。

在这种情况下，通过改变基准电压发生电路产生的基准电压，能够改变基准电压的电压范围。通过这样，能够容易切换数—模转换器的电压范围。

附图说明

图1所示为本发明第1实施形态的模—数转换电路的构成方框图。

图2为图1的模—数转换电路中第1级电路内的子A/D转换器及D/A转换器电路图。

图3所示为差动输入用的子A/D转换器及D/A转换器的构成电路图。

图4所示为产生第1级—第4级的基准电压用的电阻电路图。

图5为差动输入用基准电压范围的说明图。

图6所示为子A/D转换器及D/A转换器的基准电压范围比与运算放大电路的增益的关系图。

图7所示为子A/D转换器及D/A转换器的基准电压范围比与运算放大电路的增益的关系图。

图8所示为发明第2实施形态的模—数转换电路的构成方框图。

图9为说明图8的模—数转换电路中的减法放大电路工作原理用的电路图。

图10为说明图9的减法放大电路的工作用的说明图。

图11所示为图8的模—数转换电路采用图9的减法运算电路时的D/A转换器及减法放大电路的具体构成电路图。

图12所示为第1级的子A/D转换器的一部分、第1级的减法放大电路及第2级的运算放大电路的构成电路图。

图13为说明图8的模—数转换电路中单端输入用的减法放大电路工作原理用的电路图。

图14为说明图13的减法放大电路的工作用的说明图。

图15所示为图8的模—数转换电路采用图13的减法运算电路时的D/A转换器及减法放大电路的具体构成电路图。

图16所示为本发明第3实施形态的流水线型模—数转换电路的构成方框图。

图17所示为将图16的模—数转换电路分别切换为差动双端输入方式及单端输入方式时的设定图。

图18所示为本发明第4实施形态的流水线型模—数转换电路的构成方框图。

图19所示为图16的模—数转换电路中运算放大电路的构成第1例的电路图。

图20所示为图16的模—数转换电路中运算放大电路的构成第2例的电路图。

图21所示为运算放大电路的具体电路构成第1例的电路图。

图22所示为运算放大电路的具体电路构成第2例的电路图。

图23所示为运算放大电路的具体电路构成第3例的电路图。

图24所示为运算放大电路的具体电路构成第4例的电路图。

图25所示为运算放大电路的具体电路构成第5例的电路图。

图26所示为运算放大电路的具体电路构成第6例的电路图。

图27所示为图16的模—数转换电路中子A/D转换器的构成第1例的电路图。

图28所示为图27的子A/D转换器采用的比较器的构成电路图。

图29所示为图16的模—数转换电路中子A/D转换器的构成第2例的电路图。

图30所示为图29的子A/D转换器采用的比较器的构成电路图。

图31为图18的模—数转换电路中第2级电路内的子A/D转换器的电路图。

图32为图18的模—数转换电路中第2级电路内的子D/A转换器的电路图。

图33为图18的模—数转换电路中第2级电路内的减法放大电路构成第1例的电路图。

图34为图18的模—数转换电路中第2级电路内的减法放大电路构成第2例的电路图。

图35所示为切换装置的切换部分其它例子的电路图。

图36所示为切换装置的另一其它例子的平面图及剖面图。

图37所示为切换装置的另一其它例子的平面图及剖面图。

图38所示为以往的具有多流水线结构的模—数转换电路构成方框图。

图39为图38的模—数转换电路中子A/D转换器及D/A转换器的电路图。

图40所示为模—数转换电路中减法放大电路的动作原理的电路图。

图41为说明图40的减法放大电路的工作用的说明图。

图42所示为图38的模—数转换电路中采用图40的减法放大电路时的D/A转换器及减法放大电路的具体构成电路图。

图43所示为以往的模—数转换电路的方框图。

图44所示为图43的模—数转换电路中减法放大电路的构成方框图及说明该减法放大电路的工作用的说明图。

图45所示为图43的模—数转换电路中采用的子A/D转换器的构成图。

图46为说明差动双端输入及单端输入的模—数转换用的说明图。

具体实施方式

(1)第1实施形态

图1所示为本发明第1实施形态的模—数转换电路的构成方框图。图1的模—数转换电路1具有10位4级流水线结构。

在图1中，模—数转换电路1由采样保持电路2、第1级—第4级电路3-6、多个锁存电路7及输出电路8构成。

第1级(初始级)～第3级电路3、4、5具有子A/D转换器9、D/A转换器10、运算放大电路11、减法电路12及运算放大电路13。减法电路12及运算放大电路13构成减法放大电路(差动放大器)14。第1级～第3级电路3～5内的运算放大电路11及13的增益为2。第4级(最后级)电路6仅具有子A/D转换器9。减法放大电路14具有例如日本专利特开平11-88173号公报所揭示的公知的电路构成。

第1级电路3为4位结构，第2～4级电路4～6分别为2位结构。在第1～3级电路3～5中，在A/D转换器9及D/A转换器10的位数(位结构)设定为相同。

对第1级电路3内的子A/D转换器9提供第1中间基准电压VRT1及低电位侧基准电压VRB。对第1级电路3内的D/A转换器10提供高电位侧基准电压VRT及低电位侧基准电压VRB。对第2级～第4级电路3～5内的子A/D转换器9提供第2中间基准电压VRT2及第3中间基准电压VRT3，对第2级及第3级电路4及5内的D/A转换器10提供第1中间基准电压VRT1及低电位基准电压VRB。

如后所述，第1中间基准电压VRT1设定为高电位侧基准电压VRT与低电位侧基准电压VRB的中间值。这样，第1级电路3内的子A/D转换器9的基准电压范围(基准电压的满量程范围)设定为D/A转换器10的基准电压范围的1/2。

另外，第2中间基准电压VRT2与第3中间基准电压VRT3之差设定为第1中间基准电压VRT1与低电位侧基准电压VRB之差的1/2。这样，第2级及第3级电路4及5内的子A/D转换器9的基准电压范围设定为D/A转换器10的基准电压范围的1/2。

下面说明图1的模—数转换电路1的工作情况。采样保持电路2对模拟输入信号Vin进行采样，保持一定时间，从采样保持电路2输出的模拟输入信号Vin，传送给第1级电路3。

在第1级电路3中，子A/D转换器9对模拟输入信号Vin进行A/D转换。子A/D转换器9的A/D转换结果即高4位的数字输出(2⁹、2⁸、2⁷、2⁶)传送给D/A转换器10，同时通过4个锁存电路7传送给输出电路8。D/A转换器10将子A/D转换器9的A/D转换结果即高4位的数字输出转换为模拟信号。

另外，运算放大电路11将模拟输入信号Vin进行放大，减法电路12将运算放大电路11输出的模拟输入信号Vin与D/A转换器10的D/A转换结果进行减法运算。运算放大电路13将减法电路12的输出进行放大，运算放大电路13的输出传送给第2级电路4。

在第2级电路4中，子A/D转换器9对第1级电路3的运算放大电路13的输出进行A/D转换。子A/D转换器9的A/D转换结果传送给D/A转换器10，同时通过3个锁存电路7传送给输出电路8。这样，从第2级电路4得到中高2位的数字输出(2⁵、2⁴)。

另外，运算放大电路11将第1级电路3的运算放大电路13的输出进行放大。减法电路12将运算放大电路11的输出与D/A转换器10的D/A转换结果进行减法运算。运算放大电路13将减法电路12的输出进行放大。运算放大电路13的输出传送给第3级电路5。

在第3级电路5中，对第2级电路4的运算放大电路13的输出，进行与2级电路4同样的工作。这样，从第3级电路5得到中低2位的数字输出(2³、2²)。

在第4级电路6中，对第3级电路5的运算放大电路13的输出，子A/D转换器9进行A/D转换，得到低2位的数字输出(2¹、2⁰)。

第1～4级电路3～6的数字输出经过各锁存电路7，同时到达输出电路8。即为了取得各电路3～6的数字输出的同步，设置各锁存电路7。

这样，在本实施形态的模—数转换电路1中，由于各级电路3～5内的D/A转换器10的基准电压范围设定为A/D转换器9的基准电压范围的2倍，因此各级电路3～5内的D/A转换器10的输出电压范围(输出电压满量程范围)为子A/D转换器9的输入电压范围(输入电压的满量程范围)的2倍。这样，增益2的运算放大电路11的输出电压范围与D/A转换器10的输出电压范围一致。因而，能够不使各级电路3～5的电路构成复杂，而且不使电路规模增大，而减法放大电路14能够对相同输出电压范围的模拟信号的差分进行放大。

另外，由于在各级电路3～5内设置2级运算放大电路11及13，因此能够降低各运算放大电路11及13的环路常数，而且能够减少各运算放大电路11及13的负载电容。其结果，能够不使各运算放大电路11及13的性能提高，而使转换速度实现高速化。

另外，由于在初始电路3中的位结构为4位构成，由第2级至最后级电路4～6的位结构为均匀分割为各2位，采用4-2-2-2结构，因此能够得到高的转换精度(参照例如日本专利特开平9-69776号公报)。

另外，在本实施形态中，各级电路3～5的运算放大电路11及13的增益为2，但也可以将运算放大电路11及13的增益分别设定为其它值。

另外，在上述实施形态中，在各级电路3～5设置2级运算放大电路11及13，但各级电路也可以设置3级以上的运算放大电路。

图2为图1的模—数转换电路1中第1级电路3内的子A/D转换器9及D/A转换器10的电路图。图2的子A/D转换器9为全并行比较(闪烁)方式子A/D转换器，D/A转换器10为电容阵列方式D/A转换器。

子A/D转换器9由产生基准电压的电阻电路90及n个比较器D1～Dn构成。电阻电路90由电阻nR及n个电阻R构成。电阻nR具有电阻R的n倍的电阻值，连接在接受高电位侧基准电压VRT的节点N31与中间节点N35之间。N个电阻R具有相同电阻值，在中间节点N35与接受低电位侧基准电压VRB的节点N32之间串联连接。在中间节点N35处，得到高电位侧基准电压VRT与低电位侧基准电压VRB之间的中间电压即第1中间基准电压VRT1。这里，将在节点N32与中间节点N35之间连接的n个电阻R之间的节点N41～N4n的电位分别作为VR(1)～VR(n)。

输入信号VI(模拟输入信号Vin)输入至各比较器D1～Dn的正输入端。另外，各节点N41～N4n的电位VR(1)～VR(n)分别加在各比较器D1～D4的负输入端。

这样，在输入信号VI分别高于电位VR(1)～VR(n)时，各比较器D1～Dn的输出为高电平，在输入信号VI分别低于电位VR(1)～VR(n)时，各比较器D1～Dn的输出为低电平。

D/A转换器10由分别连接成阵列状的n个开关E1～En、F1～Fn、G1～Gn、H1～Hn、n个正铡电容B1～Bn、以及n个负侧电容C1～Cn构成。

Q2＝m(VRT-VDA(+))c+(n-m)(VRB-VDA(+))c (A1)

VDA(+)＝VRB+m(VRT-VRB)/n (A2)

Q3＝(n-m)(VRT-VDA(-)c+m(VRB-VDA(-))c (A3)

VDA(-)＝VRT-m(VRT-VRB)/n (A4)

因此，根据上式(A2)及(A4)，差分电压ΔVDA由式(A5)表示。

ΔVDA＝VDA(+)-VDA(-)

＝VRB-VRT+2m(VRT-VRB)/n (A5)

在上述例子中，子A/D转换器9的基准电压范围RA1为第1中间基准电压VRT1与低电位侧基准电压VRB之间的范围，D/A转换器10的基准电压范围RD1为高电位侧基准电压VRT与低电位侧基准电压VRB之间的范围。这里，2RA1＝RD1。

在这种情况下，子A/D转换器9的输入电压范围与基准电压范围RA1相等，D/A转换器10的输出电压范围与基准电压范围RD1相等。

这样，通过使子A/D转换器9的基准电压范围RA1与D/A转换器10的基准电压范围RD1之比为2∶1，可以使D/A转换器10的输出电压范围为子A/D转换器9的输入电压范围的2倍。

另外，在图2中，为了便于理解，所示的是单端输入子A/D转换器9的构成，但在本实施形态中，将采用差动输入用子A/D转换器9。

图3所示为差动输入用的子A/D转换器9及D/A转换器10的构成电路图。

在图3的子A/D转换器9中，电阻nR连接在接受高电位侧基准电压VRT的节点N31与中间节点N35之间。在中间节点N35与接受低电位侧基准电压VRB的节点N32之间并联连接2级分别由n个电阻R构成的串联电路。由中间节点N35得到第1中间基准电压VRT1。

这里，在中间节点N35与节点N32之间的一条串联电路中，将n个电阻R之间的节点电位依次作为VRn(+)VR1(+)。另外，在中间节点N35与节点N32之间的另一条串联电路中，将n个电阻R之间的节点电位依次作为VR1(-)～VRn(-)。

差动输入信号的一电压Vi(+)通过开关提供给与比较器D1的正输入端连接的电容，同时基准电压VR1(+)通过开关提供给与比较器D1的正输入端连接的电容。另外，差动输入信号的另一电压Vi(-)通过开关提供给与比较器D1的负输入端连接的电容，同时基准电压VR1(-)通过开关提供给与比较器D1的负输入端连接的电容。

同样，差动输入信号的一电压Vi(+)通过开关提供给与比较器Dn的正输入端连接的电容，同时基准电压VRn(+)通过开关提供给与比较器Dn的正输入端连接的电容。另外，差动输入信号的另一电压Vi(-)通过开关提供给与比较器Dn的负输入端连接的电容，同时基准电压VRn(-)通过开关提供给与比较器Dn的负输入端连接的电容。

图4所示为产生第1级～第4级基准电压用的电阻电路图。在本例中，设n＝16。

如图4所示，在第1级的电阻电路90中，在接受高电位侧基准电压VRT的节点N31与接受低电位侧基准电压VRB的节点N32之间，第1电阻16R与第2～第5电阻4R串联连接。电阻16R与第2电阻4R之间的中间节点N35得到第1中间基准电压VRT1。在第1级电路3中，中间节点N35与节点N32之间的电压范围成为子A/D转换器9的基准电压范围RA1，节点N31与节点N32之间的电压范围成为D/A转换器10的基准电压范围RD1。

在第2级及第3级的电阻电路91及92中，从第1电阻16R与第2电阻4R之间的节点n21及n31得到第1中间基准电压VRT1，从第2电阻4R与第3电阻4R之间的节点n22及n32得以第2中间基准电压VRT2，从第2电阻4R与第5电阻4R之间的节点n23及n33得到第3中间基准电压VRT3。

在第2级及第3级电路4及5中，节点22及n32与节点n23及n33之间的电压范围成为子A/D转换器9的基准电压范围RA2及RA3，节点n21及n31与节点N32之间的电压范围成为D/A转换器10的基准电压范围RD2及RD3。

在第4级电阻电路93中，从第2电阻4R与第3电阻4R之间的节点n42得到第2中间基准电压VRT2，从第4电阻4R与第5电阻4R之间的节点n43得到第3中间基准电压VRT3。在第4级电路6中，节点n42与节点n43之间的电压范围成为子A/D转换器9的基准电压范围RA4。

例如，第1级电阻电路90的电阻值400Ω，第2级～第4级电阻电路91～93的电阻值1200Ω。

根据图4的电阻电路90～92，在各级电路3～5中，D/A转换器10的基准电压范围为子A/D转换器9的基准电压范围的2倍。

这里，例如设高电位侧基准电压VRT与低电位侧基准电压VRB之差为1V。在这种情况下，在单端输入处理中，第1级D/A转换器10的基准电压范围RD1为1V，第1级子A/D转换9的基准电压范围RA1为0.5V。另外，在差动输入(双端输入)处理中，第1级D/A转换器10的基准电压范围RD1为1V×2＝2V，第1级子A/D转换器9的基准电压范围RA1为0.5×2＝1V。

图5为差动输入用基准电压范围的说明图。在图5中，VREF(+)及VREV(-)表示提供给子A/D转换器9的差动输入用基准电压。

基准电压VREF(+)在0.25V～0.75V的范围内变化，基准电压VREF(-)在0.75～0.25V的范围内变化。因而，基准电压VREF(+)与基准电压VREF(-)之差在-0.5V～+0.5V的范围内变化，基准电压范围的满量程为1V。

如下所示，在本实施形态的模—数转换电路1中，通过任意设定各级电路3～5中的子A/D转换器9的基准电压范围与D/A转换器10的基准电压范围之比，能够任意设定运算放大电路11的增益及运算放大电路13的增益。

图6及图7所示为子A/D转换器9及D/A转换器10的基准电压比与运算放大电路11及13的增益的关系图。

如图6所示，在设定运算放大电路11的增益为1、运算放大电路13的增益为4时，设定子A/D转换器9及D/A转换器10的基准电压范围比为1∶1。这样，能够使运算放大电路11的输出电压范围与D/A转换器10的输出电压范围一致。

另外，如图7所示，在设定运算放大电路11的增益为2、运算放大电路13的增益为2时，设定子A/D转换器9及D/A转换器10的基准电压范围比为1∶2。这样，能够使运算放大电路11的输出电压范围与D/A转换器10的输出电压范围一致。

这样，在本实施形态的模—数转换电路1中，通过分别独立设定子A/D转换器9的基准电压范围及D/A转换器10的基准电压范围，能够任意设定运算放大电路11及13的增益。这样，各级电路3～5的设计自由度增大。因而，能够考虑到功率及电路占有面积，分别以适当的电压范围设计各级电路3～5的构成要素即子A/D转换器9、D/A转换器10、运算放大电路11及减法放大电路14。

(第2实施形态)

图8所示为本发明第2实施形态的模—数转换电路的构成方框图。图8的模—数转换电路1a也具有10位4级流水线结构。

图8的模—数转换电路1a与图1的模—数转换电路1的不同点在于，在第1级～第3级电路3～5中，采用减法放大电路14a代替减法放大电路14。减法放大电路14a由减法电路12a及运算放大电路13a构成。

另外，在第1级～第4级电路3～6中，与图38的模—数转换电路101相同，高电位侧基准电压VRT及低电位侧基准电压VRB提供给子A/D转换器9及D/A转换器10。即子A/D转换器9的基准电压范围与D/A转换器10的基准电压范围相同。

图8的模—数转换电路1a的其它部分构成及工作与图1的模—数转换电路1的构成与工作相同。

图9为说明图8的模—数转换电路1a中的减法放大电路14a的工作原理用的电路图。另外，图10为说明图9的减法放大电路14a的工作用的说明图。图9的减法放大电路14a为全差动方式的减法放大电路。

在图9的减法放大电路14a中，运算放大器100的反相输入端与节点Na连接，同相输入端与节点Nb连接。另外，运算放大器100的反相输出端与节点NO1连接，同时通过电容20a与反相输入端连接，同相输出端与节点NO2连接，同时通过电容20b与同相输入端连接。

节点Na通过开关SW11接地，节点Nb通过开关SW12接地。另外，节点Na通过电容30a与节点N11连接，而且通过电容40a与节点N12连接。节占Nb通过电容30b与节点N21连接，而且通过电容40b与节点N22连接。节点NO1通过开关SW14接地，节点NO2通过开关SW15接地。在节点NO1与NO2之间连接开关SW13。该开关SW13与开关SW11、SW12、SW14及SW15在相同时间动作。

电容20a及20b的电容值分别为C，电容30a及30b的电容值分别为2C，电容40a及40b的电容值分别为4C。

利用同1级的运算放大电路11以增益2放大差分电压2ΔVi＝2Vi(+)-2Vi(-)。另外，同1级的D/A转换器10的D/A转换结果，作为差分电压ΔVDA提供给该减法放大电路14a。ΔVDA＝VDA(+)-VDA(-)。

从2Vi(+)变为V_A1的电压输入至节点N11，从V_A2变为VDA(+)的电压输入至节点N12，从2Vi(-)变为V_A1的电压输入至节点N21，从V_A2变为VDA(-)的电压输入至节点N22。

下面参照图10说明图9的减法放大电路14a的工作情况。这里，设接地电位为VG。

首先，使开关SW11、SW12、SW14及SW15闭合。这时，也使开关SW13闭合。而且，将电压2Vi(+)输入至节点N11，将设定电压V_A2输入至节点N12，将电压2Vi(-)输入至节点N21，将设定电压V_A2输入至节点N22。这样，节点NO1及NO2为接地电位V_G。

接着，使开关SW11、SW12、SW14及SW15断开。这时，也使开关SW14断开。而且，将设定电压V_A1输入至节点N11，将电压VDA(+)输入至节点N12，将设定电压V_A1输入至节点N21，将电压VDA(-)输入至节点N22。这样，节点NO1及NO2的电压分别为Vo(+)及Vo(-)。

根据电荷守恒定律，求出节点NO1及NO2的电压Vo(+)及Vo(-)，如下式所示。

Vo(+)＝V_G+2Vi(+)·2-VDA(+)·4+V_A1·2-V_A2·4

Vo(-)＝V_G+2Vi(-)·2-VDA(-)·4+V_A1·2-V_A2·4

因而，差分电压ΔVo如下式所示。

ΔVo＝Vo(+)-Vo(-)

＝[Vo(+)-Vi(-)]·4-[VDA(+)-VDA(-)]·4

＝(ΔVi-ΔVDA)·4

这样，在图9的减法放大电路14a中，对同1级的运算放大电路11提供的差分电压2ΔVi与同1级的D/A转换器10提供的差分电压ΔVDA的2倍进行减法运算及增益2的放大。即计算差分电压ΔVi的4倍与差分电压ΔVDA的4倍之差分。

在这种情况下，能够对设定电压V_A1及V_A2进行任意设定。因而，可以采用前级运算放大电路11的输出均衡(等电位)时的电压作为设定电压V_A1。另外，可以采用外部电压作为设定电压V_A2。

这样，由于可以不通过开关将模拟输入信号即电压2Vi(+)及2Vi(-)输入至节点N11及N21，因此能够减少噪声，同时能够实现低电压工作。因而，能够实现模—数转换电路1a的低电压及高精度。

图11所示为图8的模—数转换电路1a采用图9的减法放大电路14a时的D/A转换器10及减法放大电路14a的具体构成电路图。图12所示为第1级的子A/D转换器10的一部分、第1级的减法放大电路14a及第2级的运算放大电路11的构成电路图。另外，图12所示的为n＝16的情况。

在图11中，D/A转换器10的节点N30通过开关S1～Sn分别与电容B1～Bn的输入端连接。另外，该节点N30通过开关T1～Tn分别与电容C1～Cn的输入端连接。设定电压V_A2输入至节点N30，高电位侧基准电压VRT输入至节点N31，低电位侧基准电压VRB输入至节点N32。电容B1～Bn的输出端与减法放大电路14a的节点Na连接，电容C1～Cn的输出端与减法放大电路14a的节点Nb连接。

减法放大电路14a的节点Na通过电容30a与节点N11连接，而且通过开关SW11与接受规定电位Vag的节点连接。节点Nb通过电容30b与节点N21连接，而且通过开关SW12与接受电位Vag的节点连接。电压2Vi(+)输入至节点N11，电压2Vi(-)输入至节点N21。另外，节点NO1通过开关SW14与接受电位Vag的节点连接，而且通过电容CL1接地(参照图12)。节点NO2通过开关SW15与接受电位Vag的节点连接，而且通过电容CL2接地(参照图12)。

另外，提供给开关SW11及SW12的电位Vag与提供给开关SW14及SW15的电位Vag也可以不一样。

电容20a及20b的电容值分别为C，电容30a及30b的电容值为2C。另外，电容B1～Bn及C1～Cn的电容值分别为4C/n。例如，在n＝16的情况下，电容V1～Bn及C1～Cn的电容值分别为C/4。

节点NO1及NO2输出的电压Vo(+)及Vo(-)提供给第2级的子A/D转换器9。

如图12所示，在运算放大电路11的节点Nc与节点NO11之间连接电容220a。另外，在节点Nd与节点NO21之间连接电容220b。节点Nc通过电容230a与节点NO1连接，而且通过开关SW21与接受电位Vag的节点连接。节点Nd通过电容230b与节点NO2连接，而且通过开关SW22与接受电位Vag的节点连接。节点NO11通过开关SW23与接受电位Vag的节点连接，而且通过电容CL3接地。节点NO21通过开关SW24与接受电位Vag的节点连接，而且通过电容CL4接地。

电容220a及220b的电容值分别为C，电容230a及230b的电容值分别为2C。这样，从节点NO11输出放大了2倍的电压Vout(+)，从节点NO21输出放大了的电压Vout(-)。

另外，开关S1～Sn、G1～Gn、E1～En、F1～Fn、H1～Hn、T1～Tn、SW11、SW12、SW13、SW14、SW15、SW21、SW22、SW23及SW24是由CMOS电路构成的模拟开关。

下面说明图11及图12的D/A转换器10及减法放大电路14a的工作情况。

首先，使开关SW11、SW12、SW14及SW15闭合。这时，也使开关SW13闭合。而且，使开关S1～Sn及T1～Tn闭合。这样，设定电压V_A2输入至电容B1～Bn及C1～Cn的输入端。另外，电压2Vi(+)输入至节点N11，电压2Vi(-)输入至节点N21。这样，节点NO1及NO2为接地电位。

接着，使开关SW11、SW12、SW14及SW15断开。这时，也使开关SW13断开。而且，使开关S1～Sn及T1～Tn断开。各开关E1～En、F1～Fn、G1～Gn及H1～Hn分别根据图3的各比较器D1～Dn的输出电平闭合或断开，分别将电压加在电容B1～Bn及C1～Cn的输入端。

这时，输入至节点N11及N21的电压2Vi(+)及2Vi(-)均衡，如图10所示，都为相等的电压V_A1。这样，节点NO1与NO2之间的差分电压ΔVo如用图10说明的那样，用下式表示。

ΔVo＝Vo(+)-Vo(-)＝(ΔVi-ΔVDA)·4

这样，由于可以采用前级的运算放大电路11的输出作为输入至节点N11及N21的设定电压V_A1，因此能够不用开关将电压2Vi(+)及设定电压V_A1输入至节点N11，而且能够不用开关不用开关将电压2Vi(-)及设定电压V_A1输入至节点N21。

另外，可以采用任意的电压用为输入至节点N30的设定电压V_A2。例如，也可以采用高电位侧基准电压VRT或低电位侧基准电压VRB作为设定电压V_A2。

另外，也以将这些设定电压V_A1及V_A2设事实上在电源电压或接地电压的附近。这样，即使使用CMOS开关，也能够实现低电压工作。

由于这些结果，能够实现减少开关噪声、可低电压工作的高精度模—数转换电路。

如上所述，在本实施形态的模—数转换电路中，利用各级电路3～5内的运算放大电路11，模拟信号被放大2倍，在减法放大电路14a中，运算放大电路11的输出电压衩放大2倍，而且D/A转换器10的输出电压被放大4倍，再计算放大的运算放大电路11的输出电压与放大的D/A转换器10的输出电压之差分。这里，运算放大电路11的输出电压范围的2倍与D/A转换器10的输出电压范围的4倍成为相同的输出电压范围。因而，能够不使各级电路3～5的电路构成复杂化，而且不增大电路规模，减法放大电路14a能够计算相同输出电压范围的模拟信号的差分。

这样，由于能够分别独立设定运算放大电路11的输出电压放大倍数及D/A转换器10的输出电压放大倍数，因此能够任意设定运算放大电路11及13的增益。这样，各级电路3～5的设计自由度增大。因而，能够考虑到功砂及电路占有面积，分别以适当的电压范围设计备级电路3～5的构成要素即子A/D转换器9、D/A转换器10、运算放大电路11有为减法放大电路14a。

另外，也可以将第2实施形态的模—数转换电路1a中的减法放大电路14a与第1实施形态的模—数转换电路1组合使用。

在这种情况下，设定子A/D转换器9及D/A转换器10的基准电压范围比及D/A转换器10和减法放大电路14a中的电容30a及30b与电容B1～Bn和C1～Cn的容量比，使得运算放大电路11的输出电压范围与D/A转换器10的输出电压范围相等。

图13为说明图8的模—数转换电路1a中的单端输入用减法放大电路14a的工作原理用的电路图，图14为说明图13的减法放大电路的工作用的说明图。

在图13中，运算放大器100的反相输入端与节点NB连接，同相输入端接地。另外，运算放大器100的输出端与节点NO连接，同时通过电容20与反相输入端连接。在运算放大器100的反相输入端与同相输入端之间连接开关SW11。节点NB通过电容30与节点N11连接，而且通过电容40与节点N12连接。节点NO通过开关SW15接地。

从2Vi变为V_A1的电压输入至节点N11，从V_A2变为VDA的电压输入至节点N12。V_A1及V_A2为任意的设定电压，从节点NO输出电压Vo。

下面参照图14说明图13的减法放大电路的工作情况。这里，设电容20的电容值为C，电容30的电容值为2C，电容40的电容值为4C。另外，设接地电位为V_G。

首先，使开关SW11及SW15闭合。而且，将电压2Vi输入至节点N11，将设定电压V_A2输入至节点N12。节点NO为接地电位VG。这时，节点NB的电荷Qa用下式表示。

Qa＝2C(V_G-2Vi)+4C(V_G-V_A2)

接着，使开关SW11及SW15断开，而且，将设定电压V_A1输入至节点N11，将电压VDA输入至节点N12。节点NO的电压为Vo。这时，节点NB的电荷Qb用下式表示。

Qb＝2C(V_G-V_A1)+$C(V_G-VDA)+C(V_G-Vo)

在节点NB由于没有电荷泄放在的路径，因此根据电荷守恒定律。Qa＝Qb，则下式成立。

2C(V_G-2Vi)+4C(V_G-V_A2)

＝2C(V_G-V_A1)+4C(V_G-VDA)+C(V_G-Vo)

根据上式，节点NO的电压Vo如下式所示。

Vo＝V_G+4(Vi-VDA)+4 V_A2-2_VA1

＝4(Vi-VDA)+OF

式中，OF为偏置电压。在这种情况下，必须在与下级之间设置去掉偏置电压OF的装置。

这样，在图13的减法放大电路14a中，对同1级的运算放大电路11提供的电压2Vi与同1级的D/A转换器10提供的电压VDA的2倍进行减法运算及增益2的放大。即计算电压Vi的4倍与电压VDA的4倍之差分。

在这种情况下，能够对设定电压V_A1进行任意设定。因而，可以采用前级运算放大电路11输出的一定电压作为设定电压V_A1。另外，可以采用外部电压作为设定电压V_A2。

这样，由于可以不通过开关将模拟输入信号即电压2Vi输入至节点N11，因此能够减少噪声，同时能够实现低电压工作。因而，能够实现模—数转换电路1a的低电压及高精度。

图15所示为图8的模—数转换电路1a采用图13的减法放大电路14a时的D/A转换器10及减法放大电路14a的具体构成电路图。

在图15中，D/A转换器10的节点N30通过开关S1～Sn分别与电容B1～Bn的输入端连接。另外，设定电压V_A2输入至节点N30，高电位侧基准电压VRT输入至节点N31，低电位侧基准电压VRB输入至节点N32。电容B1～Bn的输出端与减法放大电路14a的节点Na连接。

减法放大电路14a的节点Na通过电容30与节点N11连接，而且通过开关SW11与接受规定电位Vag的节点连接。电压2Vi输入至节点N11。另外，节点NO通过开关SW15与接受电位Vag的节点连接。

电容20的电容值为C，电容30的电容值为2C。另外，电容B1～Bn的电容值分别为4C/n。例如，在n＝16的情况下，电容B1～Bn的电容值为C/4。

节点NO输出的电压Vo提供给第2级的子A/D转换器9。

下面说明图15的D/A转换器10及减法放大电路14a的工作情况。

首先，使开关SW11及SW15闭合。而且，使开关S1～Sn闭合。这样，设定电压V_A2输入至电容B1～Bn的输入端。另外，电压2Vi输入至节点N11。这样，节点NO为接地电位。

接着，使开关SW11及SW15断开。而且，使开关S1～Sn断开。各开关E1～En及G1～Gn分别根据图3的各比较器D1～Dn的输出电平闭合或断开，分别将电压加在电容B1～Bn的输入端。

这时，输入至节点N11的电压如图14所示，设定为V_A2。这样，节点NO的电压Vo如用图14说明的那样，用下式表示。

Vo＝V_G+4(Vi-VDA)+4V_A2-2V_A1

这样，由于可以采用前级的运算放大电路11的输出作为输入至节点N11的设定电压V_A1，因此能够不用开关将电压2Vi及设定电压V_A1输入至节点N11。

另外，可以采用任意的电压作为输入至节点N30的设定电压V_A2。例如，也可以采用高电位侧基准电压VRT或低电位侧基准电压VRB作为设定电压V_A2。

另外，可以将这些设定电压V_A1及V_A2设定在电源电压或接地电压的附近。这样，即使使用CMOS开关，也能够实现低电压工作。

如上所述，在单端输入用的模—数转换电路中，也利用各级电路3～5内的运算放大电路11，模拟信号被放大2倍，在减法放大电路14a中，运算放大电路11的输出电压被放大2倍，而且D/A转换器10的输出电压被放大4倍，再计算放大的运算放大电路11的输出电压与放大的D/A转换器10的输出电压之差分。这里，运算放大电路11的输出电压范围的2倍与D/A转换器10的输出电压范围的4倍成为相同的输出电压范围。因而，能够不使各级电路3～5的电路构成复杂化，而且不增大电路规模，减法放大电路14a能够计算相同输出电压范围的模拟信号的差分。

这样，由于能够分别独立设定运算放大电路11的输出电压放大倍数及D/A转换器10的输出电压放大倍数，因此能够任意设定运算放大电路11及13的增益。这样，各级电路3～5的设计自由度增大。因而，能够考虑到功砂及电路占有面积，分别以适当的电压范围设计各级电路3～5的构成要素即子A/D转换器9、D/A转换器10、运算放大电路11及减法放大电路14a。

(3)第3实施形态

图16所示为本发明第3实施形态的流水线型模—数转换电路的构成方框图。图16的模—数转换电路具有10位4级流水线结构。

在图16中，模—数转换电路1由采样保持电路2、第1级～第4级电路3～6、多个锁存电路7及输出电路8构成。

第1级(初始级)电路3包含具有可切换满量程范围的子A/D转换器9a、D/A转换器10、具有可切换增益的运算放大电路11a、减法电路12及运算放大电路13。减法电路12及运算放大电路13构成减法放大电路14。第2级及第3级电路4及5具有子A/D转换器9、D/A转换器10、运算放大电路11、减法电路12及运算放大电路13。减法电路12及运算放大电路13构成减法放大电路14。第4级(最后级)电路6仅具有子A/D转换器9。

图16的流水线型模—数转换电路1与图35的以往的模—数转换电路100的不同点在于，在第1级电路3采用具有可切换满量程范围的子A/D转换器9a及具有可切换增益的运算放大电路11a。

这里，第1级电路3内的子A/D转换器9a的满量程范围在模拟输入信号的电压范围为VIN_P-P时，切换与其相等的电压范围VIN_P-P，在模拟输入信号的电压范围为VIN_P-P/2时，切换为与其相等的电压范围VIN_P-P/2。另外，第1级电路3内的运算放大电路11a的增益在模拟输入信号的电压范围为VIN_P-P时，切换为1倍，在模拟输入信号的电压范围为VIN_P-P/2时，切换为2倍。

第1级～第3级电路3～5内的D/A转换器10的满量程范围是固定的，第2级～第4级电路4～6内的子A/D转换器9的满量程范围是固定的。另外，第1级电路3内的运算放大电路13和第2级及第3级电路4及5内的运算放大电路11及13的增益为2。

第1级电路3为4位结构，第2～4级电路4～6分别为2位结构。在第1～3级电路3～5中，子A/D转换器9、9a及D/A转换器10的位数(位结构)设定为相同。

在模拟输入信号的电压范围为VIN_P-P时，图16的模—数转换电路1的工作及各部分电压范围与图35的模—数转换电路100相同。

这里说明的模拟输入信号的电压范围为VIN_P-P/2时图16的模—数转换电路1的工作各部分的输出电压。

采用保持电路2对模拟输入信号Vin进行采样，保持一定时间。从采样保持电路2输出的模拟输入信号Vin传送给第1级电路3。

在第1级电路3中，子A/D转换器9a对电压范围VIN_P-P/2的模拟输入信号Vin进行模—数转换。这时的子A/D转换器9a的满量程范围，如上所述，切换为VIN_P-P/2。

子A/D转换器9a的A/D转换结果即高4位数字输出(29、28、27、26)传送给D/A转换器10，同时通过4个锁存电路7传送给输出电路8。D/A转换器10将子A/D转换器9a的A/D转换器结果即高4位的数字输出转换为模拟信号。

由于D/A转换器10的满量程范围固定为VIN_P-P，因此D/A转换器10的额定输出电压范围用下式表示。

(第1级分辨率-1)×(D/A转换器10的满量程范围)/(第1级分辨率)

＝(2⁴-1)×(VIN_P-P)/2⁴

＝15 VIN_P-P/16

另外，运算放大电路11a对模拟输入信号Vin进行采样，然后进行放大及保持。如上所述，在模拟输入信号的电压范围为VIN_P-P/2时，增益切换为2倍，因此运算放大电路11a的输出电压范围用下式表示。

(模拟输入信号Vin的电压范围)×(运算放大电路11a的增益)

＝(VIN_P-P/2)×2

＝VIN_P-P

减法放大电路14将运算放大电路11a输出的模拟输入信号Vin与D/A转换器10的D/A转换结果进行减法计算并放大。减法放大电路14的输出传送给第2级电路4。

第1级减法放大电路14的输出电压范围用下式表示。

((运算放大电路11a的输出电压范围)-(D/A转换器10的额定输出电压范围))×(减法放大电路14的增益)

((VIN_P-P)-(15 VIN_P-P/16))×2

＝VIN_P-P/8

在第2级电路4中，子A/D转换器9对第1级电路3的减法放大电路14的输出进行A/D转换。子A/D转换器9的A/D转换结果传送给D/A转换器10，同时通过3个锁存电路7传送给输出电路8。这样，从第2级电路4得到中高2位的数字输出(2⁵、2⁴)。

另外，运算放大电路11将第1级电路3的减法放大电路14的输出进行放大。减法放大电路14将运算放大电路11的输出与D/A转换器10的D/A转换结果进行减法运算并放大。减法放大电路14的输出传送给第3级电路5。

在第3级电路5中，对于第2级电路4的减法放大电路14的输出进行与第2级电路4同样的处理。这样，从第3级电路5得到中低2位数字输出(23、22)。

在第4级电路6中，对第3级电路5的减法放大电路14的输出，子A/D转换器9进行A/D转换，得到低2位的数字输出(21、20)。

如上所述在模拟输入信号的电压范围为VIN_P-P/2时，通过第1级电路3的运算放大电路11a的增益及第1级电路3的子A/D转换器9a的满量程范围的切换，由第1级电路3的减法放大电路14提供给第2级电路5的输出信号电压范围，与模拟输入信号的电压范围为VIN_P-P时相同，为VIN_P-P/8。这样，尽管模拟输入信号Vin的电压范围变为一半，但得到的数字输出与模拟输入信号的电压范围变为一半以前的相同。

因而，能够提供不进行电路设计改变而可适应模拟输入信号的电压范围变化的模—数转换电路。

根据本实施形态，能够不改变电路结构，而将差动双端输入方式的模—数转换电路改变为单端输入方式的模—数转换电路。

图17(a)及(b)为将图16的模—数转换电路1分别切换为差动双端输入方式及单端输入方式时的设定图。

如图17(a)所示，在差动双端输入时，将运算放大电路11a的增益切换为1倍，将子A/D转换器9a的满量程范围切换为2 VIN_P-P。在本例中，差动双端输入的模拟输入信号Vin的正模拟输入电压Vin(+)在1.0V至2.0V的范围变化，负模拟输入电压Vin(-)在2.0V至1.0V的范围变化。模拟输入信号Vin的电压范围用下式表示。

2 VIN_P-P＝[Vin(+)-Vin(-)]的最大值-[Vin(+)-Vin(-)]的最小值＝2.0[V]

在这种情况下，子A/D转换器9a的正基准电压Vref(+)在1.0V至2.0V的范围变化，负基准电压Vref(-)在2.0V至1.0V的范围变化。

如图17(b)所示，在单端输入时，将运算放大电路11a的增益切换为2倍，将子A/D转换器9a的满量程范围切换为VIN_P-P。在本例中，单独输入的模拟输入信号Vin的正模拟输入电压Vin(+)在1.0V至2.0V的范围变化，负模拟输入电压Vin(-)为恒定的1.5V。模拟输入信号Vin的电压用下式表示。

VIN_P-P＝[Vin(+)-Vin(-)]的最大值一[Vin(+)-Vin(-)]的最小值＝1.0[V]

在这种情况下，子A/D转换器9a的正基准电压Vref(+)在1.0V至2.0V的范围变化，负基准电压Vref(-)为恒定的1.5V。

这样，在图16的模—数转换电路1中，即使由于将差动双端输入方式变为单端输入方式，模拟输入信号的电压范围成为1/2，也不需要对电路构成进行再设计。

另外，在将单端输入的模拟输入信号的电压范围变为1/2，以及将差动双端输入的模拟输入信号的电压范围变为1/2，也不需要对电路构成进行再设计。

这样，在同一LSI(大规模集成电路)中，能够通过编程改变模拟输入信号、运算放大电路的输出、D/A转换电路的输出及减法放大电路的输出的电压范围。结果，能够力图缩短开发周期，同时还能够实现低功耗。

(4)第4实施形态

图18所示为本发明第4实施形态的流水线型模—数转换电路的构成方框图。图18的模—数转换电路也具有10位4级流水线结构。

在图18中，模—数转换电路1由采样保持电路2、第1级—第4级电路3～6、多个锁存电路7及输出电路8构成。

第1级电路3为4位结构，第2～4级电路4～6分别为2位结构。在第1～3级电路3～5中，子A/D转换器9及9b和D/A转换器10及10b的位数(位结构)设定为相同。

第1级(初始级)电路3具有子A/D转换器9、D/A转换器10、运算放大电路11、减法电路12及具有可切换增益的运算放大电路13a。减法电路12及运算放大电路13a构成减法放大电路14a。

第2级及第3级电路4及5包含具有可切换满量程范围的子A/D转换器9b、具有可切换满量程范围的D/A转换器10b、运算放大电路11、减法电路12及运算放大电路13。减法电路12及运算放大电路13构成减法放大电路14。第4级(最后级)电路6仅包含具有可切换满量程范围的子A/D转换器9b。

这里，设第2级～第4级的子A/D转换器9b具有图35的第2级～第4级的子A/D转换器9的2倍精度。下面说明在第2级～第4级采用具有2倍精度的子A/D转换器9b时的模—数转换电路1的再设计。

第1级电路3内的减法放大电路4a的增益可切换为1倍或2倍。另外，第2级～第4级电路4～6内的子A/D转换器9b的满星程范围可切换为VIN_P-P/8或VIN_P-P/16。再有，第2级及第3级电路4及5内的D/A转换器10b的满量程范围可切换为VIN_P-P/4及VIMP-P/8。

这里，将第1级电路3内的减法放大电路14a的增益切换为1倍。另外，将第2级～第4级电路4～6内的子A/D转换器9b的满量程范围切换为VIN_P-P/16，将第2级及第3级电路4及5内的D/A转换器10b的满量程范围切换为VIN_P-P/8。

第1级电路3内的子A/D转换器9的满量程范围为VIN_P-P。另外，第2级及第3级电路3及4内的运算放大电路11及13的增益为2。

这里说明模拟输入信号的电压范围为VIN_P-P时图16的模—数转换电路1的工作及各部分的输出电压范围。

在第1级电路3中，子A/D转换器9对电压范围VIN_P-P的模拟输入信号Vin进行模—数转换。这时的子A/D转换器9的满量程范围为VIN_P-P。

子A/D转换器9的A/D转换结果即高4位的数字输出(2⁹、2⁸、2⁷、2⁶)传送给D/A转换器10，同时通过4个锁存电路7传送给输出电路8。D/A转换器10将子A/D转换器90的A/D转换结果即高4位的数字输出转换为模拟信号。

由于D/A转换器10的满量程范围是固定的，因此D/A转换器10的额定输出电压范围用下式表示。

(第1级分辨率-1)×(D/A转换器10的满量程范围)/(第1级的分辨率)

＝(2⁴-1)×(VIN_P-P)/2⁴

＝15 VIN_P-P/16

另外，运算放大电路11对模拟输入信号Vin进行采样，然后进行放大及保持。由于运算放大电路11的增益为1倍，因此运算放大电路11的输出电压范围用下式表示。

(模拟输入信号Vin的电压范围)×(运算放大电路11的增益)

＝VIN_P-P×1

＝VIN_P-P

减法放大电路14a将运算放大电路11输出的模拟输入信号Vin与D/A转换器10的D/A转换结果进行减法计算并放大。减法放大电路14a的输出传送给第2级电路4。

由于第1级减法放大电路14a的增益切换为1，因此第1级减法放大电路14a的输出电压范围用下式表示。

((运算放大电路11的输出电压范围)-(D/A转换器10的额定输出电压范围))×(减法放大电路14a的增益)

＝((VIN_P-P)-(15 VIN_P-P/16))×1

＝VIN_P-P/16

在第2级电路4中，子A/D转换器9b对第1级电路3的减法放大电路14a的输出进行A/D转换。子A/D转换器9b的A/D转换结果传送给D/A转换器10b，同时通过3个锁存电路7传送给输出电路8。

在这种情况下，由于子A/D转换器9b具有图35的子A/D转换器9的2倍精度，因此以图35的子A/D转换器9的一半的满量程范围VIN_P-P/16从第2级电路4得到中高2位的数字输出(2⁵/2⁴)。

D/A转换器10b将子A/D转换器9b的A/D转换结果即中高2位的数字输出转换为模拟信号。

由于D/A转换器10的满量程范围切换为图35的D/A转换器10的一半的VIN_P-P/8，因此D/A转换器10b的额定输出电压范围用下式表示。

(第2级分辨率-1)×(D/A转换器10b的满量程范围)/(第2级分辨率)

＝(2²-1)×(VIN_P-P/8)/2²

＝3 VIN_P-P/32

另外，运算放大电路11将第1级电路3的减法放大电路14a的输出进行放大。如上所述，由于第1级电路3的减法放大电路14a的增益切换为1，因此运算放大电路11的输出电压增益用下式表示。

(第1级减法放大电路14a的输出电压范围)×(运算放大电路11的增益)

＝(VIN_P-P/16)×2

＝VIN_P-P/8

减法放大电路14将运算放大电路11的输出与D/A转换器10b的D/A转换结果进行减法计算放大。减法放大电路14的输出传送给第3级电路5。

第2级减法放大电路14的输出电压范围用下式表示。

((运算放大电路11的输出电压范围)-(D/A转换器10b的额定输出电压范围))×(减法放大电路14的增益)

＝((VIN_P-P/8)-(2 VIN_P-P/32))×2

＝VIN_P-P/16

在第3级电路5中，对第2级电路4的减法放大电路14的输出进行与第2级电路4相同的处理。在这种情况下，由于子A/D转换器9b具有图35的子A/D转换器9的2倍精度，因此以图35的子A/D转换器9的一半的满量程范围VIN_P-P/16从第3级电路5得到中低2位数字输出(2³、2²)。各部分的输出电压范围与第2级电路4相同。

在第4级电路6中，子A/D转换器9b对第3级电路5的减法放大电路14的输出进行A/D转换。在这种情况下，由于子A/D转换器9b具有图35的子A/D转换器9的2倍精度，因此以图35的子A/D转换器9的一半的满量程范围VIPP-P/16从第4级电路6得到低2位的数字输出(2¹、2⁰)。

第1级～第4级电路3～6的数字输出经过各锁存电路7，同时到达输出电路8。即为了取得各电路3～6的数字输出的同步，设置各锁存电路7。

如上所述，在图18的模—数转换电路1中，通过要用具有2倍精度的子A/D转换器9b，尽管第2级以后的电路4～6的各部分电压范围为图35的模—数转换电路100的一半，但仍能够得到与电压范围成为一半以前的相同数字输出。

在这种情况下，通过对具有2倍精度的子A/D转换器9b进行最优化处理，将电压范围设定为一半，则流过各级电路3～6的电流的交流分量将减少。这样，能够不改变电路设计，通过采用最佳的电压范围，提供能减少消耗电流的模—数转换电路。

(5)各部分电路构成

图19所示为图16的模—数转换电路1中的运算放大电路11a的构成第1例的电路图。

图19的运算放大电路11a包含运算放大器110、电容值切换电路111及112、电容113及114、以及开关115～122。开关115～122例如由MOS(金属氧化物半导体)晶体管构成。

在运算放大器110的反相输入端与反相输出端之间连接电容值切换电路儿1作为反馈电容，在同相输入端与同相输出端之间连接电容值切换电路112作为反馈电容。另外，电容113与运算放大器110的反相输入端连接作为输入电容，电容114与同相输入端连接作为输入电容。

正模拟输入电压Vin(+)及中间基准电压VRT1分别通过开关115及116，提供给电容113。另外，负模拟输入电压Vin(-)及中间基准电压VRT1分别通过开关117及118，提供给电容114。运算放大器110的反相输入端、反相输出端、同相输入端及同相输出端分别通过开关119、120、121、及122接地。

这里，设电容113及114的电容值分别为CA，电容值切换电路111及112的电容值分别为CB，则运算放大器110的反相输出端的正模拟输出电压Vo(+)及同相输出端的负模拟输出电压Vo(-)用下式表示。

Vo(+)＝(Vin(+)-VRT1)·(CA/CB)

Vo(-)＝(Vin(-)-VRT1)·(CA/CB)

ΔVo＝Vo(+)-Vo(-)

＝(Vin(+)-Vin(-))·(CA/CB)

因而，通过切换电容值切换电路111及112的电容值CB，能够切换运算放大电路11a的增益。

图20所示为图16的模—数转换电路1中运算放大电路11a的构成第2例的电路图。

图20的运算放大电路11a包含运算放大器110、电容123及124、电容值切换电路125及126、以及开关115～122。

在运算放大器110的反相输入端与反相输出端之间连接电容123作为反馈电容，在同相输入端与同相输出端之间连接电容124作为反馈电容。另外，电容值切换电路125与运算放大器110的反相输入端连接作为输入电容，电容值切换电路126与同相输入端连接作为输入电容。

正模拟输入电压Vin(+)及中间基准电压VRT1分别通过开关115及116，提供给电容值切换电路125。另外，负模拟输入电压Vin(-)及中间基准电压VRT1分别通过开关117及118，提供给电容值切换电路126。运算放大器110的反相输入端、反相输出端、同相输入端及同相输出端分别通过开关119、120、121及122接地。

这里，设电容值切换电路125及126的电容值分别为CC，电容123及124的电容值分别为CD，则运算放大器110的反相输出端的正模拟输出电压Vo(+)及同相输出端的负模拟输出电压Vo(-)用下式表示。

Vo(+)＝(Vin(+)-VRT1)·(CC/CD)

Vo(-)＝(Vin(-)-VRT1)·(CC/CD)

ΔVo＝Vo(+)-Vo(-)

＝(Vin(+)-Vin(-))·(CC/CD)

因而，通过切换电容值切换电路125及126的电容值CC，能够切换运算放大电路11a的增益。

图21～图26所示为运算放大电路11a的具体电路构成第1～第6例的电路图。

在图21～图26中，设在电容Ca、Cb及Cc具有相等的电容值。另外，设m为任意的正整数。

在图21的例中，在运算放大器110的反相输入端与反相输出端之间，串联连接了m个电容Ca的并联电路与开关Sa，另外还连接了m个电容Ca的并联电路。这里，m为任意的正整数。同样，在运算放大器110的同相输入端与同相输出端之间，串联连接了m个电容Ca的并联电路与开关Sa，另外连接了m个电容Ca的并联电路。另外，2m个电容Cb与运算放大器110的反相输入端连接，2m个电容Cb与同相输入端连接。

正模拟输入电压Vin(+)分别通过开关S1提供给反相输入端一侧的2m个电容Cb。另外，负模拟输入电压Vin(-)分别通过开关S1提供给同相输入端一侧的电容Cb。高电位侧基准电压VRT分别通过开关S2提供给反相输入端一侧的m个电容Cb，低电位侧基准电压VRB分别通过开关S2提供给反相输入端一侧的m个电容Cb及同相输入端一侧的m个电容Cb。

在本例中，输入电容值为2mC。若命名开关Sa闭合，则反馈电容值为2mC；若使开关Sa断开，则反馈电容值为mC。因而，差动双端输入时，通过将开关Sa切换为闭合，则增益为1倍；单端输入时，通过将开关Sa切换为断开，则增益为2倍。

在图22的例中，在运算放大器110的反相输入端与反相输出端之间，串联连接了2m个电容Ca的并联电路与2m个电容Cc的并联电路，而且与电容Cc并联连接开关Sa。同样，在运算放大器110的同相输入端与同相输出端之间，串联连接了2m个电容Ca的并联电路与2m个电容Cc的并联电路，而且与电容Cc并联连接开关Sa。图22的运算放大电路11a的其它部分构成与图21的运算放大电路11a相同。

在本例中，输入电容值为2mC。若使开关Sa闭合，则反馈电容值为2mC；若使开关Sa断开，则反馈电容值为mC。因而，差动双端输入时，通过将开关Sa切换为闭合，则增益为1倍；单端输入时，通过将开关Sa切换为断开，则增益为2倍。

在图24的例中，在运算放大器110的反相输入端与反相输出端之间连接了m个电容Ca的并联电路。同样，在运算放大器110的同相输入端与同相输出端之间连接了m个电容Ca的并联电路。另外，2m个电容Cb与运算放大器110的反相输入端连接，2m个电容Cb与同相输入端连接。

正模拟输入电压Vin(+)分别通过开关S1及S1a提供给反相输入端一侧的2m个电容Cb。另外，负模拟输入电压Vin(-)分别通过开关S1及S1a提供给同相输入端一侧的电容Cb。高电位侧基准电压VRT分别通过开关S2及S2a提供给反相输入端一侧的m个电容Cb及同相输入端一侧的m个Cb，低电位侧基准电压VRB分别通过开关S2及S2a提供给反相输入端一侧的m个电容Cb及同相输入端一侧的m个电容Cb。

在本例中，反馈电容值为mC。若命名开关S1a及S2a断开，则输入电容值为mC；若使开关S1a及S2a断开，则输入电容为mC。因而，差动双端输入时，通过始终使开关S1a及S2a断开，则增益为1倍；单端输入时，通过将开关S1a及S2a与开关S1及S2同样进行开关动作，则增益为2倍。

在图25的例中，在运算放大器110的反相输入端与反相输出端之间连接了m个电容Ca的并联电路。同样，在运算放大器110的同相输入端与同相输出端之间连接了m个电容Ca的并联电路。另外，2m个电容Cc的并联电路与运算放大器110的反相输入端连接，2m个电容Cb与电容Cc的并联电路连接，开关Sa与电容Cc并联连接。另外，2m个电容Cc的并联电路与同相输入端连接，2m个电容Cb与电容Cc的并联连接，开关Sa与电容Cc连接。图25的运算放大电路11a的其它部分构成与图21的运算放大电路11a相同。

在本例中，反馈电容值为mC。若使开关Sa闭合，则输入电容值为2mC；若使开关Sa断开，则输入电容值为mC。因而，差动双端输入时，通过使开关Sa断开，则增益为1倍；单端输入时，通过使开关Sa闭合，则增益为2倍。

在图26的例中，在运算放大器110的反相输入端与反相输出端之间连接了m个电容Ca的并联电路。同样，在运算放大器110的同相输入端与同相输出端之间连接了m个电容Ca的并联电路。另外，2m个电容Cc的并联电路与运算放大器110的反相输入端连接，2m个电容Cb与电容Cc的并联电路连接，开关Sa与电容Cb并联连接。另外，2m个电容Cc的并联电路与同相输入端连接，2m个电容Cb与电容Cc的并联电路连接，开关Sa与电容Cb并联连接。图26的运算放11a的其它部分构成与图21的运算放大电路11a的构成相同。

在本例中，反馈电容值为mC。若使开关Sa闭合，则输入电容值为2mC；若使开关Sa断开，则输入电容值为mC。因而，差动双端输入时，通过使开关Sa断开，则增益为1倍，单端输入时，通过使开关Sa闭合，则增益为2倍。

在图21～图26的运算放大电路11a中，如上所述，开关Sa是利用MOS晶体管构成。这样，MOS晶体管的扩散电容附加在连接开关Sa的节点上，在开关Sa闭合时，则附加栅极电容。若运算放大器110的反相输入端或同相输入端附加了电容，则运算放大电路11a的动作速度下降。

在图21及图22的例中，开关Sa与运算放大器110的反相输出端及同相输出端连接。这样，运算放大电路11a的动作速度不下降。因而，图21及图22的例子较好。

另外，在开关Sa与电容并联时，由于开关Sa闭合存在闭合电阻，因此不能够完全切除电容的电容量。

在图21的例中，开关Sa与电容Ca串联，而且开关Sa与运算放大器110的反相输出端及同相输出端连接。这样，在开关Sa断开时，能够完全切除电容Ca的电容量。因而，图21的例子最好。

另外，在图24的例子，开关S1a及S2a与电容Cb相比与输入侧连接。反之，在电容Cb与开关S1a及S2a设定为断开状态，电容Cb的寄生电容也充电。这样，在增益设定时，必须要考虑寄生电容，由于寄生电容的差异将导致增益产生差异。如图24的例子所示，由于开关S1a及S2a与电容Cb相比与输入侧连接，因此在将开关S1a及S2a设定为断开状态时，利用开关S1a及S2a，将电容Cb与寄生电容一起同时切除。因而，在图24的例子，在增益设定时，没有必要考虑电容Cb的寄生电容，不会因寄生电容的差异而导致增益产生差异。

图27所示为图16的模—数转换电路1中子A/D转换器9a的构成第1例的电路图，图28所示为图27的子A/D转换器9a所用的比较器的构成电路图。

在图27中，子A/D转换器9a具有产生基准电压的基准电压发生电路92、93a、93b及多个比较器90。

基准电压发生电路92边串联连接的多个电阻R构成。基准电压发生电路93a由串联连接的多个电阻R构成。基准电压发生电路93b由串联连接的多个电阻R1构成。多个电阻R具有相等的电阻值，多个电阻R1具有相等的电阻值。

基准电压发生电路92连接在接受高电位侧基准电压VRT的节点N91与接受低电位侧基准电压VRB的节点N92之间。基准电压发生电路93a通过开关S24及S25，连接在接受高电位侧基准电压VRT的节点N93与接受低电位侧基准电压VRB的节点N94之间，基准电压发生电路93b连接在接受高电位侧基准电压VRT的节点N93与接受低电位侧基准电压VRB的节点N94之间。在基准电压发生电路93a的中间多点N95与基准电压发生电路93b的中间节点N96之间，连接开关S26。

在基准电压发生电路92的电阻R之间的连接点分别生成不同的基准电压。同样，在基准电压发生电路93a的电阻R之间的连接点分别生成不同的基准电压。这里，将利用基准电压发生电路92得到的不同的基准电压称为正基准电压Vref(+)。将利用基准电压发生电路93a得到的不同的基准电压称为负基准电压Vref(-)。

在基准电压发生电路93b的中间节点N96生成高电位侧基准电压VRT与低电位侧基准电压VRB的中间电压即中间基准电压VRT1(＝(VRT-VRB)/2)。

如图28所示，各比较器90包含运算放大器91、电容C1、C2及开关S13～S18。在运算放大器91的反相输入端与反相输出端之间连接开关S13，在同相输入端与同相输出端之间连接开关S14。另外，电容C1与运算放大器91的反相输入端连接，电容C2与同相输入端连接。开关S15及S16与电容C1连接，开关S17及S18与电容C2连接。另外，在图27中，省略各比较器90的开关S13及S14的图示。

正模拟输入电压Vin(+)及正基准电压Vref(+)分别通过开关S15及S16提供给电容C1。另外，负模拟输入电压Vin(-)及负基准电压Vref(-)分别通过开关S17及S18提供给电容C2。

在初始状态下，开关S13、S14、S15及S17闭合，开关S16及S18断开。然后，使开关S13及S14断开后，使开关S15及S17断开，使开关S16及S18闭合。在使开关S13及S14断开时，由于运算放大器91的反相输入端及同相输入端处于悬空状态，因此反相输入端的电压移动(Vin(+)-Vref(+))，同相输入端的电压移动(Vin(-)-Vref(-))。结果，差动模拟输入电压(Vin(+)-Vin(-))与差动基准电压(Vref(+)-Vref(-))进行比较，根据比较结果，正模拟输出电压Vout(+)及负模拟输出电压Vout(-)发生变化。

将图27的多个比较器90的比较结果利用编码器950进行编码，通过这样，能够得到数字代码Dcode。

在图27的子A/D转换器9a中，在差动双端输入时，使开关S24及S25闭合，使开关S26断开。这样，利用基准电压发生电路93a分别将不同的负基准电压Vref(-)通过开关S18提供给各比较器90的电容C2。在单端输入时，使开关S24及S25断开，使开关S26闭合。这样，利用基准电压发生电路93b将中间基准电压VRT1通过开关S18提供给各比较器90的电容C2。

这样，在子A/D转换器9a中切换满量程范围。

另外，也可以不设置基准电压发生电路93b，而将开关S26连接在基准电压发生电路93b的中间节点N95与基准电压发生电路92的中间节点之间。

图29所示为图16的模—数转换电路1中子A/D转换器9a的构成第2例的电路图，图30所示为图29的子A/D转换器9a所用的比较器的构成电路图。

在图29中，在基准电压发生电路93a的中间节点N95与基准电压发生电路93b的中间节点N96之间连接图27的开关S26。

如图30所示，各比较器90包含运算放大器91、电容C1、C2及开关S15～S18，还包含开关S21及S22。开关S21的一端与电容C1连接，开关S21的另一端开路。开关S22的一端与电容C2连接，另一端与图29的基准电压发生电路93b的中间节点N96连接。图30的比较器90的基它部分构成与图28的比较器90的构成相同。

利用基准电压发生电路93b将中间基准电压VRT1通过开关S22提供给电容C2。

在差动双端输入时，图30的比较器90的工作与图28的比较器90的工作相同。这时，开关S21及S22始终断开。在单端输入时，使开关S22工作以代替开关S18。这时，开关S21始终断开。

在图29的子A/D转换器9a中，在差动双端输入时，使开关S24及S25闭合。这时，开关S21及S22始终断开。这样，利用基准电压发生电路93a分别将不同的负基准电压Vref(-)通过开关S18提供给各比较器90的电容C2。在单端输入时，使开关S24及S25断开，使开关S22工作以代替开关S18。这时，开关S21始终断开。这样，利用基准电压发生电路93b将中间基准电压VRT1通过开关S22提供给各比较器90的电容C2。

这样，在子A/D转换器9a中切换满量程范围。

另外，虽然对各比较器90也可以不设置开关S21，但为了确保比较器90的电路构成的对称性，最好设置开关S21。

图31为图18的模—数转换电路1中第2级电路4内的子A/D转换器9b的电路图。图21的子A/D转换器9b为全并行比较(闪烁)方式子A/D转换器。

子A/D转换器9b由产生基准电压的基准电压发生电路94/95及多个比较器90构成。基准电压发生电路94及95分别由电阻R2、2n个电阻R及电阻R3构成。电阻R2及R3分别具有电阻R的n倍电阻值。电阻R2、2n个电阻R及电阻R3连接在接受高电位侧基准电压VRT2的节点N97与接受低电位侧基准电压VRB2的节点N98之间。在电阻R2的两端连接开关S28，在电阻R3的两端连接开关S29。

在基准电压发生电路94的电阻R之间的连接点分别生成不同的基准电压。同样，在基准电压发生电路95的电阻R之间的连接点分别生成不同的基准电压。这里，将利用基准电压发生电路94得到的不同的基准电压称为正基准电压Vref(+)。将利用基准电压发生电路95得到的不同的基准电压称为负基准电压Vref(-)。

正模拟输入电压Vin(+)及正基准电压Vref(+)分别通过开关S15及S16提供给行比较器90的电容C1。另外，负模拟输入电压Vin(-)及负基准电压Vref(-)分别通过开关S17及S18提供给各比较器90的电容C2。图31的比较器90的构成及工作与图28的比较器90的构成及工作相同。

这里，将高电位侧基准电压VRT2与低电位侧基准电压VRB2之差设定为VIN_P-P/8。在基准电压发生电路95及94的开关S28及S29断开时，满量程范围为VIN_P-P/16。另外，若使开关S28及S29闭合，则满量程范围为VIN_P-P/8。这样在子A/D转换器96中，可以将满量程范围切换为1倍及2倍。

图32为图18的模—数转换电路1中第2级电路4内的D/A转换器10b的电路图。图32的D/A转换器10为电容阵列方式的D/A转换器。

D/A转换器10由产生基准电压的基准电压发生电路96、分别连接成阵列状的多个正侧开关S51及S52、多个负侧开关S53及S54、多个正侧电容C50、以及多个负侧电容C51构成。

基准电压发生电路96由电阻R4、多个电阻R及R5构成。电阻R4及R5具有多个电阻R的总电阻值的一半电阻值。电阻R4、多个电阻R及电阻R5串联连接在接受高电位侧基准电压VRT3的节点N101与接受低电位侧基准电压VRB3的节点N102之间。在电阻R4的两端连接开关S30，在电阻R5的两端连接开关S31。

电容C50及C51都具有相同电容值。从电容C50的一端(下面称为输出端)N111生成差动正输出电压VDA(+)，从电容C51的一端(下面称为输出端)N112生成差动负输出电压VDA(-)。另外，将各电容C50及C51的另一端称为输入端。

各开关S51的一端与电阻R4和电阻R之间的节点N103连接，另一端与电容C50的输入端连接。各开关S52的一端与电阻R5和电阻R之间的节点N104连接，另一端与电容C50的输入端连接。各开关S53的一端与电阻R4和电阻R之间的节点N103连接，另一端与电容C51的输入端连接。各开关S54的一端与电阻R5和电阻R之间的节点N104连接，另一端与电容C51的输入端连接。

开关S51、S52、S53及S54是根据图31的子A/D转换器9b的比较器90的输入电平进行闭合及断开动作。接受同一比较器90的输出信号的4个开关S51、S52、S53及S54进行闭合及断开动作，在输出端N111及N112得到差动正输出电压VDA(+)及差动负输出电压VDA(-)。

这里，将高电位侧基准电压VRT3与低电位侧基准电压VRB3之差设定为VIN_P-P/4。在基准电压发生电路96的开关S30及S31断开时，满量程范围为VIN_P-P/8。若使开关S30及S31闭合，则满量程范围为VIN_P-P/4。这样，在D/A转换器10b中，可能性将满量程范围切换为1倍及2倍。

图33所示为图18的模—数转换电路1中减法放大电路14a的构成第1例的电路图。

图33的减法放大电路14a包含运算放大器130、电容值切换电路131及132、电容133及134、以及开关135～138。开关例如由MOS(金属氧化物半导体)晶体管构成。

在运算放大器130的反相输入端与反相输出端之间连接电容值切换电路131作为反馈电容，在同相输入端与同相输出端之间连接电容值切换电路132作为反馈电容。另外，电容133与运算放大器130的反相输入端连接作为输入电容，电容134与同相输入端连接作为输入电容。

从图18的运算放大电路11输出的正模拟输出电压Vo(+)及从D/A转换器10b输出的差动正输出电压VDA(+)分别通过开关135及136提供给电容133。另外，从运算放大电路11输出的负模拟输出电压Vo(-)及从D/A转换器10b输出的差动负输出电压VDA(-)分别通过开关137及138提供给电容134。运算放大器130的反相输入端、反相输出端、同相输入端及同相输出端分别通过开关139、140、141及142接地。

图33的减法放大电路14a的工作与图19的运算放大电路11a的工作相同。从运算放大器130的反相输出端及同相输出端得到提供给下1级电路4的正模拟输入电压Vin(+)及负模拟输入电压Vin(-)。

这里，通过切换电容值切换电路131及132的电容值，能够切换减法放大电路14a的增益。

图34所示为图18的模—数转换电路1中减法放大电路14a的构成第2例的电路图。

图34的减法放大电路14a包含运算放大器130、电容145及146、电容值切换电路143及144、以及开关135～140。

在运算放大器130的反相输入端与反相输出端之间连接电容145作为反馈电容，在同相输入端与同相输出端之间连接电容146作为反馈电容。另外，电容值切换电路143与运算放大器130的反相输入端连接作为输入电容，电容值切换电路144与同相输入端连接作为输入电容。

从图18的运算放大电路11输出的正模拟输出电压Vo(+)及从D/A转换器10b输出的差动正输出电压VDA(+)分别通过开关135及136提供给电容值切换电路143。另外，从运算放大电路11输出的负模拟输出电压Vo(-)及从D/A转换器10b输出的差动负输出电压VDA(-)分别通过开关137及138提供给电容值切换电路144。运算放大器130的反相输入端、反相输出端、同相输入端及同相输出端分别通过开关139、140、141及142接地。

图34的减法放大电路14a的工作与图20的运算放大电路11a的工作相同。从运算放大器130的反相输出端及同相输出端得到提供给下1级电路4的正模拟输入电压Vin(+)及负模拟输入电压Vin(-)。

这里，通过切换电容值切换电路143及144的电容值，能够切换减法放大电路14a的增益。

上述实施形态的开关Sa、S1a、S2a、S24、S25、S26、S28、S29、S30及S31例如由MOS(金属氧化物半导体)场效应晶体管形成。

在上述实施形态中，作为切换装置的切换部分是采用开关Sa、S2a、S24、S25、S26、S28、S29、S30及S31。在这种情况下，在制造时或使用时，可以将开关Sa、S1a、S2a、S24、S25、S26、S28、S29、S30及S31切换为闭合或断开。切换装置的切换部分不限定于开关。例如，作为切换部分也可以采用能够利用激光熔断的熔断器，作为切换部分也可以采用最上层金属图形形成用的掩膜切换部分。

图35所示为切换部分其它例子的电路图。在图35的例中，采用熔断器Fa代替图21的运算放大电路11a的开关Sa。熔断器Fa例如由多晶硅形成，利用激光能够熔断。制造时，通过是否用激光将熔断器Fa熔断，就能够切换运算放大电路11a的增益。

图36及图37所示为切换部分的另一其它例子，上部为平面图，下部为剖面图。

在电容形成部分C500中，利用下层金属LM1及LM2形成电容的电极501及502。另外，利用下层金属LM1形成电极507及508。再利用最上层金属UM，以规定间隔形成电极512及513，而且以规定间隔形成电极514及515。电极501通过通孔503内的金属与电极513连接，电极504通过通孔504通过通孔504内的金属与极514连接。另外，电极507通过通孔505内的金属与电极512连接，电极508通过通孔506内的金属与电极515连接。

例如，电极507与图21的运算放大器110的反相输入端连接，电极508与图21的运算放大器110的反相输出端连接。

利用电极501及502形成电容形成部分C500，利用电极512与513之间及电极514与515之间分别形成掩膜切换部分NSW。电容形成部分C500相当于例如图21的电容Ca。

制造时，通过改变配置在掩膜切换部分MSW上的掩膜图形，可以将电极512与513之间及电极514及515之间切换为连接状态及开断状态。

如图36所示，通过采用在电极512与513之间及电极514与515的掩膜，可以将电极512与513之间及电极514与515之间连接。

如图37所示，通过采用在电极512与513之间及电极514与515之间不利用最上层金属UM形成金属层的掩膜，可以将电极512与513之间及电极514与515之间断开。

在图36及图37的例中，通过分别在电容形成部分C500的两端设置掩膜切换部分，可以将电容形成部分C500从运算放大器完全切除。

另外，本发明不限定于上述实施形态，也可以在模-数转换电路的任意1级电路中，采用具有可切换增益的运算放大电路。具有可切换增益的减法放大电路、具有可切换满量程范围的子A/D转换器及具有可切换满量程范的D/A转换器中的至少1种电路。

Claims

1.一种模—数转换电路，其特征在于，包括

由多级电路构成的多级流水线结构，和

除了最后级电路以外的各级电路，具有：将输入的模拟信号转换为数字信号的模—数转换器、将输入的模拟信号进行放大的第1运算放大电路、将所述模—数转换器输出的数字信号转换为模拟信号的数—模转换器、以及将所述第1运算放大电路输出的模拟信号与所述数—模转换器输出的模拟信号的差分进行放大的第2运算放大电路，

在除了最后级电路以外的至少1级电路中，

所述第1运算放大电路具有大于1的增益，

分别独立设定所述数—模转换器的电压范围及所述模—数转换电路的电压范围，使得所述第1运算放大电路的输出电压范围与所述数—模转换器的电压范围相等。

2.如权利要求1所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

所述数—模转换器的电压范围与所述模—数转换电路的电压范围之比，与所述第1运算放大电路的增益相等。

3.如权利要求1所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

所述模—数转换器根据具有第1电压范围的基准电压工作，所述数—模转换器根据具有第2电压范围的基准电压工作，

分别独立设定所述第1电压范围及所述第2电压范围，使得所述第1运算放大电路的输出电压范围与所述数—模转换器的电压范围相等。

4.如权利要求3所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

所述第2电压范围与所述第1电压范围之比，与所述第1运算放大电路的增益相等。

5.一种模—数转换电路，其特征在于，包括

由多级电路构成的多级流水线结构，和

除了最后级电路以外的各级电路，具有：将输入的模拟信号转换为数字信号的模—数转换器、将输入的模拟信号进行放大的第1运算入大电路、将所述模—数转换器输出的数字信号转换为模拟信号的数—模转换器、以及将所述第1运算放大电路输出的模拟信号与所述数—模转换器输出的模拟信号之差分进行放大的第2运算放大电路，

在除了最后级电路以外的至少1级电路中，

所述第1运算放大电路具有大于1的增益，

所述数—模转换器具有将多个电容连接成阵列状的电容阵列，用来根据数字信号产生模拟信号电压，

所述第2运算放大电路具有输入电容、反馈电容及运算放大器，将所述第1运算放大电路输出的模拟信号以所述输入电容的值及所述反馈电容的值确定的第1增益进行放大，同时将利用所述数—模转换器由所述电容阵列产生的模拟信号以所述电容阵列的值及所述反馈电容的值确定的第2增益进行放大，输出以所述第1增益放大的模拟信号与以所述第2增益放大的模拟信号的差分，

分别独立设定所述电容阵列的值及所述输入电容的值，使得所述第1增益倍的所述第1运算放大电路的输出电压范围与所述第2增益倍的所述数—模转换器的电压范围相等。

6.如权利要求5所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

所述电容阵列的值与所述输入电容的值之比，与所述第1运算放大电路的增益相等。

7.如权利要求5所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

所述第2运算放大电路的所述运算放大器，具有与所述电容阵列连接的一输入端，而且还具有另一输入端及输出端，

所述反馈电容连接在所述运算放大器的所述一输入端与所述输出端之间，

所述输入电容在所述运算放大器的所述一输入端与所述电容阵列并联，

所述第2运算放大电路还包含开关电路，所述开关电路使所述运算放大器的所述一输入端与所述另一输入端之间处于短路状态，同时将所述运算放大器输出的模拟信号提供给所述输入电容的输入端，而且将任意的第1设定电压提供给所述电容阵列的输入端，然后使所述运算放大器的所述一输入端与所述另一输入端之间处于开路状态，同时将任意的第2设定电压提供给所述输入电容的输入端，而且将所述数—模转换器输出的模拟信号提供给所述电容阵列的输入端。

8.如权利要求7所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

所述第2运算放大电路的所述设定电压，是所述第1运算放大电路输出的模拟信号的规定电压。

9.如权利要求5所述的模—数转换电路，其特征在于

在所述至少1级电路中，

所述第1运算放大电路输出差动的第1及第2模拟信号，

所述数—模转换器的所述电容阵列，包含根据数字信号分别产生差动的第3及第4模拟信号电压用的第1及第2电容阵列，

所述第2运算放大电路的所述运算放大器，具有与所述第1电容阵列连接的一输入端、与所述第2电容阵列连接的另一输入端、一输出端以及另一输出端，

所述反馈电容包含

在所述运算放大器的所述一输入端与所述一输出端之间连接的第1反馈电容、

以及在所述运算放大器的所述另一输入端与所述另一输出端之间连接的第2反馈电容，

所述输入电容包含

在所述运算放大器的所述一输入端与所述第1电容阵列并联的第1输入电容、

以及在所述运算放大器的所述另一输入端与所述第2电容阵列并联的第2输入电容，

所述第2运算放大电路还包含开关电路，所述开关电路将所述运算放大器的所述一输入端及另一输入端与规定的基准电位连接，同时将所述第1运算放大电路输出的差动第1及第2模拟信号分别提供给所述第1及第2输入电容的输入端，而且将任意的第1设定电压分别提供给所述第1及第2电容阵列的输入端，然后将所述运算放大器的所述一输入端及另一输入端从所述基准电位切断，同时将任意的第2设定电压分别提供给所述第1及第2输入电容的输入端，而且将所述数—模转换器输出的差动第3及第4模拟信号分别提供给所述第1及第2电容阵列的输入端，

分别独立设定所述第1电容阵列的值及所述第1输入电容的值，而且分别独立设定所述第2电容阵列的值及所述第2输入电容的值，使得所述第1增益倍的所述第1运算放大电路的输出电压范围与所述第2增益倍的所述数—模转换器的电压范围相等。

10.如权利要求9所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

所述第1电容阵列的值与所述第1输入电容的值之比，与所述第1运算放大电路的增益相等，

所述第2电容阵列的值与所述第2输入电容的值之比，与所述第1运算放大电路的增益相等。

11.如权利要求9所述的模—数转换电路，其特征在于，

在所述至少1级电路中，

作为所述第2运算放大电路的所述第2设定电压，是所述第1运算放大电路中均衡的输出电压。

12.一种模—数转换电路，其特征在于，包括

由多级电路构成的多级流水线结构，和

在除了最后级电路以外的至少1级电路中，

所述第1运算放大电路具有大于1的增益，

所述第2运算放大电路具有输入电容、反馈电容及运算放大器，将所述第1运算放大电路输出的模拟信号以所述输入电容的值及所述反馈电容的值确定的第1增益进行放大，同时将利用所述数—模转换器由所述电容阵列产生的模拟信号以所述电容阵列的值及所述反馈电容的值确定的第2增益进行放大，将以所述第1增益放大的模拟信号与以所述第2增益放大的模拟信号之差分输出。

分别独立设定所述第1电压范围及所述第2电压范围，同时分别独立设定所述电容阵列的值及所述输入电容的值，使得所述第1增益倍的所述第1运算放大电路的输出电压范围与所述第2增益倍的所述数—模转换器的电压范围相等。

13.一种模—数转换电路，其特征在于，包括

由n级电路构成的多级流水线结构，和

除了最后级电路以外的各级电路，具有：将输入的模拟信号转换为数字信号的模—数转换器、将所述模—数转换器输出的数字信号转换为模拟信号的数—模转换器、以及将输入的模拟信号与所述数—模转换器输出的模拟信号之差分进行放大的第1运算放大电路，

最后级电路包含将输入的模拟信号转换为数字信号的模—数转换器，

除了最后级电路以外的至少1级电路，包含具有将电压范围进行多级切换的切换装置的模—数转换器、具有将电压范围进行多级切换的切换装置的数—模转换器、以及具有将增益进行多级切换的切换装置的第1运算放大电路中的至少1种电路，及/或最后级电路包含具有将电压范围进行多级切换的切换装置的模—数转换器。

14.如权利要求13所述的模—数转换电路，其特征在于，

除了最后级电路以外的各级电路，还包含将输入的模拟信号进行放大后提供给所述第1运算放大电路的第2运算放大电路，

除了最后级电路以外的至少1级电路的所述第2运算放大电路具有将增益进行多级切换的切换装置。

15.如权利要求14所述的模—数转换电路，其特征在于，

所述至少1级电路的所述第2运算放大电路具有输入电容、反馈电容及运算放大器，将输入的模拟信号以根据所述输入电容的值及所述反馈电容的值确定的增益进行放大，

所述切换装置包含对所述输入电容的值及所述反馈电容的值的至少一方进行可变设定的可变部分。

16.如权利要求15所述的模—数转换电路，其特征在于，

所述可变部分包含将所述输入电容或所述反馈电容的一部分切换为断开状态或短路状态的切换部分。

17.如权利要求13所述的模—数转换电路，其特征在于，

所述至少1级电路的所述第1运算放大电路具有输入电容、反馈电容及运算放大器，将输入的模拟信号以根据所述输入电容的值及所述反馈电容的值确定的增益进行放大，

18.如权利要求17所述的模—数转换电路，其特征在于，

19.如权利要求16所述的模—数转换电路，其特征在于，

所述反馈电容包含在所述运算放大器的输入端与输出端之间并联或串联设置的第1及第2电容，

所述切换部分与所述第2电容串联或并联。

20.如权利要求18的所述的模—数转换电路，其特征在于，

所述切换部分与的述第2电容串联或并联。

21.如权利要求19所述的模—数转换电路，其特征在于，

所述切换部分与所述运算放大器的输出端连接。

22.如权利要求20所述的模—数转换电路，其特征在于，

所述切换部分与所述运算放大器的输出端连接。

23.如权利要求16所述的模—数转换电路，其特征在于，

所述输入电容包含在所述运算放大器的输入端并联或串联设置的第1及第2电容，

所述切换部分与所述第2电容串联或并联。

24，如权利要求18所述的模—数转换电路，其特征在于，

所述切换部分与所述第2电容串联或并联。

25.如权利要求23所述的模—数转换电路，其特征在于，

所述切换部分与所述第2电容的输入侧连接。

26.如权利要求24所述的模—数转换电路，其特征在于，

所述切换部分与所述第2电容的输入侧连接。

27.如权利要求13所述的模—数转换电路，其特征在于，

至少1级电路的所述模—数转换器包含产生多个基准电压的基准电压发生电路、以及将所述基准电压发生电路产生的多个基准电压与输入的模拟信号进行比较的多个比较器，

所述切换装置包含对所述基准电压发生电路产生的多个基准电压进行可变设定的可变部分。

28.如权利要求27所述的模—数转换电路，其特征在于，

除了最后级电路以外的至少1级电路的所述数—数转换器包含产生基准电压的基准电压发生电路、与公共端连接的多个电容、以及多个开关，所述多个开关连接在所述基准电压发生电路与所述多个电容之间，根据输入的数字信号，将所述基准电压发生电路产生的基准电压分别提供给所述多个电容，

所述切换装置包含对所述基准电压发生由电路产生的基准电压进行可变设定的可变部分。