CN1263042C - 读取电路、参考电路和半导体存储装置 - Google Patents

Abstract

一种读取电路，用于从多个存储单元中的一个存储单元中读取数据，读取电路包括：多个分割读出电路，多个分割读出电路中的每一个通过多条读出线中对应的一条读出线与所述的一个存储单元连接；以及电流电压转换电路，用于将流经每一条读出线的电流转换为表示对应的读出线的电位的读出电压。每一个分割读出电路包括：电流负载电路，用于通过对应的读出线向所述的一个存储单元提供电流；以及读出放大器，用于读出对应的读出线和多条参考线中对应的参考线之间的电位差。在至少一个分割读出电路包括的电流负载电路具有与在另一分割读出电路中包括的电流负载电路的电流提供能力不同的电流提供能力。

Description

读取电路、参考电路和半导体存储装置

技术领域

本发明涉及一种读出电路、参考电路、以及包括这样的读取电路和这样的参考电路的半导体存储装置。

背景技术

通常，从包括多个存储单元的存储单元阵列中读取数据的读取电路向其中存储有数据的存储单元提供电流，并且将流经存储单元的电流(单元电流)与参考电流进行比较，以便确定单元电流的值(level)是否大于或者小于参考电流的值。因而读取在存储单元中所写入的数据。这样的读取数据的系统被称为“电流读取系统”。

例如，如以下参考图9B所述，可以从其中一个存储单元能够存储一位数据的所谓的双电平存储单元中读取数据。预先设置了第一状态和第二状态，在第一状态中，单元电流的值大于参考电流的值(与数据“1”对应)，以及在第二状态中，单元电流的值小于参考电流的值(与数据“0”对应)。将参考电流值设置为在第一状态和第二状态之间的中间值。然后，将存储单元中的单元电流值与参考电流值相比较，因而可以读取在存储单元中存储的1比特的数据。实际上，单元电流和参考电流要经过电流电压转换，并且将单元电流流过的读出线的电位与参考电流流过的参考线的电位进行比较。

除了这样的双值存储单元之外，最近还对其中一个存储单元可以存储2比特或者更多比特的数据的多值存储单元进行了研究，以便增加存储容量，以及/或者降低半导体芯片的制造成本。

在本说明书中，术语“多值存储单元”是指三进制(tertiary)或者更高进制的存储单元，即，即在一个存储单元中可以存储1.5比特数据或者更多比特的数据的存储单元。

例如，从以下参考图9A所述，可以从能够在一个存储单元中存储2比特数据的四进制存储单元中读取数据。预先设置单元电流可以处于的四个状态。更具体地说，按照单元电流值的顺序来设置第一状态、第二状态、第三状态和第四状态。在第一状态中的单元电流值最高，在第四状态中的单元电流值最低。在本实例中，第一状态与数据“11”对应，第二状态与数据“10”对应，第三状态与数据“01”对应，并且第四状态与数据“00”对应。

然后，设置三个参考电流值，以使这些值位于单元电流的四个状态之间。更具体地说，在第一状态(与数据“11”对应)和第二状态(与数据“10”对应)的第二状态之间的中间值设置第一参考电流值L，在第二状态(与数据“10”对应)和第三状态(与数据“01”对应)之间的中间值设置第二参考电流值M，以及在第三状态(与数据“01”对应)和第四状态(与数据“00”对应)之间的中间值设置第三参考电流值H。

将如此设置的参考电流值与在存储单元中的单元电流值进行比较，因而可以依据单元电流值来读取2比特数据。

为了从其中一个存储单元能够存储n比特数据的普通多值存储单元中进行读取，需要预先设置其中单元电流可以处于的2ⁿ个状态，还需要设置2ⁿ-1个参考电流值。

如从图9A和9B中可以认识到，通常，与双值存储单元相比，对于多值存储单元而言，在物理上非常难以获得在单元电流值和参考电流值之间的足够的电流值差。在这样的情况下，在单元电流值和参考电流值之间的电流值差非常小，因而特别在读取电路中，不能够容易地获得足够大的工作裕度(Operation margin)。

在多值存储单元中，需要将单元电流值与多种类型的参考电流值进行比较，以便读取在存储单元中存储的数据。例如，为了读取2比特数据，在存储单元中的单元电流值需要与三个参考电流值进行比较。这不适当地扩展了读取时间。

为了解决这些问题，已经提出了用于从多值存储单元中读取数据的多个系统。一个这样的系统是时分读出系统，通过该系统，将存储单元中的单元电流值与一个参考电流值比较一次；然后，依据比较的结果，将单元电流值与另一参考电流值进行比较。因此，按照时分的方式，按照顺序对电流值进行比较。另一系统是并行读出系统，通过该系统，单元电流值一次与多个参考电流值进行比较。

作为时分读出系统的实例，将参考图10描述从其中一个存储单元中存储2比特数据的多式存储单元(图9A)中读取数据的操作。

图10是在时分读出系统中，用于从存储单元中读取数据的传统读取电路J100的电路图。

在图10中，读取电路J100从唯一的一个存储单元中读取数据。这仅仅是用于示范的目的，读取电路J100可以从多个存储单元中的一个选择的存储单元中读取数据。

读取电路J100包括：电流负载电路J1，该电路用于将电压施加到要从其中读取数据的选择的单元J7的漏极，以便获得读取电流(单元电流)；以及电流负载电路J2，该电路用于获得参考电流。

设置读出线J9，以便将选择的单元J7的漏极连接到电流负载电路J1，以及，设置参考线J10，以便将电流负载电路J2连接到选择电路J6。选择电路J6将参考电流中的资源(resource)J80到J82中的一个连接到电流负载电路J2。

读出线J9和参考线J10分别与读出放大器J3的输入部分连接。该读出放大器J3读出在读出线J9的电位和参考线J10的电位之间的电位差，并且放大该电位差。

读出放大器J3的输出部分与第一数据锁存电路J4和第二数据锁存电路J5连接，其中，第一数据锁存电路J4用于锁存在第一读出周期中来自读出放大器J3的输出，以及，第二数据锁存电路J5用于锁存在第一读出周期之后的第二读出周期中来自读出放大器J3的输出。

第一数据锁存电路J4通过线J111与选择电路J6连接。选择电路J6依据来自第一数据锁存电路J4的输出，选择参考电流的资源J80到J82的其中之一，并且将选择的资源连接到参考线J10。

具有上述结构的时分系统的读取电路J100按照以下的方式，从选择的单元J7中读取数据。在以下的描述中，选择电路J6将参考线J10连接到处于初始状态的资源J80。

首先，将合适的电压施加到选择的单元J7的栅级和漏极，从而产生流经选择的单元J7的单元电流。然后，依据产生的单元电流，降低读出线J9的电位。

相似地，产生从由选择电路J6选择的资源J80流出的参考电流，依据该参考电流，降低了参考线J10的电位。

然后，读出在读出线J9的电位和参考线J10的电位之间的电位差，并且由读出放大器J3进行放大。当单元电流的值低于参考电流的值时，则读出放大器J3输出“0”。当单元电流的值高于参考电流的值时，读出放大器J3输出“1”。

由第一数据锁存电路J4锁存在第一读出周期中的读出放大器J3的输出。

在第一读出周期中由选择电路J6选择的参考电流的资源J80用于获取参考电流值“M”，值“M”是三个参考电流值中、位于第二状态(与数据“10”对应)和第三状态(与数据“01”对应)之间的值。

通常，就资源J80到J82而言，使用具有与存储单元中的结构和特性相同的结构和特性的参考单元，以便获得合适的参考电流，其中，严格地调整参考单元的阈值电压。

随后，依据在第一读出周期中的读出放大器J3的输出、以及由第一数据锁存电路J4锁存的输出，选择电路J6将参考电流的资源从J80切换到J81或者J82。

当第一数据锁存电路J4锁存数据“0”时，(即当单元电流值低于参考电流值时)，将参考电流的资源切换到J81。当第一数据锁存电路J4锁存数据“1”(即，当单元电流值高于参考电流值时)，将参考电流的资源切换到J82。

资源J81用于获取在三个参考电流值中、位于第三状态(与数据“01”对应)和第四状态(与数据“00”对应)之间的参考电流值“H”(图9A)。资源J82用于获取位于第一状态(与数据“11”对应)和第二状态(与数据“10”对应)之间的参考电流值“L”。

然后，在第二读出周期中，按照与第一读出周期大体相同的方式，进行读出操作，并且第二数据锁存电路J5锁存在第二读出周期中的读出放大器J3的输出。

照这样，可以读取在选择的单元J7中存储的2比特数据。

以上的描述涉及其中一个存储单元可以存储2比特数据的四进制存储单元。时分读出系统还可以用于其中一个存储单元可以存储n比特数据的存储单元。在这种情况下，通过进行少到n次的读出操作，可以读取n比特的数据。

使用时分读出系统，可以使用少到一个的读出放大器读取多比特的数据。因此，可以使由读出放大器占用的芯片的面积、瞬时消耗的电流值等变得最小。由于对电流负载电路J1和J2的电路常数以及其他参数进行转换，因此，对于读出操作的每一个周期，可以获得更大的操作裕度。

然而，时分读出系统需要建立/保持时间，该建立/保持时间用于对于每一个读出操作的周期、由数据锁存电路J4和J5锁存读出放大器J3的输出，并且该时分读出系统还需要在读出周期之间的切换时间。因此，不能够容易地进行高速数据读取。

随后，将描述并行读出系统，通过该系统，将单元电流值一次与多个参考电流值进行比较。

作为并行读出系统的实例，将参考图11描述从其中一个存储单元可以存储2比特数据的多值存储单元(图9A)中读取数据的操作。

图11是在并行读出系统中用于从存储单元中读取数据的传统读取电路H100的电路图。

在图11中，读取电路H100从唯一的一个存储单元中读取数据。这仅仅用于示范的目的，并且读取电路H100可以从多个存储单元中的一个选择的存储单元中读取数据。

读取电路H100包括：电流负载电路H1，电流负载电路H1用于将电压施加到要从其中读取数据的选择的单元H8的漏极，以便获得读取电流(单元电流)；以及电流负载电路H2到H4，电流负载电路H2到H4用于将电压分别施加到参考电流的资源H80到H82，以便获得参考电流值。电流负载电路H1到H4具有相同的特性。

设置读出线H9，以便将选择的单元H8的漏极连接到电流负载电路H1，以及设置参考线H10，以便将资源H80连接到电源负载电路H2。设置参考线H11，以便将资源H81连接到电源负载电路H3，以及设置参考线H12，以便将资源H82连接到电流负载电路H4。

读出线H9和参考线H10分别与读出放大器H5的输入部分连接。读出放大器H5读出在读出线H9的电位和参考线H10的电位之间的电位差，并且放大该电位差。

读出线H9和参考线H11分别与读出放大器H6的输入部分连接。读出放大器H6读出在读出线H9的电位和参考线H11的电位之间的电位差，并且放大该电位差。

读出线H9和参考线H12分别与读出放大器H7的输入部分连接。读出放大器H7读出在读出线H9的电位和参考线H12的电位之间的电位差，并且放大该电位差。

逻辑电路H13与读出放大器H5到H7中的每一个的输出部分连接，并且通过线H14和H15，从逻辑电路H13的输出部分读取2比特数据。

具有上述结构的并行读出系统的读出电路H100按照下面的方式下哦那个选择的单元H8中读取数据。

首先，将合适的电压施加到选择的单元H8的栅极和漏极，从而产生流经选择的单元H8的单元电流。随后，依据产生的单元电流，降低读出线H9的电位。

相似地，产生从资源H80流出的参考电流。依据参考电流，降低了参考线H10的电位。当产生从资源H81流出的参考电流时，依据产生的参考电流，降低了参考线H11的电位。当产生从资源H82流出的参考电流时，依据产生的参考电流，降低了参考线H12的电位。

参考电流的资源H80用于获取在三个参考电流值中、位于第三状态(与数据“01”对应)和第四状态(与数据“00”对应)之间的参考电流值“H”(图9A)。参考电流的资源H81用于获取位于第二状态(与数据“10”对应)和第三状态(与数据“01”对应)之间的参考电流值“M”(图9A)。参考电流的资源H82用于获取位于第一状态(与数据“11”对应)和第二状态(与数据“10”对应)之间的参考电流值“L”(图9A)。

通常，就资源H80到H82而言，使用具有与存储单元的结构和特性相同结构和特性的参考单元，以便获得合适的参考电流，其中严格地调整参考单元的阈值电压。

并行地读出在读出线H9的电位和参考线H10到H12中的每一个的电位之间的电位差，并且由读出放大器H5到H7中的每一个放大这些电压差。因此，将3比特数据从读出放大器H5到H7输出到逻辑电路H13。

由逻辑电路H13将从读出放大器H5到H7中输出的3比特数据转换为作为实际上读取的数据的2比特数据。

参考图12和13，将描述逻辑电路H13(图11)的具体实施例。

图12显示在存储单元可以具有的单元电流值、参考电流值、以及读出放大器H5到H7(图11)的输出之间的关系。

如上所述，将来自资源H80的参考电流值设置为位于第三状态(与数据“01”对应)和第四状态(与数据“00”对应)之间的值“H”。将来自资源H81的参考电流值设置为位于第二状态(与数据“10”对应)和第三状态(与数据“01”对应)之间的值“M”。将来自资源H82的参考电流值设置为位于第一状态(与数据“11”对应)和第二状态(与数据“10”对应)之间的值“L”。

在本实例中，当单元电流值高于参考电流值时，则读出放大器H5到H7中的每一个将数据“1”输出到逻辑电路H13。当单元电流值低于参考电流值时，则读出放大器H5到H7中的每一个将数据“0”输出到逻辑电路H13。

如图12所示，当单元电流值位于第一到第三状态的其中之一时，读出放大器H5的输出是“1”，并且当单元电流值位于第四状态时，则读出放大器H5的输出是“0”。当单元电流值位于第一和第二状态的其中之一时，读出放大器H6的输出是“1”，并且当单元电流值位于第三和第四状态的其中之一时，则读出放大器H6的输出是“0”。当单元电流值位于第一状态时，读出放大器H7的输出是“1”，并且当单元电流值是第二到第四状态的其中之一时，则读出放大器H7的输出是“0”。

图13显示用于解释由逻辑电路H13(图11)进行的、将3比特输入转换为2比特输出的真值表。逻辑电路H13是3比特输入/2比特输出逻辑电路，该逻辑电路实现图13所示的真值表。

如图13所示，当读出放大器H5、H6和H7的输出是“0”、“0”和“0”时，这表示单元电流值位于与数据“00”对应的第四状态。在这种情况下，逻辑电路H13通过线H14输出“0”和通过线H15输出“0”。

当读出放大器H5、H6和H7是“1”、“0”和“0”时，这表明单元电流值位于与数据“01”对应的第三状态。在这种情况下，逻辑电路H13通过线H14输出“0”，并且通过线H15输出“1”。

当读出放大器H5、H6和H7的输出是“1”、“1”和“0”时，这表明单元电流值位于与数据“10”对应的第二状态。在这种情况下，逻辑电路H13通过线H14输出“1”，并且通过线H15输出“0”。

当读出放大器H5、H6和H7的输出是“1”、“1”和“1”时，这表明单元电流值位于与数据“11”对应的第一状态。在这种情况下，逻辑电路H13通过线H14输出“1”，并且通过线H15输出“1”。

用于从其中一个存储单元中可以存储2比特数据的四进制存储单元中读取数据的读出电路H100包括3个读出放大器。用于从其中一个存储单元中可以存储n比特数据的多值存储单元中读取数据的读取电路需要包括2ⁿ-1个读出放大器。

就并行读出系统而言，通过使多个读出放大器(在图11的实例中的H5到H7)并行操作，可以在一个读出操作的周期中读取n比特的数据。因此，并行读出系统在增加数据读取速度方面非常具有优势。

然而，需要多个读出放大器的并行读出系统的缺点在于：例如，增加了由读出放大器占用的芯片面积，并且增加了瞬时消耗的电流值。

电流负载电路H1到H4具有相同的特性，而由于读出放大器H5到H7接收不同的参考电流值，因此读出放大器H5到H7具有不同的工作点。因此，在读取电路H100的情况下，需要在包括读出放大器H5到H7的工作点的单元电流电平的较宽的范围上获得均匀的操作裕度。这使得在读出放大器H5到H7的工作点中的每一个上放大绝对操作裕度非常困难。

下面，将描述在时分读出系统和并行读出系统中的读取电路的操作裕度。在以下的描述中，将术语“读出电压转换效率”定义为读出电压差/单元电流差的绝对值，即读出电压差相对于单元电流差的比值。读出电压差表示在读出电压和参考电压之间的差值。单元电流差表示单元电流值和参考电流值之间的差值。读出电压表示读出线的电位，参考电压表示参考线的电位。当读出电压转换效率越高时，读取电路的操作裕度越大。即使当单元电流差相同时，越大的读出电压差(即，越高的读出电压转换效率)导致越大的操作裕度。越大的操作裕度在缩短读取时间上优势越大。

将通过显示在单元电流和依据电流负载电路的负载特性的读出电压之间关系来描述操作裕度和读出电压转换效率。

图14A显示使用电阻作为一般电流负载的读取电路200。

在图14A中所示的读取电路200中，电流负载电路L10使用电阻L1作为电流负载，电流负载电路L20使用电阻L2作为电流负载。

当产生流经存储单元L5的单元电流时，依据产生的单元电流，降低了读出线L3的电位。

相似地，当产生流经参考单元L6的参考电流时，依据产生的参考电流，降低了参考线L4的电位。

图14B是说明在读取电路200中的单元电流和读出电压之间的关系的曲线图。在图14B中，曲线的梯度的绝对值表示读出电压转换效率。

由于使用电阻L1和L2作为读取电路200的电流负载电路L10和L20的电流负载，表示读出电压和单元电流之间的关系的该曲线是线性的。

在具有线性负载特性的读取电路200中，在单元电流值的整个区域上，读出电压转换效率是均匀的(固定的)。

在并行读取系统中，需要在多个工作点上进行读取操作。因此，优选的是，使用具有如图14B所示的线性负载特性的读取电路，以便在工作点中的每一个获得均匀的操作裕度。然而，与具有非线性负载特性的读取电路(以下将描述)的读出电压转换效率相比，这样的读取电路具有更低的读出电压转换效率，因而不适合于具有更小单元电流差的多值存储单元。

在如同时分读出系统中，限制在一个读出操作周期中使用的工作点的数量的情况下，可以使用具有非线性负载特性的读取电路，通过该读取电路，在工作点附近的读出电压转换效率高于其余部分的读出电压转换效率。

图15A显示作为具有非线性负载特性的电流负载电路的实例的读取电路300。在读取电路300中，对PMOS晶体管相互之间进行电流镜像连接。

在图15A所示的读取电路300中，电流负载电路K10使用PMOS晶体管K1作为电流负载，电流负载电路K20使用PMOS晶体管K2作为电流负载。PMOS晶体管K2的漏极和栅极相互连接，并且通过参考线K4，将PMOS晶体管K1的栅极连接到PMOS晶体管K2的栅极。

当产生流经参考单元K6的单元电流，依据产生的参考电流，降低参考线K4的电位。相似地，当产生流经存储单元K5的单元电流时，依据产生的单元电流的值，降低读出线K3的电位。

图15B是说明在读取电路300的单元电流和读出电压之间的关系的曲线图。

由于使用PMOS晶体管K1和K2作为电流负载电路K10和K20的电流负载，表示读出电压和单元电流之间的关系的曲线是非线性的。

在具有非线性负载特性的读取电流300中，与在读取电路200中的情况(图14A和14B)相比，在单元电流值等于参考电流值的点的附近，读出电压转换效率(由图15B中的曲线的梯度的绝对值表示)可以更高。即使在单元电流差很小的情况下，当读出电压转换效率越高时，读取操作裕度越大。因此，这样的读取电路适合于多值存储单元。然而，在除了参考电流值之外的单元电流值的区域中，这样的读取电路具有更低的电压转换效率，因而不容易在多个工作点进行读出操作。

如上所述，当将时分读出系统用于采用电流读出系统的多值存储单元时，最好使用具有非线性的读取负载特性的读取电路，以便放大在工作点附近区域的操作裕度。然而，这需要建立/保持时间来为每一个读出周期锁存读出放大器的输出，并且不容易增加读取时间。

当使用并行读出系统时，需要在多个工作点中的每一个上放大大体均匀的操作裕度。因而，难以放大绝对的操作裕度。因此，并行读出系统不适合于多值存储单元。

发明内容

依据本发明的一个方面，提出了一种从多个存储单元中一个存储单元中读取数据的读取电路。读取电路包括：多个分割读出电路(divisionsensing circuit)，多个分割读出电路中的每一个通过与在多个读出线中与一个存储单元单元对应的读出线，与该存储单元连接；以及电流电压转换电路，该转换电路用于将流经多个读出线中的每一个的电流转换为用于表示多个读出线中的每一个的电位的读出电压。多个分割读出电路的每一个包括：电流负载电路，该负载电路通过在多条读出线中的对应的读出线，向一个存储单元提供电流；以及读出放大器，该读出放大器用于读出在对应的读出线的电位和多条参考线中对应的参考线的电位之间的电位差。在多个分割读出电路中的至少一个分割读出电路中包括的电流负载电路具有电流提供能力(current supply capacity)，该电流提供能力不同于在多个分割读出电路中的另一分割读出电路中包括的电流负载电路中的电流提供能力。

在本发明的一个实施例中，电流电压转换部分包括单元电流分割部分(cell current division section)，该单元电流分割部分用于将多条读出线连接到连接到所述的一个存储单元，或者使多条读出线与所述的一个存储单元分开。

在本发明的一个实施例中，读出线还包括第一参考电路，第一参考电路用于将表示多条参考线中的一条参考线的电位的第一类型的参考电压施加到在多个读出放大器中、与所述的一条参考线对应的读出放大器。

在本发明的一个实施例中，由表示在多条参考线中对应的参考线的电位的第一类型的参考电压来控制多个电流负载电路中的每一个的电流提供能力。

在本发明的一个实施例中，多个电流负载电路中的每一个包括PMOS晶体管，其中通过在多条参考线中对应的参考线向所述的PMOS晶体管的栅极施加参考电压。

在本发明的一个实施例中，读取电路还包括第二参考电路，第二参考电路用于施加第二类型的参考电压，以便控制多个电流负载电路中的每一个的电流提供能力。

在本发明的一个实施例中，多个电流负载电路中的每一个包括具有与第二参考电路连接的栅极的PMOS晶体管。

在本发明一个实施例中，读取电路还包括：第一参考电路，第一参考电路将用于表示在多条参考线中的一条参考线的电位的参考电压施加到在多个读出放大器中、与所述的一条参考线对应的读出放大器上；以及第二参考电路，第二参考电路用于施加第二类型的参考电压，以便控制多个参考电流负载电路中的每一个的电流提供能力。第一参考电路被电连接到第二参考电路。

在本发明的一个实施例中，单元电流分割部分包括多个NMOS晶体管。多个NMOS晶体管中的每一个都包括：栅极，以及与栅极连接的源极。

在本发明的一个实施例中，多个NMOS晶体管中的每一个与在多个电流负载电路中对应的电流负载电路连接。依据与对应的NMOS晶体管连接的电流负载电路的电流提供能力，多个NMOS晶体管中的每一个的电流提供能力是不同的。

在本发明的一个实施例中，当多个NMOS晶体管中的每一个的电流提供能力越高时，与其连接的电流负载电路的电流提供能力越低；并且当多个NMOS晶体管中的每一个的电流提供能力越低时，则与其连接的电流负载电路的电流提供能力越高。

在本发明的一个实施例中，多个分割读出电路并行操作。

在本发明的一个实施例中，多个存储单元中的每一个是多值存储单元。

在本发明的一个实施例中，第一参考电路包括：多个参考电压设置电路，多个参考电压设置电路中的每一个包括多个电流负载电路，多个电流负载电路中的每一个通过多条子参考线中的对应的一条子参考线与参考元件连接；以及电流电压转换电路，该电流电压转换电路用于将流经在多条子参考线中的一条子参考线的电流转换为用于表示所述的一条子参考线的参考电压。从多个参考电压设置电路中的一个参考电压设置电路中输出的参考电压控制在多个参考电压设置电路中的另一参考电压设置电路中包括的、多个电流负载电路中的至少一个的电流提供能力。

在本发明的一个实施例中，第二参考电路包括：多个参考电压设置电路，多个参考电压设置电路中的每一个都包括多个电流负载电路，多个电流负载电路中的每一个通过在多条子参考线中对应的一条子参考线，与参考元件连接；以及电流转换电路，该电流转换电路用于将流经多条子参考线中的一条子参考线的电流转换为用于表示所述的一条子参考线的电位的参考电压。从第一参考电路中输出的参考电压控制在多个参考电压设置电路中的一个参考电压设置电路中包括的、多个电流负载电路中的至少一个的电流提供能力。

依据本发明的一个方面，设置参考电路，该参考电路产生用于从多个存储单元中的一个存储单元中读取数据的参考电压。参考电路包括：多个参考电压设置电路，多个参考电压设置电路中的每一个都包括多个电流负载电路，多个电流负载电路中的每一个通过在多条子参考线中的对应的一条子参考线，与参考元件连接；以及电流电压转换电路，该转换电路用于将流经多条子参考线中的一条子参考线的电流转换为用于表示所述的一条子参考线的电位的参考电压。从多个参考电压设置电路中的一个参考电压设置电路中输出的参考电压控制在多个参考电压设置电路中的另一参考电压设置电路中包括的、多个负载电路中的至少一个的电流提供能力。

在本发明的一个实施例中，多个电流电压转换电路中的每一个包括：参考电流分割部分，用于将多条子参考线连接到参考元件，或者使多条子参考线与参考元件分开。

在本发明的一个实施例中，多个参考电流分割部分中的每一个都包括多个NMOS晶体管。多个NMOS晶体管中的每一个都包括栅极、以及与栅极连接的源极。

在本发明的一个实施例中，多个NMOS晶体管中的每一个与多个电流负载电路中对应的电流负载电路连接。依据与对应的NMOS晶体管连接的电流负载电路的电流提供能力，多个NMOS晶体管中的每一个的电流提供能力是不同的。

在本发明的一个实施例中，当多个NMOS晶体管中的每一个的电流提供能力越高时，与其连接的电流负载电路的电流提供能力越低；并且当多个NMOS晶体管中的每一个的电流提供能力越低时，与其连接的电流负载电路的电流提供能力越高。

在本发明的一个实施例中，参考元件具有与多个存储单元中的每一个的结构大体相同的结构。

在本发明的一个实施例中，多个电流负载电路中的每一个都包括PMOS晶体管。

在本发明的一个实施例中，在一个参考电压设置电路中包括的、多个电流负载电路中的一个电流负载电路的PMOS晶体管与在多个参考电压设置电路中的另一个参考电压设置电路中包括的、多个电流负载电路中的一个电流负载电路的PMOS晶体管进行电流镜像连接。

依据本发明的一个方面，设置参考电路，该参考电路产生用于从多个存储单元中的一个存储单元中读取数据的参考电压。参考电路包括第一参考电路、以及第二参考电路。第一参考电路包括：多个参考电压设置电路，多个参考电压设置电路中的每一个都包括多个电流负载电路，多个电流负载电路中的每一个通过在多条子参考线中对应的一条子参考线与参考元件连接；以及电流电压转换电路，该转换电路用于将流经多条子参考线中的一条子参考线的电流转换为用于表示所述的一条子参考线的电位的参考电压。从多个参考电压设置电路中的一个参考电压设置电路中输出的参考电压控制在多个参考电压设置电路中的另一参考电压设置电路中包括的、多个电流负载电路中的至少一个的电流提供能力。第二参考电路包括：多个参考电压设置电路，多个参考电压设置电路中的每一个都包括多个电流负载电路，多个电流负载电路中的每一个通过在多条子参考线中对应的一条子参考线，与参考元件连接，以及电流电压转换电路，该转换电路用于将流经多条子参考线中的一条子参考线的电流转换为用于表示所述的子参考线的电位的参考电压。从第一参考电路中输出的参考电压控制在第二参考电路的多个参考电压设置电路中的一个参考电压设置电路中包括的、多个电流负载电路中的至少一个的电流提供能力。

依据本发明的一个方面，半导体存储装置包括：存储单元阵列，存储单元阵列包括多个存储单元；以及读取电路，读取电路用于从多个存储单元中的一个存储单元中读取数据。读取电路包括：多个分割读出电路，分割读出电路中的每一个通过在多条读出线中对应的读出线，与所述的一个存储单元连接；以及电流电压转换电路，该转换电路用于将流经多条读出线中的每一条的电流转换为用于表示多条读出线中的每一个的电位的读出电压。多个分割读出单元中的每一个包括：电流负载电路，电流负载电路用于通过多条读出线中的对应的读出线，向所述的一个存储单元提供电流；以及读出放大器，读出放大器用于读出对应的读出线的电位和在多条参考线中对应的参考线的电位之间的电位差。在多个分割读出电路中的至少一个分割读出电路中包括的电流负载电路具有电流提供能力，该电流提供能力与在多个分割读出电路中的另一分割读出电路中包括的电流负载电路的电流提供能力不同。

在本发明的一个实施例中，多个存储单元中的每一个是多值存储单元。

依据本发明的一个方面，半导体存储装置包括：存储单元阵列，存储单元阵列包括多个存储单元；以及参考电路，参考电路产生用于从多个存储单元中的一个存储单元中读取数据的参考电压。参考电路包括：多个参考电压设置电路，多个参考电压设置电路中的每一个都包括多个电流负载电路，多个电流负载电路中的每一个通过多条子参考线中对应的一条子参考线，与参考元件连接；以及电流电压转换电路，该转换电路将流经多条子参考线中的一条子参考线的电流转换为用于表示所述的子参考线的电位的参考电压。从多个参考电压设置电路中的一个参考电压设置电路中输出的参考电压控制在多个参考电压设置电路中的另一参考电压设置电路中包括的、多个电流负载电路中的至少一个的电流提供能力。

依据本发明的读取电路的功能如下：

多个分割读出电路通过多条读出线，提供多个分割单元电流。多个分割单元电流结合在一起，以便形成流经一个存储单元的单元电流。使用电流电压转换处理流经读出线的分割单元电流中的每一个，以便提供用于表示读出线的电位的读出电压。由在多个读出电路中的每一个中的读出放大器，读出在读出线的电位和参考线的电位之间的电位差。因此，可以在多个不同的工作点并行地进行读出操作。

用于分别向多条读出线提供分割单元电流的多个电流负载电路具有不同的电流提供能力。因此，可以设置电流提供能力，以使在读出放大器的工作点，读出电压转换效率较高。因此，与其中负载特性在多个工作点大体相同的传统读取电路比较，操作裕度可以更大。

例如，在电流负载电路包括PMOS晶体管，并且将参考电压施加到PMOS晶体管的栅极时，可以由参考电压控制电流负载电路的电流提供能力。

在电流负载电路包括如上的PMOS晶体管的情况下，可以获得仅仅在工作点上和工作点附近、读出电压转换效率较高的非线性负载特性。

除了用于施加参考电压以便与读出电压进行比较的参考电路之外，可以设置另一参考电路。在这种情况下，所述的另一参考电路将参考电压施加到电流负载电路的PMOS晶体管的栅极。因此，可以控制电流提供能力。

在这种情况下，所述的两个参考电路可以相互进行电连接，以使参考电路的其中之一的参考电压可以控制另一参考电路的电流提供能力。

在本发明的一个实施例中，单元电流分割部分包括多个NMOS晶体管，在多个NMOS晶体管中的每一个中栅极和源极相互连接，并且依据与各个NMOS晶体管连接的电流负载电路的电流提供能力，多个NMOS晶体管具有不同的电流提供能力。在这种情况下，可以进一步增大操作裕度。

例如，在单元电流分割部分中包括的多个NMOS晶体管中的每一个与对应的电流负载电路连接。如下设置电流负载电路的电流提供能力和NMOS晶体管的电流提供能力。当电流负载电路的电流提供能力越高时，NMOS晶体管的电流提供能力越低；并且单电流负载电路的电流提供能力越低时，NMOS晶体管的电流提供能力越高。因此，可以将较大量的分割单元电流提供给分割读出电路，以便甚至在单元电流值很低的区域，确定单元电流值是高于、还是低于指定的参考电流值。

依据本发明的参考电路的功能如下。

多个电流负载电路通过多条子参考线，提供多个分割参考电流。多个分割单元电流结合在一起，以便形成流经一个参考元件的参考电流。由从另一参考电压设置电路的电流负载电路中输出的参考电压控制与多条子参考线中的每一条连接的电流负载电路的电流提供能力。因此，可以实现具有与在读取电路中包括的电流负载电路的负载特性大体相同的非线性负载特性的参考电路。

在读取电路中和在参考电路中包括的晶体管可以具有相同的布置方式，因此可以容易地具有相同的晶体管特性。读取线路和参考电路几乎不可能受到晶体管特性变化的影响。

在本发明的一个实施例中，多个电流负载电路中的每一个都包括PMOS晶体管，并且在一个参考电压设置电路中的电流负载电路中包括的PMOS晶体管可以与在另一参考电压设置电路中的电流负载电路中包括的PMOS晶体管进行电流镜像连接。由于这样的结构，可以由从在另一参考电压设置电路中的电流负载电路中输出的参考电压来控制电流负载电路的电流提供能力。

在本发明的另一实施例中，在参考电压设置电路中的电流负载电路中包括的PMOS晶体管与在分割读出电路中的电流负载电路中包括的PMOS晶体管进行电流镜像连接。由于这样的结构，可以由从参考电压设置电路中的电流负载电路中输出的参考电压来控制在读取电路中的电流负载电路的电流提供能力。

从参考电路中提供的参考电压可以与在参考电压设置电路中的电流负载电路中包括的PMOS晶体管的栅极连接。还可以由这样的结构来控制电流负载电路的电流提供能力。

如下可以容易地获得合适的参考元件。使用具有与存储单元的结构相同结构的元件，并且调整该元件的阈值，以使元件具有与存储单元的特性相同的特性。

因此，在这里所描述的发明的优点在于：可以提供一种读取电路和参考电路，所述的读取电路和参考电路用于增大在多值存储单元中的读取操作裕度，并且增加从多值存储单元的读取速度，并且可以提供一种包括这样的读取电路和这样的参考电路的半导体存储装置。

通过参考附图来阅读和理解以下详细描述，对于本领域的技术人员而言，本发明的这些和其他优点将变得显而易见。

附图说明

图1是依据本发明第一实例的半导体存储装置的示意视图；

图2是说明图1所述的半导体存储装置的存储单元阵列的电路图；

图3是说明依据本发明第一实例的读取电路的典型特性的曲线图；

图4是说明依据本发明第二实例的参考电路的电路图；

图5是说明依据本发明第三实例的半导体存储装置的电路图；

图6是说明依据本发明第三实例的参考电路的电路图；

图7是说明依据本发明第一实例的读取电路的单元电流分割部分的典型特性的曲线图；

图8是说明依据本发明第四实例的读取电路的单元电流分割部分的典型特性的曲线图；

图9A显示在单元电流和传统多值存储单元的数据之间的典型关系；

图9B显示在单元电流和传统双值存储单元之间的典型关系；

图10是说明传统的时分读出型读取电路的电路图；

图11是说明传统的并行读出型读取电路的电路图；

图12显示在数据和当从其中可以存储2比特数据的存储单元中读取数据时的读出放大器的输出之间的典型关系；

图13显示用于接收读出放大器的输出的逻辑电路的典型真值表；

图14A是说明具有线性负载特性的读取电路的电路图；

图14B是说明图14A所示的电路的典型特性的曲线图；

图15A是说明具有非线性负载特性的读取电路的电路图；

图15B是说明图15A所示的电路的典型特性的曲线图。

具体实施方式

下面将参考附图，通过说明性的实例来描述本发明。

在以下的实例中，将描述从作为半导体存储装置的实例的非易失性存储装置中读取数据的操作。本发明可适用于采用用于读取数据的电流读出系统的任何半导体存储装置，并且不局限于非易失性存储装置或者易失性存储装置。

在以下的实例中，只描述用于读取数据的操作。省略写入电路、删除电路、控制电路、以及非易失性半导体存储装置的其他元件。

(实例1)

图1是依据本发明第一实例的半导体存储装置1500的示意图。

半导体存储装置1500包括：存储单元阵列150，存储单元阵列150包括多个存储单元；读取电路1000，读取电路1000用于从多个存储单元的其中之一读取数据；以及参考电路110，参考电路110产生用于读取数据的参考电压。

在图1中，将读取电路1000示为只从一个读出单元中读取数据的读取电路。这仅仅出于示范的目的，读取电路1000可以从多个存储单元中一个选择的存储单元9中读取数据。

如图1所示，读取电路1000通过位线8，向在多个存储单元中选择的存储单元9提供单元电流，并且通过电流电压转换，将流经存储单元9的单元电流值转换为读出电压。然后，读取电路1000将读出电压与参考电压进行比较，从而读取在存储单元9中存储的数据。

读取电路1000包括：多个分割读取电路20到2n、以及电流电压转换电路100。在读取电路1000中包括的多个分割读出电路的数目是等于或者大于2的任何整数。

分割读出电路20通过读出线50，与电流电压转换电路100连接。分割读出电路20包括：电流负载电路30，电流负载电路30向读出线50提供分割单元电流；以及读出放大器40，读出放大器40用于读出和放大在读出线50的电位和参考线60的电位之间的电位差。

分割读出电路21通过读出线51，与电流电压转换电路100连接。分割读出电路21包括：电流负载电路31，电流负载电路31向读出线51提供分割单元电流；以及读出放大器41，读出放大器41用于读出和放大在读出线51的电位和参考线61的电位之间的电位差。

图1显示分割读出电路2n。在参考符号中的字母“n”表示等于或者大于1的整数。图1还显示了电流负载电路3n、读出放大器4n、读出线5n、参考线6n、以及PMOS晶体管7n。在这些参考符号中的“n”也表示等于或者大于1的整数。这表明读取电路1000包括：至少两个电流负载电路、至少两个读出放大器、至少两条读出线、至少两条参考线、以及至少两个PMOS晶体管。

在以下的描述中，“n”是等于或者大于2的整数；即，读取电路1000包括至少三个分割读出电路、至少三个电流负载电路、至少三个读出放大器、至少三条读出线、至少三条参考线、以及至少三个PMOS晶体管。

在以下的描述中，参考线60到6n共同被称为“参考线组6”。

电流电压转换电路100将流经读出线50的分割读出电流转换为用于表示读出线50的电位的读出电压，将流经读出线51的分割读出电流转换为用于表示读出线51的电位的读出电压，并且相似地，将流经读出线5n的分割读出电流转换为用于表示读出线5n的电位的读出电压。

依据本发明，通过将多个分割单元电流结合在一起，形成流经一个存储单元的单元电流。依据本发明，没有“分开”单元电流，但是，可以认为单元电流值被分为分别流经多条读出线的分割单元电流值。

电流电压转换电路100包括：单元电流分割部分1，单元电流分割部分1用于通过位线8，将读出线50到5n连接到存储单元9、或者使读出读出线50到5n与存储单元9分开；以及反相器101，反相器101用于控制单元电流分割部分1。

在本实例中，单元电流分开部分1包括：NMOS晶体管10，NMOS晶体管10具有通过反相器101相互连接的栅极和源极；NMOS晶体管11，NMOS晶体管11具有通过反相器101相互连接的栅极和源极；以及相似地，NMOS晶体管1n，NMOS晶体管1n具有通过反相器101相互连接的栅极和源极。

在本实例中，电流负载电路30包括PMOS晶体管70。PMOS晶体管70的栅极通过参考线60接收参考电压。参考线60的参考电压控制电流负载电路30的电流提供能力。

电流负载电路31包括PMOS晶体管71。PMOS晶体管71的栅极通过参考线61接收参考电压。参考线61的参考电压控制电流负载电路31的电流提供能力。

相似地，电流负载电路3n包括PMOS晶体管7n。PMOS晶体管7n的栅极通过参考线6n接收参考电压。参考线6n的参考电压控制电流负载电路3n的电流提供能力。

在读取电路1000中，在分割读出电路20到2n中包括的多个电流负载电路30到3n中的至少一个具有电流提供能力，该电流提供能力不同于另一分割读出电路的电流提供能力。

参考电路110通过与多个分割读出电路20到2n分别对应的参考线60到6n，向电流负载电路30到3n中的PMOS晶体管70到7n的栅极施加参考电压。

在以上的描述中，参考电路110没有包括在读取电路1000之中。可选择的是，读取电路可以包括参考电路110。

图2是说明由读取单元1000从其中读取数据的存储单元阵列150的一部分的电路图。

图2所示的存储单元阵列150包括在矩阵中的多个存储单元CELL11到CELL44。

在存储单元阵列150的各行中的存储单元的栅极共同与字线WL1到WL4连接。更具体地说，字线WL1与存储单元CELL11到CELL14的栅极连接，以及字线WL2与存储单元CELL21到CELL24的栅极连接。字线WL3与存储单元CELL31到CELL34的栅极连接，以及字线WL4与存储单元CELL41到CELL44的栅极连接。

在存储单元阵列150的各列中的存储单元的漏极共同与位线BL1到BL4连接。更具体地说，位线BL1与存储单元CELL11到CELL41的漏极连接，以及位线BL2与存储单元CELL12到CELL42的漏极连接。位线BL3与存储单元CELL13到CELL43的漏极连接，以及位线BL4与存储单元CELL14到CELL44的漏极连接。

在每一列中的两个相邻的存储单元的漏极相互连接，然后再与位线连接。例如存储单元CELL11和CELL21相互连接，并且这些漏极与位线BL1连接。存储单元CELL31和CELL41的漏极相互连接，并且这些漏极与位线BL1连接。

设置的字线WL1到WL4和位线BL1到BL4相互垂直。

存储单元CELL11到CELL44的源极共同与公共源极线SRC逐块地连接。每一块包括多个存储单元。

在每一列中的两个相邻存储单元的源极相互连接。例如，存储单元CELL21和CELL31的源极相互连接，并且这些源极与公共源极线SRC连接。

举例来说，多条位线BL1到BL4通过解码电路(未显示)或者电流电压转换电路100(图1)，与分割读出电路20到2n连接。

参考电路110(图1)包括作为参考单元的存储单元，所述的存储单元与在存储单元阵列150中的存储单元相似。

返回到图1，将描述在本实例中的读取单元1000的操作。

在本实例中，将描述用于从如图9A所示、可以存储2比特数据的多值存储单元中读取数据的电路配置。假定在图1中的参考符号中的“n”等于2。因此，以下元件将被描述为具有以下的参考符号。NMOS晶体管1n是12。分割读出电路2n是22。电流负载电路3n是32。读出放大器4n是42。读出线5n是52。参考线6n是62。在电流负载电路32中包括的PMOS晶体管7n是72。

为了从可以存储m比特数据(m是等于或者大于2的整数)的存储单元中读取数据，将n设置为2^m-1。

在以下的描述中，读出线的电位将被称为“读出电压”，参考线的电位将被称为“参考电压”。

在描述用于从多值存储单元中读取数据的操作之前，为了容易理解，首先将描述从如图9B所示的双值存储单元中读取数据所进行的读取电路1000的操作。

在以下的描述中，参考线60到62具有相同的参考电压电平。NMOS晶体管10到12具有相同的尺寸。PMOS晶体管70到72具有相同的尺寸。NMOS晶体管10到12、以及PMOS晶体管70到72中的每一个的电流提供能力主要由晶体管的尺寸和栅极电位确定。MMOS晶体管10到12具有相同的栅极电位，因此具有相同的电流提供能力。PMOS晶体管70到72具有相同的栅极电位，因此具有相同的电流提供能力。换句话说，由于参考线60到62具有相同电位，PMOS晶体管70到72具有相同的电流提供能力。

当向选择的存储单元9施加合适的电压时，位线8的电位降低，因而输入到与位线8连接的反相器101的电位降低。结果，从反相器101输出的电位增加。因此，在单元电流分割部分1中包括的NMOS晶体管10到12变为导通。

当NMOS晶体管10到12变为导通时，读出线50到52的电位依据位线8的电位而降低。因此在电流负载电路30到32中分别包括的PMOS晶体管70到72中的每一个的源极和漏极之间产生足够的电位差。

在这种状态下，将参考电压施加到参考线60到62，PMOS晶体管70到72变为导通。然后，通过读出线50到52和NMOS晶体管10到12对位线8进行充电。当位线8的电位增加时，在存储单元9的漏极和源极之间产生电位差，因此流过单元电流。

为了精确地进行读出操作，如以上参考图9B所描述的，设置通过参考线60到62施加到分割读出电路20到22上的参考电压，以便当单元电流电平等于参考电流电平时所述的参考电压等于读出线50到52的读出电压。

当将位线充电到指定的电位时，在电流电压转换电路100中包括的反相器101的输出电位降低，因此，降低了NMOS晶体管10到12中的每一个的电流提供能力。当位线8的电位、流经存储单元9的单元电流值、以及流经NMOS晶体管10到12的电流值达到均衡状态时，在读取电路1000中的电流值稳定下来。

由于参考线60到62具有相同的电位，NMOS晶体管10到12具有相同的栅极电位和相同的漏极电位。因此，相同的漏极-源极电流值可以流经NMOS晶体管10到12。因此，在NMOS晶体管10到12中的每一个中流动的电流电平是单元电流值的1/3。在这一点上，由于PMOS晶体管70到72，读出线50到52获得相同的读出电位。

由读出放大器40到42分别读出和放大在读出线50到52的电位和参考线60到62的电位之间的电位差。因而，读取了数据。如上所述，读出线50到52具有相同的电位。因此，读出放大器40到42执行相同的操作，并且输出相同结果。因此，当参考线60到62具有相同的电位时，从存储单元9中读取1比特数据，即“1”或者“0”。

接下来，将描述用于从依据第一实例的多值存储单元中读取数据的读取电路1000的操作。在以下的描述中，多值存储单元可以存储2比特数据，即4个值。

在本实例中，如双值存储单元的情况，NMOS晶体管10到12具有相同的晶体管尺寸。PMOS晶体管70到72也具有相同的晶体管尺寸。因此，NMOS晶体管10到12具有相同的栅极电位，因此具有相同的电流提供能力。

为了精确地进行读取操作，确定诸如晶体管尺寸等电路常数、以及参考电压，以便当单元电流电平等于每一个参考电流电平时，读出线50到52的电位分别等于参考线60到62的电位(施加到参考线60到62上的参考电压)。与从双值存储单元中读取数据的情况不同，参考线60到62的电位不相等，将参考线60到62的电位作如下设置。

设置施加到参考线60上的参考电压，以便当单元电流值等于在数据“00”和数据“01”之间的参考电流电平“H”（图9A)时，该参考电压等于读出线50上的读出电压。

设置施加到参考线61上的参考电压，以便当单元电流值等于在数据“01”和数据“10”之间的参考电流值“M”(图9A)时，该参考电压等于读出线51上的读出电压。

相似地，设置施加到参考线62上的参考电压，以便当单元电流值等于在数据“10”和数据“11”之间的参考电流值“L”(图9A)时，该参考电压等于读出线52上的读出电压。

因此，分别将参考线60到62上的电位设置为相对的高、中、以及低。

当将合适的电压施加到选择的存储单元9的栅极时，位线8的电位降低。结果，从电流电压转换电路100中包括的反相器101中输出的电位增加。因此，在单元电流分割部分1中包括的NMOS晶体管10到12变为导通。然后，读出线50到52的电位依据位线8的电位而降低。因此，在电流负载电路30到32中分别包括的PMOS晶体管70到72中的每一个的源极和漏极之间产生足够的电位差。

在这种状态下，将参考电压施加到参考线60到62，并且晶体管PMOS晶体管70到72变为导通。然后，通过读出线50到52、以及NMOS晶体管10到12，对位线8进行充电。当位线8的电位增加时，在存储单元9的漏极和源极之间产生电位差，因此流过单元电流。值得注意的是，PMOS晶体管具有以下特性：当施加到栅极上的参考电压越高时，流经PMOS晶体管的电流值越低。

当将位线8充电到指定电位时，从电流电压转换电路100中包括的反相器101输出的电位降低，因此，降低了NMOS晶体管10到12中的每一个电流提供能力。当位线8的电位、流经存储单元9的单元电流值、以及流经NMOS晶体管10到12的电流值达到均衡状态时，在读取电路1000中的电位和电流值稳定下来。

当NMOS晶体管10到12工作在饱和区(五极管区)时，NMOS晶体管10到12具有相同的栅极电位。因此，NMOS晶体管10到12可以使大体相同的漏极-源极电流流过，而不会显著地依赖漏极-源极电位。

由于参考线60到62具有不同的电位，PMOS晶体管70具有与PMOS晶体管71和72的电流提供能力不同的电流提供能力。更具体地说，参考线60的电位大于参考线61和62的电位，因此，PMOS晶体管70的电流提供能力低于PMOS晶体管71和72的电流提供能力。

因此，当NMOS晶体管10到12具有大体相同的电流提供能力时，读出线50的电位低于读出线51和52的电位。

参考线61的电位高于参考线62的电位，因此，PMOS晶体管71的电流提供能力低于PMOS晶体管72的电流提供能力。

因此，读出线51的电位低于读出线52的电位。

现在，将讨论参考电位和读出电位之间的关系。如上所述，设置参考电压，以便当单元电流值等于参考电流值时，该参考电压等于读出电压。因此，当单元电流值高于参考电流值时，在单元电流分割部分1中包括的NMOS晶体管10到12中的每一个的电流提供能力增加。如可以意识到的，当单元电流值高于参考电流值时，读出线的电位按照更大的值降低，因此，读出电压低于参考电压。

反过来，当单元电流值低于参考电流值时，读出电压变得高于参考电压。

通过由读出放大器40到42放大在读出线50到52的电位和参考线60到62之间的电位差来读取数据。当读出线的电位高于对应的参考线的电位时，读出线40到42中的每一个输出“0”，以及当读出线的电位低于对应的参考线的电位时，则读出线40到42中的每一个输出“1”。

例如，当存储单元9的单元电流值处于与数据“00”对应的第四状态(图9A)时，单元电流值低于三个参考电流值中的任一个。因此，读出线50到52的电位分别高于参考线60到62的电位。结果，读出放大器40到42中的每一个输出“0”。由逻辑电路(在图1中未示出)对从读出放大器40到42中输出的3比特数据“000”进行解码，其中，逻辑电路实现图13所示的真值表。因此，读取了2比特数据“00”。

相似地，当存储单元9的单元电流值处于与数据“10”对应的第二状态(图9A)时，单元电流值高于参考电流值“H”和“M”，但是低于参考电流值“L”。因此，读出线50和51的电位分别低于参考线60和61的电位。读出线52的电位高于参考线62的电位。结果，读出放大器40到42输出3比特数据“110”。由以上提到的逻辑电路对3比特数据“110”进行解码。因此，读取了2比特数据“10”。

当存储单元9的单元电流值处于与数据“01”的第三状态、以及处于与数据“11”对应的第一状态(图9A)时，按照大体相同的方式读取数据。

如上所述，通过并行地操作分割读出电路20到2n，读取电路1000可以由并行读出系统来读取多值数据。

由于电流负载电路30到3n分别包括PMOS晶体管70到7n，分割读出电路20到2n中的每一个可以作为具有如图15B所示的非线性特性的电路来操作。

图3是说明在图1所示的读取电路1000中的读出电压和单元电流值之间的关系的曲线图。

值得注意的是，当参考线的电位越高时，对应的读出电压越低。原因在于：当参考线的电位越高时，流经PMOS晶体管的电流值越低，因此，读出线的电位按照较小的值下降。

如图3所示，读取电路1000具有非线性特性。因此，通过增加单元电流值等于参考电流值的点上或者邻近的区域中读出电压转换效率，可以增大读取操作裕度。

读取电路1000之所以具有非线性特性、并且在并行读出系统中进行读出操作的原因在于：一个读取电路可以通过经由多条读出线向存储单元9提供分割单元电流，具有多个工作点。

在以上的描述中，流经读出线50的分割单元电流、流经读出线51的分割单元电流、以及流经读出线52的分割单元电流在位线上结合在一起，因此形成单元电流。本发明不局限于此。本发明适用于通过其将流经多条读出线的分割单元电流结合在一起、并且形成流经一个存储单元的单元电流的任何结构。

如上所述，读取电路1000通过并行读取系统进行读出操作，其优点在于：增加了读取速度而同时具有非线性特性，该非线性特性实现了适合于多值存储单元的更大的操作裕度。因此，依据第一实例，提供了适合于较大的多值存储单元的、能够进行具有较大操作裕度的高速操作的读取电路。

(实例2)

在第一实例中，没有描述参考电路的具体结构。在本发明的第二实例中，将描述参考电路110的典型结构。

图4显示了图1所示的参考电路110的电路配置。

如图4所示，参考电路110包括多个参考电压设置电路110-0到110-n，在第二实例中，在参考电路110中包括的参考电压设置电路的数量是等于或者大于2的整数。

参考电压设置电路110-0通过参考位线8-r0向选择的参考元件9-r0提供参考电流，并且将流经参考元件9-r0的参考电流转换为参考电压。

参考电压设置电路110-1通过参考位线8-r1向选择的参考元件9-r1提供参考电流，并且将流经参考元件9-r1的参考电流转换为参考电压。

在图4所示的参考电路110中，参考电压设置电路110-n中的“n”表示等于或者大于1的整数。在以下的描述中，参考电路110包括至少三个参考电压设置电路；即，“n”等于或者大于2。

参考电压设置电路110-0到110-n中的每一个包括电流电压转换电路和多个电流负载电路。

参考电压设置电路110-0包括：电流电压转换电路100-r0、以及多个电流负载电路30-r0到3n-r0。电流转换电路100-r0将流经子参考线50-r0的分割参考电流转换为表示子参考线50-r0电位的电压，将流经子参考线51-r0的分割参考电流转换为表示子参考线51-r0的电位的电压，以及相似地，将流经子参考线5n-r0的分割参考电流转换为表示子参考线5n-r0的电压。

电流电压转换电路100-r0包括：参考电流分割部分1-r0，参考电流分割部分1-r0用于通过参考位线8-r0，将子参考线50-r0到5n-r0连接到参考单元9-r0、或者将子参考线50-r0到5n-r0与参考单元9-r0分开；以及反相器101-r0，反相器101-r0用于控制参考电流转换部分1-r0。

流经子参考线50-r0到5n-r0的分割参考电流结合在一起，以便形成流经参考元件9-r0的参考电流。

参考电压设置电路110-1包括：电流电压转换电路100-r1、以及多个电流负载电路30-r1到3n-r1。电流转换电路100-r1将流经子参考线50-r1的分割参考电流转换为表示子参考线50-r1电位的电压，将流经子参考线51-r1的分割参考电流转换为表示子参考线51-r1的电位的电压，以及相似地，将流经子参考线5n-r1的分割参考电流转换为表示子参考线5n-r1的电压。

流经子参考线50-r1到5n-r1的分割参考电流结合在一起，以便形成流经参考元件9-r1的参考电流。

相似地，参考电压设置电路110-n包括：电流电压转换电路100-rn、以及多个电流负载电路30-rn到3n-rn。电流转换电路100-rn将流经子参考线50-rn的分割参考电流转换为表示子参考线50-rn电位的电压，将流经子参考线51-rn的分割参考电流转换为表示子参考线51-rn的电位的电压，以及相似地，将流经子参考线5n-rn的分割参考电流转换为表示子参考线5n-rn的电压。

流经子参考线50-rn到5n-rn的分割参考电流结合在一起，以便形成流经流经参考元件9-rn的参考电流。

依据本发明，由结合在一起的多个分割参考电流形成流经一个存储单元的参考电流。依据本发明，没有“分开”参考电流，但是可以认为参考单元电流值被分为分别流经多个子参考线的分割参考电流值。

图4为了简化，省略了电流电压转换电路100-r1和100-rn的内部结构。电流电压转换电路100-r1和100-rn具有与电流电压转换电路100-r0的结构相同的结构。

如参考元件9-r0到9-rn，使用具有与存储单元的结构和特性相同的结构和特性的参考单元来获得合适的参考电流，其中要严格地调整参考单元的阈值电压。

在本实例中，参考电流分割部分1-r0包括多个NMOS晶体管10-r0到1n-r0，多个NMOS晶体管10-r0到1n-r0中的每一个具有通过反相器101-r0相互连接的栅极和源极。

控制NMOS晶体管10-r0到1n-r0，以使多条子参考线50-r0到5n-r0分别与参考位线8-r0电连接、或者使多条子参考线50-r0到5n-r0分别与参考位线8-r0分开。当多条子参考线50-r0到5n-r0由NMOS晶体管10-r0到1n-r0与参考位线8-r0电连接时，分割参考电流结合在一起，以便形成流经参考位线8-r0的参考电流。

多条子参考线(50-r0到5n-r0)到(50-rn到5n-rn)分别与电流负载电路(30-r0到3n-r0)到(30-rn到3n-rn)连接，以便向子参考线(50-r0到5n-r0)到(50-rn到5n-rn)提供分割参考电流。

参考电压设置电路110-0到110-n分别将参考电压施加到参考线60r到6nr。

更具体地说，参考电压设置电路110-0将参考电压施加到参考线60r，参考电压设置电路110-1将参考电压施加到参考线61r，以及参考电压设置电路110-n将参考电压施加到参考线6nr。

参考线60r到6nr共同被称为“参考线组6r”。

更具体地说，在参考电压设置电路110-0中，参考负载电路30-r0将参考电压施加到参考线60r。参考线60r与参考电压设置电路110-1的电流负载电路30-r1连接，并且还与参考电压设置电路110-n的电流负载电路30-rn连接。由来自电流负载电路30-r0的参考电压控制电流负载电路30-r1和30-rn中的每一个的电流提供能力。

在参考电压设置电路110-1中，电流负载电路31-r1将参考电压施加到参考线61r。参考线61r与参考电压设置电路110-0的电流负载电路31-r0连接，并且还与参考电压设置电路110-n的电流负载电路31-rn连接。由来自电流负载电路31-r1的参考电压控制电流负载电路31-r0和31-rn中的每一个的电流提供能力。

在参考电压设置电路110-n中，电流负载电路3n-rn将参考电压施加到参考线6nr。参考线6nr与参考电压设置电路110-0的电流负载电路3n-r0连接，并且还与参考电压设置电路110-1的电流负载电路3n-r1连接。由来自电流负载电路3n-rn的参考电压控制电流负载电路3n-r0和3n-r1中的每一个的电流提供能力。

如上所述，从多个参考电压设置电路中输出的参考电压可以控制在另一参考电压设置电路中包括的电流负载电路中的至少一个的电流提供能力。

在本实例中，电流负载电路(30-r0到3n-r0)分别包括PMOS晶体管(70-r0到7n-r0)。电流负载电路(30-r1到3n-r1)分别包括PMOS晶体管(70-r1到7n-r1)。电流负载电路(30-rn到3n-rn)分别包括PMOS晶体管(70-rn到7n-rn)。在一个参考电压设置电路中的至少一个电流负载电路中包括的PMOS晶体管与在另一参考电压设置电路中的电流负载电路中包括的PMOS晶体管进行电流镜像连接。

例如，在参考电压设置电路110-0中，将与在电流负载电路30-r0中包括的PMOS晶体管70-r0的输出连接的参考线60r连接到在另一参考电压设置电路110-1到110-n中的电流负载电路30-r1到30-rn中包括的、PMOS晶体管70-r1到70-rn中的每一个的栅极，以便实现电流镜像连接。因此，由参考电压设置电路110-0中的电流负载电路30-r0施加的参考电压可以控制电流负载电路30-r1到30-rn中的每一个的电流提供能力。

施加到参考线61r到6nr中的每一个参考电压可以控制在除了产生参考电压的参考电压设置电路以外的参考电压设置电路中包括的电流负载电路的电流提供能力。

例如，由参考电压设置电路110-1提供参考电压的参考线61r与在电流负载电路31-r0中包括的PMOS晶体管71-r0的栅极连接，并且还与在电流负载电路31-rn中包括的PMOS晶体管71-rn的栅极连接，以便实现电流镜像连接。

由参考电压设置电路110-n提供参考电压的参考线6nr与在电流负载电路3n-r0中包括的PMOS晶体管7n-r0的栅极连接，并且还与电流负载电路3n-r1中包括的PMOS晶体管7n-r1的栅极连接，以便实现电流镜像连接。

此外，在每一个参考电压设置电路中的电流负载电路中包括的PMOS晶体管中的至少一个还与在分割读出电路中电流负载电路(图1)中包括的PMOS晶体管进行电流镜像连接。

例如，在参考电压设置电流110-0中，与在电流负载电路30-r0中包括的PMOS晶体管70-r0连接的参考线60r与在分割读出电路20的电流负载电路30(图1)中包括的PMOS晶体管70的栅极连接。因此，参考线60r的参考电压可以控制分割读出电路20的电流负载电路30的电流提供能力。

参考线61r到6nr的参考电压还可以按照大体相同的方式，控制在分割读出电路中包括的电流负载电路(图1)的电流提供能力。

例如，由参考电压设置电路110-1提供参考电压的参考线61r与在电流负载电路31-r1中包括的PMOS晶体管71-r1(图4)的栅极连接，并且还与在分割读出电路21的电流负载电路31(图1)中包括的PMOS晶体管71的栅极连接，以便形成电流镜像连接。

由参考电压设置电路110-n提供参考电压的参考线6nr与在电流负载电路3n-rn中包括的PMOS晶体管7n-rn(图4)的栅极连接，并且还与在分割读出电路2n的电流负载电路3n(图1)中包括的PMOS晶体管7n的栅极连接，以便形成电流镜像连接。

下面，将描述在第二实例中的参考电路110的操作。在本实例中，从如图9A所示的其中存储2比特数据的存储单元中读取数据。此时，将图4中显示的参考符号中的“n”假定为2。因此，将以下的元件描述为具有以下参考符号的元件。例如，在参考电流分割部分1-r0中包括的NMOS晶体管1n-r0是12-r0。电流负载电路3n-r0是32-r0。子参考线5n-r0是52-r0。参考线6nr是62r。在电流负载电路32-r0中包括的PMOS晶体管7n-r0是72-r0。参考位线8-rn是8-r2。参考元件9-rn是9-r2。

为了从其中存储m比特数据(m是等于或者大于2的整数)的存储单元中读取数据，将n设置为2^m-1。

在以下的描述中，假定图1所示的读取电路1000的参考线组6与图4所示的参考线110中的参考线组6r相同，以及参考线60到62与参考线60r到62r相同。将由参考符号“6”表示参考线组，并且将由参考符号60到62表示参考线。

同时假定：由参考元件9-r0获得在第四状态(与数据“00”对应)和第三状态(与数据“01”对应)之间的参考电流值“H”(图9A)；由参考元件9-r1获得第三状态(与数据“01”对应)和第二状态(与数据“10”对应)之间的参考值“M”；以及由参考元件9-r2获得第二状态(与数据“10”对应)和第一状态(与数据“11”对应)之间的参考电流值“L”。

假定PMOS晶体管70-r0到72-r0、70-r1到72-r1、以及70-r2到72-r2具有相同的晶体管尺寸，以及NMOS晶体管10-r0到12-r0、10-r1到12-r1、以及10-r2到12-r2也具有相同的晶体管尺寸。(为了简化，省略NMOS晶体管10-r1到12-r1以及10-r2到12-r2。)

当将合适的电压施加到在参考电流设置电路110-0到110-2中的选择的参考元件9-r0到9-r2的栅极时，参考位线8-r0到8-r2的电位降低。因此，增加了在电流电压转换电路100-r0到100-r2中包括的反相器101-r0到101-r2的输出的电位。结果，在参考电流分割部分1-r0到1-r2中包括的NMOS晶体管(10-r0到12-r0)到(10-r2到12-r2)中的每一个变为导通。

然后，子参考线(50-r0到52-r0)到(50-r2到52-r2)的电位依据参考线8-r0到8-r2的电位而降低。然后，在电路负载电路(30-r0到32-r0)到(30-r2到32-r2)中包括的、PMOS晶体管(70-r0到72-r0)到(70-r2到72-r2)中的每一个的源极和漏极之间产生足够的电位差。

因此，PMOS晶体管70-r0、71-r1和72-r2变为导通，其中PMOS晶体管70-r0、71-r1和72-r2中的每一个的栅极和漏极相互连接。结果，与参考线60r、61r和62r连接的PMOS晶体管70-r1、70-r2、71-r0、71-r2、72-r0、以及72-r1也变为导通。因此，通过子参考线(50-r0到52-r0)到(50-r2到52-r2)、以及NMOS晶体管(10-r0到12-r0)到(10-r2到12-r2)，对参考位线8-r0到8-r2进行充电。当位线8-r0到8-r2的电位增加时，在参考元件9-r0到9-r2中的每一个的漏极和源极之间产生电位差。因此，流过参考电流。

当将参考位线8-r0到8-r2充电到指定电位时，在电流电压转换电路100-r0到100-r2中包括的反相器101-r0到101-r2的输出的电位降低。因此，降低了NMOS晶体管(10-r0到12-r0)到(10-r2到12-r2)中的每一个电流提供能力。

当参考位线8-r0到8-r2的电位、流经参考元件9-r0到9-r2的参考电流的值、以及流经NMOS晶体管(10-r0到12-r0)到(10-r2到12-r2)的电流值达到均衡的状态时，在参考电路110中的电位和电流值稳定下来。

设置元件9-r0，以便获得在数据“00”和数据“01”之间的参考电流值“H”(图9A)，设置元件9-r1，以便获得在数据“01”和数据“10”之间的参考电流值“M”，以及设置元件9-r2，以便获得数据“10”和数据“11”之间的参考电流值“L”。因此，分别将参考线60r、61r和62r的电位设置为相对的高、中、以及低。

图1中的分割读出电路20的PMOS晶体管70与参考电压设置电路110-0的PMOS晶体管70-r0相互进行电流镜像连接。将参考电压设置电路110-0输出的参考电压(图4中的参考线60r的电位)提供给分割读出电路20。

参考电压设置电路110-0包括三个电流负载电路30-r0到32-r0。在电流负载电路中，除了为了确定参考电压而进行激活操作的电流负载电路30-r0之外的电流负载电路，即电流负载电路31-r0和32-r0进行如下连接。电流负载电路31-r0与参考线61连接，参考线61依次与为了确定参考线61的电位而进行激活操作的电流负载电路31-r1连接。电流负载电路32-r0与参考线62连接，参考线62依次与为了确定参考线62的电位而进行激活操作的电流负载电路32-r2连接。因此，控制了电流负载电路31-r0和电流负载电路32-r0中的每一个电流提供能力。

相似地，还通过参考线61和62，将参考电压提供给在分割读出电路21和22(图1)中分别包括的电流负载电路31和32。

因此，图1所示的分割读出电路21的电流负载电路31、以及图4所示的参考电压设置电路的电流负载电路31-r0都由参考线61按照电流提供能力来控制。相似地，图1所示的分割读出电路22的电流负载电路32与图4所示的参考电压设置电路110-0的电流负载电路32-r0都由参考线62按照电流提供能力来控制。

因此，流经存储单元9和流经参考元件9-r0的参考电流受到大体相同的方式的影响。特别当单元电流值和参考电流值彼此相等时，单元电流和参考电流受到完全相同方式的影响。

从读取电路1000和参考电路110中消除这样的影响。然后，按照图15A所示，在电流负载电路30中包括的PMOS晶体管70与在电流负载电路30-r0中包括的PMOS晶体管70-r0进行电流镜像连接，并且显示如图15B所示的非线性负载特性，从而提供了较大的操作裕度。

因此，在分割读出电路20中的读出放大器可以相对于数据“00”和数据“01”之间的边界，确定单元电流处于数据“00”一方、还是处于数据“01”一方。依据由被设置为参考电流值“H”的参考元件9-r0产生的参考电压，进行该确定。

相似地，在分割读出电路21中的读出放大器41可以相对于数据“01”和数据“10”之间的边界，确定单元电流值是处于数据“01”一方、还是处于数据“10”一方。依据由被设置为参考电流值“M”的参考元件9-r1产生的参考电压来进行该确定。在分割读出电路22中的读出放大器42可以相对于数据“10”和数据“11”之间的边界，确定单元电流值是处于数据“10”一方、还是处于数据“11”一方。依据由被设置为参考电流值“L”的参考元件9-r2产生的参考电压进行该确定。

如上所述，在本实例中参考电路可以容易地产生图1所示的读取电路1000所需要的参考电压，并且还使在读取电路1000和参考电路110中包括的晶体管具有相同的布置方式。因此，可以容易地制造具有相同晶体管特性的电路。

因此，在本实例中的参考电路相对简便地考虑到了在制造过程中导致的晶体管特性的偏差，并且适合于多值存储单元。

(实例3)

在本发明的第三实例中，将描述包括两个参考电路的半导体存储装置。

图5示意显示了依据本发明的第三实例的半导体存储装置2500的结构。

半导体存储装置2500包括：存储单元阵列150，存储单元阵列包括多个存储单元；读取电路2000，读取电路2000用于从多个存储单元的其中之一读取数据；以及参考电路110和120，参考电路110和120产生用于读取数据的参考电压。

在以下的描述中，具有与第一和第二实例的功能大体相同的功能的元件具有相同的参考符号，并且将不描述这些相同的功能。

读取电路2000包括多个分割读出电路20到2n、以及电流电压转换电路100。

从两个参考电路(参考电路110和120)向分割读出电路20到2n中的每一个提供两种类型的参考电压。

通过第一参考线组5(包括参考线50n到5nr)，从参考电路120向读出放大器40到4n中的每一个提供一种类型的参考电压。

通过第二参考线组6(包括参考线60到6n)，从参考电路110向电流负载电路30到3n中的每一个提供另一类型的参考电压，以便控制电流负载电路30到3n中的每一个电流提供能力。

参考电路110和120可以充当一个参考电路。

参考电路110和120不包括在图5中的读取电路2000中。本发明不局限于这样的结构。读取电路2000可以包括参考电路110和120。

图6是图5所示的参考电路120的部分电路图。

如图6所示，参考电路120包括多个参考电压设置电路420-0到420-n。参考电压设置电路420-0到420-n通过参考位线408-r0到408-rn向选择的参考元件409-r0到409-rn(在多个参考元件中)提供参考电流，并且将流经参考元件409-r0到409-rn的参考电流分别转换为参考电压。

作为参考元件409-r0到409-rn，使用具有与存储单元的结构和特性相同结构和特性的参考单元以便获得合适的参考电流，其中要严格调整参考元件的阈值电压。

参考电压设置电路420-0到420-n分别包括：电流电压转换电路400-r0到400-rn、以及多个电流负载电路430-r0到43n-r0、430-r1到43n-r1、以及430-rn到43n-rn。

为了简化，图6没有显示电流转换电路400-r1到400-rn的内部结构。电流电压转换电路400-r1到400-rn具有与电流电压转换电路400-r0的内部结构相同的内部结构。

电流电压转换电路400-r0到400-rn包括：参考电流分割部分401-r0到401-rn，参考电流分割部分401-r0到401-rn通过参考位线408-r0到408-rn，将子参考线450-r0到45n-r0连接到参考单元409-r0到409-rn、或者将子参考线450-r0到45n-r0与参考单元409-r0到409-m分开，并且还包括：反相器501-r0到501-rn，反相器501-r0到501-rn用于控制参考电流分割部分401-r0到401-rn。

在本实例中，参考电流分割部分401-r0到401-rn分别包括：多个NMOS晶体管(410-r0到41n-r0)到(410-rn到41n-rn)，多个NMOS晶体管(410-r0到41n-r0)到(410-rn到41n-rn)具有通过反相器501-r0到501-rn相互连接的栅极和源极。通过NMOS晶体管(410-r0到41n-r0)到(410-rn到41n到rn)分别将多条子参考线(450-r0到45n-rn)到(450-rn到45n-rn)电连接到参考位线408-r0到408-rn、或者使多条子参考线(450-r0到45n-rn)到(450-rn到45n-rn)与参考位线408-r0到408-rn分开。当对这些元件进行电连接时，将分割参考电流结合在一起以便形成参考电流，并且将分割参考电流分别提供给参考位线408-r0到408-rn。

多条子参考线(450-r0到45n-r0)到(450-rn到45n-rn)分别与电流负载电路(430-r0到43n-r0)到(430-rn到43n-rn)连接，并且因而被提供了分割参考电流。

参考电压设置电路420-0到420-n分别将参考电压施加到参考线450r到45nr。

参考线路110和120之间的差别如下。

在参考电路110中，从参考电压设置电路输出的参考电压与在另一参考电压设置电路中包括的电流负载电路中的至少一个进行电流镜像连接。因此，对在另一参考电压设置电路中包括的电流负载电路中的所述的至少一个进行控制。在参考电路120中，通过参考线450r到45nr输出参考电压。参考线450r到45nr将被共同称为“参考线组45r”。在图6的右下角部分示意地显示了参考线组45r。

在参考电路120中，借助于由参考电路110通过参考线60r到6nr施加的参考电压，按照电流提供能力来控制参考电压设置电路420-0到420-n。

在本实例中，电流负载电路(430-r0到43n-r0)到(430-rn到43n-rn)分别包括PMOS晶体管(470-r0到47n-r0)到(470-rn到47n-rn)。在参考电路110中包括的参考电压设置电路的至少一个电流负载电路中包括的PMOS晶体管与在参考电路120的参考电压设置电路的电流负载电路中包括的PMOS晶体管进行电流镜像连接。

例如，连接到在参考电路110的参考电压设置电路110-0的电流负载电路30-r0中包括的PMOS晶体管70-r0的参考电路60r与在参考电路120的参考电压设置电路420-0到420-n中的电流负载电路430-r0到430-rn中包括的、PMOS晶体管470-r0到470-rn的栅极进行电流镜像连接。因此，可以控制电流负载电路430-r0到430-rn中的每一个的电流提供能力。

相似地，与参考电路110连接的参考线61r到6nr的电位分别控制在参考电路的参考电压设置电路420-0到420-n中包括的电流负载电路的电流提供能力。

下面，将描述具有上述结构的参考电路120的操作。在本实例中，从其中如图9A所示存储2比特数据的存储单元中读取数据。

在这里，假定在图6中所示的参考符号中的“n”等于2。因此，例如，将以下的元件描述为具有以下参考符号的元件。在参考电流分割部分401-r0中包括的NMOS晶体管41n-r0是412-r0。电流负载电路43n-r0是432-r0。子参考线45n-r0是452-r0。参考线45nr是452r。参考线46nr是462r。在电流负载电路432-r0中包括的PMOS晶体管47n-r0是472-r0。参考位线408-rn是408-r2。参考元件409-rn是409-r2。

为了从其中可以存储n比特数据的存储单元中读取数据，将n设置为2^m-1。

还假定：由参考元件409-r0获得在第四状态(与数据“00”对应)和第三状态(与数据“01”对应)之间的参考电流值“H”(图9A)，由参考元件409-r1获得第三状态(与数据“01”对应)和第二状态(与数据“10”对应)之间的参考电流值“M”，以及由参考元件409-r2获得第二状态(与数据“10”)和第一状态(与数据“11”对应)之间的参考电流值“L”。因此，在参考线组45r中包括的参考线450r到452r电位分别变得与在参考线组6中包括的参考线60到62的电位相等。

假定在参考电路120中，PMOS晶体管470-r0到472-r0、470-r1到472-r1、以及470-r2到472-r2具有相同的晶体管尺寸，并且NMOS晶体管410-r0到412-r0、410-r1到412-r1、以及410-r2到412-r2也具有相同的晶体管尺寸。(为了简化，从图6中省略了NMOS晶体管410-r1到412-r1、以及410-r2到412-r2。)

当将合适电压施加到在参考电流设置电路120-0到120-2中的选择的参考元件409-r0到409-r2的栅极时，参考位线408-r0到408-r2中的电位降低。因此，在电流电压转换电路400-r0到400-r2中包括的反相器501-r0到501-r2的输出的电位增加。结果，在参考电流分割部分401-r0到401-r2中包括的NMOS晶体管(410-r0到412-r0)到(410-r2到412-r2)中的每一个变为导通。

然后，子参考线(450-r0到452-r0)到(450-r2到452-r2)的电位依据参考位线408-r0到408-r2的电位降低。然后，在电流负载电路(430-r0到432-r0)到(430-r2到432-r2)中包括的PMOS晶体管(470-r0到472-r0)到(470-r2到472-r2)的源极和漏极之间产生足够的电位差。

因此，在参考电路110中包括的、并且按照大体相同的方式工作的PMOS晶体管70-r0、71-r1、以及72-r2变为导通。结果，分别与PMOS晶体管70-r0、71-r1、以及72-r2连接的PMOS晶体管(470-r0到472-r0)到(470-r2到472-r2)也变为导通。因此，通过子参考线(450-r0到452-r0)到(450-r2到452-r2)、以及NMOS晶体管(410-r0到412-r0)到(410-r2到412-r2)，对参考位线408-r0到408-r2进行充电。当参考位线408-r0到408-r2的电位增加时，在参考元件409-r0到409-r2中的每一个的漏极和源极之间产生电位差。因此，流过参考电流。

当将参考位线408-r0到408-r2充电到指定的电位时，在电流电压转换电路400-r0到400-r2中包括的反相器501-r0到501-r2的输出的电位降低。因此，降低了NMOS晶体管(410-r0到412-r0)到(410-r2到412-r2)中的每一个的电流提供能力。

当参考位线408-r0到408-r2的电位、流经参考元件409-r0到409-r2到参考电流的值、以及流经NMOS晶体管(410-r0到412-r0)到(410-r2到412-r2)的电流值达到均衡状态时，在参考电路120中的电位和电流值稳定下来。

设置参考元件409-r0，以便获得在数据“00”和数据“01”之间的参考电流值“H”(图9A)，设置参考元件409-r1，以便获得数据“01”和数据“10”之间的参考电流值“M”，以及设置参考元件409-r2，以便获得数据“10”和数据“11”之间的参考电流值“L”。因此，分别参考线50r、51r和52r设置为相对的高、中、以及低。

通过与参考电路120的参考电压设置电路420-0到420-2连接的参考线450r到452r，向图5所示的分割读出线20到22提供参考电压。在分割读出电路20中的读出放大器针对在数据“00”和数据“01”之间的边界，确定单元电流值是处于数据“00”一方、还是处于数据“01”一方。通过将由在参考电路120中设置为参考电流值“H”的参考元件409-r0产生的参考线450r的电位与读出线50的电位进行比较，进行该确定。

相似地，在分割读出电路21中的读出放大器41针对在数据“01”和数据“10”之间的边界，确定单元电流值是处于“01”一方、还是处于数据“10”一方。通过将由在参考电路120中设置为参考电流值“M”的参考元件409-r1产生的参考线451r的电位与读出线51的电位进行比较，进行该确定。在分割读出线22中的读出放大器42针对在数据“10”或者数据“11”之间的边界，确定单元电流是处于数据“10”一方、还是处于数据“11”一方。通过将由在参考电路120中设置为参考电流值“L”的参考元件409-r2产生的参考线452r的电位与读出线52的电位进行比较，进行该确定。

如上所述，在本实例的读取电路2000中，参考线组45r和参考线组6相互分开。该结构提供了以下的效果。

在图1的读取电路1000中，参考线60和读出线50与读出放大器40的输入连接。参考线60具有在参考线路110中包括的PMOS晶体管70-r0的栅电容和漏电容、子参考线50-r0的线路电容、PMOS晶体管70的栅电容、以及读出放大器的输入端电容等。

读出线50具有读出线50的线路电容、读出放大器的输入端电容等。

因此，参考线60的电容经常大于读出线50的电容。在参考线60和读出线50之间的电容差产生例如在知道参考电压和读出电压都达到电稳定的时间周期内、当噪声被传输到电源时产生的波动的不同。对于其他读出放大器41到4n，存在相同的情况。这被认为显著地影响了使用读取电路1000，从存储单元中读取数据所需要的时间。

通过对比，在第三实例中读取电路2000中，可以把用于控制电流负载电路的电流提供能力的参考线60到6n与输入到读出放大器40到4n的参考线450到45nr分开。因此，可以使读出放大器40到4n的两端的信号之间的电容差、以及因而由噪声造成的上述影响变为最小。这增大了读出操作裕度。读取线路2000非常适合于多值存储单元。

(实例4)

在第一到第三实例中，将在单元电流分割部分1中包括的NMOS晶体管10到1n设置为具有相同的晶体管尺寸，并且使它们具有相同的栅极电位。因此，NMOS晶体管10到1n具有相等的电流提供能力。

因此，在第一到第三实例中，设置在参考电流分割部分1-r0到1-rn中包括的NMOS晶体管(10-r0到1n-r0)到(10-rn到1n-rn)，以便使它们具有相同的晶体管尺寸，并且具有相同的栅极电位。因此，NMOS晶体管(10-r0到1n-r0)到(10-rn到1n-rn)具有相等的电流提供能力。

本发明不局限于这样的实施例。

在本发明的第四实例中，对NMOS晶体管中的每一个的电流提供能力进行优化，以便进一步放大操作裕度。

在第四实例中的读取电路和参考电路与第一到第三实例的不同之处在于以下参考图4、7、以及8描述的几点。

在本实例中，还将描述从其中可以存储多比特数据的多值存储单元中读取数据的电路配置。将在本实例中参考的图中的参考符号“n”假定为2。

在本实例中，读取电路的单元电流分割部分包括具有不同晶体管尺寸的NMOS晶体管10到12。

按照与对应的NMOS晶体管的方式大体相同的方式，设置在参考电路110中包括的NMOS晶体管10-r0到12-r0、10-r1到12-r1、以及10-r2到12-r2中的每一个电流提供能力。

如上所述，参考线60到62的电位具有以下关系：参考线60＞参考线61＞参考线62。电流负载电路30到32的电流提供能力具有以下关系：电流负载电路30＜分割负载电路31＜电流负载电路32。

实现上述关系的原因在于：施加到参考线60上的电压与参考电流值“H”对应，以及施加到参考线62的电压与表示更大数量的电流的参考电流值“L”对应。

在描述其中NMOS晶体管10到12具有不同的电流提供能力的实施例之前，将首先描述其中NMOS晶体管10到12具有相同的电流提供能力的实施例。

图7是说明在NMOS晶体管10到12具有相同的电流提供能力(即，相同的晶体管尺寸)的情况下，在单元电流和NMOS晶体管10到12中的每一个的源极-漏极电流之间的关系。

通过合成流经NMOS晶体管10到12的分割单元电流获得单元电流。因此，源极-漏极电流值的总和等于单元电流值。

当单元电流值位于参考电流值“L”附近时，流经NMOS晶体管12的分割单元电流与单元电流具有最高的分配比(点C)。这是由于电流负载电路30到32具有不同的电流提供能力造成的。如图7所示，NMOS晶体管10和11不能提供高于来自电流负载电路的电流值的值。因此，被提供了三个NMOS晶体管10到12中的最高的电流值的、流经NMOS晶体管12的电流对单元电流贡献最大。

在这种情况下，流经在电流负载电路30到32中包括的PMOS晶体管70到72中的每一个的电流是有限的。因此，NMOS晶体管10到12大体不会对读出线50到52的电位产生影响。

当单元电流值处于参考电流值“H”(点A)附近时，NMOS晶体管10到12的源极-漏极电流具有大体相同的值。认为其原因如下。

虽然电流负载电路30到32具有不同的电流提供能力，单元电流值较低，因而分割单元电流不会受到在电流负载电路30到32中包括的PMOS晶体管70到72太大的限制。因此，读出线50到52的电位仅仅略微降低，因此，这些电位较高。

结果，在NMOS晶体管10到12中的每一个源极和漏极之间产生较大的电位差，并且NMOS晶体管10到12工作在饱和状态(五极管区域)、并且以大体相同的电流值达到饱和。因此，流经NMOS晶体管10到12的分割单元电流具有大体相同的值，并且单元电流值大约是一个分割电流值的3倍。

如上所述，由与NMOS晶体管12的漏极连接的读出放大器42确定单元电流值是高于还是低于参考电流值“L”。由与NMOS晶体管10连接的读出放大器40确定单元电流值是高于、还是低于参考电流值“H”。

当单元电流值较高(图7中的点C)，用于确定单元电流值是高于、还是低于参考电流值“L”的分割读出电路22对单元电流贡献最大。当单元电流值较低(图7中的点A)，每一个分割单元电路对单元电流的贡献仅仅是三分之一。

结果，当单元电流处于参考电流值“L”附近时的相对操作裕度不同于当单元电流处于参考电流值“H”的附近时的相对操作裕度。

因此，为了实现即使当单元电流值较低时、用于确定单元电流值是高于、还是低于对应的参考电流值的分割读出电路对单元电流贡献最大的状态，对在单元电流分割部分1中包括的每一个NMOS晶体管的电流提供能力作如下设置。设置NMOS晶体管10到12中的每一个的电流提供能力，以便当电流负载电路30到32中对应的一个的电流提供能力越高时，晶体管10到12中的每一个的电流提供能力越低，并且当电流负载电路30到32的对应的一个的电流提供能力越低时，晶体管10到12中的每一个的电流提供能力越高。

在本实例中，电流负载电路30到32的电流提供能力具有以下的关系：电流负载电路30＜电流负载电路31＜电路负载电路32。因此，设置NMOS晶体管10到12的电流提供能力，以便具有以下的关系：NMOS晶体管10＞NMOS晶体管11＞NMOS晶体管12。

还设置在参考电路110中包括的NMOS晶体管的电流提供能力，以便具有以下的关系：NMOS晶体管10-r0到10-r2＞NMOS晶体管11-r0到11-r2＞NMOS晶体管12-r0到12-r2。

图8是说明在NMOS晶体管10到12的电流提供能力具有以下关系：NMOS晶体管10＞NMOS晶体管11＞NMOS晶体管12的情况下，在单元电流和NMOS晶体管10到12中的每一个的源极-漏极电流之间的关系。

当单元电流值较高时，单元电流值受到电流负载电路30到32的电流提供能力的限制。因此，读取电路和参考电路的操作与图7的情况大体相同。

当单元电流值较低时，即使在NMOS晶体管10到12工作于饱和区的情况下，NMOS晶体管10到12在不同的电流值下饱和。出现这一现象的原因是由于NMOS晶体管10到12具有不同的电流提供能力。

例如，将NMOS晶体管10到12的电流提供能力水平设置为3∶2∶1。当单元电流值处于参考电流“H”(点A’)附近时，流经与分割读出电路20连接的NMOS晶体管10的分割单元电流对单元电流的贡献是3/6。流经与分割读出电路21连接的NMOS晶体管11的分割单元电流对单元电流的贡献是2/6。流经与分割读出电路22连接的NMOS晶体管12的分割单元电流对于单元电流的贡献为1/6。

因此，即使当单元电流值较低时，用于确定单元电流值高于或者低于参考电流值“H”的分割读出电路20可以对单元电流贡献最大。结果，可以使由单元电流值造成的相对操作裕度中的差别最小，从而从而实现能够具有更高操作速度和更高读取精度读取电路。

在本发明的第四实例中，描述了NMOS晶体管10到12的电流提供能力。更具体地说，可以依据晶体管尺寸、栅极电位、或者以上两者来调整NMOS晶体管的电流提供能力。

如上所述，依据本发明读取电路同时实现了：(i)并行读出系统，其优点在于更高速的读取操作，以及(ii)非线性的特性，所述的非线性的特性提供了更大的操作裕度。因此，依据本发明的读取电路适合于多值存储单元。

根据本发明的参考电路可以很容易产生本发明的读取电路需要的参考电压，并且允许包括在读取电路和参考电路中的多个晶体管具有等同的布局方式。因此，参考电路允许生产过程中造成的晶体管特性的变化，因而这种参考电路适用于多值存储单元。

在单元电流分割部分和参考电流分割部分中的每一个具有多个NMOS晶体管、并且对每一个NMOS晶体管的电流提供能力进行优化的实施例中，可以使由单元电流值造成的相对操作裕度的差别最小。因此，提供了一种能够进行更高速操作、并且具有更高读取精度的读取电路。

包括依据本发明的读取电路和/或者参考电路的半导体存储装置可以进行更高速的操作，并且具有更大的操作裕度、以及更高的读取精度。

在不脱离本发明的范围和精神的情况下，对于本领域的技术人员，各种其他的修改将是显而易见的，并且可以由本领域的技术人员进行这些的修改。因此，不应该将所附权利要求的范围局限于所阐明的描述，而应该在更广泛的意义上构造权利要求。

Claims (17)

1.一种用于从多个存储单元中的一个存储单元中读取数据的读取电路，该读取电路包括：

多个分割读出电路，多个分割读出电路中的每一个通过多个读出线中对应的读出线，与所述的一个存储单元连接；以及

电流电压转换电路，电流电压转换电路用于将流经多条读出线中的每一条的电流转换为用于表示多条读出线的每一条的电位的读出电压，

其中：

多个分割读出电路中的每一个包括：电流负载电路，电流负载电路用于通过多条读出线中的对应读出线，向所述的一个存储单元提供电流；以及读出放大器，读出放大器用于读出在对应的读出线的电位和多条参考线中对应的参考线的电位之间的电位差，以及

在多个分割读出电路中的至少一个分割读出电路中包括的电流负载电路具有与在多个分割读出电路中的另一分割读出电路中包括的电流负载电路的电流提供能力不同的电流提供能力。

2.根据权利要求1所述的读取电路，其特征在于：电流电压转换电路包括单元电流分割部分，所述的单元电流分割部分用于将多条读出线连接到所述的一个存储单元、或者将多条读出线与所述的一个存储单元分开。

3.根据权利要求1所述的读取电路，其特征在于：还包括第一参考电路，第一参考电路用于将表示在多条参考线中的一条参考线的电位的第一类型的参考电压施加到多个读出放大器中、与所述的一条参考线对应的读出放大器。

4.根据权利要求1所述的读取电路，其特征在于：由用于表示在多条参考线中对应的一条参考线的电位的第一类型的参考电压来控制多个电流负载电路中的每一个的电流提供能力。

5.根据权利要求1所述的读取电路，其特征在于：多个电流负载电路中的每一个包括PMOS晶体管，所述的PMOS晶体管具有通过多条参考线中对应的一条参考线将参考电压施加到其上的栅极。

6.根据权利要求3所述的读取电路，其特征在于：还包括第二参考电路，第二参考电路用于施加第二类型的参考电压，以便控制多个电流负载电路中的每一个的电流提供能力。

7.根据权利要求6所述的读取电路，其特征在于：多个电流负载电路中的每一个包括具有与第二参考电路连接的栅极的PMOS晶体管。

8.根据权利要求1所述的读取电路，其特征在于：还包括：

第一参考电路，第一参考电路用于将表示多条参考线中的一条参考线的电位的第一类型的参考电压施加到多个读出放大器中、与所述的一条参考线对应的读出放大器；以及

第二参考电路，用于施加第二类型的参考电压，以便控制多个电流负载电路中的每一个的电流提供能力，

其中，第一参考电路与第二参考电路进行电连接。

9.根据权利要求2所述的读取电路，其特征在于：

单元电流分割部分包括多个NMOS晶体管，以及

多个NMOS晶体管中的每一个包括：栅极、以及与栅极连接的源极。

10.根据权利要求9所述的读取电路，其特征在于：

多个NMOS晶体管中的每一个与多个电流负载电路中对应的电流负载电路连接，以及

依据与对应的NMOS晶体管连接的电流负载电路的电流提供能力，多个NMOS晶体管中的每一个的电流提供能力是不同的。

11.根据权利要求10所述的读取电路，其特征在于：当多个NMOS晶体管中的每一个电流提供能力越高时，与所述的NMOS晶体管连接的电流负载电路的电流提供能力越低；并且当多个NMOS晶体管中的每一个的电流提供能力越低时，与所述的NMOS晶体管连接的电流负载电路的电流提供能力越高。

12.根据权利要求1所述的读取电路，其特征在于：多个分割读出电路并行操作。

13.根据权利要求1所述的读取电路，其特征在于：多个存储单元中的每一个是多值存储单元。

14.根据权利要求3所述的读取电路，其特征在于：

第一参考电路包括多个参考电压设置电路，多个参考电压设置电路中的每一个包括：

多个第二电流负载电路中的每一个通过在多条子参考线中对应的一条子参考线，与参考元件连接，以及

第二电流电压转换电路，第二电流电压转换电路将流经多条子参考线中的一条子参考线的电流转换为用于表示所述的一条子参考线的电位的参考电压，以及

其中，由多个参考电压设置电路中的一个参考电压设置电路中输出的参考电压控制在多个参考电压设置电路中的另一参考电压设置电路中包括的、多个第二电流负载电路中的至少一个的电流提供能力。

15.根据权利要求8所述的读取电路，其特征在于：

第二参考电路包括多个参考电压设置电路，多个参考电压设置电路中的每一个包括：

多个第三电流负载电路，多个第三电流负载电路中的每一个通过多条子参考线中对应的一条子参考线，与参考元件连接，以及

第三电流电压转换电路，第三电流电压转换电路将流经多条子参考线中的一条子参考线的电流转换为用于表示所述的一条子参考线的电位，以及

其中，由从第一参考电路中输出的参考电压控制在多个参考电压设置电路中的一个参考电压设置电路中包括的、多个第三电流负载电路中的至少一个的电流提供能力。

16.一种半导体存储装置，包括：

存储单元阵列，存储单元阵列包括多个存储单元；以及

读取电路，读取电路用于从多个存储单元中的一个存储单元中读取数据，

其中，读取电路包括：

多个分割读出电路，多个分割读出电路中的每一个通过多条读出线与所述的一个存储单元连接；以及

电流电压转换电路，电流电压转换电路将流经多条读出线中每一条的电流转换为用于表示多条读出线的电位的读出电压，

其中，多个分割读出电路包括：电流负载电路，电流负载电路通过多条读出线中对应的读出线向所述的一个存储单元提供电流；以及读出放大器，读出放大器用于读出在对应的读出线的电位和多条参考线中的对应的参考线的电位之间的电位差，以及

其中，在多个分割读出电路中的至少一个分割读出电路中包括的电流负载电路具有与在多个分割读出电路中的另一读出电路中包括的电流负载电路的电流提供能力不同的电流提供能力。

17.根据权利要求16所述的半导体存储装置，其特征在于：多个存储单元中的每一个是多值存储单元。

Images