CN1395464A - 制造多层陶瓷基板的方法 - Google Patents

制造多层陶瓷基板的方法 Download PDF

Info

Publication number
CN1395464A
CN1395464A CN02141246A CN02141246A CN1395464A CN 1395464 A CN1395464 A CN 1395464A CN 02141246 A CN02141246 A CN 02141246A CN 02141246 A CN02141246 A CN 02141246A CN 1395464 A CN1395464 A CN 1395464A
Authority
CN
China
Prior art keywords
multilayer
green
mother substrate
substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02141246A
Other languages
English (en)
Other versions
CN1242661C (zh
Inventor
原田英幸
川上弘伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1395464A publication Critical patent/CN1395464A/zh
Application granted granted Critical
Publication of CN1242661C publication Critical patent/CN1242661C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1074Separate cutting of separate sheets or webs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916Simultaneous circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明揭示一种根据多种构成方法采用无收缩工艺制造多层陶瓷基板的方法,使得通过划分烧结过的多层母基板来顺利地形成多层陶瓷基板,也能有效地形成最佳状态的外部端电极。当形成了包括收缩抑制层和夹在其中的生多层母基板的生复合层叠体时,可沿着划分线设置通孔,以划分导体,另外,沿着划分线设置切割凹槽。在从烧结过的复合层叠体上去除收缩抑制层之后,沿着通孔和切割凹槽来划分多层母基板,从而获得多层陶瓷基板。可形成外部端电极的导体暴露在对应于通孔内表面部分的多层陶瓷基板的侧表面部分上。

Description

制造多层陶瓷基板的方法
技术领域
本发明涉及制造多层陶瓷基板的方法,更具体地说,涉及制造多个多层陶瓷基板的方法,它包括了形成多层母基板的步骤和将多层母基板划分从而获得多个多层陶瓷基板的后续步骤。
背景技术
多层基板是采用将多个陶瓷基板相互层叠而形成的。多层陶瓷基板可具有各种形式的引线导体。对引线导体而言,例如,可在多层陶瓷基板的内部形成沿着预定陶瓷层之间界面延伸的内部导电膜或贯通预定陶瓷层的通孔导体,也可以形成沿着多层陶瓷基板的外表面延伸的外导电膜。
多层陶瓷基板可用于在其上安装半导体芯片元件或其它芯片元件,也可用于这些电子元件之间的相互连接。引线导体可用于形成这些元件之间相互连接的电气通路。
另外,无源元件,例如,电容器或电感器元件,在某些情况下可以在多层陶瓷基板内构成。这些无源元件也可以由上述讨论的部分导电膜或通孔导体来构成。
多层陶瓷基板也可用于,例如,在移动通信终端设备领域中的LCR混合高频器件;在计算机领域中的有源元件(例如,半导体IC芯片)以及无源元件(例如,电容器,电感器或电阻器)所构成的复合器件;或简单的半导体IC封装。
特别是,多层陶瓷基板已广泛地应用于各种电子元件的制造,例如,功率放大器(PA)模块基板,射频(RF)二极管开关,滤波器,片状天线,各种封装器件和混合器件。
为了能形成具有增强的多功能、高集成密度和改良性能的多层陶瓷基板,就十分需要能高密度地形成引线导体。
由于要获得多层陶瓷基板必须进行烧结步骤,所以由烧结而会在三维方向X,Y和Z上产生陶瓷收缩。这种收缩会使得整个多层陶瓷基板发生不均匀性,在X和Y方向之间的尺寸会产生约为0.4%至0.6%之间的误差。因此,会引起多层陶瓷基板的弯曲。从而,使得外部导电膜的位置准确性下降。另外,不希望产生的变形,应力和内部引线导体的断裂也会在某些情况下出现。这些在引线导体中出现的缺陷会阻碍上述讨论的导体引线的高密度化。
因此,已经报导了所谓的“无收缩”的工艺,在多层陶瓷基板的制造时,采用该工艺可基本上防止在平行于主表面方向上的烧结收缩。
在采用无收缩工艺来制造多层陶瓷基板的方法中,制备例如可在1000℃或更低温度烧结的低温可烧结的陶瓷粉末,作为绝缘陶瓷材料,以及另外也准备了无机粉末,其具有抑制收缩功能且在低温可烧结陶瓷粉末的烧结温度上不会烧结。当产生将烧结形成所要求多层陶瓷基板的生层叠体时,设置含有非可烧结陶瓷的收缩抑制层,使得相互层叠且含有低温可烧结陶瓷材料的多个陶瓷生片夹在中间,其中备有陶瓷生片和引线导体。
随后烧结形成生层叠体。在这烧结步骤中,在陶瓷生层叠体和收缩抑制层之间的界面部分会形成约2至3μm厚的反应层,每个反应层用于将陶瓷生片与收缩抑制层相互粘结着。另外,在收缩抑制层中,基本上不会发生收缩,因为在收缩抑制层中含有的无机粉末基本上并没有烧结。同样,收缩抑制层也限制了陶瓷生层的收缩,因此,陶瓷生层基本上只有Z方向(即,厚度方向)上的收缩,但是限制了X方向和Y方向,即并行于主要表面的方向上的收缩。于是,采用烧结生层叠体而获得的上述讨论的多层陶瓷基板并没有受到非均匀性变形的影响,所引起的弯曲也减小了,上述讨论的引线导体的缺陷也不会产生,因此,就能实现导体的较高布线密度。
在烧结之后,可去除上述讨论的收缩抑制层。
当生产多层陶瓷基板时,所谓的“多种构成”方法用于增加产品率,该方法包括形成包含多个多层陶瓷基板的多层母基板的步骤和将该多层母基板沿着预定划分线划分从而获得多个多层陶瓷基板的步骤。
为了能在多种构成方法中有效地划分多层母基板,多层母基板最好具有沿着预定划分线的切割凹槽。在提供根据所谓巧克力块结构的切割凹槽的情况下,只需简单的弯曲时就可以沿着划分线来划分多层母基板。
在多种构成方法中,在烧结步骤中的收缩也同样会在整个多层母基板上产生非均匀性,在X方向和Y方向之间的尺寸会变得相互不同,并且会在某些情况下发生多层母基板的弯曲。因此,上述讨论的无收缩工艺最好应用多种构成方法。
在日本专利No.2856045中,披露了具有切割凹槽6的生复合层叠体4,该生复合层叠体4包括第一和第二收缩层2和3以及夹在两者之间的生(即未烧结的)多层母基板1,如图1所示。
在图19中并没有显示适用于生多层母基板1的引线导体,而在图中夸大显示了厚度方向的尺寸。
生多层母基板1包括多个陶瓷生层7,它含有绝缘的陶瓷粉末,例如,低温可烧结陶瓷粉末,并且这些陶瓷生层7是由多个陶瓷生片相互层叠而形成的。
收缩抑制层2和3含有无机粉末,它是在层7绝缘陶瓷粉末的烧结温度上不烧结的粉末。第一和第二收缩抑制层2和3各自分别由例如预定数目含有无机材料的和相互层叠的无机材料生片8构成。
为了形成生复合层叠体4,首先形成生多层母基板1。接着,在生多层母基板的至少一个主表面侧形成切割凹槽6。当形成切割凹槽6时,生多层母基板1以切割凹槽6的层叠方向压缩,以避免在多个陶瓷生层7之间出现的位错。
接着,第一和第二收缩抑制层2和3可采用层叠无机材料生片8的方法来形成,以夹着生母基板1,从而形成了生复合层叠体4。随之,整个生复合层叠体4就再次以层叠方向压制。
接着,在陶瓷生层7中含有的绝缘陶瓷粉末烧结且在收缩抑制层2和3中含有的无机粉末没有烧结的条件下,烧结生复合层叠体4。于是,就获得了在第一和第二收缩抑制层之间具有烧结过的多层母基板1。随后,去除收缩抑制层,从而,就能获得烧结的多层母基板1。
接着,沿着切割凹槽6来划分多层母基板1,从而,就形成了多个多层陶瓷基板。
另外,在日本未审查专利申请No.2000-176928中披露了生复合层叠体包含收缩抑制层以及夹在中间的生多层母基板。在该公开文本中,所讨论的工艺是:在生复合层叠体中在两个主表面侧提供切割凹槽,再形成收缩抑制层以覆盖切割凹槽,随后烧结形成的层叠体,再去除收缩抑制层,从而获得烧结的多层母基板,随后再沿着切割凹槽划分该多层母基板。
然而,根据专利No.2856045所披露的方法,由于形成切割凹槽6的步骤不同于先前所讨论的在未审查专利申请公开文本中的步骤,且必须在形成生复合层叠体4的层叠步骤中进行,因而该层叠步骤和切割凹槽形成步骤还不能有效地进行,因而,使得多层陶瓷基板的生产能力下降。
另一方面,根据日本未审查专利公开文本No.2000-176928所披露的方法,由于在生复合层叠体上形成的切割凹槽是在两个主表面侧,并且烧结之后的多层母基板仍旧在两个主表面侧保持着切割凹槽,因此,能顺利地进行烧结后多层母基板的划分工作以形成多个多层陶瓷基板。然而,由于还要形成收缩抑制层以便于覆盖在生复合层叠体的两个主表面上的切割凹槽,所以工艺就变得复杂。
除此之外,在上述两个公开文本中都没有讨论在多层陶瓷基板的侧表面上形成外部端电极的方法。
随着多层陶瓷基板的较高引线密度和小型化的趋势,近几年来强烈希望能以高的精度来形成外部端电极的位置和尺寸,例如,宽度。其原因是当精度下降时,所形成的多个外部端电极,就会发生在相邻外部端电极之间的短路,或者,在某些情况下,不能适当地获得母板与其上的多层陶瓷基板的电性能上的连接。特别是,当多个外部端电极是采用电镀方法时,电镀的薄膜是不规则沉积的,因此在相邻外部端电极之间的短路就会变得更加严重。
发明内容
本发明的目的是提供制造多层陶瓷基板的方法,该方法能解决上述讨论的问题。
本发明涉及根据采用无收缩工艺的多种构成方法来制造多层陶瓷基板的方法。简单地说,该方法的特征在于,通过至少在形成生复合层叠体的生多层母基板上提供通孔来容易地划分烧结的多层母基板,并且根据需要,可利用通孔的内表面高精度地形成外部端电极的位置和尺寸。
尤其,本发明涉及制造各自包括相互层叠的陶瓷层的多层陶瓷基板方法,该方法包括下述步骤:
首先制备生复合层叠体,它包括:含陶瓷生层的生多层母基板,其中陶瓷生层含有绝缘陶瓷粉末且经过焙烧后形成陶瓷层,在焙烧之后,沿着预定的划分线来划分所形成的生多层母基板,以获得多层陶瓷基板;收缩抑制层,含有无机粉末且设置成在层叠方向夹着生多层母基板,无机粉末在绝缘陶瓷粉末烧结的温度下不烧结;以及在划分线上设置的通孔,以至少能在层叠的方向上穿透生多层母基板。
接着,在绝缘陶瓷粉末烧结而无机粉末不烧结的条件下,焙烧上述生复合层叠体。因此,就能获得在收缩抑制层之间的烧结的多层母基板。
接着,去除收缩抑制层。从而,获得烧结过的多层母基板。
随后,沿着划分线来划分烧结后的多层母基板。从而,每个多层陶瓷基板都具有包含通孔内表面二分之一的侧面。
形成生复合层叠体的步骤可以包括下述子步骤:制成用于形成陶瓷生层的陶瓷生片;制成用于形成收缩抑制层的无机生片;相互层叠陶瓷生片;以及,层叠无机生片以便在层叠的方向将陶瓷生片夹在中间。
在上述所讨论的方法中,制成生复合层叠体的步骤可进一步包括在陶瓷生片的预定的陶瓷生片中形成穿透部分以便在每个多层陶瓷基板中形成空腔的子步骤。
另外,为了形成通孔而形成生复合层叠体的步骤可以进一步包括在收缩抑制层之间设置的生多层母基板中形成通孔的子步骤。
当制成了生复合层叠体时,以及当采用层叠陶瓷生片的子步骤和层叠无机生片的子步骤时,可以在陶瓷生片中提供透空以形成通孔。
在本发明中,当使用通孔来形成外部端电极时,最好能采用以下的方法。
形成生复合层叠体的步骤可以进一步包括下述子步骤:为形成多层陶瓷基板的外部端电极而提供导体,以使导体暴露在通孔的内表面。从而,在将烧结过的多层母基板划分开以形成多层陶瓷基板的步骤之后,导体暴露在多层陶瓷基板的部分侧表面上,且这部分侧表面对应于通孔的部分内表面,从而形成外部端电极。
上述制成生复合层叠体的步骤中,最好能提供通孔,以便于划分导体。
所提供的导体可以在层叠方向穿透生多层母基板且在层叠方向延伸至部分生多层结构。
根据本发明,湿电镀法,例如,无电解镀法,可以在多层母基板划分之前用于导体,它可形成外部端电极。即,在收缩抑制层去除之后且在多层母基板划分之前,电镀的薄膜可以沉积在导体的表面,当湿电镀法用于烧结多层母基板时,该导体暴露在通孔的内表面。
为了形成外部端电极,可以在多层陶瓷基板的侧表面部分上形成导体,它在烧结步骤之后划分多层母基板的步骤中形成,其中,侧表面部分对应于通孔的内表面。
形成外部端电极的导体最好包含导电浆。
导体最好主要是由Ag、Ag-Pt合金、Ag-Pd合金、Cu、Au,以及Ni中的至少一种成分。
在本发明中,通孔可具有可以任选的剖面形状;然而,为了能容易地和有效地划分多层母基板,通孔最好具有矩形剖面形状,且在划分线的延伸方向提供较长侧。
为了能容易地划分多层母基板以形成多层陶瓷基板,一般沿着划分线形成切割凹槽。在本发明中,当形成切割凹槽时,可以进行以下的步骤。
制成生复合层叠体的步骤可以进一步包括下述子步骤:在生复合层叠体中沿着划分线形成切割凹槽,使之穿透至少一层收缩抑制层并在厚度方向上延伸至部分生多层母基板。在这种情况下,在划分多层母基板的步骤中,可以沿着切割凹槽来划分多层母基板。
当制成生复合层叠体的步骤包括在层叠方向压制生复合层叠体的步骤时,形成切割凹槽的子步骤最好能在压制步骤之后进行。
另外,当在制成生复合层叠体的步骤中提供通孔时,形成通孔的子步骤最好在压制步骤之后进行。
此外,形成切割凹槽的子步骤和形成通孔的子步骤最好能在压制步骤之后依次进行,形成生复合层叠体的步骤可以包括压制生复合层叠体的子步骤,其压制的压力高于在形成切割凹槽的子步骤和形成通孔的子步骤之间压制步骤的压制压力。
在烧结过的多层母基板上沿着划分线提供切割凹槽,使得在划分多层母基板的步骤中能够沿着切割凹槽来划分多层母基板。
另外,在本发明中,陶瓷生层最好包含玻璃。
附图说明
图1是与本发明有关的常规生复合层叠体的部分放大的剖视图;
图2是根据本发明第一实施例制造方法的工艺所形成的生复合层叠体11的部分剖面图;
图3是图3所示生复合层叠体11部分的放大的剖视图;
图4是具有通孔22的图2所示生复合层叠体11的剖面图;
图5是图4所示生复合层叠体11部分的放大的剖视图;
图6是具有切割凹槽23的图4所示生复合层叠体11的剖面图;
图7是图6所示生复合层叠体11部分的放大剖视图;
图8是从图6所示多层母基板15获得的多层陶瓷基板21的放大俯视图;
图9是说明相应于图6的本发明第二实施例的示图;
图10是说明相应于图6的本发明第三实施例的示图;
图11是说明相应于图6的本发明第四实施例的示图;
图12是说明相应于图6的本发明第五实施例的示图;
图13是说明本发明第六实施例的示图;
图14是图13生复合层叠体11部分的放大的剖视图;
图15是说明相应于图7的本发明第七实施例的示图;
图16是说明相应于图7的本发明第八实施例的示图;
图17是在比较例1中形成的生复合层叠体39的部分剖面图;
图18是图17所示的生复合层叠体39部分的放大剖视图;
图19是在比较例2中制成的生复合层叠体46的部分放大剖面图。
具体实施方式
图2至图8是用于说明本发明第一实施例的。在这些图中,图2至图7显示了制造多层陶瓷基板工艺的各个步骤。图2,4,和6是复合层叠体11的俯视图,图3,5,和7是复合层叠体11部分的放大剖视图。另外,图8是通过图2至图7所示的步骤而获得的多层陶瓷基板12的俯视图。
在图3,5,和7中,正如参照图1所讨论的情况那样,在厚度方向上的尺寸被夸大显示,并且在图中除了用于形成外部端(子)电极的导体外没有显示引线导体。
正如在图8中所显示的,多层陶瓷基板12是从复合层叠体中获得的,它由多个陶瓷层13(在该图中仅仅显示了最上层)相互层叠组成的。正如在图2至图7中所示的,生复合层叠体11包括多个陶瓷生层14组成的生多层基板15,其中陶瓷生层14包含绝缘陶瓷粉末且已通过烧结形成了多个上述所讨论的陶瓷层13。
层叠的结构是由例如层叠陶瓷生片所制成的陶瓷生层14组成的,而获得陶瓷生片的步骤例如有:将粘合剂,增塑剂,溶剂等加入绝缘陶瓷粉末中,使用球磨机或类似的机械混合这些混合物以形成浆,随后使用刮刀或类似的工具处理该浆制成片。
作为上述所讨论的绝缘陶瓷粉末,一般应用于制造常规多层陶瓷基板的绝缘陶瓷粉末都可以使用。例如,可以使用粉末状的氧化铝(矾土),且在氧化铝粉末中可以包含软化点温度约为600至800℃的非晶玻璃、结晶温度约为600至1000℃的结晶玻璃,等等。除了氧化铝以外,锆石、富铝红柱石、堇青石、钙长石或硅石等也可以作为绝缘陶瓷粉末来使用。
作为粘合剂,例如聚乙烯醇缩丁醛、异丁烯酸聚合物,或丙烯酸类聚合物等都可以使用;作为增塑剂,邻苯二甲酸的衍生物或其他类似的都可以使用。另外,作为溶剂,例如醇类、酮类或氯化有机溶剂都可以使用。
在切割成预定的尺寸之后,陶瓷生片就相互层叠,从而形成了由相互层叠的陶瓷生片14所组成的生多层母基板15。陶瓷生片的厚度并没有特别的限制;然而,在一般情况下,其厚度最好约为25至200μm。在烧结之后,所形成的生母基板15沿着以格状图形提供的预定划分线16来划分,以形成多个多层陶瓷基板12。
形成多层陶瓷基板12的外部端电极17(见图8)的导体18设置在生多层母基板15的内部。在本实施例中,如图2所详细地显示,在剖面上,导体18是矩形的,且将其设置成划分线相交叉。另外,如图3所详细地显示,将导体18设置成在层叠的方向上穿过生多层母基板15。
导体18最好是由导电浆形成。为了形成导体18,用于形成陶瓷生层14的陶瓷生片在相互层叠之间提供了透孔,随后,该孔采用导电浆填满。另一种方法是在具有层叠结构的生母基板15制成之后,再形成穿过的孔,随后,这些孔可以用导电浆来填满。
即使在图中没有显示,但是当需要时,可以在没有相互层叠的陶瓷生片上通过丝网印刷或类似方法使用导电浆来形成用于布线导体的导电薄膜,所形成的透孔可用于通孔导体使用,可将导电浆填入透孔中。
最好导体18、用于形成布线导体导电薄膜和通孔导体主要包含至少选自Ag、Ag-Pt合金,Ag-Pd合金、Cu、Au以及Ni所构成组中的一种材料。
此外,在生复合层叠体11中提供了第一和第二收缩抑制层19和20,且在层叠的方向上夹着生多层母基板15。这些收缩抑制层19和20包含了无机粉末,这些无机粉末在陶瓷生片14所包含的绝缘陶瓷粉末的烧结温度下是不会烧结的。
例如,当使用了烧结温度约为1100℃或低于1100℃的粉末作为收缩抑制层中所包含的无机粉末时,例如,氧化铝,氧化锆,氮化铝,氮化硼,富铝红柱石,氧化镁,碳化硅等等都可以作为陶瓷生片14中所包含的绝缘陶瓷粉末。当这些无机粉末的颗粒尺寸过于粗糙时,所获得的多层陶瓷基板的表面粗糙度也变得很粗糙,因此,平均颗粒直径最好在约为0.5至4μm范围内。
收缩抑制层19和20是通过层叠含有无机粉末的无机生片21形成的。形成无机生片21的方法基本上类似于形成陶瓷生层14的陶瓷生片所用的方法。另外,无机生片21的厚度并没有特别的限制;然而,其厚度最好约为10至200μm。第一和第二收缩抑制层19和20的各自厚度可以通过相互层叠的无机生片21的数目来控制。
正如以上所讨论的,形成了包括第一和第二收缩抑制层19和20以及在层叠方向将生多层母基板15夹在中间的生复合层叠体11,随后,整个生复合层叠体11在层叠方向上进行压缩。这种压缩不仅能防止在随后的加工步骤中陶瓷生层14之间发生的位移并且改进在形成多层母基板15的陶瓷生层14之间、形成收缩抑制层19和20的无机生片21之间、以及多层母基板15和收缩抑制层19和20之间的粘合。因此,在进行压制时,可使用较高的压力,例如50Mpa或更高些。另外,压制也最好能在约40至90℃的温度下进行。
接着,如图4和图5所示,在划分线16上提供了多个以生复合层叠体11的层叠方向至少穿透生的多层母基板15的通孔22。除了生多层母基板15之外,在本实施例中,收缩抑制层19和20也备有穿透该层的通孔22。
通孔22可具有例如剖面为圆形的形状,且在穿透导体18的位置上形成。因此,在通孔22的内表面暴露了导体18。此外,在本实施例中,通过形成的通孔22,将导体18划分开。
在形成通孔22时,可在用于形成陶瓷生层14的陶瓷生片之前先形成透孔,以用于形成通孔22。在这种情况下,所形成的通孔22仅仅穿透生母基板15。
另外,通孔22也可以在并没有包括收缩抑制层19和20中的一层的生复合层叠体11中形成,即,形成在只有收缩抑制层19和20之一的生多层母基板15中,随后,在生多层母基板15上设置另一层收缩抑制层19或20。
接着,如图6和图7所示,沿着生层叠体11的划分线16提供切割凹槽23。这些切割凹槽23以图6详细显示的格状图形来设置。作为形成切割凹槽23的方法,例如,可以采用把切割刀压向复合层叠体11的表面或在通过旋转刮刀来切割复合层叠体11的方法。
切割凹槽23形成为使之能穿透第一收缩抑制层19,以及在层叠方向上延伸至生多层母基板5部分的一定深度。这深度约为生多层母基板15厚度的十分之一至十分之四。在第二收缩抑制层20侧也可以提供切割凹槽23,且使之对应于在第一收缩抑制层19侧上切割凹槽23的位置。
接着,在烧结步骤来处理具有通孔22和切割凹槽23的生复合层叠体11。该烧结步骤是在仅仅烧结在陶瓷生层14中包含的绝缘陶瓷粉末而并没有烧结在收缩抑制层19和20中包含的无机粉末情况下进行。在烧结过程中可将复合层叠体11放置在支架上,该支架可采用普通氧化铝板制成。另外,也可以采用具有高的孔隙率和优异渗透性的氧化铝板制成。
由于在烧结步骤中,收缩抑制层19和20中包含的无机粉末基本上是没有烧结的,因此,烧结抑制层19和20基本上不会收缩。从而,收缩抑制层19和20限制了生多层母基板15,因此,生多层母基板15基本上只有厚度方向上的收缩,而限制了在平行于主表面方向上的收缩。随之在烧结后多层母基板15的非均匀性变形也不会发生。
获得了在第一和第二收缩抑制层19和20之间的烧结过的多层母基板15之后,可采用刷子或类似的工具去除掉收缩抑制层19和20,因此,就获得了烧结过的多层母基板15。
接着,对烧结过多层母基板15进行诸如无电解电镀的湿电镀,即,进行在通孔22备有的导体18的暴露表面沉积电镀薄膜的步骤。更具体地说,采用无电解电镀方法在导体18的表面上形成镍电镀薄膜或类似的薄膜,随后再在所形成的薄膜上形成金电镀薄膜。
随后,烧结过的多层母基板15沿着切割凹槽23来划分,由此,就能获得如图8所示的所要求的多层陶瓷基板12。
在对应于通孔22内表面部分的多层陶瓷基板12的侧表面24上,导体18暴露于外侧以形成外部端电极17。
已经参照实施例1讨论了本发明,然而,可以在没有脱离本发明的精神和范围下进行各种修改。
例如,在第一实施例中,切割凹槽23具有V形的剖面;然而,也可以采用其他形状,例如,U形的剖面;另外,只要在处理时烧结过的复合层叠体11不容易断裂,就可以采用其它任何形状的切割凹槽。
此外,在平面上看,复合层叠体11基本上是个方形;然而,俯视矩形形状,即相交边的长度相互不同,也可以采用。
在生多层母基板15的内部,在第一实施例中,预先提供了形成外部端电极17的导体18;然而,取而代之的可以是,通过划分烧结过的多层母基板15所获得的多层陶瓷基板12的侧表面24上可以提供诸如导电浆的导体,该侧表面24对应于通孔22的部分内表面。在涂覆了导电浆之后,进行导电浆烧结的步骤和任何所需的电镀步骤。
另外,在第一实施例中,在层叠方向压制生复合层叠体11之后,形成通孔22,随后再形成切割凹槽23;然而,也可以相反的顺序来进行形成通孔22的步骤和提供切割凹槽23的步骤。当以相反的顺序进行这些步骤时,在提供切割凹槽23的步骤之前,在诸如100Mpa或低些的压力下进行预压制的步骤,在提供了切割凹槽23之后和形成通孔22之前,最好能以比预压制步骤更高压力,例如,50Mpa或更高的压力,进行后压制步骤。
在第一实施例中,烧结之前在生复合层叠体11中提供切割凹槽23,然而,也可以在烧结过的多层母基板15中提供切割凹槽,且多层母基板15可沿着切割凹槽23来划分。在上述情况下,切割凹槽一般都设置在去除了收缩抑制层19和20所获得的多层母基板15上;然而,切割凹槽也可以设置在烧结之后且去除收缩抑制层19和20之前的复合层叠体11上。
在第一实施例中,在形成了生复合层叠体11时,要首先制备用于形成陶瓷生层14的陶瓷生片和用于形成收缩抑制层19和20的无机生片21,以及进行这些生片的相互层叠的步骤;然而,如果没有制备陶瓷生片和无机生片21,则可采用印刷或其他类似的方法来重复涂覆用于形成陶瓷生片14的陶瓷浆和用于形成收缩抑制层19和20的无机浆以形成层叠结构。
在第一实施例中,形成通孔22,以划分导体18;然而,导体18并不是一定需要通过通孔22来划分。例如,在某些情况下,通孔22可以设置在偏离导体18中心的位置上,从而在通孔22内表面上暴露部分导体18。
在第一实施例中,导体18的剖面是矩形的,并且通孔22的剖面是圆形的;然而,这些剖面可以有多种多样的变化。此外,导体18和通孔22的位置和数量也可以根据多层陶瓷基板的设计有多种多样的变化。
参照图9至12,对上述的变化作专门的讨论。图9至12对应于第一实施例的图6,与图6中所示的组成部件相同的标号在这些图中表示相同的组成部件,且在下文中省略对它们的叙述。
在图9所示的第二实施例中,在图2所示的导体18以矩形剖面的形状形成时,可提供具有矩形剖面形状的通孔22,以划分导体18。
在图10所示的第三实施例中,形成了具有圆形剖面形状的导体18,且提供具有矩形剖面形状的通孔22,以划分导体18。尤其,图10所示的通孔22在剖面上具有较长侧,且该较长侧沿划分线16,即,以切割凹槽23延伸的方向对准。因此,能够顺利地沿着切割凹槽23来进行划分。
在图11所示的第四实施例中,形成了具有圆形剖面形状的导体18,且提供具有卵形或椭圆形剖面形状的通孔22,以划分导体18。在该实施例中,通孔22在剖面上具有较长的边,且该较长的边沿划分线16切割凹槽23延伸的方向对准。
在图12所示的第五实施例中,形成了基本上是方形剖面形状的导体18,且提供具有矩形剖面形状的通孔22,以便于划分导体18。此外,在该实施例中,所形成的导体18和通孔22是在划分线的交叉位置上,即,在沿着纵向方向和沿着横向方向延伸的切割凹槽23之间的交叉位置上。因此,当采用划分烧结过的多层母基板15来获得多层陶瓷基板时,就在每个多层陶瓷基板的四角上形成了外部端电极。
尽管在图中没有显示,但可以在一层复合层叠体中或一层多层母基板中形成剖面形状相互不同的各种形状的导体18和/或剖面形状相互不同的各种形状的通孔22。
图13和图14是用于说明本发明第六实施例的示图,且分别对应于第一实施例中的图6和图7。与图6和图7中所示的组成部件相同的标号表示图13和图14中相同的组成部件,且在下文中省略对它们的描述。
第六实施例的特征是形成了每个都具有空腔25的多层陶瓷基板。为了能形成空腔25,从用于形成构成生多层母基板15的陶瓷生层14的陶瓷生片中选择预定陶瓷生片,且在选定陶瓷生片中形成用于空腔的穿透部分26。
此外,在空腔25的开放侧所设置的第一收缩抑制层19最好也具有与空腔25连通的穿透部分27。这是因为在压制步骤中,这样容易实现对空腔25底部的压制。
当形成了空腔之后,在某些情况下,烧结过的多层母基板15可能容易在空腔部分产生不希望的断裂。因此,最好能形成较深的用于划分多层母基板15的切割凹槽23,以便于形成多层陶瓷基板。在某些情况下,切割凹槽23的深度最好约为多层母基板15厚度的十分之七。
图15对应于图7,是说明本发明第七实施例的示图。与图7所示组成元件相同的标号表示图15的相同组成元件,且在下文中省略对它们的讨论。
在参照图7以及其他图讨论的第一实施例中,导体18设置成能在层叠方向上穿透生母基板15;然而,在第七实施例中,各个导体18设置成仅能在层叠方向上延伸至生母基板15部分。当将该实施例的多层陶瓷基板安装于母板时,为了能减少焊料量,形成的焊料焊缝的高度能够减少且容易形成一致。因此,当该多层陶瓷基板用于高频应用时,能够减少由焊料焊缝而引起的电感分量的变化。
图16对应于图7,是说明本发明第八实施例的示图。与图7所示组成元件相同的标号表示图16中相同组成元件,且在下文中省略对它们的讨论。
在该第八实施例中,并没有在通孔22中提供用于外部端电极的导体。即使在没有提供导体时,但通孔22的存在至少满足了沿着划分线16来顺利地划分烧结过多层母基板15的效果。
在该实施例中,当需要外部端电极时,可以把导电浆或类似物来用于由划分烧结过多层母基板15而获得多层陶瓷基板的侧表面,该侧表面对应于通孔22的部分内表面,以便于形成用于外部端电极的导体。
图16所示没有提供导体的通孔22可以与在上述讨论实施例中提供导体的通孔22一起形成。在上述讨论的情况中,仅形成具有图15所示的结构的通孔22,以获得优异的划分性能,并沿着划分线16设置其合适数量。
接着,将讨论为验证本发明的效果而举的例子。
实例
粉末状的SiO2,Al2O3,B2O3和CaO所构成的粉末状氧化铝和粉末状结晶玻璃可以等容积比率来混合。接着,将15份重量的聚乙烯醇缩丁醛,40份重量的异丙醇和20份重量的甲苯加入100份重量的混合粉末中,随后所混合的混合物采用球磨机球磨24小时,从而,就形成了浆料。接着,使用刮刀来处理该浆料,从而形成120μm厚的陶瓷生片。
此外,将15份重量的聚乙烯(醇缩丁醛),40份重量的异丙醇和20份重量的甲苯加入100份重量的粉末状氧化铝中,随后采用球磨机混合24小时,从而,就形成了第二种浆料。接着,使用刮刀来处理该浆料,从而形成120μm厚的无机生片。
随后,将上述六片陶瓷生片相互层叠,且在形成层叠体的上表面和下表面,提供两片无机生片并相互层叠在一起,从而形成了具有图2和图3所示结构的生复合层叠体11,在该结构中,在第一和第二收缩抑制层19和20之间提供了生多层母基板15。切割该生多层母基板15,使之平面尺寸为135mm乘以135mm。
在形成该生复合层叠体11的生多层母基板15中,提供形成外部端电极17的导体18(见图8),并且具有导电浆料形成的导体18的陶瓷生片可作为陶瓷生片使用。
接着,将生复合层叠体11置于模子中,在60℃温度下进行压力为100Mpa的压制。
接着,如图4和图5所示,采用冲床在划分线16上形成通孔22。导体18被通孔22划分开,导体18暴露在通孔22的内表面。
如图6和图7所示,通过在生复合层叠体11的一个主表面上紧压切割刀,在整个主表面上形成格子图形的具有V型剖面和深度为350μm的切割凹槽23。切割凹槽相互相邻的间距设定为10mm。
在放置在70%的多孔性氧化铝的托盘上之后,该托盘沿侧向的单位长度的扭曲的平整度等于或小于0.05%,将生复合层叠体11加热至600℃3小时,随后再加热至900℃1小时,使得仅复合层叠体11的多层母基板15烧结。
接着,采用刷子抛光去除形成在烧结过多层母基板15两侧的收缩抑制层19和20,从而获得在其表面部分具有切割凹槽23的多层母基板15。
随后,对多层母基板进行无电解镍电镀和无电解金电镀。最好能进一步在通孔22内表面暴露的导体18的表面上沉积镍电镀薄膜和金电镀薄膜。
当测量该多层母基板在预定方向上单位长度的最大扭曲时,该扭曲值仅仅为0.10%。
接着,按照巧克力块的破开方法沿着划分线16来划分多层母基板15,从而获得如图8所示的多层陶瓷基板12。在该划分的步骤中,能够获得没有破裂和没有碎片的多层陶瓷基板12。
比较例1
采用类似于上述例子的方法来形成陶瓷生片和无机生片。
接着,在将六片陶瓷生片相互层叠在一起形成生母基板31之后,生母基板31置于模子中在60℃温度下进行压力为50Mpa的预压制步骤。该生多层母基板31如图17和图18所示。正如多层母基板在上述例子中讨论的情况那样,生母基板31包含陶瓷生层32和用于形成外部端电极的导体33。
在生母基板31的一个主表面上压紧切割刀,以在整个主表面上形成格子图形的具有V型剖面和深度为350μm的切割凹槽35。切割凹槽相邻的间距设定为10mm。
接着,切割具有切割凹槽35的生母基板31,使之平面尺寸为135mm×135mm,在该生多层母基板31的顶侧和底侧的每一侧上,提供两片平面尺寸为135mm×135mm的无机生片36且相互层叠在一起,从而形成具有在第一和第二收缩抑制层37和38之间提供了生母基板31结构的生复合层叠体39。随后,再将该生复合层叠体39置于模子中,且在60℃温度下进行压力为100MPa的压制。
接着,在与实例相同的条件下进行烧结步骤,采用与实例相类似的方法去除收缩抑制层37和38,从而就获得在其表面部分具有切割凹槽35的烧结过的多层母基板31。
当测量该多层母基板31在预定方向上单位长度的最大扭曲时,该扭曲值为0.10%,它近似为在实例中所获得的数据。
接着,多层母基板31沿着切割凹槽35划分。在所获得的多层陶瓷基板上会发生破裂和碎片,或在所获得的多层陶瓷基板上发生一些缺陷,例如,由于划分不能平滑地在形成导体的位置上进行,所以,一些导体33就不能被分开而只能设置在划分形成的侧表面的一侧。
对该多层母基板31,不能够进行无电解电镀以在导体33的表面上沉积电镀薄膜。
在本比较例1中所进行的工艺对应于上述讨论的专利No.2856045中所讨论的工艺。
比较例2
陶瓷生片和无机生片采用与上述例子中相类似的方法形成。
接着,如图19所示,将六片陶瓷生片相互层叠在一起,形成含层叠陶瓷生层41的生母基板42,再将两片无机生片43层叠在多层母基板42的上表面和下表面,从而形成具有在第一和第二收缩抑制层44和45之间提供了生母基板42结构的生复合层叠体46。
通过在生复合层叠体46的多层母基板42中填充导电浆来形成导体47,如图19所示。
接着,将生复合层叠体46置于模子中,且在压力为100MPa和温度为60℃下进行压制。
在生多层母基板46主表面的第二收缩抑制层45侧压紧切割刀,以在整个主表面上形成格子图形的具有V型剖面和深度为350μm的切割凹槽48。切割凹槽48相邻的间距设定为10mm。
另外,在生多层母基板46主表面的第一收缩抑制层44侧形成深度为350μm宽度为300μm的狭缝形状的切割凹槽49。
这些切割凹槽48和49设置在划分线50上。
接着,将含有无机粉末具有与收缩抑制层44和45相同成分的无机浆料51,填入狭缝状切割凹槽49。
接着,在与实例相同的条件下进行烧结,采用与实例相类似的方法去除收缩抑制层44和45,从而获得在其表面部分具有切割凹槽48和49的烧结过的多层母基板42。
当测量该多层母基板42在预定方向上单位长度的最大扭曲时,该扭曲值为0.10%,它近似于在实例中所获得的数据。
沿着设置切割凹槽48和49的划分线50来划分多层母基板42时,就能够得到优异的划分性能。
然而,在第二比较例子中的切割凹槽49并没有穿透,且由于电镀溶液并不能平滑的流动,因此最好是不要对该多层母基板42进行无电解电镀以在导体47表面沉积电镀薄膜。
在该比较例2中所进行的工艺类似于在上述讨论的日本未审查专利申请公开号No.2000-176928的文本中所讨论的工艺。
正如以上所讨论的,当根据本发明形成具有收缩抑制层和在收缩抑制层之间提供生多层母基板的生复合层叠体时,在烧结的多层母基板中不会再产生不需要的变形和应力,另外,可以平滑地沿着划分线进行上述划分,因为在划分线上形成了通孔,通孔用于从多层复合层叠体中获得多层陶瓷基板从而至少要穿透生多层母基板。
由于能够形成具有大面积的多层母基板,所以就改善了多层陶瓷基板的生产效率,另外,在划分的步骤中不会在多层陶瓷基板上发生破裂和碎片,从而能够提高多层陶瓷基板的成品率。
另外,通过划分所获得的多层陶瓷基板的部分侧面对应于通孔的内表面部分。形成多层陶瓷基板部分侧表面的这部分通孔的内表面十分有利于形成外部端电极。由于上述所讨论的外部端电极位于通过划分通孔形成的凹部,因此就能以高的精度来形成外部端电极的位置和宽度,从而有利于实现多层陶瓷基板的小型化和更高的布线密度。另外,在进行外部端电极的电镀时,即使出现电镀膜的正常沉积,在相邻外部端电极之间的电路短路也不易发生。
在多层陶瓷基板中形成空腔时,正如以上所讨论的,由于在空腔部位容易发生破裂,因此获得上述所讨论的优异划分性能的作用就变得十分重要。
当本发明的特性之一的通孔能够穿透由收缩抑制层和夹在其中的生多层母基板所构成的生复合层叠体时,就能够高效率地形成这些通孔。
根据本发明,生多层陶瓷母基板包括形成为多层陶瓷基板外部端电极的导体,且导体在形成通孔时暴露在通孔的内表面。另外,在将烧结过的多层母基板划分成多层陶瓷基板之后,形成外部端电极的导体可设置在凹部,以实现上述所讨论的效果,因为在通孔内表面所形成的导体被划分以形成多层陶瓷基板侧表面上的外部端电极且暴露在外面。即,除了具有优异的划分性能以外,所形成的通孔实现了外部端电极,所以,还能够实现具有多功能的通孔。
因而,当所形成的导体仅仅是在层叠方向上延伸至部分生母基板时,就能够减少用于在母板上安装所得到的多层陶瓷基板所需焊料的数量,且能够根据在层叠方向上导体的尺寸来确定焊缝的高度,以及当多层陶瓷基板用于高频应用时,能够减少由焊缝所引起的电感分量。
当提供了形成外部端电极的导体且暴露在通孔的内表面时,可以采用诸如无电解电镀的湿电镀方法用于多层母基板使之在导体的表面沉积电镀薄膜,因此,能够有效地进行外部端电极上形成电镀薄膜的步骤。
在本发明中,当形成生复合层叠体时,以及,当沿着划分线设置切割凹槽使之穿透至少一层收缩抑制层并在厚度方向上延伸至部分生多层母基板时,就能够在划分烧结的多层母基板以获得多层陶瓷基板的步骤中获得更为优异的划分性能。
当形成上述讨论的切割凹槽时,可有效地进行层叠处理和形成切割凹槽的步骤,因为,在形成生复合层叠体的层叠处理中不一定要进行形成切割凹槽的步骤。
当在以层叠方向压制生复合层叠体之后进行形成切割凹槽的步骤和形成通孔的步骤时,能够改善在形成生多层母基板的陶瓷生层之间及多层母基板和收缩抑制层之间的粘合,并且随后在这些条件下形成切割凹槽和通孔,从而,能够可靠地以适当状态提供切割凹槽和通孔。
另外,当本发明中形成生多层母基板的陶瓷生层含有玻璃或结晶态玻璃时,就能够在相对较低的温度下进行生多层母基板的烧结,从而能够对收缩抑制层所包含的无机粉末有较宽的选择。
不脱离本发明的精神和范围可对本发明的方法和产品作出各种变化和修改。上述各个实施例只是用于说明本发明的目的,而并不是企图限制发明。

Claims (20)

1.一种制造各自包括相互层叠陶瓷层的多层陶瓷基板的制造方法,其特征在于,该方法包括下述步骤:
制备生复合层叠体,它包括生多层母基板和设置成在层叠方向上将生多层母基板夹在中间的一对收缩抑制层,
其中,所述生多层母基板包括多个含有可烧结的绝缘陶瓷粉末的陶瓷生层,所述生多层母基板具有限定多个多层陶瓷基板的预定划分线,所述收缩抑制层包含在所述绝缘陶瓷粉末的可烧结温度下不会烧结的无机粉末,所述生复合层叠体具有多个通孔,这些通孔设置在划分线上以便在层叠方向上至少穿透生多层母基板;
在绝缘陶瓷粉末烧结而无机粉末不烧结的条件下焙烧生复合层叠体,以形成在收缩抑制层之间的经烧结的多层母基板;
去除所述收缩抑制层;以及,
沿着预定的划分线划分烧结过的多层母基板,以形成多个陶瓷基板,每个基板都具有含通孔内表面二分之一的侧表面。
2.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,还至少包括从下列组中选择的一个步骤:
制备用于形成陶瓷生层的陶瓷生片;
制备用于形成收缩抑制层的无机生片;
相互层叠陶瓷生片;以及,
层叠无机生片,以在层叠方向上将陶瓷生片夹在中间。
3.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,进一步包括至少在一层陶瓷生片中提供穿透部分,以形成多层陶瓷基板中的空腔的步骤。
4.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,进一步包括在收缩抑制层之间的生多层母基板上形成通孔的步骤。
5.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,进一步包括在陶瓷生片上形成透孔的步骤,该透孔设置成使陶瓷生片在层叠时透孔能形成通孔。
6.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,进一步包括下述步骤:提供用于形成多层陶瓷母基板外部端电极的导体,使之能暴露在通孔的内表面;从而,在将多层母基板划分之后,所述导体能暴露在对应于通孔内表面的多层陶瓷基板的部分侧表面上,以形成外部端电极。
7.如权利要求6所述的制造多层陶瓷基板的方法,其特征在于,进一步包括形成生复合层叠体,且提供通孔以便于划分导体的步骤。
8.如权利要求6所述的制造多层陶瓷基板的方法,其特征在于,所提供的导体在层叠方向上穿透所述生多层母基板。
9.如权利要求6所述的制造多层陶瓷基板的方法,其特征在于,所提供的导体在层叠方向上延伸至部分生多层母基板。
10.如权利要求6所述的制造多层陶瓷基板的方法,其特征在于,进一步包括下述步骤:湿镀烧结过的多层母基板,使得在去除收缩抑制层之后和划分多层母基板之前在通孔内表面所暴露的导体表面上沉积电镀薄膜。
11.如权利要求6所述的制造多层陶瓷基板的方法,其特征在于,所述导体可由导电浆构成。
12.如权利要求12所述的制造多层陶瓷基板的方法,其特征在于,所述导体至少具有Ag、Ag-Pt合金、Ag-Pd合金、Cu、Au以及Ni中的一种成分。
13.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,还包括下述步骤:形成导体,该导体将在通过划分多层母基板制成的多层陶瓷基板的侧表面上对应于通孔的内表面部分成为外部端电极。
14.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,还包括下述步骤:所述通孔具有矩形的剖面形状,并且剖面形状的较长侧设置在划分线延伸的方向。
15.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,还包括下述步骤:在生复合层叠体上沿着划分线形成切割凹槽,且使之至少穿透一层收缩抑制层并在厚度方向上延伸至部分多层母基板,从而当划分多层母基板时能沿着切割凹槽来划分多层母基板。
16.如权利要求15所述的制造多层陶瓷基板的方法,其特征在于,在层叠方向压制生复合层叠体之后实施形成切割凹槽的步骤。
17.如权利要求16所述的制造多层陶瓷基板的方法,其特征在于,在压制步骤以后再形成通孔。
18.如权利要求17所述的制造多层陶瓷基板的方法,其特征在于,生复合层叠体可在第一压力下压制,以形成切割凹槽,得到的生复合层叠体再在高于所述第一压力的第二压力下压制然后形成通孔。
19.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,划分多层母基板包括在烧结过的多层母基板上沿着划分线形成切割凹槽,由此烧结过的多层母基板可沿着切割凹槽来划分。
20.如权利要求1所述的制造多层陶瓷基板的方法,其特征在于,所述陶瓷生层包括玻璃。
CNB021412464A 2001-06-29 2002-06-28 制造多层陶瓷基板的方法 Expired - Lifetime CN1242661C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001199253 2001-06-29
JP2001199253A JP2003017851A (ja) 2001-06-29 2001-06-29 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
CN1395464A true CN1395464A (zh) 2003-02-05
CN1242661C CN1242661C (zh) 2006-02-15

Family

ID=19036568

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021412464A Expired - Lifetime CN1242661C (zh) 2001-06-29 2002-06-28 制造多层陶瓷基板的方法

Country Status (4)

Country Link
US (1) US6938332B2 (zh)
JP (1) JP2003017851A (zh)
KR (1) KR100451949B1 (zh)
CN (1) CN1242661C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411155C (zh) * 2004-01-27 2008-08-13 株式会社村田制作所 层叠型电子元器件及其制造方法
CN1870857B (zh) * 2005-05-25 2011-06-15 阿尔卑斯电气株式会社 被屏蔽的电子电路单元及其制造方法
CN101785374B (zh) * 2007-08-29 2011-12-07 株式会社村田制作所 陶瓷多层基板
CN101036239B (zh) * 2004-09-07 2011-12-14 日立Aic株式会社 芯片部件型发光器件及其使用的布线基板
CN102683020A (zh) * 2011-03-14 2012-09-19 株式会社村田制作所 层叠陶瓷电子部件的制造方法
CN103066029A (zh) * 2012-12-13 2013-04-24 日月光半导体(上海)股份有限公司 封装基板条构造及其制造方法
CN107266067A (zh) * 2017-06-14 2017-10-20 东莞华晶粉末冶金有限公司 一种层状复合陶瓷板、制作方法及移动终端设备
CN113195221A (zh) * 2018-12-10 2021-07-30 Tdk电子股份有限公司 衬底和制造该衬底的方法
CN113754457A (zh) * 2021-09-27 2021-12-07 惠州市芯瓷半导体有限公司 一种多层板及制作方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
US6426470B1 (en) * 2001-01-17 2002-07-30 International Business Machines Corporation Formation of multisegmented plated through holes
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
GB2395366B (en) * 2002-04-26 2005-10-05 Murata Manufacturing Co Method for manufacturing ceramic composites
JP4696443B2 (ja) * 2003-09-19 2011-06-08 株式会社村田製作所 多層セラミック基板の製造方法
JP4131694B2 (ja) * 2003-10-06 2008-08-13 三洋電機株式会社 積層セラミックス基板及びその製造方法
KR20060112591A (ko) * 2003-10-17 2006-11-01 히타치 긴조쿠 가부시키가이샤 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기
SI1543727T1 (sl) * 2003-12-19 2007-08-31 Kraft Foods R & D Inc Z voskom oplaten sir
JP4421910B2 (ja) * 2004-01-29 2010-02-24 日本碍子株式会社 熱処理用トレー及びそれを用いたセラミック製品の製造方法
DE102004020329A1 (de) * 2004-04-26 2005-11-10 Epcos Ag Elektrische Funktionseinheit und Verfahren zu deren Herstellung
SG119230A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Interposer including at least one passive element at least partially defined by a recess formed therein method of manufacture system including same and wafer-scale interposer
US7653054B2 (en) * 2005-03-28 2010-01-26 Cisco Technology, Inc. Zone based quality of service in a fibre channel fabric
US7344679B2 (en) * 2005-10-14 2008-03-18 International Business Machines Corporation Method and apparatus for point of care osmolarity testing
JP4777744B2 (ja) * 2005-11-01 2011-09-21 セイコーインスツル株式会社 圧電振動子用ウェハ体及び圧電振動子の製造方法
TWM295791U (en) * 2006-02-22 2006-08-11 Walsin Technology Corp Chip-type passive element substrate
JP4787638B2 (ja) * 2006-03-16 2011-10-05 新光電気工業株式会社 配線基板の製造方法
JP4938471B2 (ja) * 2006-04-13 2012-05-23 アルプス電気株式会社 グリーンシートのスルーホール加工装置およびスルーホール加工方法
CN101341808B (zh) * 2006-05-29 2010-06-23 株式会社村田制作所 陶瓷多层基板的制造方法
WO2008018227A1 (fr) * 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. Procédé de production d'un substrat céramique multicouche
TW200815309A (en) * 2006-09-29 2008-04-01 Delta Electronics Inc Ceramic substrate and fabricating method thereof
TW200815310A (en) * 2006-09-29 2008-04-01 Delta Electronics Inc Fabricating method for ceramic thin plate
JP2008153441A (ja) * 2006-12-18 2008-07-03 Koa Corp 配線基板およびその製造方法
KR100887127B1 (ko) * 2007-11-23 2009-03-04 삼성전기주식회사 적층 세라믹 기판의 제조방법
JP4475365B2 (ja) * 2008-03-03 2010-06-09 株式会社村田製作所 セラミック基板の製造方法およびセラミック基板
KR101004942B1 (ko) * 2008-08-29 2010-12-28 삼성전기주식회사 다층 세라믹 기판 제조방법
US8056199B2 (en) * 2008-10-21 2011-11-15 Tdk Corporation Methods of producing multilayer capacitor
KR101046006B1 (ko) * 2008-10-23 2011-07-01 삼성전기주식회사 무수축 다층 세라믹 기판의 제조방법
JP5168096B2 (ja) * 2008-11-12 2013-03-21 Tdk株式会社 セラミック基板および電子部品の製造方法
CN101859746B (zh) * 2009-04-07 2012-06-27 宏齐科技股份有限公司 用双面切割以形成导电通道的导电基板结构及其制作方法
KR20110019536A (ko) * 2009-08-20 2011-02-28 삼성전기주식회사 세라믹 기판 및 그 제조방법
JP5567445B2 (ja) * 2010-10-08 2014-08-06 スタンレー電気株式会社 セラミック多層配線基板の製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
WO2015129340A1 (ja) * 2014-02-28 2015-09-03 株式会社村田製作所 セラミック基板およびモジュール部品の製造方法
KR101963274B1 (ko) * 2014-10-10 2019-03-28 삼성전기주식회사 다층 세라믹 기판 및 그 제조 방법
JP6495701B2 (ja) * 2015-03-17 2019-04-03 京セラ株式会社 電子部品収納用パッケージおよびその製造方法
US10660209B2 (en) * 2017-11-14 2020-05-19 International Business Machines Corporation Thin film capacitors for core and adjacent build up layers
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG48955A1 (en) * 1992-07-27 1998-05-18 Murata Manufacturing Co Multilayer electronic component method of manufacturing the same and method of measuring characteristics thereof
JP2729731B2 (ja) * 1992-09-11 1998-03-18 株式会社住友金属エレクトロデバイス セラミックス多層基板の製造方法
JPH06112612A (ja) * 1992-09-29 1994-04-22 Sumitomo Metal Ind Ltd セラミックス多層基板及びその製造方法
JP3351043B2 (ja) * 1993-09-10 2002-11-25 松下電器産業株式会社 多層セラミック基板の製造方法
JP2856045B2 (ja) 1993-09-27 1999-02-10 住友金属鉱山株式会社 セラミック基板の製造方法
WO1996039298A1 (en) * 1995-06-06 1996-12-12 Sarnoff Corporation Method for the reduction of lateral shrinkage in multilayer circuit boards on a support
JPH09246723A (ja) * 1996-03-11 1997-09-19 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック回路基板
US5858145A (en) * 1996-10-15 1999-01-12 Sarnoff Corporation Method to control cavity dimensions of fired multilayer circuit boards on a support
JPH1154886A (ja) * 1997-08-05 1999-02-26 Ngk Spark Plug Co Ltd 配線基板の多数個取り基板及びその製造方法
JP2000176928A (ja) 1998-12-14 2000-06-27 Sumitomo Metal Mining Co Ltd セラミック配線基板の製造方法
JP2000299561A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2000315841A (ja) * 1999-04-28 2000-11-14 Kyocera Corp 電子部品用セラミックス基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446262B2 (en) 2004-01-27 2008-11-04 Murata Manufacturing Co., Ltd. Laminated electronic component and method for producing the same
CN100411155C (zh) * 2004-01-27 2008-08-13 株式会社村田制作所 层叠型电子元器件及其制造方法
CN101036239B (zh) * 2004-09-07 2011-12-14 日立Aic株式会社 芯片部件型发光器件及其使用的布线基板
CN1870857B (zh) * 2005-05-25 2011-06-15 阿尔卑斯电气株式会社 被屏蔽的电子电路单元及其制造方法
CN101785374B (zh) * 2007-08-29 2011-12-07 株式会社村田制作所 陶瓷多层基板
CN102683020B (zh) * 2011-03-14 2016-01-06 株式会社村田制作所 层叠陶瓷电子部件的制造方法
CN102683020A (zh) * 2011-03-14 2012-09-19 株式会社村田制作所 层叠陶瓷电子部件的制造方法
CN103066029A (zh) * 2012-12-13 2013-04-24 日月光半导体(上海)股份有限公司 封装基板条构造及其制造方法
CN103066029B (zh) * 2012-12-13 2015-07-15 日月光半导体(上海)有限公司 封装基板条构造及其制造方法
CN107266067A (zh) * 2017-06-14 2017-10-20 东莞华晶粉末冶金有限公司 一种层状复合陶瓷板、制作方法及移动终端设备
CN113195221A (zh) * 2018-12-10 2021-07-30 Tdk电子股份有限公司 衬底和制造该衬底的方法
CN113195221B (zh) * 2018-12-10 2023-07-18 Tdk电子股份有限公司 衬底和制造该衬底的方法
US11958271B2 (en) 2018-12-10 2024-04-16 Tdk Electronics Ag Substrate and method for producing the substrate
CN113754457A (zh) * 2021-09-27 2021-12-07 惠州市芯瓷半导体有限公司 一种多层板及制作方法
CN113754457B (zh) * 2021-09-27 2024-02-23 惠州市芯瓷半导体有限公司 一种多层板及制作方法

Also Published As

Publication number Publication date
KR20030003072A (ko) 2003-01-09
US6938332B2 (en) 2005-09-06
US20030000079A1 (en) 2003-01-02
CN1242661C (zh) 2006-02-15
JP2003017851A (ja) 2003-01-17
KR100451949B1 (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
CN1242661C (zh) 制造多层陶瓷基板的方法
CN1314058C (zh) 叠层陶瓷电子元件及其生产方法
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1209951C (zh) 陶瓷多层底板的制造方法及未烧结的复合层合体
CN1768559A (zh) 多层印刷电路板
CN1444240A (zh) 陶瓷电子元件及其制造方法
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1577813A (zh) 电路模块及其制造方法
CN101065842A (zh) 电子元器件及其制造方法
CN1472805A (zh) 电路元件,电路元件组件,电路元件内置模块及其制造方法
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
JP6609622B2 (ja) 配線基板
CN1874648A (zh) 布线板以及布线板的制造方法
CN107001147B (zh) 陶瓷基体及其制造方法
CN1162962C (zh) 电子部件的外部涂层基底及压电谐振部件
CN1624829A (zh) 电容器及其制造方法
CN1633709A (zh) 半导体辐射衬底及其生产方法和组件
CN1220474A (zh) 叠片电子元件的制造方法
JPWO2019207884A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
CN104589738A (zh) 多层陶瓷基板及其制造方法
JP2007109977A (ja) セラミック基板の製造方法
CN1256007C (zh) 层叠型陶瓷电子元器件及其制造方法
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
JPWO2017217490A1 (ja) セラミック素地及びその製造方法
CN1459811A (zh) 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060215