CN1384973A - 具有减轻的击穿现象的沟道型双扩散金属氧化物半导体晶体管 - Google Patents
具有减轻的击穿现象的沟道型双扩散金属氧化物半导体晶体管 Download PDFInfo
- Publication number
- CN1384973A CN1384973A CN00812811A CN00812811A CN1384973A CN 1384973 A CN1384973 A CN 1384973A CN 00812811 A CN00812811 A CN 00812811A CN 00812811 A CN00812811 A CN 00812811A CN 1384973 A CN1384973 A CN 1384973A
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- tagma
- forms
- substrate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 4
- 210000000746 body region Anatomy 0.000 abstract 2
- 230000000873 masking effect Effects 0.000 abstract 2
- 238000009499 grossing Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种形成沟道型DMOS晶体管的方法,所形成的沟道型DMOS晶体管具有减轻的击穿现象。该方法开始先提供一第一导电类型的衬底。在衬底上形成第二导电类型的体区。形成至少限定一个沟道的掩模层。接下来,形成沟道和沿着沟道的绝缘层。然后在沟道中形成覆盖在绝缘层上的导电电极。在体区中邻近沟道的地方形成第一导电类型的源区。形成沟道的步骤包括蚀刻沟道的步骤和在去除限定沟道的掩模前利用牺牲氧化物层使沟道的侧壁平滑的步骤。
Description
发明领域
本发明一般涉及金属氧化物半导体场效应(MOSFET)晶体管，具体地说，涉及具有沟道结构的双扩散金属氧化物半导体(DMOS)晶体管。
背景技术
DMOS(双扩散MOS)晶体管是一种利用扩散形成晶体管各区域的MOSFET(金属氧化物半导体场效应晶体管)。典型地，DMOS晶体管用作为功率集成电路应用提供高电压电路的功率晶体管。当要求低的前向压降时，DMOS晶体管的每元件区域能够提供更高的电流。
典型的分立型DMOS电路包括两个或多个并行制造的单个的DMOS晶体管元件。各个DMOS晶体管元件共用一个公共的漏极接点(衬底)，同时它们的源极都利用金属短路，它们的栅极都通过多晶硅短路。这样，即使分立的DMOS电路用一个较小的晶体管的矩阵构成，它仍然能象单个的大晶体管那样工作。对于分立DMOS电路来说，最好使晶体管矩阵通过栅极导通时，它的每个单元面积的导电能力最大化。
一种特殊类型的DMOS晶体管是所谓的沟道型DMOS晶体管，其中形成垂直的沟道，在源极和漏极之间延伸的沟道中形成栅极。覆有薄氧化物层并且填充有多晶硅的沟道允许更小的压缩电流流过，从而提供更低的特定的导通电阻。在美国专利No.5,072,266、5,541,425和5,866,931中公开了一些沟道型DMOS晶体管的例子。
沟道型DMOS晶体管的一个问题是击穿现象。当晶体管的沟道被耗尽时引起的击穿现象，典型地在雪崩击穿之前形成非破坏性的漏电流。已经发现击穿现象在具有较高的晶体管元件密度的情况下特别有害，在高于大约18M/in2的密度时更加明显。在引起击穿现象的各种原因中，一个重要的原因发生在形成沟道栅极的过程中。特别是，在蚀刻沟道后，执行牺牲氧化步骤以使随后将淀积薄氧化物层的沟道侧壁平滑，随后淀积薄氧化物层。在牺牲氧化步骤和氧化物淀积步骤的过程中，由于在高温下进行的牺牲氧化步骤中掺杂材料(一般为硼)将硅与栅极氧化物隔离，掺杂材料从相邻的沟道流失(所谓的p-体)。由于沟道的相对宽度随着沟道所包围的表面积增加，这个问题在高元件密度的情况下更加严重。
由于在多晶硅中使用的掺杂剂(一般为磷)能够穿透栅极进入到p-体中，这将降低沟道中载流子的浓度，当淀积多晶硅以填充沟道时击穿现象更加严重。随着沿沟道的栅极氧化物层厚度的降低，这个问题更加严重。
美国专利No.5,072,266公开了一种用于制造沟道型DMOS晶体管的工艺步骤的常规顺序。在该工艺中，在形成沟道前形成p-体沟道和源区。如上所述，但是，在形成沟道时，掺杂材料会从p-体中流失，加剧了击穿现象。结果，必须增加沟道和p-体的深度以补偿增加的击穿现象。而且，由于在形成沟道栅极中使用的氧化步骤中在源区中产生的硅缺陷，在沟道形成的过程中也可以对源区产生不利影响。
美国专利No.5,468,982试图通过在蚀刻并填充沟道栅极后形成p-体来减轻击穿现象。但是，由于p-体的形成需要在高温(一般为1100-1150℃)下进行的扩散步骤，所以这种方法不能令人完全满意。高温使得在填充沟道的多晶硅中的掺杂材料以更高的速度穿透栅极氧化物，从加重的击穿现象。
因此，仍然需要一种制造能够基本上减轻击穿现象的沟道型DMOS晶体管的工艺。
发明内容
本发明提供了一种形成沟道型DMOS晶体管的方法。该方法开始先提供一第一导电类型的衬底。在衬底上形成第二导电类型的体区。形成至少限定一个沟道的掩模层。接下来，形成沟道和沿着沟道的绝缘层。然后在沟道中形成覆盖在绝缘层上的导电电极。在体区中邻近沟道的地方形成第一导电类型的源区。形成沟道的步骤包括蚀刻沟道的步骤和在去除限定沟道的掩模前利用牺牲氧化物层使沟道的侧壁平滑的步骤。
本发明在去除构图的沟道掩模之前完成了沟道形成步骤，由于构图的沟道掩模用作顶层或阻挡层，所以防止了掺杂材料从p-体流失。这样，减轻了击穿现象。
根据本发明的另一个方面，导电电极由多晶硅形成。形成多晶硅导电电极的步骤可以包括：淀积未掺杂多晶硅层，然后淀积掺杂的多晶硅层的步骤。由于未掺杂的多晶硅层用作缓冲层阻止掺杂材料通过绝缘层进入体区，所以这些步骤也能够减轻击穿现象。
附图说明
图1示出了根据本发明的沟道型DMOS晶体管的一个实施例的示意剖视图。
图2-7示出了根据本发明形成图1中的DMOS晶体管的工艺步骤的顺序。
图8示出了根据本发明的方法，当在去除沟道掩模前完全形成沟道时(实线)，和按照常规方法制造沟道时(虚线)，整个晶体管的掺杂浓度。
图9示出了当沟道中仅仅填充掺杂的多晶硅时(虚线)，和当在掺杂的多晶硅后再沿沟道形成一层未掺杂的多晶硅时(实线)，整个晶体管的掺杂浓度。
具体实施例的详细说明
图1示出了本发明的一个实施例，示出了一个六边形的沟道型DMOS结构21的一半。在本实施例中，上述结构包括：n+型衬底100，在其上生长有轻度n-掺杂的外延层104。在掺杂的外延层104内，设有相反导电类型的体区116。n-掺杂外延层140覆盖在大部分体区116上，用作源极。六边形的沟道124设置在外延层内，上述沟道在结构的上表上开口。与晶体管元件相连的沟道124限定元件区31，元件区在横剖视图中也是六边形。在元件区31内，体区116升高到结构的上表面，在元件区的上表面的横剖视图中形成暴露的图案。
如图1所示的MOSFET具有定位在垂直方向的矩形沟道内的栅极。这一结构通常称为沟道型垂直DMOSFET。因为漏极接点出现在衬底的背面或下面，并且从源极到漏极的沟道电流为垂直的，所以称为“垂直”。这使得与弯折或弯曲的电流通路或寄生场效应结构有关的高电阻最小化。由于源区也扩散到在相反导电类型的较早扩散的体区的一部分上的外延材料中，上述器件也是双扩散(用前缀“D”表示)。这种结构利用沟道侧壁区域通过栅极控制电流，并且具有基本上垂直的电流。如上所述，这种器件特别适合用作其中使通过给定横截面的硅的电流最小化的功率开关晶体管。
应该注意对于基本的晶体管操作，晶体管元件31的形状不需要为六边形，而更经常地，可以是任意的多边形形状。但是，正方形和正六边形是最便于布线的。也可以，不具有如图所示的封闭元件的几何形状，晶体管元件可以敞开或为条形。在上述的参考文献中已经示出了各种晶体管元件的几何形状的例子。并且，还应该注意到在图1和后面的图中，仅仅示出了衬底、和衬底相连的掺杂区和沟道。为了清楚的目的，其它层，例如覆盖绝缘层，栅极结构和导电互连都没有示出，它们对于本领域的技术人员来说是已知的。
图2-7示出了形成图1示出的DMOS器件的步骤。在图2中，N-掺杂外延层104在常规的N+掺杂衬底100上生长。30伏的器件的外延层104一般为5.5微米厚。接下来，在注入和扩散步骤中形成p-体区116。由于在整个衬底上均匀地进行p-体区注入，因此不需要掩模。p-体区是在40-60KEV注入的剂量为5.5×1013/cm2的硼。
在图3中，通过用氧化物层覆盖外延层104来形成掩模层，然后再按照现有技术那样暴光并构图以留下掩模部分120。掩模部分120用于限定沟道的定位。利用反应离子蚀刻将沟道124干蚀刻穿过掩模开口到一定深度，该深度通常在从1.5到2.5微米的深度。
在图4中，使各个沟道的侧壁平滑。根据本发明，这一工艺步骤是在沟道掩模部分120仍然还在的时候进行的。首先，可以使用干化学蚀刻来从沟道侧壁上去除薄氧化物层(一般为大约500-1000埃)，以消除由于反应离子蚀刻工艺而引起的损失。接下来，在沟道124和掩模部分120上生长牺牲二氧化硅层150。通过缓冲氧化物蚀刻或HF蚀刻去除牺牲层150以及掩模部分120，使得所得到的沟道侧壁尽可能的光滑。
因为本发明在去除构图的沟道掩模之前完成了形成沟道的步骤，构图的沟道掩模用作顶层或阻挡层，所以掺杂材料不会从p-体流失。相反，在前面提及的美国专利No.5,072,266中，在进行牺牲氧化物步骤之前去除沟道掩模，从而使得掺杂材料会从p-体流失。由于本发明避免了在现有技术中遇到的上述问题，减轻了沟道现象。
如图5所示，然后在整个结构上淀积栅极氧化物层130使得其覆盖沟道侧壁和p-体116的表面。栅极氧化物层130一般的厚度为500-800埃。接下来，用多晶硅152填充沟道124。在淀积之前，多晶硅一般掺杂有氯化磷或注入有砷或磷以降低其电阻率，一般在20欧姆/米的范围内。
在图6中，蚀刻多晶硅层152以使其厚度最佳，并且暴露出栅极氧化物层130延伸在p-体116上的部分。接下来，利用光刻胶掩模工艺来形成构图的掩模层160。构图的掩模层160限定源区140。然后通过注入和扩散工艺形成源区140。例如，源区可以在80KEV注入砷达到8×1015到1.2×1016的范围。在注入后，砷扩散到大约0.5微米的深度。最后，用常规方法去除掩模层160以形成图7所示的结构。
通过在结构上形成和构图BPSG层，限定与栅电极相连的BPSG区域来用常规方法完成沟道型DMOS晶体管。并且，在衬底的下表面上形成漏极接触层。最后，使用焊盘掩模来限定焊盘接点。
图8示出了当根据本发明，在去除沟道掩模前完全形成沟道时(实线)，和当按照现有技术制造沟道时(虚线)，整个晶体管的掺杂浓度。在曲线图中示出了各种界面的定位。清楚地，模型表示当使用本发明的制造技术时，较少的掺杂材料从p-体流失，从而提供了较厚的p-体，使得减轻了击穿现象。
图9示出了当沟道中仅仅填充有掺杂的多晶硅时(虚线)，和当形成掺杂的多晶硅后又沿沟道形成未掺杂的多晶硅层时(实线)，整个晶体管的掺杂浓度。当层中设有掺杂的和未掺杂的多晶硅时，在p-体中的掺杂浓度更大，p-体更厚。
根据本发明的一个方面，通过在两步工艺中用多晶硅填充沟道，可以减轻击穿现象。在第一步骤中，沿沟道的侧壁淀积一层掺杂的多晶硅层。然后，在淀积一层未掺杂的多晶硅层。一般地，掺杂的多晶硅层的厚度大于未掺杂的多晶硅层的厚度。例如，掺杂的多晶硅层和未掺杂的多晶硅层的厚度的比可以为7∶1，总厚度约为8,000埃。未掺杂的多晶硅层最好用作缓冲层来阻止掺杂材料穿过栅极氧化物层到p-体，从而进一步减轻击穿现象。当在去除沟道掩模之前形成沟道时可以使用这两步工艺。也可以，用两层淀积工艺自身来减轻击穿现象。也就是说，即使在形成沟道前去除沟道掩模时，沟道中也可以填充未掺杂的和掺杂的多晶硅。
尽管这里具体示出了和描述了各种实施例，但是应该理解，在不背离本发明精神和范围的情况下，对本发明所进行的各种修改和改变都被上述教导覆盖，并且在所附权利要求的范围内。例如，本发明的方法可以用于形成DMOS，其中各个半导体区域的导电类型与这里描述的相反。
Claims (20)
1.一种形成沟道型DMOS晶体管元件的方法，包括以下步骤：
提供一第一导电类型的衬底；
在衬底上形成第二导电类型的体区；
形成至少限定一个沟道的掩模层；
形成掩模所限定的沟道，所述沟道穿过体区和衬底延伸；
沿着沟道形成绝缘层；
在沟道中形成覆盖在绝缘层上的导电电极；
在体区中邻近沟道的地方形成第一导电类型的源区；并且
其中形成沟道的步骤包括蚀刻沟道的步骤和在去除限定沟道的掩模前利用牺牲氧化物层使沟道的侧壁平滑的步骤。
2.根据权利要求1所述的方法，其中形成体区的步骤包括将掺杂剂注入和扩散到衬底中的步骤。
3.根据权利要求1所述的方法，其中形成沟道的步骤包括覆盖在体区上形成构图的掩模层的步骤。
4.根据权利要求1所述的方法，还包括在形成沟道后，去除牺牲氧化物层和构图的掩模层的步骤。
5.根据权利要求1所述的方法，其中沿沟道形成绝缘层的步骤包括在沟道中淀积氧化物层的步骤。
6.根据权利要求1所述的方法，其中形成导电电极的步骤包括覆盖绝缘层在沟道中淀积多晶硅的步骤。
7.根据权利要求6所述的方法，其中多晶硅包括掺杂材料。
8.根据权利要求6所述的方法，其中淀积多晶硅的步骤包括淀积一层未掺杂的多晶硅，然后再淀积一层掺杂的多晶硅的步骤。
9.根据权利要求1所述的方法，其中形成源区的步骤包括淀积构图的掩模层和将掺杂剂注入和掺杂到体区的步骤。
10.一种形成沟道型DMOS晶体管元件的方法，包括以下步骤：
提供一第一导电类型的衬底；
在衬底上形成第二导电类型的体区；
形成至少限定一个沟道的掩模层；
形成掩模所限定的沟道，所述沟道穿过体区和衬底延伸；
沿着沟道形成绝缘层；
覆盖绝缘层在沟道中形成多晶硅导电电极；
在与沟道相邻的体区中形成第一导电类型的源区；
其中形成多晶硅导电电极的步骤包括淀积一层未掺杂的多晶硅，然后淀积一层掺杂的多晶硅的步骤。
11.根据权利要求10所述的方法，其中形成体区的步骤包括将掺杂剂注入和扩散到衬底中的步骤。
12.根据权利要求10所述的方法，其中形成沟道的步骤包括覆盖在体区上形成构图的掩模层的步骤。
13.根据权利要求10所述的方法，还包括在形成沟道后，去除牺牲氧化物层和构图的掩模层的步骤。
14.根据权利要求10所述的方法，其中沿沟道形成绝缘层的步骤包括在沟道中淀积氧化物层的步骤。
15.根据权利要求10所述的方法，其中形成沟道的步骤包括蚀刻沟道并且在去除限定沟道的掩模层之前利用牺牲氧化物层使沟道的侧壁平滑的步骤。
16.根据权利要求10所述的方法，其中形成源区的步骤包括淀积构图的掩模层和将掺杂剂注入并扩散到体区的步骤。
17.一种沟道型DMOS晶体管元件，包括：
第一导电类型的衬底；
在衬底上的体区，所述体区具有第二导电类型；
至少一个穿过体区和衬底延伸的沟道；
沿沟道的绝缘层；
在沟道中覆盖绝缘层的导电电极，所述导电电极包括掺杂层和未掺杂层；以及
在体区中与沟道相邻的第一导电类型的源区。
18.根据权利要求17所述的DMOS晶体管元件，其中所述的导电电极包括一层未掺杂的多晶硅和一层掺杂的多晶硅。
19.根据权利要求17所述的DMOS晶体管元件，还包括淀积在与体区相反的衬底的表面上的漏极电极。
20.根据权利要求17所述的DMOS晶体管，其中所述的绝缘层是氧化物层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/395,790 | 1999-09-14 | ||
| US09/395,790 US6518621B1 (en) | 1999-09-14 | 1999-09-14 | Trench DMOS transistor having reduced punch-through |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1384973A true CN1384973A (zh) | 2002-12-11 |
| CN1183583C CN1183583C (zh) | 2005-01-05 |
Family
ID=23564519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008128111A Expired - Fee Related CN1183583C (zh) | 1999-09-14 | 2000-09-11 | 具有减轻的击穿现象的沟道型双扩散金属氧化物半导体晶体管 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6518621B1 (zh) |
| EP (1) | EP1230675B1 (zh) |
| JP (1) | JP5122711B2 (zh) |
| KR (1) | KR100687302B1 (zh) |
| CN (1) | CN1183583C (zh) |
| AU (1) | AU7128300A (zh) |
| DE (1) | DE60045489D1 (zh) |
| TW (1) | TW466646B (zh) |
| WO (1) | WO2001020656A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733524A (zh) * | 2013-12-19 | 2015-06-24 | 比亚迪股份有限公司 | Mosfet功率器件及其形成方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518621B1 (en) * | 1999-09-14 | 2003-02-11 | General Semiconductor, Inc. | Trench DMOS transistor having reduced punch-through |
| US6376315B1 (en) * | 2000-03-31 | 2002-04-23 | General Semiconductor, Inc. | Method of forming a trench DMOS having reduced threshold voltage |
| JP4932088B2 (ja) * | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| US6657256B2 (en) * | 2001-05-22 | 2003-12-02 | General Semiconductor, Inc. | Trench DMOS transistor having a zener diode for protection from electro-static discharge |
| US6781196B2 (en) * | 2002-03-11 | 2004-08-24 | General Semiconductor, Inc. | Trench DMOS transistor having improved trench structure |
| US6838722B2 (en) | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
| DE10239312B4 (de) * | 2002-08-27 | 2006-08-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone |
| KR20050085461A (ko) * | 2002-12-10 | 2005-08-29 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 다운 컨버터 및 전기 부하 스위칭 방법 |
| JP3703816B2 (ja) * | 2003-06-18 | 2005-10-05 | 株式会社東芝 | 半導体装置 |
| CN100334740C (zh) * | 2003-08-26 | 2007-08-29 | 茂德科技股份有限公司 | 功率金属氧化物半导体场效应晶体管的制造方法 |
| JP4913336B2 (ja) * | 2004-09-28 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20060071270A1 (en) | 2004-09-29 | 2006-04-06 | Shibib Muhammed A | Metal-oxide-semiconductor device having trenched diffusion region and method of forming same |
| KR101142104B1 (ko) | 2006-02-23 | 2012-05-03 | 비쉐이-실리코닉스 | 단채널 트렌치 ｍｏｓｆｅｔ 및 디바이스를 형성하는 공정 |
| US8105903B2 (en) * | 2009-09-21 | 2012-01-31 | Force Mos Technology Co., Ltd. | Method for making a trench MOSFET with shallow trench structures |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| KR101728363B1 (ko) | 2010-03-02 | 2017-05-02 | 비쉐이-실리코닉스 | 듀얼 게이트 디바이스의 구조 및 제조 방법 |
| KR20130044118A (ko) * | 2010-08-06 | 2013-05-02 | 파나소닉 주식회사 | 유기 ｅｌ 표시 패널, 표시 장치, 및 유기 ｅｌ 표시 패널의 제조 방법 |
| CN102742357A (zh) | 2010-08-06 | 2012-10-17 | 松下电器产业株式会社 | 有机el显示面板、显示装置以及有机el显示面板的制造方法 |
| US20120080748A1 (en) * | 2010-09-30 | 2012-04-05 | Force Mos Technology Co., Ltd. | Trench mosfet with super pinch-off regions |
| JP5738653B2 (ja) * | 2011-03-31 | 2015-06-24 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 絶縁ゲート型半導体装置 |
| CN107482054B (zh) | 2011-05-18 | 2021-07-20 | 威世硅尼克斯公司 | 半导体器件 |
| US9293376B2 (en) * | 2012-07-11 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for power MOS transistor |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| CN105702736B (zh) * | 2016-01-29 | 2019-10-11 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 |
| US10573722B2 (en) * | 2016-02-17 | 2020-02-25 | General Electric Company | Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices |
| DE102018107568B4 (de) * | 2018-03-29 | 2021-01-07 | Infineon Technologies Ag | Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583105A (en) * | 1982-12-30 | 1986-04-15 | International Business Machines Corporation | Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage |
| JPS61190981A (ja) | 1985-02-20 | 1986-08-25 | Casio Comput Co Ltd | 半導体装置 |
| US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| JPH05335585A (ja) * | 1992-06-03 | 1993-12-17 | Fuji Electric Co Ltd | 絶縁ゲート型電力用半導体素子の製造方法 |
| US5410170A (en) | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
| JP3400846B2 (ja) | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
| US5468982A (en) | 1994-06-03 | 1995-11-21 | Siliconix Incorporated | Trenched DMOS transistor with channel block at cell trench corners |
| JP3531291B2 (ja) * | 1994-06-23 | 2004-05-24 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US5810417A (en) * | 1995-09-28 | 1998-09-22 | Mongkol Jesadanont | Automatic safety car seats and sheet-type safety-belt |
| US5854501A (en) * | 1995-11-20 | 1998-12-29 | Micron Technology, Inc. | Floating gate semiconductor device having a portion formed with a recess |
| JPH09260650A (ja) * | 1996-03-22 | 1997-10-03 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｆｅｔおよびその製造方法 |
| JP3150064B2 (ja) * | 1996-06-27 | 2001-03-26 | 日本電気株式会社 | 縦型電界効果トランジスタの製法 |
| KR100218260B1 (ko) * | 1997-01-14 | 1999-09-01 | 김덕중 | 트랜치 게이트형 모스트랜지스터의 제조방법 |
| US6057558A (en) * | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
| US5885877A (en) * | 1997-04-21 | 1999-03-23 | Advanced Micro Devices, Inc. | Composite gate electrode incorporating dopant diffusion-retarding barrier layer adjacent to underlying gate dielectric |
| JP3976374B2 (ja) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法 |
| US6518621B1 (en) * | 1999-09-14 | 2003-02-11 | General Semiconductor, Inc. | Trench DMOS transistor having reduced punch-through |
| US6312993B1 (en) * | 2000-02-29 | 2001-11-06 | General Semiconductor, Inc. | High speed trench DMOS |
-
1999
- 1999-09-14 US US09/395,790 patent/US6518621B1/en not_active Expired - Lifetime
-
2000
- 2000-09-05 TW TW089118154A patent/TW466646B/zh not_active IP Right Cessation
- 2000-09-11 KR KR1020027003312A patent/KR100687302B1/ko not_active IP Right Cessation
- 2000-09-11 WO PCT/US2000/024737 patent/WO2001020656A2/en active Application Filing
- 2000-09-11 CN CNB008128111A patent/CN1183583C/zh not_active Expired - Fee Related
- 2000-09-11 EP EP00960063A patent/EP1230675B1/en not_active Expired - Lifetime
- 2000-09-11 JP JP2001524139A patent/JP5122711B2/ja not_active Expired - Fee Related
- 2000-09-11 DE DE60045489T patent/DE60045489D1/de not_active Expired - Lifetime
- 2000-09-11 AU AU71283/00A patent/AU7128300A/en not_active Abandoned
-
2001
- 2001-03-02 US US09/798,451 patent/US6545315B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733524A (zh) * | 2013-12-19 | 2015-06-24 | 比亚迪股份有限公司 | Mosfet功率器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60045489D1 (de) | 2011-02-17 |
| TW466646B (en) | 2001-12-01 |
| JP2004514265A (ja) | 2004-05-13 |
| WO2001020656A3 (en) | 2002-01-31 |
| EP1230675A1 (en) | 2002-08-14 |
| US6518621B1 (en) | 2003-02-11 |
| CN1183583C (zh) | 2005-01-05 |
| US20010008788A1 (en) | 2001-07-19 |
| JP5122711B2 (ja) | 2013-01-16 |
| KR20020035139A (ko) | 2002-05-09 |
| EP1230675B1 (en) | 2011-01-05 |
| WO2001020656A9 (en) | 2002-09-26 |
| KR100687302B1 (ko) | 2007-02-27 |
| AU7128300A (en) | 2001-04-17 |
| WO2001020656A2 (en) | 2001-03-22 |
| US6545315B2 (en) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1183583C (zh) | 具有减轻的击穿现象的沟道型双扩散金属氧化物半导体晶体管 | |
| CN1288762C (zh) | 高速凹槽双扩散金属氧化物半导体 | |
| EP1292990B1 (en) | Trench mosfet with double-diffused body profile | |
| CN100477255C (zh) | 具有较低栅极电荷结构的沟槽mosfet | |
| CN1163973C (zh) | 沟槽式双扩散金属氧化物半导体器件及其制造方法 | |
| CN1552101B (zh) | 具有轻掺杂源结构的凹槽dmos晶体管 | |
| CN100342505C (zh) | 高压半导体器件及其制造方法 | |
| CN100338778C (zh) | 场效应晶体管及其制造方法 | |
| CN100342544C (zh) | 含有掺杂柱的高压功率mosfet | |
| EP0885460B1 (en) | Trenched dmos transistor with lightly doped tub | |
| CN1360738A (zh) | 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管 | |
| KR20070061588A (ko) | 감소된 밀러 용량을 갖는 모스 게이트 트랜지스터 | |
| CN1428007A (zh) | 具有双栅极结构的沟槽型双扩散金属氧化物半导体晶体管 | |
| CN1653619A (zh) | 沟槽dmos晶体管结构 | |
| CN1274028C (zh) | 具有减小导通电阻的双扩散场效应晶体管 | |
| CN1722464A (zh) | 使用沟槽结构的横向半导体器件及其制造方法 | |
| CN1910757A (zh) | 具有改进沟槽结构的沟槽dmos晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050105 Termination date: 20150911 |
|
| EXPY | Termination of patent right or utility model |