CN1371127A - 引线框及使用该引线框的树脂密封型半导体装置制造方法 - Google Patents

引线框及使用该引线框的树脂密封型半导体装置制造方法 Download PDF

Info

Publication number
CN1371127A
CN1371127A CN01141867A CN01141867A CN1371127A CN 1371127 A CN1371127 A CN 1371127A CN 01141867 A CN01141867 A CN 01141867A CN 01141867 A CN01141867 A CN 01141867A CN 1371127 A CN1371127 A CN 1371127A
Authority
CN
China
Prior art keywords
lead frame
connecting portion
resin material
outer frame
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01141867A
Other languages
English (en)
Other versions
CN1219321C (zh
Inventor
内海胜喜
船越正司
滨谷毅
森川健
中林幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nova Semiconductor Ltd
Sony Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1371127A publication Critical patent/CN1371127A/zh
Application granted granted Critical
Publication of CN1219321C publication Critical patent/CN1219321C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种引线框10包括:由所述外框部11所支撑,并分别装载多个半导体芯片的多个芯片装载部12;设在各芯片装载部12周围的内引线部13;连接并支撑内引线部13和外框部11的连接部14。多个芯片装载部12被利用密封用树脂整体密封的密封区域20所包围。在引线框10外框部11的密封区域20外侧,并且在连接部14延长线上的区域内,设有宽度比切割刀片的宽度更大的第1开口部16。通过减少在引线框切割面上产生的毛边来提高树脂密封型半导体装置的质量,同时延长切割刀片的寿命,提高生产效率。

Description

引线框及使用该引线框的树脂密封型半导体装置制造方法
技术领域
本发明涉及一种在树脂密封之后，引线框架从底面露出的引线框以及使用该引线框的能进行表面安装的树脂密封型半导体装置的制造方法。
背景技术
近年来，为适应电子器械的小型化以及高功能化，要求对半导体部件进行高密度安装的呼声日益强烈。伴随着这种要求，利用成型树脂材料整体封装半导体芯片和引线的树脂密封型半导体装置的小型化以及薄型化正在迅猛发展，并且，为了降低生产成本以及提高生产效率，科研人员正在进行着各种努力。
下面，参照附图来说明现有的树脂密封型半导体装置的制造方法。
图11表示现有的树脂密封型半导体装置的制造方法，表示单个分离用树脂密封在引线框上的多个半导体装置工序中的局部性剖面构成。如图11所示，把形成有分别进行了树脂密封的多个半导体装置100的引线框101放置到切割板200上，而后，利用切割刀片201切割各个半导体装置100之间的切割区域。此时，在利用引线框101上的切割刀片201切割的端面(切割面)上，产生切割该引线框101后的剩余部分，即毛边(毛刺)101a。
这样，如果在半导体装置100的底面上产生毛边101a，则当该半导体装置100为底面露出引线的表面安装型时，由于毛边101a的存在，使之与安装基板之间的安装紧密性变差，从而容易产生电连接不良的问题。
而且，在切割刀片201的切割面上，通常涂敷有金刚石等的粉末，在反复切割由金属构成的引线框101时，还存在以下问题：即，切割面上容易产生由于金属粉而导致筛眼堵塞的问题。这样，如果切割刀片201产生筛眼堵塞现象，则用筛眼堵塞的切割刀片201就不能再进行切割，所以就需要更换筛眼堵塞的切割刀片201，因此就
发明内容
鉴于以上所述的问题，本发明的目的在于：通过减少在引线框切割面上产生的毛边来提高树脂密封型半导体装置的质量，同时延长切割刀片的寿命，提高生产效率。
为达成所述目的，本发明的构成是：削减引线框的切割区域的金属部分；而且，在制造树脂密封型半导体装置时，在削减了金属部分的引线框的金属部分中充填密封用树脂材料。
具体地说，本发明的第1引线框包括：外框部；由该外框部所支撑，并且分别装载多个半导体芯片的多个芯片装载部；设置在各个芯片装载部周围的引线部；连接并支撑引线部和外框部的连接部；利用密封用树脂材料整体密封多个芯片装载部的密封区域；在外框部的密封区域的外侧，并且在连接部的延长线上的区域上，设有开口部。
如果根据第1外框部，则当切割刀片切割引线框的连接部时，由于在外框部的密封区域的外侧，并且在连接部的延长线上的区域上，设有开口部，所以在外框部的密封区域的外侧，能削减切刀片对引线框的切割量。因此，就能在减少引线框毛边产生的同时，抑制切割刀片的筛眼堵塞，所以能提高树脂密封型半导体装置的质量，并且延长切割刀片的寿命，提高生产效率。
在第1引线框中，最好使开口部的开口宽度大于切割连接部的切割部件的宽度。这样一来，由于切割部件在开口部中不接触引线框，所以能可靠地抑制引线框毛边的产生和切割部件的筛眼堵塞。
本发明的第2引线框包括：外框部；由该外框部所支撑，并且分别装载多个半导体芯片的多个芯片装载部；设置在各个芯片装载部周围的引线部；连接并支撑引线部和外框部的连接部；利用密封用树脂材料整体密封多个芯片装载部的密封区域；作为外框部的密封区域外侧的区域，在密封用树脂材料进行流通用的流道部的相反侧，并且在连接部延长线上的区域上设有凹部。
如果根据第2引线框，则当切割刀片切割引线框的连接部时，作为外框部的密封区域外侧的区域，在密封用树脂材料进行流通用的流道部的相反侧，并且在连接部延长线上的区域上设有凹部，所以在外框部的密封区域外侧部分上能削减切割刀片对引线框的切割量。因此，就能减少在引线框上产生的毛边，而且能抑制切割刀片的筛眼堵塞。而且，当把密封用树脂材料充填到凹部中时，通常作为填料，把作为氧化硅的硅石混入密封用树脂材料，所以能够期待利用所混入的硅石来恢复切割刀片等的筛眼堵塞，即能够期待所谓的修整效果。其结果，通过降低毛边的产生就能提高树脂密封型半导体装置的质量，并且利用硅石带来的修整效果，就能延长切割刀片的寿命。
在第2引线框上，最好使凹部的宽度大于切割连接部的切割部件宽度。这样一来，在凹部中切割部件不接触引线框，代之是与密封用树脂材料发生接触，所以能抑制引线框毛边的产生，并且能进一步提高对切割部件的修整效果。
在第1或第2引线框上，最好在连接部上形成厚度小于外框部的薄壁部。这样一来，密封用树脂材料上的连接部的上侧部分或下侧部分的厚度增大，所以当切割连接部来分割引线框时，引线框的切割量减少，而与此相反，密封用树脂材料的切割量增加，所以引线框的毛边减少，并且对切割部件的修整效果增大。
在第1或第2引线框上，最好在密封区域的周边部，并且在连接部延长线上的区域内设有其他开口部。这样一来，由于引线框上的其他开口部位于密封区域内，所以能在该开口部内充填密封用树脂材料，因此能进一步提高对切割部件的修整效果。
在第1或第2引线框上，最好使连接部的宽度小于切割该连接部的切割部件的宽度。这样一来，在通过切割连接部来分割引线框时，切割刀片就能切实地进行切割，从而使连接部没有残留部分。而且，切割刀片对准连接部相对位置的保险系数也就增大了。
在此，在连接部的引线部附近部分上，最好形成有使该附近部分为薄壁的凹部。利用该凹部，就能使引线框的切割量减少，相反能使密封用树脂材料的切割量增加，所以可减少引线框的毛边，并且增强切割部件的修整效果。
在本发明第1树脂密封型半导体装置的制造方法中，该半导体装置包括：外框部；由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部；配置在各芯片装载部周围的引线部；连接并支撑引线部和外框部的连接部；利用密封用树脂材料整体密封多个芯片装载部的密封区域；该半导体装置的制造方法包括：制备在外框部的密封区域外侧，并且在连接部延长线上的区域内设置开口部，而在连接部上形成薄壁部的引线框的第1工序；在引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；利用密封用树脂材料整体密封引线框以及多个半导体芯片的第4工序；通过用切割刀片切割所密封的引线框连接部，使密封用树脂材料中至少包含多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；第4工序所包含的密封工序，是把密封用树脂材料充填到引线框的薄壁部中。
如果根据本发明第1树脂密封型半导体装置的制造方法，则作为本发明的第1引线框，由于使用在其连接部上形成有薄壁部的引线框，并把密封用树脂材料充填到该薄壁部内，所以密封用树脂材料上的连接部的上侧部分或下侧部分的厚度增大，因此，能减少引线框的切割量，而增加密封用树脂材料的切割量。其结果，由于引线框的毛边减少，而且切割部件的修整效果增大，所以能提高树脂密封型半导体装置的质量，并且能延长切割刀片的寿命，提高生产效率。
在本发明第2树脂密封型半导体装置的制造方法中，该半导体装置包括：外框部；由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部；配置在各芯片装载部周围的引线部；连接并支撑引线部和外框部的连接部；利用密封用树脂材料整体密封多个芯片装载部的密封区域；该半导体装置的制造方法包括：制备作为外框部的密封区域的外侧区域，在密封用树脂材料进行流通用的流道部的相反一侧，并且在连接部延长线上的区域内，设有凹部，而且在连接部上形成有薄壁部的引线框的第1工序；在引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；利用密封用树脂材料整体密封引线框以及多个半导体芯片的第4工序；通过用切割刀片切割所密封的引线框连接部，使密封用树脂材料中至少包含多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；第4工序所包含的密封工序，是把密封用树脂材料充填到引线框的薄壁部中。
如果根据第2树脂密封型半导体装置的制造方法，则作为本发明的第2引线框，由于使用在其连接部上形成有薄壁部的引线框，并把密封用树脂材料充填到该薄壁部内，所以能够获得与本发明第1树脂密封型半导体装置的制造方法相同的效果。
在本发明第3树脂密封型半导体装置的制造方法中，该半导体装置包括：外框部；由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部；配置在多个芯片装载部各自周围的引线部；连接并支撑引线部和外框部的连接部；利用密封用树脂材料整体密封多个芯片装载部的密封区域；该半导体装置的制造方法包括：制备作为外框部的密封区域的外侧区域，在密封用树脂材料进行流通用的流道部的相反一侧，并且在连接部延长线上的区域内设有凹部的引线框的第1工序；在引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；利用密封用树脂材料来整体密封引线框以及多个半导体芯片的第4工序；通过用切割刀片切割所密封的引线框连接部，使密封用树脂材料中至少包含多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；第4工序包含密封工序，使之不把密封用树脂材料充填到引线框的凹部内。
如果根据第3树脂密封型半导体装置的制造方法，则由于使用本发明的第2引线框，能减少引线框的切割量，所以引线框的毛边减少，并且切割部件的筛眼堵塞减少，因此，能提高树脂密封型半导体装置的质量，并且能延长切割刀片的寿命，提高生产效率。而且，由于不把密封用树脂材料充填到设在流道部上的凹部内，所以可以使凹部的构成简单化。
在本发明第4树脂密封型半导体装置的制造方法中，该半导体装置包括：外框部；由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部；分别配置在各芯片装载部周围的引线部；连接并支撑引线部和外框部的连接部；利用密封用树脂材料整体密封多个芯片装载部的密封区域；该半导体装置的制造方法包括：制备作为外框部的密封区域的外侧区域，在密封用树脂材料进行流通用的流道部的相反一侧，并且在连接部延长线上的区域内设有凹部的引线框的第1工序；在引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；利用密封用树脂材料整体密封引线框以及多个半导体芯片的第4工序；通过用切割刀片切割所密封的引线框连接部，使密封用树脂材料中至少包含多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；第4工序包含密封工序，把密封用树脂材料充填到引线框的凹部中。
如果根据第4树脂密封型半导体装置的制造方法，则由于使用本发明的第2引线框，把密封用树脂材料充填到该引线框的凹部内，所以能够减少引线框的切割量，而增加密封用树脂材料的切割量，所以引线框的毛边减少，而且切割部件的修整效果增大。其结果，能提高树脂密封型半导体装置的质量，并且能延长切割刀片的寿命，提高生产效率。
附图说明
图1是表示本发明引线框厚度对密封用树脂材料厚度的比值和切削时产生的毛边高度之间关系的图。
图2是概略性地表示本发明1个实施例的引线框局部的仰视图。
图3是对图2所示的引线框局部进行了放大的仰视图。
图4(a)表示沿图3IV-IV线的树脂密封后的剖面构成；图4(b)表示实施例的1个变形例，表示沿图3IV-IV线的树脂密封后的剖面构成。
图5(a)以及(b)表示使用本发明1个实施例引线框的树脂密封型半导体装置制造方法的工序的剖面构成。
图6是表示本发明1个实施例的引线框切削区域的局部性仰视图。
图7是表示沿图6VII-VII线的凹部的剖面图。
图8是表示沿图6VIII-VIII线的连接部以及内引线部的剖面图。
图9是表示本发明1个实施例的1个变形例的引线框切削区域的局部仰视图。
图10是表示沿图9的X-X线的连接部以及内引线部的剖面图。
图11表示现有树脂密封型半导体装置制造方法的半导体装置分离工序的局部剖面图。
下面简要说明符号：
10-引线框；11-外框部；12-芯片装载部；13-内引线部；14-连接部；14a-薄壁部；14b-凹部；15-吊线部；16-第1开口部；17-凹部；18-第2开口部；20-密封区域；20A-密封树脂部；20a-密封用树脂材料；20b-密封用树脂材料；21-流道部；21A-流道密封树脂部；22-切割板；23-切割刀片(切割部件)；23A-切割区域；30-半导体装置；31-半导体芯片；32-金属细线；
具体实施方式
下面，参照附图详细说明本发明的实施例。
在通过利用切割刀片等切割部件切割形成树脂密封的多个半导体装置的1个引线框来获得树脂密封型半导体装置的制造方法中，在抑制由于刀片所造成的毛边产生的同时，为了能够改善由刀片的筛眼堵塞所造成的生产效率下降进行了多次各种探讨，结果，获得了以下这样的认识。
图1表示引线框厚度对密封用树脂材料厚度的比值和切削时产生的毛边值(高度)之间关系。在此，使用由铜(Cu)合金构成的引线框和宽度为0.1mm～0.9mm的切削刀片，使所切断的引线框宽度为0.11mm～0.99mm。作为切削条件，把切削刀片的传送速度设定为10mm/s～100mm/s；把旋转速度设定为10000rpm～60000rpm；把冷却用以及润滑用的水量设定为0.7L/min～1.7L/min。而且，把引线框的厚度设定为0.2mm。
如图1所示，虽然切削了不包含密封用树脂材料的引线框之后的毛边高度也达到引线框厚度1半的100μm，但当引线框厚度对密封用树脂材料厚度的比值为2时，即当密封用树脂材料厚度为引线框厚度的1/2时，毛边高度下降到60μm。而且，当比值为1，密封用树脂材料的厚度与引线框的厚度相等时，毛边高度下降到大约33μm；当比值为0.5，密封用树脂材料的厚度为引线框厚度的2倍时，毛边高度下降到大约28μm。
如此可知：通过同时切削具有与引线框同等或2倍厚度的树脂材料和引线框，就能把在引线框上产生的毛边量降低到只切削引线框时的1/3以下。
下面，参照附图说明本发明的1个实施例。
图2概略性地表示本发明1个实施例的引线框局部的底面构成；图3表示对如图2所示的区域A进行了放大后的详细底面构成。
如图2或图3所示，厚度大约为0.2mm，由铜合金或铁(Fe)以及镍(Ni)的合金构成的引线框10具有：外框部11；由该外框部11所支撑的、分别装载多个半导体芯片的芯片装载(析垫)部12；配置在各芯片装载部12周围的内部引线部13；连接并支撑内部引线部13和外框部11的连接部14；连接并支撑芯片装载部12和外框部11的吊线部15。多个芯片装载部12被利用密封用树脂整体密封的密封区域20所包围。
在引线框10外框部11的密封区域20外侧，并且在连接部14延长线上的区域上，设有宽度比切割刀片的宽度更大的第1开口部(细长缝隙)16。
而且，在位于外框部11上面的密封区域20的外侧区域上，设有被给付与了流动性的密封用树脂材料进行流通用的流道部21，在该流道部21的相反侧(底面)，并且在连接部14延长线上的区域上，设有宽度比切割刀片的宽度更大的凹部17。该第1开口部16与凹部17的区别是：前者是贯通引线框10的贯通孔，后者不是贯通孔。如果在流道部21上设置贯通孔，则由于密封用树脂材料进入该贯通孔，在流道部21固化的树脂材料通过贯通孔使表里成为1体，所以不容易除去树脂材料上的流道部21。而且，由于密封用树脂材料进入第1开口部16，使树脂的流动平衡被破坏，所以在半导体装置上产生空白和未充填等，使密封成型性能劣化。
而且，在密封区域20的边缘部并且在连接部14延长线上的区域上，设有宽度比切割刀片的宽度更大的第2开口部18。
图4(a)表示图3IV-IV线的树脂密封后的剖面构成；如图4(a)所示，在密封区域20上形成密封树脂部20A，在流道部21上形成流道密封树脂部21A。在此，例如利用半腐蚀把凹部17的深度制作成0.07mm～0.14mm；把流道密封树脂部21A的厚度设定为约0.6mm。
如以上所说明的那样，因为在位于引线框10外框部11的流道部21上，在连接部14的延长线上设置有凹部17，同时在位于外框部11的流道部21以外区域上的连接部14的延长线上设置有第1开口部16，所以在位于外框部11的密封区域20的外侧部分，能削减切割刀片对引线框10的切割量。其结果，就能减少引线框10的毛边产生，而且能抑制刀片的筛眼堵塞，所以能提高树脂密封型半导体装置的质量，并且能延长切割刀片的寿命，提高生产效率。
图4(b)是表示凹部17的1个变形例，表示图3IV-IV线的树脂密封后的剖面构成。如图4(b)所示，把本变形例的凹部17的特征设定为：其形成要使之能充填密封用树脂材料20a。这样一来，既能减少切割刀片对引线框10的切割量，又能增加对密封用树脂材料的切割量，所以能提高对切割刀片的修整效果。
并且，为使如图4(b)所示的凹部17能充填密封用树脂材料20a，其构成要使密封树脂部20A或流道密封树脂部21A与凹部17能流通，即需要设置密封用树脂材料20a的通路；在这一点上，图4(a)所示的、具有不充填树脂材料的凹部17的引线框10的构成比较简单。
下面，参照图5(a)以及图5(b)，就使用如以上那样构成的引线框的树脂密封型半导体装置的制造方法进行说明。
首先，在如图3所示的外框部11的密封区域20的外侧，并且在连接部14延长线上的区域上，设有第1开口部16，而且，在流道部21的里面一侧，并且在连接部14延长线上的区域上设有凹部17；而且，备有把薄壁部14a形成在连接部14上的引线框10。
下面，如图5(a)所示，按照每1个芯片装载部12来装载半导体芯片31，接着用金属细线32连接所装载的半导体芯片31和配置在该半导体芯片31周围的内引线部13。而后，通过利用密封用树脂材料整体密封内引线部13、芯片装载部12、各半导体芯片31以及金属细线32，使内引线部13的底面露出，来形成密封树脂部20A。但是，在此是将引线框10的底面作为上方。
接着，将树脂密封的引线框10，将位于其密封树脂部20A上的芯片装载面一侧保持在切割板(UV板)22上。并且，也可以把引线框10的芯片装载面和相反侧的面保持在切割板22上。
下面，如图5(b)所示，通过使用切割刀片23，利用所述的切割条件切割保持在切割板22上的引线框10的连接部14，使多个半导体芯片31中的至少1个被包含在密封树脂部20A中，来分别分离多个半导体装置30。
此时，由于在设置于连接部14底面上的薄壁部14a上充填有密封用树脂材料20b，所以能抑制切割刀片23的筛眼堵塞，并且能提高对切割刀片23的修整效果。
下面，根据附图来说明本实施例的引线框10的连接部14、该连接部14的薄壁部14a以及凹部17的详细构成。
图6是引线框树脂密封后的底面构成，表示密封区域20和设置在位于流道部21的连接部14延长线上的凹部17。而且，图7是表示图6的VII-VII线的凹部17的剖面图。图8是表示图6的VIII-VIII线的连接部14以及内引线部13的剖面构成的图。
如图6以及图7所示，设定凹部17的宽度，使之大于取决于切割刀片的切割区域23A的宽度。据此，来削减引线框的切割量；另一方面，由于密封用树脂材料20a的切割量增大，所以在抑制引线框10切割面上产生的毛边量的同时，能提高对切割刀片的修整效果。而且，虽然没有图示，但设定第1开口部16以及第2开口部18的宽度，使之大于切割区域23A的宽度。
而且，如图6以及图8所示，设定连接部14的宽度，使之小于取决于切割刀片的切割区域23A的宽度。因此，在切割连接部14，分割引线框时，切割刀片能切实地进行切割，使之不残留连接部14，而且，相对于连接部14，切割刀片对准位置的余地增大，从而使生产效率得以提高。
在此，如图9以及图10所示，作为本实施例的1个变形例，最好设置使连接部14上的内引线部13附近部分比较薄的凹部14b。利用该凹部14b，增加密封用树脂材料20b向薄壁部14a的充填量，所以引线框的切割量减少，而密封用树脂材料20b的切割量增大，从而进一步减少引线框的毛边。而且，能进一步地提高对切割刀片的修整效果。
如果根据本发明的引线框以及使用该引线框的树脂密封型半导体装置的制造方法，就能在减少引线框毛边产生的同时，抑制切割部件切割时出现的筛眼堵塞，所以能提高树脂密封型半导体装置的质量，并且延长切割刀片的寿命，提高生产效率。

Claims (12)

1.一种引线框，包括：外框部；由所述外框部所支撑，并分别装载多个半导体芯片的多个芯片装载部；设在所述多个芯片装载部各自周围的引线部；连接并支撑所述引线部和所述外框部的连接部；利用密封用树脂材料整体密封所述多个芯片装载部的密封区域；其特征在于：
在所述外框部的所述密封区域的外侧，并且是在所述连接部延长线上的区域内，设有开口部。
2.根据权利要求1所述的引线框，其特征在于：所述开口部的开口宽度大于切割所述连接部的切割部件的宽度。
3.一种引线框，包括：外框部；由所述外框部所支撑，并分别装载多个半导体芯片的多个芯片装载部；设置在所述多个芯片装载部各自周围的引线部；连接并支撑所述引线部和所述外框部的连接部；利用密封用树脂材料整体密封所述多个芯片装载部的密封区域；其特征在于：
在所述外框部的所述密封区域外侧的区域上，并且是在所述密封用树脂材料进行流通用的流道部的相反一侧，并且是在所述连接部延长线上的区域内，设有凹部。
4.根据权利要求3所述的引线框，其特征在于：所述凹部的宽度大于切割所述连接部的切割部件的宽度。
5.根据权利要求1～4中任意1项所述的引线框，其特征在于：在所述连接部上形成有厚度小于所述外框部的薄壁部。
6.根据权利要求1～4中任意1项所述的引线框，其特征在于：在所述密封区域的周边部，并且是在所述连接部延长线上的区域内，设有其他开口部。
7.根据权利要求1～4中任意1项所述的引线框，其特征在于：所述连接部的宽度小于切割该连接部的切割部件的宽度。
8.根据权利要求7所述的引线框，其特征在于：在所述连接部的所述引线部的附近区域内，形成有使该附近区域为薄壁的凹部。
9.一种树脂密封型半导体装置的制造方法，是包括外框部，和由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部，和配置在所述多个芯片装载部各自周围的引线部，和连接并支撑所述引线部和所述外框部的连接部，和利用密封用树脂材料整体密封所述多个芯片装载部的密封区域的树脂密封型半导体装置的制造方法，其特征在于：包括：
制备在所述外框部的所述密封区域外侧，并且是在所述连接部延长线上的区域内，设置开口部，而且在所述连接部上形成薄壁部的引线框的第1工序；
在所述引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；
电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；
利用密封用树脂材料整体密封所述引线框以及多个半导体芯片的第4工序；
通过用切割刀片切割所密封的引线框的所述连接部，使所述密封用树脂材料中至少包含所述多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；
所述第4工序包含：要把所述密封用树脂材料充填到所述引线框的所述薄壁部中进行密封的工序。
10.一种树脂密封型半导体装置的制造方法，是包括外框部，和由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部，和配置在所述多个芯片装载部各自周围的引线部，和连接并支撑所述引线部和所述外框部的连接部，和利用密封用树脂材料整体密封所述多个芯片装载部的密封区域的树脂密封型半导体装置的制造方法，其特征在于：包括：
制备在所述外框部的所述密封区域的外侧区域内，并且是在所述密封用树脂材料进行流通用的流道部的相反一侧，并且是在所述连接部延长线上的区域内，设有凹部，而且在所述连接部上形成有薄壁部的引线框的第1工序；
在所述引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；
电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；
利用密封用树脂材料整体密封所述引线框以及多个半导体芯片的第4工序；
通过用切割刀片切割所密封的引线框的所述连接部，使所述密封用树脂材料中至少包含所述多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；
所述第4工序包含：要把所述密封用树脂材料充填到所述引线框的所述薄壁部中进行密封的工序。
11.一种树脂密封型半导体装置的制造方法，是包括外框部，和由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部，和配置在所述多个芯片装载部各自周围的引线部，和连接并支撑所述引线部和所述外框部的连接部，和利用密封用树脂材料整体密封所述多个芯片装载部的密封区域的树脂密封型半导体装置的制造方法，其特征在于：包括：
制备在所述外框部的所述密封区域的外侧区域内，并且是在所述密封用树脂材料进行流通用的流道部的相反一侧，并且是在所述连接部延长线上的区域内，设有凹部的引线框的第1工序；
在所述引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；
电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；
利用密封用树脂材料来整体密封所述引线框以及多个半导体芯片的第4工序；
通过用切割刀片切割所密封的引线框的所述连接部，使所述密封用树脂材料中至少包含所述多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；
所述第4工序包含不把所述密封用树脂材料充填到所述引线框的所述凹部内进行密封的工序。
12.一种树脂密封型半导体装置的制造方法，是包括外框部，和由该外框部所支撑的、分别装载多个半导体芯片的多个芯片装载部，和配置在所述多个芯片装载部各自周围的引线部，和连接并支撑所述引线部和所述外框部的连接部，和利用密封用树脂材料整体密封所述多个芯片装载部的密封区域的树脂密封型半导体装置的制造方法，其特征在于：包括：
制备在所述外框部的所述密封区域的外侧区域内，并且是在所述密封用树脂材料进行流通用的流道部的相反一侧，并且是在所述连接部延长线上的区域内，设有凹部的引线框的第1工序；
在所述引线框的每个芯片装载部上，装载多个半导体芯片的第2工序；
电连接所装载的半导体芯片和设置在该半导体芯片周围的引线部的第3工序；
利用密封用树脂材料来整体密封所述引线框以及多个半导体芯片的第4工序；
通过用切割刀片切割所密封的引线框的所述连接部，使所述密封用树脂材料中至少包含所述多个半导体芯片中的一个半导体芯片，来个别分离多个半导体装置的第5工序；
所述第4工序包含把所述密封用树脂材料充填到所述引线框的所述凹部内进行密封的工序。
CNB011418672A 2001-02-15 2001-09-21 引线框及使用该引线框的树脂密封型半导体装置制造方法 Expired - Fee Related CN1219321C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001038220A JP3628971B2 (ja) 2001-02-15 2001-02-15 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP038220/2001 2001-02-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101037447A Division CN100459113C (zh) 2001-02-15 2001-09-21 引线框及使用该引线框的树脂密封型半导体装置制造方法

Publications (2)

Publication Number Publication Date
CN1371127A true CN1371127A (zh) 2002-09-25
CN1219321C CN1219321C (zh) 2005-09-14

Family

ID=18901240

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB011418672A Expired - Fee Related CN1219321C (zh) 2001-02-15 2001-09-21 引线框及使用该引线框的树脂密封型半导体装置制造方法
CNB2005101037447A Expired - Fee Related CN100459113C (zh) 2001-02-15 2001-09-21 引线框及使用该引线框的树脂密封型半导体装置制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2005101037447A Expired - Fee Related CN100459113C (zh) 2001-02-15 2001-09-21 引线框及使用该引线框的树脂密封型半导体装置制造方法

Country Status (7)

Country Link
US (2) US6603194B2 (zh)
EP (1) EP1239517B1 (zh)
JP (1) JP3628971B2 (zh)
KR (1) KR100559653B1 (zh)
CN (2) CN1219321C (zh)
DE (1) DE60136525D1 (zh)
TW (1) TW541678B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431062B (zh) * 2007-09-20 2011-09-07 三星电子株式会社 智能卡用载带基板和智能卡用半导体模块
CN102449750A (zh) * 2010-09-25 2012-05-09 华为技术有限公司 将芯片焊接至电子电路
CN102593092A (zh) * 2012-03-22 2012-07-18 天水华天微电子股份有限公司 一种引线框架
CN107710393A (zh) * 2015-09-24 2018-02-16 东和株式会社 树脂密封装置和树脂密封方法、电子零件的制造方法、以及引线框架

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003100782A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
EP1549472B1 (en) * 2002-08-05 2008-09-24 Nxp B.V. Method for manufacturing a packaged semiconductor device, packaged semiconductor device obtained with such a method and metal carrier suitable for use in such a method
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US7008825B1 (en) * 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
JP2006261525A (ja) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd パッケージ基板
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
JP2008171864A (ja) * 2007-01-09 2008-07-24 New Japan Radio Co Ltd 半導体装置の製造方法および半導体装置用基板
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
JP2008235557A (ja) * 2007-03-20 2008-10-02 Rohm Co Ltd リードフレームおよび半導体装置
JP5144294B2 (ja) * 2008-02-06 2013-02-13 オンセミコンダクター・トレーディング・リミテッド リードフレームおよびそれを用いた回路装置の製造方法
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
US8609467B2 (en) 2009-03-31 2013-12-17 Sanyo Semiconductor Co., Ltd. Lead frame and method for manufacturing circuit device using the same
JP2011077092A (ja) * 2009-09-29 2011-04-14 New Japan Radio Co Ltd リードフレームおよびそれを用いた半導体装置の製造方法
JP5215980B2 (ja) * 2009-10-30 2013-06-19 株式会社三井ハイテック 半導体装置の製造方法
KR101905526B1 (ko) * 2012-03-29 2018-10-08 해성디에스 주식회사 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법
CN107346763B (zh) * 2016-05-06 2020-04-17 无锡华润安盛科技有限公司 一种ipm模块的引线框

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
TW393748B (en) * 1997-08-22 2000-06-11 Enomoto Kk Manufacturing of semiconductor devices and semiconductor lead frame
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP2001077265A (ja) 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2001077235A (ja) 1999-09-06 2001-03-23 Mitsui High Tec Inc 半導体素子搭載用基板
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
JP3751496B2 (ja) 2000-03-02 2006-03-01 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP3547704B2 (ja) 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP4416067B2 (ja) 2000-09-26 2010-02-17 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
US6448107B1 (en) * 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
US6424024B1 (en) * 2001-01-23 2002-07-23 Siliconware Precision Industries Co., Ltd. Leadframe of quad flat non-leaded package
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431062B (zh) * 2007-09-20 2011-09-07 三星电子株式会社 智能卡用载带基板和智能卡用半导体模块
CN102449750A (zh) * 2010-09-25 2012-05-09 华为技术有限公司 将芯片焊接至电子电路
US8822276B2 (en) 2010-09-25 2014-09-02 Huawei Technologies Co., Ltd. Magnetic integration double-ended converter
CN102593092A (zh) * 2012-03-22 2012-07-18 天水华天微电子股份有限公司 一种引线框架
CN107710393A (zh) * 2015-09-24 2018-02-16 东和株式会社 树脂密封装置和树脂密封方法、电子零件的制造方法、以及引线框架
CN107710393B (zh) * 2015-09-24 2020-03-13 东和株式会社 树脂密封方法、电子零件的制造方法、以及引线框架

Also Published As

Publication number Publication date
CN1767185A (zh) 2006-05-03
EP1239517A3 (en) 2004-09-22
CN1219321C (zh) 2005-09-14
DE60136525D1 (de) 2008-12-24
EP1239517A2 (en) 2002-09-11
US20020109973A1 (en) 2002-08-15
CN100459113C (zh) 2009-02-04
EP1239517B1 (en) 2008-11-12
KR100559653B1 (ko) 2006-03-10
US20030203541A1 (en) 2003-10-30
US6835600B2 (en) 2004-12-28
JP2002246530A (ja) 2002-08-30
JP3628971B2 (ja) 2005-03-16
TW541678B (en) 2003-07-11
US6603194B2 (en) 2003-08-05
KR20020067414A (ko) 2002-08-22

Similar Documents

Publication Publication Date Title
CN1219321C (zh) 引线框及使用该引线框的树脂密封型半导体装置制造方法
CN100336190C (zh) 半导体装置的制造方法及半导体装置
CN1771599A (zh) 面装配型电子部件及其制造方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN1163478A (zh) 电子组件与其制造方法及其所用的引线架与金属模
CN1637975A (zh) 具有电镀圆角面的片状固态电解电容器及其生产方法
CN1842915A (zh) 面装配型电子部件及其制造方法
CN1945804A (zh) 制作具有露出的翼片的模制阵列封装器件的方法和结构
CN1658736A (zh) 电路装置
CN1419286A (zh) 引线架、树脂密封模型及使用它们的半导体
CN103367615A (zh) 发光装置用封装成形体及使用了它的发光装置
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
CN1257544C (zh) 半导体装置的制造方法
CN1559085A (zh) 半导体装置及其制造方法
CN1435882A (zh) 半导体装置及其制造方法
CN101154602A (zh) 半导体装置的制造方法
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
CN1645600A (zh) 混合集成电路装置及其制造方法
CN105226040B (zh) 一种硅基模块的封装结构及其封装方法
CN1930684A (zh) 具有能进行wlp的封装机构的元件和加工方法
CN103824820B (zh) 引线框区域阵列封装技术
CN202384324U (zh) 一种半导体封装中封装系统结构
CN105118817B (zh) 一种低成本的硅基模块的封装结构及其封装方法
CN1949501A (zh) 半导体装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: California, USA

Patentee after: Sony Corp.

Address before: California, USA

Patentee before: Nova Semiconductor Ltd.

Effective date of registration: 20170802

Address after: California, USA

Patentee after: Nova Semiconductor Ltd.

Address before: Japan Osaka

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050914

Termination date: 20200921

CF01 Termination of patent right due to non-payment of annual fee