CN1331490A - 基板、显示装置、基板与ic芯片的安装及安装键合方法 - Google Patents

基板、显示装置、基板与ic芯片的安装及安装键合方法 Download PDF

Info

Publication number
CN1331490A
CN1331490A CN01122720A CN01122720A CN1331490A CN 1331490 A CN1331490 A CN 1331490A CN 01122720 A CN01122720 A CN 01122720A CN 01122720 A CN01122720 A CN 01122720A CN 1331490 A CN1331490 A CN 1331490A
Authority
CN
China
Prior art keywords
chip
lead
mentioned
installing zone
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01122720A
Other languages
English (en)
Other versions
CN1182579C (zh
Inventor
高尾直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1331490A publication Critical patent/CN1331490A/zh
Application granted granted Critical
Publication of CN1182579C publication Critical patent/CN1182579C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的安装IC芯片的柔性布线基板具有安装IC芯片的近似四边形的安装区及沿该安装区各边设置的多条内引线,使上述IC芯片的凸起与上述内引线连接,将上述IC芯片安装连接在上述安装区,在形成的所述安装IC芯片的柔性布线基板上,使得上述安装区相对两边中的一边设置的内引线与凸起的重叠区面积总和与另一边设置的内引线与凸起的重叠区面积总和实际上相等。这样,IC芯片安装时内引线所加的压力近似均匀,抑制了安装连接压力的不均匀,因此能够提供连接可靠性高的安装IC芯片的柔性布线基板。

Description

基板、显示装置、基板与IC芯片的安装及安装键合方法
技术领域
本发明涉及具有适合安装到液晶显示板等显示板上的性能的柔性布线基板、安装IC芯片的柔性布线基板、采用这种基板的显示装置、IC芯片安装结构及安装IC芯片的柔性布线基板的键合方法，特别涉及包含其长度及宽度的布线结构、与IC芯片有很好的连接可靠性的柔性布线基板、安装IC芯片的柔性布线基板、采用这种基板的显示装置、IC芯片安装结构及安装IC芯片的柔性布线基板的键合方法。
背景技术
以往，安装在液晶显示板上使用的柔性布线基板(Flexible PrintCircuit，下面称为FPC)上安装半导体IC(Integrated Circuit)芯片(下面简称为IC芯片)的方法，例如采用利用Au-Sn共晶反应的内引线键合方式。
在该连接方式中，一般采用三层FPC及具有用Au(金)形成的凸起的IC芯片，前述三层FPC由作为基板母材的PI(聚酰亚胺)膜、粘结剂层及利用该粘结剂固定在PI膜上的表面镀Sn(锡)的铜箔布线构成。通过将上述铜箔布线与凸起进行热压键合，在两者的连接界面熔析Au-Sn合金，使三层FPC与IC芯片电气连接。在安装IC芯片后，再在该IC芯片周围涂布树脂，通过这样增加连接部分强度，加以保护。
但是近年来，为了适应多输出的要求，IC芯片一侧的凸起的间距急剧减小。而且，安装这样的IC芯片用的FPC从以往的结构中(上述三层FPC)省略了粘结剂层，采用称为双层FPC的柔性布线基板。所谓双层FPC是利用镀层或腐蚀等方法在作为基板母材的PI膜上直接形成铜箔布线的FPC，在当中不隔有粘结剂层。该双层FPC与三层FPC相比，优点是位置精度更正确，而且能够以小间距形成铜箔布线，但反之它的问题是，该铜箔布线与PI膜的粘结力小。
在将这样的适应小间距需求的FPC与IC芯片连接时，有很大可能性会产生由于热压键合不充分而导致气连接可靠性下降的所不希望的问题。即在安装IC芯片而FPC本身的设计及制造原则还不清楚时，IC芯片与FPC两者布线间的电气连接变得不充分，很有可能会产生断开现象，或者在相邻连接部分之间由于双方错位等产生泄漏现象。在将两者连接时，特别是采用在以环氧树脂为代表的热固性树脂中使树脂粒子施以镀层的粒子或金属粒子之类导电性粒子分散而构成的各向异性导电材料进行连接的情况下，进行热压键合连接时各铜箔布线所加的压力(单位面积的载荷)要均匀，另外要减少连接的两者之间错位及弯曲等，这些对于得到良好的连接可靠性就变得非常重要。
作为安装IC芯片的上述FPC端子结构(布线结构)的一个例子，例如具有与要安装的IC芯片形状相应的长方形安装区，在该安装区内形成的连接用铜箔布线(内引线)在该安装区相对的两边配置相同或不同条数的引线，而且这些内引线的宽度全部设计成一样。
在这些端子结构中，对于IC芯片安装区的相对两边分别设置相同宽度及相同条数的内引线的结构，只要所有内引线与和它们相应设置在IC芯片上的凸起连接，则上述安装区的一边与相对的另一边在热压键合时所加的压力对每条内引线都几乎相同，特别是采用各向异性导电材料时，也能够实现良好的接触。但是，在内引线的一部分未用来与凸起连接等情况下，在上述安装区的一边与相对的另一边，由于内引线与凸起的重叠部分(内引线一侧的接触面与凸起相对的接触区，下面称为重叠区)总面积不相同，热压键合时所加的压力在这两边之间各内引线部分不均匀，因此有可能不能够实现良好的接触。另外，对于IC芯片安装区相对的两边设置宽度相同但条数不同的内引线的结构，也同样由于上述这安装区的一边与相对的另一边的上述重叠区总面积不相同，因此热压键合时所加的压力在这两边之间变得不均匀。
因此可以说，仅仅通过使得内引线的宽度及间距等均匀，来对IC芯片设置的凸起与FPC上的铜箔布线之间每个接触面所加的压力进行管理，这样的观点是不够的。因此，为了解决热压键合时的压力不均匀的问题，例如必须使配置布线的柔性布线基板上安装IC芯片的结构，能够吸收在IC芯片相对两边输出端(凸起)数量不相同时而可能产生的相对两边各接触面所加压力的不均匀。
为了在产品批量生产时确实能实现考虑到上述IC芯片安装区相对两边之间压力不均匀的安装结构，必须考虑到IC芯片安装时的位置精度等，在柔性布线基板上进行铜箔布线的设计。例如，关于内引线的长度，设计时使其相对于凸起的位置向电路一侧伸出，通过这样能够吸收位置偏移。但是，关于延伸出的尺寸，必须预先设置上限，使得IC芯片热压键合时，不会引起由于端子弯折而造成泄漏等不正常的情况。再有，关于内引线的宽度，也必须设计得比对应的凸起的宽度要窄，使得在产生位置偏移时，能够在相邻端子之间也不会发生渗漏现象。
再有，在IC芯片安装区相对两边的内引线条数有很大差别时，若采用上述设计原则，则往往不能够使一边与相对的另一边的重叠区总面积近似相等。在这种情况下，对相对两边之间重叠区总面积之比最低应该满足的比例，预先要规定一个原则，若满足这一原则，就能够提供始终稳定的安装IC芯片的柔性布线基板安装结构。
发明内容
本发明的目的在于提供连接可靠性高的柔性布线基板、安装IC芯片的柔性布线基板、采用这种基板的显示装置及安装IC芯片的柔性布线基板的键合方法，在对它们进行设计时，使得在大致长方体形状的IC芯片相对两边的输出端(凸起)数量不相同时，换句话说，在FPC的IC芯片安装区相对两边对应设置的内引线条数对每一边不相同时，也能够使各连接面的连接压力均匀。本发明的目的还在于提供在该柔性布线基板上安装的IC芯片的IC芯片安装结构。
为了达到上述目的，本发明的安装IC芯片的柔性布线基板，其特征在于，具有安装IC芯片的近似四边形的安装区及沿该安装区各边设置的许多内引线，将上述IC芯片的凸起与上述内引线连接，在上述安装区将该IC芯片安装连接，在这样的安装IC芯片的柔性布线基板上形成上述安装区，使得上述安装区相对的两边中的一边设置的内引线与凸起的重叠区面积总和与另一边设置的内引线与凸起的重叠区面积总和实际上相等。
根据上述结构，由于上述安装区两边中的一边对应设置的内引线重叠区面积总和与另一边对应设置的内引线重叠区面积总和实际上相等，因此在对该安装区安装IC芯片时，对内引线所加的压力近似均匀。因而，减少了IC芯片安装时连接压力产生的不均匀，所以能够提供连接可靠性高的安装IC芯片的柔性布线基板。
本发明的其它目的，特征及优点，通过如下所示的叙述将足够清楚了。另外，本发明的优点，通过参照附图的下述说明将很明显。
附图说明
图1(a)及图1(b)所示为本发明一实施形态的安装IC芯片的柔性布线基板端子结构平面图。
图2所示为在图1(a)所示的安装IC芯片的柔性布线基板上安装IC芯片的IC芯片安装结构剖面图。
图3为图2所示的IC芯片安装结构的部分放大图。
图4所示为在图1(a)所示的安装IC芯片的柔性布线基板上安装IC芯片的IC芯片安装结构的另一剖面图。
图5所示为显示装置使用图1(a)的安装IC芯片的柔性布线基板之一例的平面图。
具体实施方式
下面根据图1(a)、图1(b)至图4，说明本发明一实施形态。另外，本发明并不因此有任何限定。
本实施形态的安装LSI(Large Scale Integration)等半导体IC芯片的柔性布线基板(下面称为FPC)及其安装结构，是采用各向异性导电膜(ACF：Anisotropic Conductive Film)或各向异性导电膏(ACP：AnisotropicConductive Paste)等各向异性导电材料安装IC芯片的，它所依据的布线设计原则是，在布线间距比通常要窄、各边的布线数不相同时，另外在产生因批量生产等重复作业而引起位置偏移时，也能够确实保证两者的连接可靠性，是根据这样的布线设计原则而构成的。
本实施形态的安装IC芯片的柔性布线基板(下面称为FPC)是双层FPC11，如图1(a)及图2所示，该双层FPC11由基体12及铜箔布线13……这两层构成。基体12构成双层FPC11的母材，用聚酰亚胺或比聚酰亚胺便宜的聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)那样的聚酯系树指形成。铜箔布线13……利用例如镀层或腐蚀等方法在基体12的一个面上直接形成，当中不隔有粘结剂层(树脂层)。在该铜箔布线13的两个端部分别设置与IC芯片20(参照图2)对应的凸起18连接用的内引线(端子)13a及输出或输入端(未图示)。
下面用图1(a)所示的双层FPC11平面图详细说明上述铜箔布线13……的布线设计原则。在矩形双层FPC11的设置上述铜箔布线13的一侧表面，在该双层FPC11的一长边侧设定为输入侧连接区11a，在另一长边侧设定为输出侧连接区11b，在一矩边侧设定为连接区11C，在另一短边侧设定为连接区11d，而在双层FPC11的大致中间部分设定为安装区21，这样设置了五个区。在该输入侧连接区11a对应的双层FPC11的最外端形成输入端(未图示)，在输出侧连接区11b、11c及11d对应的双层FPC11最外端形成输出端(未图示)。
另外，上述安装区21为近似长方体形状的IC芯片20(参照图2)的安装区。更具体来说，是指在IC芯片20安装时，与该IC芯片20的电路面(与双层FPC11相对面，以下有时称为IC总片20的相对面)20a相对的双层FPC11上的区域，按照安装的IC芯片20的形状，形成长方形(近似四边形)。这里所谓的近似四边形，只要有四个角的形状等，能看得出有四边的形状即可。
在该安装区21内，与安装的IC芯片20形成的凸起18……位置一致，形成铜箔布线13…的一端即内引线13a…～13d…，使其向该安装区21内伸出。更具体来说，铜泊布线13…按照凸起18…的形成位置绕一圈，形成其内引线13a…～13d…，使得从该区域外侧向内侧伸出，即使其跨越安装区21的外侧与内侧。
在本实施形态中，在上述安装区21内配置的许多内引线13a…～13d…，按照其形成位置分为下列四种，即1)跨越安装区21的一长边21a而设置的N条内引线13a…，2)跨越相对的另一长边21b而设置的M条内引线13b…。3)跨越一短边21c而设置的多条内引线13c…，4)跨越相对的另一短边21d而设置的多条内引线13d…。当然，所谓上述安装区21相对边相互的组合，是指长边21a与21b的组合及短边21c与21d的组合，所谓安装区21的各边对应设置的内引线13a…～13d…，是指上述那样跨越各个边而设置的内引线13a…～13d…。
在图1(a)所示的双层FPC11上这样构成，使得相对两边相互的一个组合即如长边21a与21b之间，各边对应设置的通过各向异性导电材料17(参照图2)与IC芯片20的凸起18…连接的内引线13a…与13b…(即安装区21内相对配置的内引线13a…与13b…)的条数不相等(N条不等于M条)。
另外，这里所谓的内引线13a…～13d…的条数，是在例如通过各向异性导电材料17安装IC芯片20时，仅仅指实际与凸起18…相对的内引线，没有对应凸起18的内引线13a…～13d…不包含在条数内。另外，与内引线13a…等对应的凸起18可以是与IC芯片20的电路电气连接的，也可以是没有电气连接的(所谓的空凸起)。同样，内引线13a…等只要设置对应的凸起18即可，也可以是没有电气连接的空端子。
在安装IC芯片20时，若从热压键合的方向(参照图2，与垂直于基体12一个表面的方向相同)来看，在各内引线13a…～13d…上存在与对应的凸起18…重叠的区域，即例如如图2所示通过各向异性导电材料17与凸起18的连接面相对的区域。将该内引线13a…～13d…上的区域称为重叠区。另外，在图1(a)中，对长边21a对应的重叠区及与其相对的长边21b对应的重叠区附加符号S1～SN及S1～SM，图1(b)所示为重叠区S1的放大图。
由图1(b)可知，对于这样构成的双层FPC11，各重叠区的面积为凸起18的长度L2与内引线13a的宽度W1之积。在本实施形态的双层FPC11上，是这样构成，即设置不同条数的内引线13a～13d…，而使得例如在上述安装区21的相对的长边21a与21b之间，内引线13a…与13b…的重叠区面积总和实际上相等。换句话说，设计内引线13a…及13b…的宽度及长度，使长边21a对应设置的N条内引线13a…的重叠区S1～Sn之面积总和S(N)与长边21b对应设置的M条(不等于N条)内引线13b…的重叠区S1～SM之面积总和S(M)实际上相等。
特别是在采用ACF等各向异性导电材料的连接方式时，要求对IC芯片的凸起与FPC布线(内引线)的接触(重叠)部分面积进行管理，以及对该部分所加的压紧载荷进行严格的管理，若该管理不到位，则有可能在凸起与内引线的连接面之间，各向异性导电材料中的导电性粒子压碎程度不够且不均匀，不能够确保两者电连接的可靠性。特别是在IC芯片安装区相对的两边中设置不同条数的内引线情况下，内引线与凸起的相对面(连接面上的相对区域，与上述重叠区是同样的意思)面积总和在上述两边之间常常有很大差别，造成热压键合时该相对面所加的单位面积的压紧载荷(即压力)不均匀。例如，按照以往的方法只是在FPC的非布线区设置空的内引线，这从完全达到实用的程度还不能说已经能够解决这样的问题。
但是，采用本实施形态的FPC布线结构(端子结构)，由于长边21a对应设置的N条内引线13a…的重叠区S1～SN之面积总和S(N)与长边21b对应设置的M条内引线13b…的重叠区S1～SM之面积总和S(M)实际上相等，因此在安装IC芯片20时，这些N＋M条内引线13a…及13b…所加的压力近似均匀。
即在本实施形态中，例如对于通过各向异性导电材料安装半导体IC芯片的柔软的FPC进行内引线的布线设计，即使是近似长方体形状的半导体IC芯片相对两边输出端子(凸起)数不相同情况下，也使得在两者连接(热压键合)时，各连接面所加的压力均匀(以确保压力均衡)。而且，在设计如图1所示的双层FPC11时，如上所述，以安装的IC芯片20(参照图2)的连接凸起形状对应的值对基体12上形成的铜箔布线13…(包含内引线13a…等)的长度及宽度进行管理，通过这样，能够吸收安装时会产生的双层FPC11与IC芯片20之间的连接压力的不均匀，得到即使在批量生产的重复作业中也使在FPC上安装IC芯片20的安装IC芯片的柔性布线基板具有很好的电气连接可靠性。
在本实施形态中，所谓“在安装区相对的两边之间，各边对应设置的内引线重叠区面积总和之间，或者内引线宽度总和之间实际上相等”，与以往的一般设计方法(使全部内引线的宽度相等的设计方法)相比，是指上述重叠区面积总和之间(或内引线宽度总和之间)更进一步处于相等的状态。若参照图1(a)更具体加以说明，即在相对两边21a及21b之间，在内引线13a…的条数N及M满足N＞M的关系时，只要设定得使上述重叠区面积的总和(S(N)、S(M))中小的量为超过较大的量的M/N×100(％)而不到100(％)即可。
即只要形成重叠区使得S(N)与S(M)满足S(N)×M/N≤S(M)＜S(N)的关系即可。
特别是内引线13a…等的条数相差很大时(例如满足N×0.7＞M的关系)，设重叠区面积总和S(N)与S(M)满足S(N)≥S(M)，则如果设计得满足S(N)×0.7＜S(M)的关系，就能够在安装IC芯片20时，内引线13a…等与凸起18保持良好的连接状态。这个根据在于，在用按照M/N＜0.7设计形成的安装IC芯片的柔性布线基板与按照M/N≥0.7设计形成的安装IC芯片的柔性布线基板进行高温高湿可靠性试验时，IC芯片20与安装IC芯片的柔性布线基板之间的电气连接可靠性有明显的差别。即证实了按照M/N＜0.7设计形成的安装IC芯片的柔性布线基板，产生了因相对两边间的内引线13a…等与凸起18…的重叠区面积总和的不均衡而导致出现的问题。
再有，只要是上述条数M与N不相等，则更理想的是使重叠区面积总和S(M)与S(N)的差异在±5％以内(或使内引线13a…等宽度总和之间的差异在±5％以内)。这样能够保持更好的连接状态。
另外，作为设计内引线13a…等的宽度及长度的双层FPC11的一个例子，是使得长边21a一侧配置的N条内引线13a…的重叠区S1～SN之面积总和S(N)与相对长边21b侧配置的M根(≠N根)内引线13b…的重叠区S1～SM之面积总和S(M)相等，例如有使得长边21a一侧配置的内引线13a…的宽度(图1(b)所示的宽度W1)总和与长边21b一侧配置的内引线13b…的宽度总和实际上相等而构成的双层FPC11。
这是由于如上所述，配置各内引线13a…等，使其根据对应的凸起18的大小及设置位置具有规定的界限(参照图1(b))，再加上如果使形成的凸起18的长度L2近似相等，则只要规定内引线13a…等的宽度总和，就能够规定上述重叠区的面积总和(内引线13a…等的宽度总和乘以长度L2)。
下面参照图2至图4，特别就采用各向异性导电材料17在双层FPC11上安装IC芯片20的方法及内引线13a…等的布线设计原则进一步作详细说明。图2为将图1(a)所示的在双层FPC11上安装IC芯片20的IC芯片安装结构在与安装区21的长边21a及21b垂直并通过内引线13a及13b的平面处切断的剖面图，图3为图2的部分放大图，图4为将图1(a)所示的在双层FPC11上安装IC芯片20的IC芯片安装结构在与安装区21的短边21c及21d垂直并通过凸起18的平面处切断的剖面图。
如图2所示，安装在双层FPC11的安装区21(参照图1(a))上的IC芯片20包含有在电路面20a一侧形成电路(未图示)的管心19及由金形成的凸起(连接端)18…而构成，另外，将双层FPC11与IC芯片20粘结而且电气连接用的各向异性导电材料17例如是在作为粘结剂的热固性树脂即环氧树脂15中使具有导电性的粒子16…分散而制成的，是在规定条件下加热加压即固化连接的材料。
在IC芯片20安装之前，在双层FPC11的安装区21及其周围部分粘结一种各向异性导电材料17即作为ACF的各向异性导电材料17，然后用IC芯片安装装置(未图示)，将内引线13a…等与对应的凸起18…的位置对准。位置对准后，用热压键合工具(未图示)，从图2所示的热压键合方向(即垂直于双层FPC11及IC芯片20的一个表面的方向)加上规定的载荷，加上200℃附近的温度条件，通过这样使双层FPC11与IC芯片20热压键合。
通过上述热压键合，双层FPC11与IC芯片20利用环氧树脂15的热固化反应而粘结，同时内引线13a…等与凸起18…通过因载荷而压碎的导电性粒子16…电气连接，制成双层FPC11上安装IC芯片20的IC芯片安装结构。另外，如图2所示，在位于安装区21外的铜箔布线13…上，涂布印刷电气绝缘的保护层14，通过这样防止铜箔布线13与13之间的交叉干扰。
下面利用图3，说明内引线13a…等的布线长度有关的设计原则。前面已经说明过，为了提高IC芯片安装结构的电气连接可靠性，在本实施形态中，内引线13a…等的布线长度是根据IC芯片20对应的凸起18…的形状来规定的，更具体来说，最好设计为使内引线13a的前端超过对应的凸起18的位置，向芯片内电路(电路面20a设置的电路)一侧延长。在该设计中，由于考虑到利用IC芯片安装装置进行位置对准时的偏移，有一定余量，因此即使是进行批量生产等重复作业中，也能够可靠地使凸起18…与内引线13a…通过各向异性导电材料17相对(连接)。
内引线13a…等的超过凸起18的位置向芯片内电路一侧延伸的长度d1的值没有特别限定最好设定在5μm～30μm范围内，最小值5μm是鉴于现行键合批量生产装置(双层FPC11与IC芯片20的安装及压接装置)的安装能力(位置对准精度的误差)而设定的值，但也可以根据安装装置的位置对准精度，设定为比它更小的值。另外，最大值即30μm是考虑到，在双层FPC11与IC芯片20进行热压键合时，即使发生内引线13a…等从基体12剥离或向IC芯片20一侧弯折的情况，也不会产生因与该IC芯片20的电路面20a接触而导致短路等问题，因此而设定的尺寸。另外，以往已经知道，将内引线向器件孔内部方向延伸以使用于连接，但该延伸的尺寸完全没有规定。因此，在以往的结构中，有可能导致产生短路等问题。
下面利用图4，说明内引线13a…等布线宽度有关的设计原则。前面已经说明过，内引线13a…等布线宽度与其布线长度一样，是根据IC芯片20对应的凸起18…的形状来规定的。更具体来说，最好将内引线13a…等的宽度W1设计成比对应的IC芯片20的凸起18…的宽度W2要窄(要细)。
内引线13a…等与凸起18…在宽度方向的位置偏移考虑到是由于1)双层FPC11本身的累积间距公差(内引线13a…等布线间距的累积公差)及2)IC芯片20的安装装置位置对准精度而产生的，但按照图4所示的布线设计，由于相对于上述位置偏移确保了余量，因此即使是进行批量生产等重复作业中，也能够可靠地使凸起18…与对应的内引线13a…等通过各向异性导电材料17相对(连接)。因此能够避免由于多输出使IC芯片20的凸起18…间距缩小而有可能经常发生的因宽度方向偏移所造成的相邻端子间的泄漏现象。
凸起18…的宽度W2与对应的内引线13a…的宽度W1之差(W2－W1)没有特别限定，但两者之差最好设为5μm以上。5μm的数值是如上所述，鉴于现行键合批量生产装置在位置对准精度误差方面的安装能力而设定的，但也可以根据安装装置的安装能力，设定为比它更小的值。另外，双层FPC11本身的加工公差(铜箔布线13的布线间距累积公差)是鉴于现行批量生产的IC芯片20相对于电路面20a的长边方向为数μm而设定的值，但也可以根据构件加工精度设定为比它更小的值。
然后，考虑安装的IC芯片20的凸起形成位置及形状，设定内引线13a…等的布线长度、宽度及形成位置，使其满足图3及图4所示的条件，通件这样如图1(a)及(b)所示，即使在批量生产时的重复作业中，也能够保证使内引线13a…等的重叠面积为凸起18…的长度L2×内引线13a…的宽度W1。这样，在近似四边形的电路面20a相对的两边之间，该两边一侧设置的凸起18…与内引线13a…的重叠部分面积总和与该两边另一侧设置的凸起18…与内引线13b…的重叠部分面积总和，就能够很容易确实使其相等。
如上所述，对于内引线13a…等的长度及宽度，考虑到对应的凸起18…形成位置及形状所对应的IC芯片安装位置的偏移等而设置余量，通过这样，即使是在批量生产等重复作业时，也能够使上述相对两边之间的重叠区面积总和相等。
下面参照图1(a)及图1(b)，具体说明按照图1(a)、图1(b)、图3及图4所示的布线设计原则形成双层FPC11的布线结构的例子。在双层FPC11的IC芯片安装区21安装的IC芯片20上，以72μm的凸起间距形成100个与长边21a一侧的内引线13a…对应的具有50×80μm(W2×L2)大小连接面的凸起18…，另外以110μm的凸起间距形成70个与长边21b一侧的内引线13b…对应的具有70×90μm(W2×L2)大小连接面的凸起18…
根据布线间距的观点，布线设定规定要求更严格的是应该对应的凸起数更多、长边21a一侧设置的100条(N＝100)内引线13a…。因此，采用图4所示的布线宽度设计原则形成该100条内引线13a…，将它们的宽度W1设定为35μm(＝50μm－15μm)。另外，对于内引线13a…的布线宽度W1，为了争取到更大的重叠区即连接面积(在与对应凸起18的连接处尽可能多地获得导电性粒子16…)，另外为了充分确保宽度方向位置偏移的余量，设定为35μm，当然也可以比该值大(最大45μm)，也可以比该值小。除此之外，图3所示的有关布线长度的设计原则也适用于形成这些100条内引线13a…。
因而，与这些100条内引线13a…分别对应的凸起18的重叠区面积为35×80μm2，这些重叠区S1～SN的面积总和S(N)为35×80×100＝280,000μm2。
因此，以采用图3所示的布线长度设计原则为前提，为了使长边21b对应设置的70条(M＝70)内引线13b…的重叠区S1～SM之面积总和S(M)与上述面积总和S(N)相同(这里的差异为约0.1％)，只要设这些内引线13b…的宽度W1分别为44.4μm(280,000÷70÷90≈44.4)即可。这样，在相对长边21a及21b之间，内引线13a…及13b…的连接面和凸起18的连接面之间所加的压力能够近似均匀，能够提供连接可靠性好的柔性布线基板上的IC芯片安装结构。
另外，在该双层FPC11，若像以往结构那样，将长边21a一侧及长边21b一侧的内引线布线宽度设计为相同，则由于各对应的凸起18…的数量在两边不一样，因此长边21a一侧的重叠区面积总和S(N)将大于长边21b一侧的重叠区面积总和S(M)。因而在长边21a与21b之间产生连接压力不均衡，在长边21a一侧的内引线13a与凸起18之间，使各向异性导电材料17中的导电性粒子18扁平(压碎)的压力不够，导致各连接部分的连接可靠性(连接电阻等电气特性)下降的结果。
另外，在上述具体例子中，安装区21的一边对应设置的内引线13a…及与之对应的凸起18…全部为同一形状构成，当然不限定于该构成。例如，只要安装区21相对两边之间的重叠区面积总和实际上相等，则也可以对应于上述一边设置内引线布线宽度W1不同的几种内引线13a构成。
另外，对于图1(a)所示的双层FPC11，设计成在安装区21相对长边21a及21b的重叠区S1～SN之面积总和S(N)与重叠区S1～SM之面积总和S(M)相等，当然最好另一对相对短边21c及21d也设计成与它们对应的内引线重叠区之面积总和之间相等。这样，由于相对短边21c与21d之间在压接时也能够使压力近似均匀，因此能够更进一步提高双层FPC11与IC芯片20的电气连接可靠性。
另外，上述情况下，短边21C对应设置的与对应的凸起18电气连接的内引线13c…的条数与短边21d对应设置的与对应的凸起18电气连接的内引线13d…的条数可以相同，也可以不相同。另外，由于IC芯片20认为基本上是刚体，因此可以认为相邻两边之间(例如边21a与21c之间)内引线重叠面积总和之间即使不相同，IC芯片20安装时连接压力导致很不均匀的可能性不大，但如果设计上可能的话，最好使该相邻两边之间的面积总和也近似相等。这样，能够提供IC芯片20安装时连接压力导致很不均匀的可能性确实更小、连接可靠性好的安装IC芯片的柔性布线基板。
如上所述，本实施形态的柔性布线基板，安装IC芯片的柔性布线基板，采用这种基板的显示装置及IC芯片安装结构是例如通过各向异性导电膜或采用其它的方法安装半导体IC芯片的，其结构是，加热加压连接的该半导体IC芯片相对两边有效的输出凸起数例如即使不相等，也要将内引线的布线宽度设计为使得该相对两边的各边中凸起与铜箔布线(内引线)的重叠部分面积(布线宽度×凸起的纵向长度)总和相等。
在本实施形态中，是以使用各向异性导电膜安装IC芯片为例进行说明的，但并不限定于此。例如，也可以利用Au-Sn共晶连接等其它方法安装连接，但像本实施形态那样用各向异性导电膜，就能够防止相邻端子间的泄漏现象，提供电气连接可靠性好的安装IC芯片的柔性布线基板。
另外，上述所谓“有效输出凸起数”是指“电路上与FPC上的布线(内引线)连接所必不可少的凸起数与能够确保因进行布线(内引线)而成为重叠区的连接部分面积的空凸起数之总和”。
另外，作为预定安装的IC芯片，在安装的芯片是在近似四边形的电路表面形成的凸起数在该电路表面相对两边的组合中至少形成一组合的两边间不相同的情况下，作为在柔性布线基板上布线(内引线)设计方法的理想的例子，可以举出下列的设计方法，1)根据上述凸起的形状及形成位置，使各内引线的前端超过对应的凸起安装的预定位置，向IC芯片内电路一侧延长，而且形成各内引线的宽度比对应的凸起要窄，使各内引线与对应凸起的重叠区面积按照“内引线宽度×凸起长度”来确定；2)使上述两边的各边形成的与凸起对应的内引线重叠区面积总和在这两边之间近似相等。
将本发明的安装IC芯片的柔性布线基板用于显示装置的一个例子，它具有图5所示的结构。将采用上述设计原则设计的称为COF的电子零部件14(例如将IC芯片20通过各向异性导电材料安装在安装IC芯片的柔性布线基板FPC上)与以往的LCD(液晶显示板)或塑料LCD(Plastic LCD)、有机EL显示器等显示器装置15连接。
关于该连接的情况，是与LCD等显示装置的一边连接，或者还与另一边连接，同时还包含在该CDF上安装其它的电子零部件以及将COF与其它的PWB(硬质基板)16等电路部件连接。
根据上述构成，由于具有的安装IC芯片的柔性布线基板考虑到电子零部件等安装时的连接压力均匀性，因此能够得到连接可靠性好的显示装置。
另外，本发明的安装IC芯片的柔性布线基板，具有IC芯片及安装IC芯片的柔性布线基板，所述柔性布线基板具有安装该IC芯片的近似四边形的安装区及向该安装区内延伸的多条内引线，在安装区相对边之间的组合中至少构成一组的两边所分别对应设置的内引线条数不相等，该IC芯片形成的凸起分别与该安装IC芯片的柔性线基板具有的内引线连接，在该安装IC芯片的柔性布线基板的安装区，安装该IC芯片，在这样的安装IC芯片的柔性布线基板中，其特征在于，使上述安装区的两边中的一边对应设置的内引线与凸起的重叠区面积总和与另一边对应设置的内引线与凸起的重叠区面积总和实际上相等，这样在上述安装IC芯片的柔性布线基板的安装区安装IC芯片。
另外，本发明的安装IC芯片的柔性布线基板也可以是具有下述特征的安装IC芯片的柔性布线基板，即安装区的两边中的一边对应设置的内引线宽度总和与另一边对应设置的内引线宽度总和实际上相等而构成。
另外，也可以是具有下述特征的安装IC芯片的柔性布线基板，即设上述安装区的两边中的一边对应设置的内引线条数为M，另一边相应设置的内引线条数为N(＞M)，这种情况下，该安装区的两边中的一边对应设置的内引线与凸起的重叠区面积总和S(N)与另一边对应设置的内引线与凸起的重叠区面积总和S(M)满足S(N)×M/N≤S(M)＜S(N)的关系。
另外，更理想的是，使安装区相对两边中的一边对应设置的内引线宽度总和与另一边对应设置的内引线宽度总和实际上相等而构成。
这样，在安装IC芯片的柔性布线基板上安装的IC芯片中，各凸起具有应该按照“内引线宽度×凸起长度”来确定对应的内引线重叠区面积的规定的余量，而且形成相同长度，这种情况下，上述安装区的两边中的一边对应设置的内引线的重叠区面积总和与另一边对应设置的内引线的重叠区面积总和实际上相等，在对该安装区安装IC芯片时，这些内引线所加的压力近似均匀。这样，能够抑制IC芯片安装时产生的连接压力不均匀，提供连接可靠性好的安装IC芯片的柔性布线基板。
另外，更理想的是，设上述安装区相对的两边中的一边设置的内引线条数为M，另一边设置的内引线条数为N(＞M)，这种情况下，设一边设置的内引线与凸起的重叠区面积总和S(N)与另一边设置的内引线与凸起的重叠区面积总和S(M)至少满足S(N)×M/N≤S(M)＜S(N)的关系。
这样，若S(N)与S(M)最低限度满足上述关系，则一边的重叠区面积总和与另一边的重叠区面积总和实际上相等，在上述安装区安装IC芯片时，能够使该内引线所受的压力近似均匀。
这样，对相对两边之间的重叠区总面积比应该最低限度满足的比例预先规定了原则，因而能够供给始终具有稳定连接可靠性的安装IC芯片的柔性布线基板。即在相对两边之间的内引线条数N及M满足N＞M的关系时，形成的重叠区设定为至少上述重叠区面积总和S(N)、S(M)中的较小的量超过较大的量的M/N×100(％)而不到其100(％)，即使得S(N)与S(M)满足S(N)×M/N≤S(M)＜S(N)的关系，因此能够供给连接可靠性高的安装IC芯片的柔性布线基板。
另外，更理想的是形成为，使得上述安装区相邻两边中间的一边设置的内引线与凸起的重叠区面积总和与另一边设置的内引线与凸起的重叠区面积总和实际上相等。
这样，由于形成为使得安装区相邻两边形成的内引线与IC芯片的凸起的各重叠区面积总和实际上相等，因此能够更可靠防止IC芯片安装时产生的连接压力不均匀，提供连接可靠性好的安装IC芯片的柔性布线基板。
另外，更理想的是，上述内引线与凸起使用各向异性导电材料连接。
这样，由于使用各向异性导电材料进行连接，因此能够防止相邻端子之间的泄漏，提供电气连接可靠性高的安装IC芯片的柔性布线基板。
另外，更理想的是，使形成的上述内引线从与上述凸起的重叠区向上述安装区的中间部分突出5μm～30μm。
这样，在安装IC芯片的柔性布线基板上安装IC芯片时，能够吸收内引线长度方向的位置偏移，因此能够防止IC芯片与安装IC芯片的柔性布线基板之间的接触不良。
即对于在上述IC芯片安装区安装IC芯片的结构，若考虑到批量生产时，对柔性布线基板中的铜箔布线进行设计，必须要注意到位置精度等。因此，使内引线长度超过凸起，规定上述范围，这样IC芯片安装时即使有一些位置偏移，也能够吸收该偏移部分。另外，由于规定上限为30μm，因此也能够防止因端子弯折而导致泄漏等问题。
另外，更理想的是，使形成的上述内引线其宽度比连接的上述凸起的宽度窄5μm以上。
这样，即使对安装IC芯片的柔性布线基板将IC芯片偏移安装时，由于相对于位置对准偏移具有余量，因此能够使凸起与内引线相对。所以，能够防止相邻端子间产生的泄漏现象。
另外，本发明的显示装置，其特征在于，具有上述安装IC芯片的柔性布线基板。
根据上述结构，由于具有能够抑制IC芯片安装时产生的连接压力不均匀的安装IC芯片的柔性布线基板，因此能够获得连接可靠性好的显示装置。
本发明的柔性布线基板，其特征在于，为了解决上述问题，具有使用各向异性导电材料安装IC芯片的近似四边形的安装区、以及向该安装区内延伸的多条内引线，在上述安装区相对边之间的组合中至少形成一组的两边中，各边对应设置的通过上述各向异性导电材料与IC芯片凸起连接的内引线条数不相同，作为这样的柔性布线基板，将上述IC芯片安装时与凸起重叠的内引线上的区域作为内引线重叠区时，其结构使得上述安装区的两边中的一边对应设置的内引线的重叠区面积总和与另一边对应设置的内引线的重叠区面积总和实际上相等。
根据上述结构，由于上述安装区的两边中的一边对应设置的内引线的重叠面积总和与另一边对应设置的内引线的重叠区面积总和实际上相等，因此对该安装区安装IC芯片时，这些内引线所加的压力变得近似均匀。即能够提供IC芯片安装时抑制连接压力产生不均匀的柔性布线基板。
本发明的IC芯片安装结构，其特征在于，为了解决上述问题，将上述柔性布线基板具有的内引线与IC芯片形成的凸起通过各向异性导电材料分别对应连接，在上述柔性布线基板的安装区安装IC芯片。
根据上述结构，能够提供电气连接可靠性好的IC芯片安装结构。
本发明的柔性布线基板，其特征在于，为了解决上述问题，具有使用各向异性导电材料安装IC芯片的近似四边形的安装区，以及向该安装区内延伸的多条内引线，柔性布线基板在上述安装区相对边之间的组合中至少形成一组的两边中，各边对应设置的通过上述各向异性导电材料与IC芯片凸起连接的内引线条数不相同，其结构使得上述安装区的两边中的一边对应设置的内引线宽度总和与另一边对应设置的内引线宽度总和实际上相等。
在柔性布线基板上安装的IC芯片中，各凸起具有应该按照“内引线宽度×凸起长度”来确定对应的内引线重叠区面积的规定的余量，而且形成相同长度，在这种情况下，根据上述结构，上述安装区的两边中的一边对应设置的内引线的重叠区面积总和与另一边对应设置的内引线的重叠区面积总和实际上相等，在对该安装区安装IC芯片时，这些内引线所加的压力变得近似均匀。即能够提供IC芯片安装时抑制连接压力产生不均匀的柔性布线基板。
本发明的IC芯片安装结构，其特征在于，为了解决上述问题，将上述柔性布线基板具有的内引线与IC芯片形成的凸起通过各向异性导电材料分别连接，使上述安装区的两边中的一边对应设置的内引线与凸起的重叠区面积总和与另一边对应设置的内引线与凸起的重叠区面积总和实际上相等，这样在上述柔性布线基板的安装区安装IC芯片。
根据上述结构，能够提供电气连接可靠性好的IC芯片安装结构。
本发明的安装IC芯片的柔性布线基板的键合方法，其特征在于，为了解决上述问题，沿安装IC芯片的近似四边形的安装区各边形成多条内引线，使上述IC芯片的凸起与上述内引线连接，将该IC芯片安装连接在上述安装区的安装IC芯片的柔性线基板的键合方法中，使上述安装区相对两边中的一边设置的内引线与凸起的重叠区面积总和与另一边设置的内引线与凸起的重叠区面积总和实际上相等。
根据上述结构，由于上述安装区的两边中的一边对应设置的内引线的重叠区面积总和与另一边对应设置的内引线的重叠区面积总和实际上相等，因此对该安装区安装IC芯片时，内引线所加的压力变得近似均匀。这样，由于IC芯片安装时抑制连接压力产生的不均匀，因此能够提供连接可靠性高的安装IC芯片的柔性布线基板。
具体实施方式项目中说明的具体实施形态或实施例，始终只是用来阐明本发明的技术内容的，并不是仅仅限定于这样的具体例子进行的狭义解释，在本发明的精神及下述的权利要求项范围内，可以进行各种变更加以实施。

Claims (13)

1、一种安装IC芯片的柔性布线基板，具有安装IC芯片(20)的近似四边形的安装区(21)及沿该安装区(21)各边设置的多条内引线(13a…～13d…)，使上述IC芯片(20)的凸起(18…)与上述内引线(13a…～13d…)连接，将该IC芯片(20)安装连接在上述安装区(21)，其特征在于，在该安装IC芯片的柔性布线基板中这样形成，使得上述安装区(21)相对两边中的一边设置的内引线(13a…)与凸起(18…)的重叠区(S1～SN)面积总和与另一边设置的内引线(13b…)与凸起(18…)的重叠区(S1～SM)面积总和实际上相等。
2、如权利要求1所述的安装IC芯片的柔性布线基板，其特征在于，在该安装IC芯片的柔性布线基板中这样形成，使得上述一边设置的内引线(13a…)宽度总和与另一边设置的内引线(13b…)宽度总和实际上相等。
3、如权利要求1所述的安装IC芯片的柔性布线基板，其特征在于，设上述安装区(21)相对两边中的一边设置的内引线(13a…)条数为M，另一边设置的内引线(13b…)条数为N(＞M)，在这种情况下，该一边设置的内引线(13a…)与凸起(18…)的重叠区(S1～SN)面积总和S(N)与另一边设置的内引线(13b…)与凸起(18…)的重叠区(S1～SM)面积总和S(M)至少满足S(N)×M/N≤S(M)＜S(N)的关系。
4、如权利要求1～3的任一项所述的安装IC芯片的柔性布线基板，其特征在于，在该安装IC芯片的柔性布线基板中这样形成，使得上述安装区(21)的相邻两边中的一边设置的内引线(13a…)与凸起(18…)的重叠区(S1～SN)面积总和与另一边设置的内引线(13b…)与凸起(18…)的重叠区(S1～SM)面积总和实际上相等。
5、如权利要求1～3的任一项所述的安装IC芯片的柔性布线基板，其特征在于，上述内引线(13a…～13d…)与凸起(18…)使用各向异性导电材料(17)连接。
6、如权利要求1～3的任一项所述的安装IC芯片的柔性布线基板，其特征在于，形成的上述内引线(13a…～13d…)从与上述凸起(18…)的重叠区(S1～SN及S1～SM)向上述安装区(21)的中间部分一侧突出5μm～30μm。
7、如权利要求1～3的任一项所述的安装IC芯片的柔性布线基板，其特征在于，形成的上述内引线(13a…～13d…)的宽度(W1)比连接的上述凸起(18…)的宽度要窄5μm以上。
8、一种具有安装IC芯片的柔性布线基板的显示装置，所述安装IC芯片的柔性布线基板具有安装IC芯片(20)的近似四边形的安装区(21)及沿该安装区(21)各边设置的多条内引线(13a…～13d…)，将上述IC芯片(20)的凸起(18…)与上述内引线(13a…～13d…)连接，将该IC芯片(20)安装连接在上述安装区(21)，其特征在于，在该安装IC芯片的柔性布线基板中这样形成，使得上述安装区(21)相对两边中的一边设置的内引线(13a…)与凸起(18…)的重叠区(S1～SN)面积总和与另一边设置的内引线(13b…)与凸起起(18…)的重叠区(S1～SM)面积总和实际上相等。
9、一种柔性布线基板，其特征在于，所述柔性布线基板具有安装IC芯片(20)的近似四边形的安装区(21)及向该安装区(21)内伸出的多条内引线(13a…～13d…)，在上述安装区(21)相对两边互相组合的至少形成一组的两边中，各边对应设置的通过各向异性导电材料(17)与IC芯片(20)的凸起(18…)连接的内引线(13a…～13d…)条数不相同，在所述柔性布线基板中这样构成，使得在安装上述IC芯片(20)时，若令与凸起(18…)重叠的内引线(13a…～13d…)上的区域作为内引线(13a…～13d…)重叠区(S1～SN及S1～SM)，则上述安装区(21)的两边中的一边对应设置的内引线(13a…)的重叠区(S1～SN)面积总和与另一边对应设置的内引线(13b…)的重叠区(S1～SM)面积总和实际上相等。
10、一种IC芯片安装结构，其特征在于，是在柔性布线基板上具有安装IC芯片(20)的近似四边形的安装区(21)及向该安装区(21)内伸出的多条内引线(13a…～13d…)，在上述安装区(21)相对两边互相组合的至少形成一组的两边中，各边对应设置的通过各向异性导电材料(17)与IC芯片(20)的凸起(18…)连接的内引线(13a…～13d…)的条数不相同，在所述柔性布线基板中这样构成，使得在安装上述IC芯片(20)时，若令与凸起(18…)重叠的内引线(13a…～13d…)上的区域作为内引线(13a…～13d…)重叠区(S1～SN及S1～SM)，则上述安装区(21)的两边中的一边对应设置的内引线(13a…)的重叠区(S1～SN)面积总和与另一边对应设置的内引线(13b…)的重叠区(S1～SM)面积总和实际上相等，将这样构成的柔性布线基板所具有的内引线(13a…～13d…)与IC芯片(20)形成的凸起(18…)通过各向异性导电材料(17)分别连接，从而将IC芯片(20)安装在上述柔性布线基板的安装区(21)。
11、一种柔性布线基板，其特征在于，具有用各向异性导电材料(17)安装IC芯片(20)的近似四边形的安装区(21)及向该安装区(21)内伸出的多条内引线(13a…～13d…)，在上述安装区(21)相对两边互相组合的至少形成一组的两边中，各边对应设置的通过上述各向异性导电材料(17)与IC芯片(20)的凸起起(18…)连接的内引线(13a…～13d…)的条数不相同，在所述柔性布线基板中这样构成，使得在上述安装区(21)的两边中的一边对应设置的内引线(13a…)的宽度总和与另一边对应设置的内引线(13b…)的宽度总和实际上相等。
12、一种IC芯片安装结构，其特征在于，是在柔性布线基板上具有用各向异性导电材料(17)安装IC芯片(20)的近似四边形的安装区(21)及向该安装区(21)内伸出的多条内引线(13a…～13d…)，在上述安装区(21)相对两边互相组合的至少形成一组的两边中，各边对应设置的通过上述各向异性导电材料(17)与IC芯片(20)的凸起(18…)连接的内引线(13a…～13d…)的条数不相同，在所述柔性布线基板中这样构成，使得在上述安装区(21)的两边中的一边对应设置的内引线(13a…)的宽度总和与另一边对应设置的内引线(13b…)的宽度总和实际上相等，将这样构成的柔性布线基板所具有的内引线(13a…13d…)与IC芯片(20)形成的凸起(18…)通过各向异性导电材料(17)分别连接，使上述安装区(21)的两边中的一边对应设置的内引线(13a…)与凸起(18…)的重叠区(S1～SN)面积总和与另一边对应设置的内引线(13b…)与凸起(18…)的重叠区(S1～SM)面积总和实际上相等，从而将IC芯片(20)安装在上述柔性布线基板的安装区(21)。
13、一种安装IC芯片的柔性布线基板的键合方法，沿安装IC芯片(20)的近似四边形安装区(21)的各边形成多条内引线(13a…～13d…)，使上述IC芯片(20)的凸起(18…)与上述内引线(13a…～13d…)连接，将该IC芯片(20)安装连接在上述安装区(21)，其特征在于，在所述键合方法中，使得上述安装区(21)相对两边中的一边设置的内引线(13a…～13d…)与凸起(18…)的重叠区(S1～SN)面积总和与另一边设置的内引线(13a…～13d…)与凸起(18…)的重叠区(S1～SM)面积总和实际上相等。
CNB011227206A 2000-07-05 2001-07-05 基板、显示装置、基板与ic芯片的安装及安装键合方法 Expired - Fee Related CN1182579C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP204297/2000 2000-07-05
JP2000204297 2000-07-05
JP174778/2001 2001-06-08
JP2001174778A JP2002083845A (ja) 2000-07-05 2001-06-08 フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法

Publications (2)

Publication Number Publication Date
CN1331490A true CN1331490A (zh) 2002-01-16
CN1182579C CN1182579C (zh) 2004-12-29

Family

ID=26595463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011227206A Expired - Fee Related CN1182579C (zh) 2000-07-05 2001-07-05 基板、显示装置、基板与ic芯片的安装及安装键合方法

Country Status (5)

Country Link
US (1) US6603071B2 (zh)
JP (1) JP2002083845A (zh)
KR (1) KR100474627B1 (zh)
CN (1) CN1182579C (zh)
TW (1) TW507349B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437236C (zh) * 2005-10-28 2008-11-26 友达光电股份有限公司 液晶显示面板与其上的线路布局
CN100437065C (zh) * 2004-05-17 2008-11-26 株式会社电装 压力探测装置
CN100451741C (zh) * 2007-10-16 2009-01-14 华映视讯（吴江）有限公司 Ic芯片安装方法、ic芯片安装架构以及液晶显示器
CN108847442A (zh) * 2018-06-30 2018-11-20 山东昊润自动化技术有限公司 一种压力芯片封装方法
WO2021022869A1 (zh) * 2019-08-02 2021-02-11 云谷（固安）科技有限公司 柔性显示屏及显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
JP3573150B2 (ja) * 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
JP4072493B2 (ja) * 2003-11-14 2008-04-09 Ｎｅｃ液晶テクノロジー株式会社 基板モジュール及び液晶モジュール
JP3846482B2 (ja) * 2004-01-30 2006-11-15 セイコーエプソン株式会社 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器
EP1562167B1 (en) * 2004-02-04 2018-04-11 LG Display Co., Ltd. Electro-luminescence display
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
US7263891B2 (en) * 2004-05-17 2007-09-04 Denso Corporation Pressure detecting apparatus
JP5003874B2 (ja) 2007-02-27 2012-08-15 ブラザー工業株式会社 回路素子実装フレキシブル配線材
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
KR100922415B1 (ko) * 2009-06-15 2009-10-16 스템코 주식회사 연성 회로 기판의 제조 방법 및 연성 회로 기판, 반도체 패키지의 제조 방법 및 반도체 패키지
US20120080789A1 (en) * 2009-06-16 2012-04-05 Sharp Kabushiki Kaisha SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
JP5105103B2 (ja) * 2009-08-05 2012-12-19 セイコーエプソン株式会社 半導体装置
TWM385093U (en) * 2010-03-08 2010-07-21 Amazing Microelectronic Corp Package structure and electronic apparatus of the same
WO2016013474A1 (ja) * 2014-07-22 2016-01-28 積水化学工業株式会社 接続構造体の製造方法
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
CN107621710A (zh) * 2017-11-10 2018-01-23 京东方科技集团股份有限公司 驱动芯片、显示基板、显示装置及显示装置的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248533A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体集積回路
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
JPH0697237A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 半導体装置及びその製造方法
JP3207743B2 (ja) 1996-03-22 2001-09-10 シャープ株式会社 フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
JP3398005B2 (ja) * 1997-03-10 2003-04-21 株式会社エンプラス フレキシブルプリント配線板
JP2953424B2 (ja) * 1997-03-31 1999-09-27 日本電気株式会社 フェイスダウンボンディング用リードフレーム
JPH10308413A (ja) * 1997-05-07 1998-11-17 Casio Comput Co Ltd 電子部品及び電子部品搭載モジュール
DE19752195A1 (de) * 1997-11-25 1999-06-17 Siemens Ag Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
JP2000022329A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 配線基板および電子ユニットおよび電子部品実装方法
JP3457887B2 (ja) * 1998-07-30 2003-10-20 ホシザキ電機株式会社 食品素材からの有用成分の抽出方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437065C (zh) * 2004-05-17 2008-11-26 株式会社电装 压力探测装置
CN100437236C (zh) * 2005-10-28 2008-11-26 友达光电股份有限公司 液晶显示面板与其上的线路布局
CN100451741C (zh) * 2007-10-16 2009-01-14 华映视讯（吴江）有限公司 Ic芯片安装方法、ic芯片安装架构以及液晶显示器
CN108847442A (zh) * 2018-06-30 2018-11-20 山东昊润自动化技术有限公司 一种压力芯片封装方法
WO2021022869A1 (zh) * 2019-08-02 2021-02-11 云谷（固安）科技有限公司 柔性显示屏及显示装置

Also Published As

Publication number Publication date
US6603071B2 (en) 2003-08-05
KR20020004866A (ko) 2002-01-16
JP2002083845A (ja) 2002-03-22
CN1182579C (zh) 2004-12-29
KR100474627B1 (ko) 2005-03-08
US20020050381A1 (en) 2002-05-02
TW507349B (en) 2002-10-21

Similar Documents

Publication Publication Date Title
CN1182579C (zh) 基板、显示装置、基板与ic芯片的安装及安装键合方法
CN1575096A (zh) 电子电路装置及其制造方法
CN107123471A (zh) 各向异性导电性膜及连接构造体
CN1218439C (zh) 连接结构体、液晶装置、电子装置和各向异性导电性粘接剂及其制造方法
CN1411045A (zh) 半导体装置
CN1601729A (zh) 半导体器件及其制造方法
CN1274173A (zh) 载带及载带型半导体装置的制造方法
CN1340851A (zh) 电子器件及其制造方法
CN1897241A (zh) 半导体器件及其制造方法
CN1706040A (zh) 非接触id卡及类似物和其制造方法
CN1926675A (zh) 各向异性导电连接方法及各向异性导电粘合膜
CN1601736A (zh) 半导体集成电路装置及电子设备
KR20240018694A (ko) 접속 구조체의 제조 방법
CN101502189B (zh) 三维电子电路装置
CN1906761A (zh) 驱动器芯片和显示设备
CN1482677A (zh) 电子元件
CN1294652C (zh) 半导体器件及其制造方法
CN1505146A (zh) 多芯片模块
CN1800921A (zh) 热传导片、其制造方法及使用其的液晶显示器的制造方法
CN1877404A (zh) 布线连接结构及液晶显示装置
CN101777542B (zh) 芯片封装构造以及封装方法
DE112009002460B4 (de) Flexible Leiterplatte
KR100735211B1 (ko) 접속 신뢰성이 우수한 도전 입자를 구비한 이방성 도전필름
CN1558270A (zh) 增加金属连线可靠度的结构
CN101853817A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041229

Termination date: 20140705

EXPY Termination of patent right or utility model