CN1331213C - 晶体管结构制造方法 - Google Patents
晶体管结构制造方法 Download PDFInfo
- Publication number
- CN1331213C CN1331213C CNB2003801023015A CN200380102301A CN1331213C CN 1331213 C CN1331213 C CN 1331213C CN B2003801023015 A CNB2003801023015 A CN B2003801023015A CN 200380102301 A CN200380102301 A CN 200380102301A CN 1331213 C CN1331213 C CN 1331213C
- Authority
- CN
- China
- Prior art keywords
- collector region
- buried layer
- collector
- bipolar transistor
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000000034 method Methods 0.000 claims description 42
- 239000013078 crystal Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000005516 engineering process Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明与一种用以制造一晶体管结构的方法有关，其包含具有不同集极宽度的至少一第一与第二双极晶体管。本发明特征在于在不同的掺杂区域间的所有接点具有明显的接口。在这个情况下，举例来说，一第一集极区域(2.1)适合用来作为具有高限制频率fT的一高频率的晶体管，而依第二集极区域(2.2)则适合用来作为具有增加的崩溃电压的一高压晶体管。
Description
技术领域
本发明与一种晶体管结构的制造方法有关，其包含具有不同集极宽度的至少一第一与一第二双极晶体管。这样的制造方法已熟知于例如德国专利DE10044838C2中。
背景技术
在双极晶体管中，其集极通常是终止于一高掺杂的掩埋层。所述的掩埋层是由使基板在想要的位置蒙受一离子引入法而制成。在那之后，一轻度掺杂的籽晶层涂布上去，接着基极、射极与集极的井部(well)便制造完成。如上所述的一个可能的制程顺序以说明于例如D.Widmann，H.Mader，H.Friedrich，Springer Verlag所着的“Technologie hochintegrierter Schaltungen”第二版，336-334页的表目录8.13中。
对于在GHz范围的集成高频电路来说，通常喜欢把具一高崩溃电压(breakdown Voltage)的高压晶体管(HV transistor)与具有一短暂的集极瞬时时间因而具有一高限制频率Ft的高频晶体管(HFtransistor)整合在一起。在考虑到迄今所熟知的制造方法，在具有不同限制频率的双极晶体管以及在高频电流中具有不同崩溃电压的双极晶体管之间找到一个折衷的相关性质是需要的。这也表示说这样一个高频电路的性能并无法最佳化地被使用。
这样的整合到目前为止已通过例如，具有不同程度的掺杂物浓度的集极区域的方法而实现。掺杂的程度越低，集极-基极之间的崩溃电压值就越高。然而，由于这个集极瞬时时间的变长，因此造成限制频率Ft的变低。越高的掺杂程度，集极瞬时时间就越短但晶体管的集极-基极之间的崩溃电压值就越小。
M.Racanelli等人在2001年的IEEE论文“Ultra High Speed SiGeNPN for Advanced BiCMOS technology”揭露调整一晶体管的一集极区域的掺杂已使得在集极区域内的掺杂物的浓度具有一梯度。虽然这个方法使得增加HF晶体管的崩溃电压变得有可能，但它仍然代表着一个折衷的结果。
除了掺杂物的浓度以外，集极宽度的尺寸也是决定双极晶体管性质的参数之一。这个集极宽度项表示位在掩埋层以及位于籽晶层的基极井之间的籽晶层的区域。经过最佳化到高限制频率电压的HF晶体管必须具有较小的集极宽度，而经过最佳化到高崩溃电压的HV晶体管则必须具有一较大的集极宽度。
在DE10044838C2中已揭露一半导体组件以及制造所述的半导体组件的一制造方法，其中具有不同集极宽度的双极组件已被实现。在这个实施例中，一额外的物质被引入一双极组件的一掩埋层中，其中所述的额外的物质影响在所述的掩埋层中的掺杂物的扩散因而可以影响所述的双极组件的集极宽度。然而，这样的方法无法在不同的掩埋层与集极之间形成一明显的结(junction)。因此，这样的集极宽度并无法正确地建立且具有一明显的轮廓，而是相反地具有一“模糊不清”的微弱梯度。
发明内容
因此，本发明的目的在于明确指出一制造晶体管结构的最佳方法，在本发明的方法中，所述的具有不同集极宽度的集极区域可以有效形成，同时所述的集极区域相较于掩埋层能具有一明显的边界。
根据本发明，本发明之目的通过如在先前技术中所提及的类型的方法来完成，其中该类型被制造成至少一在第一掩埋层具有一第一集极宽度C1的第一集极区域以及一在第二掩埋层具有一第二集极宽度C2的第二集极区域，在这个例子中，为了制造出所述的第二集极宽度C2，具有一第一厚度C3的一第一集极区被制造于所述的第二掩埋层中而具有一第二厚度C4的一第二集极区被制造于所述的第一集极区，而至少一绝缘区域被制造成使所述的集极区域至少能彼此之间相互绝缘。
由这个方法所达成的是所述的晶体管结构的两个双极晶体管具有不同的集极宽度，而所述的集极区域具有一明显的或者突然的接点，而且相较于其邻近的区域，例如掩埋层具有一陡峭的梯度。所述的第一双极晶体管的集极宽度C1较佳者是对应在所述的第二集极区域的第一厚度C3。所述的第二双极晶体管的集极宽度C2由所述的第二集极区域的集极区的厚度C3与C4所组成。因此，所述的第二厚度C4越厚，所述的两个双极晶体管的集极厚度的差异也就越大。
本发明的理解是建立在轻度掺杂的集极与高度掺杂的掩埋层之间的一显著的边界或者是陡峭的接点大幅度地改善了一晶体管的行为，因为具有一陡峭梯度的陡峭图形，在整片电阻维持相同的情况下，相较于具有一较浅梯度的图形具有较低的边际电容。同时，根据本发明的方法改善了所述的晶体管的高电流行为，因为在所述的充满着电荷载子的集极并不需要有任何掺杂物，而同理可知，所述的掩埋层的传导将会降低。
根据本发明的构想，在先前技术背景中所提到的方法更进一步造成下列的结果：所述的第一双极晶体管的一第一传导型态的一第一掩埋层的至少一第一区与所述的第二双极晶体管的一第一或第二传导型态的一第二掩埋层的一第一区的被引入所述的半导体基板中；产生一第一籽晶层，并使其覆盖于所述的掩埋层的至少第一区；所述的第一传导类型的至少一第二区产生于所述的第一籽晶层中、所述的第二区紧邻于所述的第一掩埋层的第一区；产生一第二籽晶层，并使其覆盖于至少第一籽晶层与所述的第一掩埋层的第二区的整个区域；产生至少一绝缘层，以使其能够使所述的集极区域能够彼此之间相互绝缘，所述的第一掩埋层的第二区紧接于所述的第一集极区域，而所述的第二掩埋层的第一区则紧接于所述的第二集极区域。
具有不同厚度的掩埋层因此被产生，所述的第一掩埋层的厚度由被引入所述的半导体基板的一第一区，以及引入所述的第一籽晶层的第二区所组成。所述的第二掩埋层与所述的第一埋层层的第一区在这个情况下较佳者具有相同的厚度。所述的第一与第二掩埋层的厚度因此可因第二掩埋层第二区的厚度而有所差异。因为所述的集极宽度，如同前面在先前技术中所描述的，与所述的籽晶层的厚度有关，减去所述的掩埋层延伸到所述的籽晶层的部分，所述的集极宽度C1与C2可以一简单的方法而加以变化，而且，不像迄今所熟知的具体实施例，在高度掺杂的掩埋层与低度掺杂的集极区域之间仍然具有一明显的接点。
除此之外，本发明更提出如前面先前技术中所提到的方法类型的更进一步的发展，以使得所述的第一双极晶体管的一第一传导类型的一第一掩埋层的至少一第一区与所述的第二双集体的第一或第二传导类型的一第二掩埋层被引入所述的半导体基板中；所述的第一双极晶体管的至少一第一集极区与所述的第二双极晶体管的一第一集极区被产生；所数的第一双极晶体管的第一集极区邻近第一区而所述的第二晶体管的第一集极区则邻近所述的第二掩埋层；所述的第一集极区以第一传导类型形成；一第二集极区产生于所述的第二双极晶体管的第一集极区，以及一第二集极区产生于所述的第一双极晶体管的第一集极区；以及产生至少一绝缘层，其使至少所述的集极区能彼此相互绝缘。
这个方法同时表示以一简单的方法制造集极区域变得可能，其中所述的集极区域具有不同的厚度以及相较于邻近的掩埋层具有陡峭梯度的明显的图形，因而形成一晶体管结构，其中所述的晶体管结构同时包含一HV晶体管与一HF晶体管的性质。
根据本发明的方法的一发展提供了所述的第三集极区的沉积形成。
再根据本发明的方法的一较佳的发展中，所述的第三集极区透过籽晶的方法而形成。由于这样，所述的集极区以最少可能的晶体缺陷的情况来成长，这对一双极晶体管的功能性质是非常重要的。
另一个修改提供一绝缘层(SOI层，Silicon on insulator)被供应到所述的绝缘层与所述的半导体基板之间。所述的集极区域因此是电性绝缘而且在不需要任何额外的绝缘层的情况下，与所述的基板解除电容性地连结。
典型来说，使所述的集极区域彼此相互绝缘的绝缘区域以浅沟槽绝缘技术(STI technology)的协助而使彼此相互绝缘。所述的绝缘区域可以填充一电性绝缘的材料，例如一CVD氧化物(CVD＝化学气相沉积)。较佳者，所述的两个双极晶体管的两个横向相邻的高掺杂的掩埋层因此在电性上也是彼此相互绝缘的。所述的绝缘区域可以以一完全开放沟槽(full trench)或深沟槽(deep trench)的实施例来具体实施。
所述的完全开放沟槽为，例如一位在一芯片的组件之间的沟槽，其中硅被蚀刻或中断形成所述的掩埋层，因此在组件间的电流路径完全被中断。一完全开放的沟槽可以相互绝缘相对较大的晶体管区域，如同已经在S.Maeda于2000年的Symp.On VLSI Technology的Digest of Technical Papers(CAT.No.00CH37104)，pages 154 to 155所发表的文章，“Impact of 0.18μm SOI CMOS Technology usingHybrid Trench Isolation with High Resistivity Substrate on EmbeddedRF/Analog Applications”中，已详细说明。
而深层沟层具体说明的实施例则已见于E.Bertagnolli等人于1993年的Symp.On VLSI Technology的Digest of Technical Papers(CAT.No.93CH3303-5)，pages 63 to 64所发表的文章“An SOI-BasedHigh Performance Self-Alighed Bipolar Technology Featuring 20 psGate-Delay and a 8.6 fj Power Delay Product”中。相对于完全开放的沟槽，所述的深沟槽并不够宽以致于在上面无法整合被动组件的所有尺寸。更确切的说，所述的深沟槽是用于介电组件的绝缘。
附图说明
本发明的较佳具体实施例将通过下列所附加的图式加以详细说明，这些图式的简单说明如下：
图1A到图1D表示根据本发明的第一方法所述的用以制造根据本发明通过选择性的籽晶技术而具有不同集极宽度的两个集极区域的一晶体管结构的剖面图；
图2A到图2E表示根据本发明的第二方法所述的用以制造通过整体区域的籽晶技术而具有不同集极宽度的两个集极区域的一剖面图；
图3A到图3C表示根据本发明的第三方法所述的用以制造具有不同集极宽度的两个集极区域的一晶体管结构的剖面图；以及
图4表示用以制造以一SOI结构而具有不同集极宽度的两个集极区域的一晶体管结构的另一组态的剖面图。
具体实施方式
根据本发明的第一方法所述的用以制造根据本发明的具有不同集极宽度的两个集极区域的一晶体管结构，如同后面所附加的参考图式图1A到图1D所示，已通过选择性籽晶的技术来实施。
在图1A所述的掩埋层，例如是n+型掺杂的掩埋层5.1与5.2具有已经引入到半导体的基板1，并且因绝缘层4而彼此相互绝缘，这里所形成的是深沟槽4。所述的半导体基板1包含，例如p型掺杂的单晶硅。
一第一附属层6与一第二附属层7更进一步被提供，并且将所述的绝缘层4绝缘于所述的半导体基本1以及所述的掩埋层5.1与5.2之外。在这个例子中，所述的第二附属层7紧邻着所述的绝缘层4，而所述的第一附属层6则紧邻着所述的第二附属层7以及半导体基板1与所述的掩埋层5.1及5.2。
所述的第二附属层7较佳者包含一金属层作为氧化的阻隔层，而且可以作为氧化物，例如氮化硅Si3N4的选择性蚀刻层。这使得边墙的缺陷，也就是在硅晶体的籽晶成长期间，发生在介电材料与硅材料之间的晶体缺陷，得以避免。在另一个变化中，所述的第二附属层7可以从多晶硅中所形成。所述的第二附属层7的厚度位在3nm到60nm之间的范围。这个薄层氮化物内衬的好处在于其保护所述的经由CVD氧化物所完成的绝缘层4的边墙，并且用以抵抗氧化的产生，因此可以避免缺陷的形成。
所述的第一附属层6较佳者包含可以参照所述的第二附属层而选择性蚀刻的一材料，并且避免大机械应力发生于所述的半导体基板1，例如一氧化物上。除此之外，所述的附属层6直到籽晶层的高度都可以保护所述的掩埋层5.1与5.2的敏感的硅化表面免于氧化。
开口12蚀刻进入一STI氧化层13直到所述的第二附属层7，其中所述的STI氧化层13较佳者覆盖在所述的包含所述的附属层6、7都覆盖于其上的半导体基板1的整个区域面积上。如同从专利EP0600276B1中所知道的，所述的蚀刻程序可能会受到选择性地停止于氮化硅层，而因此停止于所述的第二附属层7的非等向性干蚀刻的影响。
在根据图1B所示的随后方法步骤中，所述的附属层6与7的一侧向的底部切除部14开始作用。所述的底部切除部14已详细的描述于于专利EP0600276B1中。因为边墙缺陷从所述的附属层6及7之间的接口以及所述的掩埋层5.1及5.2的表面开始形成，并且沿着(111)晶体表面的方向以大约52°的角度开始生长，也就是说，例如沿着所述的STI氧化层的边墙；这个边墙缺陷可以由所述的STI氧化层13上的底部切除部14上所形成突出部所中止。
在那之后，具有一厚度C1的一第一集极区域2.1以及具有一厚度C3的集极区2.2.1经由籽晶成长而沉积，所述的第一集极区域2.1紧邻于所述的第一掩埋层5.1，而所述的集极区2.2.1则紧邻所述的第二掩埋层5.2。在这个例子中，所述的集极区2.2.1提供用来产生一第二双极晶体管的第二集极区域。所述的集极区域2.1的厚度C1与所述的集极区2.2.1的厚度C3大约是相等的而且较佳者介于50nm到300nm之间。
在第一集极区域2.1已一屏蔽层8覆盖之后，另一个集极区2.2.2如图1C所示透过籽晶而涂布于所述的集极区2.2.1之上。所述的集极区2.2.2较佳者具有介于100nm到200nm之间的一厚度C4。所述的第二集极区域2.2的集极宽度C2是由所述的集极区2.2.1与2.2.2所组成，因此位于150nm到500nm之间的范围。
在本发明的实施例中，所述的第二集极区域2.2终止于约略和所述的STI氧化层13的表面相等的高度。
普遍来说，所述的第一集极区域2.1的集极宽度C1与所述的第二集极区域2.2的集极宽度C2在彼此之间的比例上是介于0.05到0.9之间。所述的集极宽度C1的典型的值为100nm而所述的集极宽度C2的典型值为250nm。在同一个半导体基板1上的两个集极区域2.1与2.2的集极宽度C1与C2的差值可能会对一HF晶体管与一HV晶体管的性质的最佳化具有一定的影响。
假如目的是为了得到在所述的第一与第二集极区域2.1与2.2的集极宽度之间的更大的差值，那么在如图1B所示的方法步骤中，所述的集极宽度C1与厚度C3将维持相对低值，而在随后如图1C所示的方法步骤中，所述的具有一第二厚度C4的集极区2.2.2的沉积将适时地经常重复。
在图1D所示的晶体管结构中，在所述的集极区域2.1上方屏蔽层已被移除，而极集端区域11则被引入。在填入，例如钨元素之后，所述的集极在电路上可以形成到表面的一个路径，因此使所述的晶体管结构能够整合于一集成电路上。
根据本发明所述的利用选择性籽晶技术的协助而制造一双极晶体管的晶体管结构的方法，如同已经详细说明于如图1A到图1D所示一样，是特别的简单。所述的不同的集极区域透过各别的籽晶步骤而在所述的STI氧化层13上形成所需要的厚度，而所完成的集极区域2.1则由一屏蔽层8覆盖，以为了避免更进一步的籽晶沉积。在所述的STI氧化层13上因为籽晶沉积所需要的区域因此在每一个情况终止开放给相对应的籽晶步骤。
而如同参照图2A到图2E所示的步骤，透过整体区域的籽晶技术的协助而完成具有不同集极宽度以及相对于高掺杂的掩埋层而具有显著的接点的集极区域2.x的制程方法也是可以达成的。在这个例子中，所述的集极区域2.x于顶端以平面形式而终止于与所述的STI氧化层13的表面相同的高度，掩埋层5.1与5.2的厚度D1与D2则是变化的。这个平面终端是特别有利的，因为平面的表面需要随后的具有特征尺寸小于0.35μm光照步骤(没有表示于本系列的图式中)。
请参照图2A所示，所述的籽晶层9具有一厚度E1沉积于半导体基板1的整个区域上，其中一第一掩埋层的第一区5.1.1与一第二掩埋层的另一第一区5.2.1以引入所述的结构中。所述的第一区5.1.1与5.2.1较佳者都是n+型掺杂的。
在那之后，在图2B的图式中，所述的掩埋层5.1的一第二区5.1.2与掩埋层5.2的一第二区5.2.2被注入所述的籽晶层9中，这些第二区5.x.2也是n+型掺杂的。在这个情况中，所述的第二区5.1.2大致上延伸到整个第一区5.1.1的面积，而所述的掩埋层5.2的第二区5.2.2则只延伸到所述的掩埋层5.2的第一区5.2.1的一部份。
在根据本发明的图2C所述的方法的随后步骤中，一具有厚度E2的籽晶层10接着沉积于整个籽晶层9的面积以及所述的掩埋层5.1与5.2的第二区5.x.2上。在这个情况中，所述的第二籽晶层10可能由一单一沉积所产生或者是一连续的多次沉积过程而产生。一第一集极区域的集极宽度C1可以由所述的籽晶层10的厚度E2所定义。对照来说，所述的第二集极区域的集极宽度C2对应所述的籽晶层9的厚度E1以及所述的籽晶层的厚度E2的总合。
在图2D中，所述的掩埋层5.1与5.2通过一绝缘区域4而使彼此之间可以相互绝缘，在本实施例中所述的绝缘区域是已深沟槽的形式来实施。
在那之后，在图2E中，所述的STI氧化层13被蚀刻到参照图2D中所示的的籽晶层10中，并且以STI氧化物加以填充，而所述的集极终端区域11的区域以及也包括所述的第一与第二集极区域2.1与2.2都留下不受拘束的空间。所述的极集端端区域11随后在所述的第二区5.2.2与5.1.2上方进行蚀刻以为了确保所述的集极的电性连结。
所述的第一集极区域2.1因此具有一第一集极宽度C1而所述的第二集极区域具有一较大的集极宽度C2。所述的两个集极区域2.1与2.2以平面的形式终止于所述的STI氧化层13的表面，而且两个在所述的掩埋层5.x的重度掺杂区域与更轻度掺杂的集极区域2.x之间都具有明显的接点。由于这样，所述的晶体管结构需要定义且明确果断的性质。
根据本发明的另一个用以制造根据本发明的具有两个不同集极宽度的两集极区域的一晶体管结构已更详细的参照图3A到图3C的步骤进一步说明。
在图3A中，对比于图1B，所提供的是由一具有，较佳者为p型掺杂的半导体基板1、一引入所述的半导体基板1的第一掩埋层的一第一区5.1.1，以及具有一厚度D2、绝缘区域4、一第一附属层6与一第二附属层7的一引入的第二掩埋层、一STI氧化层13以及一集极区2.1.1与2.2.1的结构。
如同在图1B中所示，在图3A中，所述的附属层6与7在所述的STI氧化层13底下是底部切除的，因此所述的集极区2.1.1与2.2.1在截面上具有一阶梯状的图案。由于这样底部切除14的好处，所述的STI氧化层13在所述的集极区2.1.1与2.2.1的部分区域呈现出一突出部。
所述的集极区2.1.1与2.2.1的厚度C3可以在5nm到300nm之间变动。
在一屏蔽层8涂布于所述的集极区2.2.1的区域之后，所述的集极区域2.1.1，如同在图3B中用箭头15所示的经过掺杂，以使得其能具有与所述的第一掩埋层5.1的第一区5.1.1相同的掺杂型式。这个掺杂形式较佳者为一n+类型的掺杂。这个新形成的第二区5.1.2与第一区5.1.1现在形成具有一厚度D1的掩埋层5.1。
在图3C中，在移除所述的屏蔽层8之后，一第一集极区域2.1籽晶沉积于所述的第一掩埋层5.1上而具有一集极宽度C1，而一另一个集极区2.2.2则具有一厚度C4同样也透过籽晶而沉积于所述的集极区2.2.1。所述的第二集极区域2.2现在则由所述的两个集极区2.2.1与2.2.2所形成，而且具有一集极宽度C2以表示该厚度C3与C4的总合。所述的集极区域2.1与2.2都以平面的形式终于与所述的STI氧化层13的表面高度。
在介绍所述的集极终端区域11并且以，例如钨元素填充之后，如图3C所示的晶体管结构将适用于双极晶体管的使用。
根据本发明的另一个具体实施例则如图4所示，其中一绝缘层3安置于所述的半导体基板1与所述的掩埋层5.1及5.2之间。
所述的具有不同集极宽度C1与C2以及在所述的集极区域与所述的掩埋层之间具有明显的接点的集极区域2.1与2.2的制造方法可以对照根据如本发明的图3A到图3C所示的方法。除此之外，对照根据本发明的前面所述的参照如图1A到图1D以及图2A到图2E的方法，也都是可以想象的。
较佳者，在根据本发明如第1图到图4所示的方法中，所述的第一掩埋层5.1与所述的第二掩埋层5.2是配置成一等效的传导类型。这样的配置使得形成两个相等类型的晶体管结构变得可能，也就是说，例如两个npn晶体管或两个pnp晶体管。
在另一个可替代的具体实施例中，所述的第一掩埋层5.1与所述的第二掩埋层5.2是配置成不同的类型。而这使得在相同的半导体基板1上的一边形成一npn晶体管而另一边形成一pnp晶体管变得可能。
再根据本发明的方法的一特别的较佳应用例中，所述的集极区域以一掺杂物的梯度来形成，所述的掺杂物的浓度随着水平方向而变动，这样的实施方始，使下列的结果变的可能：例如，在中央的集极区域形成一增加的掺杂浓度。这样的发展结果，特别是在所述的集极区域的一微小厚度上，减少了基极-集极的空间充电区，而因此降低集极瞬时时间。这样的发展结果特别是对于非常小的晶体管结构特别有利，其中射极区域配置于所述的集极区域上方的中央位置。
无庸置疑的是，除了所述的深沟槽外，使用完全开放的沟槽作为绝缘区域4也是可能的。
整体来说，根据本发明参照第1图到图4所详细说明的方法使得在相同的半导体基板1上面制造具有一第一集极区域2.1(具有一第一集极宽度C1)与具有一第二集极区域2.2(具有一第一集极宽度C2)的晶体管结构变的可能，所有在的不同的掺杂区域之间的接点具有一明显的接口。在这个情况下，举例来说，所述的第一集极区域2.1适合用来作为具有高限制频率fT的一高频率晶体管，而所述的第二集极区域2.2则是适合用来作为具有一增加的崩溃电压的一高电压晶体管。
Claims (6)
1.一种用以制造一晶体管结构的方法，所述的晶体管结构包含有不同集极宽度C1、C2的至少一第一与第二双极晶体管，
提供一半导体基板(1)；
在所述的半导体基板(1)上产生具有一第一集极宽度C1的第一双极晶体管的至少一第一集极区域(2.1)与具有一第二集极宽度C2的第二双极晶体管的一第二集极区域(2.2)；
将所述的第一双极晶体管的一第一传导类型的一第一掩埋层(5.1)的至少一第一区(5.1.1)与所述的第二双极晶体管的一第一或一第二传导类型的一第二掩埋层(5.2)的至少一第一区(5.2.1)引入所述的半导体基板(1)中；以及
产生至少一绝缘区域(4)，以使至少所述的第一集极区域(2.1)和第二集极区域(2.2)相互绝缘，其中
产生一第一籽晶层(9)，使其覆盖至少所述第一掩埋层(5.1)的第一区(5.1.1)和所述第二掩埋层(5.2)的第一区(5.2.1)的整个面积；
在所述的第一籽晶(9)之内，产生第一传导类型的第一掩埋层(5.1)的至少一第二区(5.1.2)，所述第一掩埋层(5.1)的第二区(5.1.2)紧接于所述的第一掩埋层(5.1)的第一区(5.1.1)；
产生一第二籽晶层(10)，使其覆盖至少所述的第一籽晶层(9)以及所述的第一掩埋层(5.1)的第二区(5.1.2)的整个面积；以及
所述的第一掩埋层(5.1)的第二区(5.1.2)紧接于所述的第一集极区域(2.1)，而所述的第二掩埋层(5.2)的第一区(5.2.1)紧接于所述的第二集极区域(2.2)。
2.一种用以制造一晶体管结构的方法，所述的晶体管结构包含有不同集极宽度C1、C2的至少一第一与第二双极晶体管，
提供一半导体基板(1)；
在所述的半导体基板(1)上产生具有一第一集极宽度C1的第一双极晶体管的至少一第一集极区域(2.1)与具有一第二集极宽度C2的第二双极晶体管的一第二集极区域(2.2)，
将所述的第一双极晶体管一第一传导类型的一第一掩埋层(5.1)的至少一第一区(5.1.1)与所述的第二双极晶体管的一第一或一第二传导类型的一第二掩埋层(5.2)的一第一区(5.2.1)引入所述的半导体基板(1)中；
产生至少一绝缘区域(4)，以使至少所述的第一集极区域(2.1)与第二集极区域(2.2)相互绝缘，其中
通过选择性的沉积，产生第一双极晶体管的至少一第一集极区(2.1.1)与第二双极晶体管的一第一集极区(2.2.1)，所述的第一双极晶体管的至少一第一集极区(2.1.1)紧接于所述第一掩埋层(5.1)的第一区(5.1.1)，而所述的第二双极晶体管的一第一集极区(2.2.1)紧接于所述的第二掩埋层(5.2)；
将所述的第一双极晶体管的第一集极区(2.1.1)形成为所述的第一传导类型；以及
通过选择性的沉积，在所述的第二双极晶体管的第一集极区(2.2.1)上产生第二双极晶体管的一第二集极区(2.2.2)，以及于在所述的第一双极晶体管的第一集极区(5.1.2)上产生第一双极晶体管的一第二集极区(2.1)。
3.如权利要求2其中所述的第二集极区(2.2.2)是通过籽晶而沉积。
4.如权利要求1-3之一所述的方法，其中更包含在所述的半导体基板(1)与所述的第一与第二掩埋层(5.1、5.2)之间产生一绝缘层。
5.如权利要求4所述的方法，其中所述的绝缘区域(4)通过浅沟槽隔离技术而产生。
6.如权利要求1-3之一所述的方法，其中所述的绝缘区域(4)通过浅沟槽隔离技术而产生。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10250204A DE10250204B8 (de) | 2002-10-28 | 2002-10-28 | Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur |
| DE10250204.8 | 2002-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1708847A CN1708847A (zh) | 2005-12-14 |
| CN1331213C true CN1331213C (zh) | 2007-08-08 |
Family
ID=32103130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003801023015A Expired - Fee Related CN1331213C (zh) | 2002-10-28 | 2003-10-24 | 晶体管结构制造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7371650B2 (zh) |
| EP (1) | EP1556892A1 (zh) |
| JP (1) | JP4358113B2 (zh) |
| KR (1) | KR100725618B1 (zh) |
| CN (1) | CN1331213C (zh) |
| DE (1) | DE10250204B8 (zh) |
| SG (1) | SG155055A1 (zh) |
| TW (1) | TWI241686B (zh) |
| WO (1) | WO2004040643A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004055183B3 (de) * | 2004-11-16 | 2006-07-13 | Atmel Germany Gmbh | Integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung auf einem Halbleiterplättchen |
| DE102006046727B4 (de) * | 2006-10-02 | 2010-02-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor |
| US7449389B2 (en) | 2006-10-27 | 2008-11-11 | Infineon Technologies Ag | Method for fabricating a semiconductor structure |
| US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
| US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| US9761701B2 (en) | 2014-05-01 | 2017-09-12 | Infineon Technologies Ag | Bipolar transistor |
| CN116403902B (zh) * | 2023-06-08 | 2023-08-18 | 微龛(广州)半导体有限公司 | 一种垂直双极性结型晶体管及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1480050A (en) * | 1973-10-20 | 1977-07-20 | Philips Electronic Associated | Semiconductor device |
| JPS589354A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 半導体装置 |
| US4882294A (en) * | 1988-08-17 | 1989-11-21 | Delco Electronics Corporation | Process for forming an epitaxial layer having portions of different thicknesses |
| WO1997017726A1 (en) * | 1995-11-07 | 1997-05-15 | National Semiconductor Corporation | Low collector resistance bipolar transistor compatible with high voltage integrated circuits |
| US20010045619A1 (en) * | 2000-03-30 | 2001-11-29 | Ronald Dekker | Semiconductor device and method of manufacturing same |
| DE10044838A1 (de) * | 2000-09-11 | 2002-04-04 | Infineon Technologies Ag | Halbleiterbauelement |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823812B1 (zh) * | 1967-05-02 | 1973-07-17 | ||
| CA1047652A (en) * | 1975-07-31 | 1979-01-30 | National Semiconductor Corporation | Monolithic integrated circuit transistor having very low collector resistance |
| JPS55153365A (en) * | 1979-05-17 | 1980-11-29 | Toshiba Corp | Manufacturing method of semiconductor device |
| JPS589356A (ja) | 1981-07-08 | 1983-01-19 | Toshiba Corp | 半導体装置 |
| JPS58159346A (ja) * | 1982-03-17 | 1983-09-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS62154779A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63313860A (ja) | 1987-06-17 | 1988-12-21 | Seiko Epson Corp | 半導体装置 |
| JPH05275437A (ja) | 1992-03-24 | 1993-10-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| ATE169350T1 (de) * | 1992-12-04 | 1998-08-15 | Siemens Ag | Verfahren zur herstellung eines seitlich begrenzten, einkristallinen gebietes mittels selektiver epitaxie und dessen anwendung zur herstellung eines bipolartransistors sowie eines mos-transistors |
| JP2570148B2 (ja) | 1993-10-28 | 1997-01-08 | 日本電気株式会社 | 半導体装置 |
| JPH0831841A (ja) * | 1994-07-12 | 1996-02-02 | Sony Corp | 半導体装置及びその製造方法 |
| US5719082A (en) * | 1995-08-25 | 1998-02-17 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
| JPH10284614A (ja) | 1997-04-02 | 1998-10-23 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| JP2002141419A (ja) | 2000-11-06 | 2002-05-17 | Texas Instr Japan Ltd | 半導体装置 |
| JP4065104B2 (ja) * | 2000-12-25 | 2008-03-19 | 三洋電機株式会社 | 半導体集積回路装置およびその製造方法 |
| US6455919B1 (en) | 2001-03-19 | 2002-09-24 | International Business Machines Corporation | Internally ballasted silicon germanium transistor |
| US20030082882A1 (en) * | 2001-10-31 | 2003-05-01 | Babcock Jeffrey A. | Control of dopant diffusion from buried layers in bipolar integrated circuits |
| JP3908023B2 (ja) * | 2001-12-07 | 2007-04-25 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-10-28 DE DE10250204A patent/DE10250204B8/de not_active Expired - Fee Related
-
2003
- 2003-10-07 TW TW092127880A patent/TWI241686B/zh not_active IP Right Cessation
- 2003-10-24 CN CNB2003801023015A patent/CN1331213C/zh not_active Expired - Fee Related
- 2003-10-24 JP JP2004547420A patent/JP4358113B2/ja not_active Expired - Fee Related
- 2003-10-24 EP EP03775086A patent/EP1556892A1/de not_active Withdrawn
- 2003-10-24 WO PCT/DE2003/003552 patent/WO2004040643A1/de active Application Filing
- 2003-10-24 KR KR1020057007449A patent/KR100725618B1/ko not_active IP Right Cessation
- 2003-10-24 SG SG200702951-5A patent/SG155055A1/en unknown
- 2003-10-24 US US10/532,894 patent/US7371650B2/en active Active
-
2008
- 2008-03-20 US US12/051,928 patent/US8003475B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1480050A (en) * | 1973-10-20 | 1977-07-20 | Philips Electronic Associated | Semiconductor device |
| JPS589354A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 半導体装置 |
| US4882294A (en) * | 1988-08-17 | 1989-11-21 | Delco Electronics Corporation | Process for forming an epitaxial layer having portions of different thicknesses |
| WO1997017726A1 (en) * | 1995-11-07 | 1997-05-15 | National Semiconductor Corporation | Low collector resistance bipolar transistor compatible with high voltage integrated circuits |
| US20010045619A1 (en) * | 2000-03-30 | 2001-11-29 | Ronald Dekker | Semiconductor device and method of manufacturing same |
| DE10044838A1 (de) * | 2000-09-11 | 2002-04-04 | Infineon Technologies Ag | Halbleiterbauelement |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1556892A1 (de) | 2005-07-27 |
| KR100725618B1 (ko) | 2007-06-07 |
| US20080227261A1 (en) | 2008-09-18 |
| US7371650B2 (en) | 2008-05-13 |
| WO2004040643A1 (de) | 2004-05-13 |
| DE10250204B8 (de) | 2008-09-11 |
| DE10250204B4 (de) | 2008-04-30 |
| JP2006504276A (ja) | 2006-02-02 |
| DE10250204A1 (de) | 2004-05-13 |
| US8003475B2 (en) | 2011-08-23 |
| TWI241686B (en) | 2005-10-11 |
| JP4358113B2 (ja) | 2009-11-04 |
| TW200414434A (en) | 2004-08-01 |
| US20060009002A1 (en) | 2006-01-12 |
| KR20050073594A (ko) | 2005-07-14 |
| SG155055A1 (en) | 2009-09-30 |
| CN1708847A (zh) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0591672B1 (en) | Method for fabricating bipolar junction and MOS transistors on SOI | |
| KR100564890B1 (ko) | 바이폴라/cmos집적회로의제조 | |
| US5888861A (en) | Method of manufacturing a BiCMOS integrated circuit fully integrated within a CMOS process flow | |
| KR100691036B1 (ko) | 횡형 바이폴라 트랜지스터를 구비하는 집적 회로 및 그 제조 방법 | |
| US8003475B2 (en) | Method for fabricating a transistor structure | |
| US6239477B1 (en) | Self-aligned transistor contact for epitaxial layers | |
| US6794237B2 (en) | Lateral heterojunction bipolar transistor | |
| US6011297A (en) | Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage | |
| US6245609B1 (en) | High voltage transistor using P+ buried layer | |
| US4997775A (en) | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor | |
| US5587327A (en) | Process for preparing a heterojunction bipolar transistor | |
| KR940018967A (ko) | 반도체장치 및 그 제조방법 | |
| JPH05175227A (ja) | 横方向バイポーラ・トランジスタ及び横方向ｐ−ｎ−ｐトランジスタの形成方法、バイポーラ・トランジスタならびに横方向ｐ−ｎ−ｐトランジスタ | |
| US4738624A (en) | Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor | |
| KR20010087183A (ko) | 폴리-폴리 캐패시터, ｍｏｓ 트랜지스터 및 바이폴라트랜지스터의 동시 형성 방법, 폴리-폴리 캐패시터 및 그제조 방법 | |
| EP2458624A1 (en) | Heterojunction Bipolar Transistor Manufacturing Method and Integrated Circuit Comprising a Heterojunction Bipolar Transistor | |
| EP1214737B1 (en) | A method of producing a schottky varicap diode | |
| US5177582A (en) | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same | |
| US6706583B1 (en) | High speed low noise transistor | |
| US6352907B1 (en) | Method for manufacturing bipolar devices with a self-aligned base-emitter junction | |
| KR100407538B1 (ko) | SiGe BiCMOS 집적 설계에 의한 폴리-폴리 캐패시터의제조방법 | |
| US6171894B1 (en) | Method of manufacturing BICMOS integrated circuits on a conventional CMOS substrate | |
| US7781295B1 (en) | System and method for providing a single deposition emitter/base in a bipolar junction transistor | |
| CN101208802B (zh) | 双极晶体管及其制造方法 | |
| EP0443253B1 (en) | Self-aligned contact technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070808 Termination date: 20191024 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |