JP4358113B2 - トランジスタ構造の製造方法 - Google Patents

トランジスタ構造の製造方法 Download PDF

Info

Publication number
JP4358113B2
JP4358113B2 JP2004547420A JP2004547420A JP4358113B2 JP 4358113 B2 JP4358113 B2 JP 4358113B2 JP 2004547420 A JP2004547420 A JP 2004547420A JP 2004547420 A JP2004547420 A JP 2004547420A JP 4358113 B2 JP4358113 B2 JP 4358113B2
Authority
JP
Japan
Prior art keywords
collector
zone
region
bipolar transistor
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004547420A
Other languages
English (en)
Other versions
JP2006504276A (ja
Inventor
ベック，ヨーゼフ
ラッハナー，ルドルフ
マイスター，トーマス
シャッフェル，ヘルベルト
ゼック，マーティン
シュテングル，ラインハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006504276A publication Critical patent/JP2006504276A/ja
Application granted granted Critical
Publication of JP4358113B2 publication Critical patent/JP4358113B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

発明の詳細な説明
本発明は、異なるコレクタ領域の幅を有する、少なくとも第１および第２のバイポーラトランジスタを有するトランジスタ構造の製造方法に関するものである。このような方法は、例えば、ＤＥ １００ ４４ ８３８ Ｃ２号より公知である。
バイポーラトランジスタでは、コレクタは、一般に高濃度でドープされた埋め込み層により終端処理される。また、この埋め込み層は、基板の所望の位置に、イオンを埋め込むことにより形成される。その後、低濃度でドープされたエピタキシャル層が設けられ、ベース、エミッタ、およびコレクタ用のウェルが形成される。なお、有力な処理手順が、例えば、「大規模集積回路の技術（"Technologie hochintegrierter Schaltungen"）」（ディ．ヴィダマン（D.Widmann）、エイチ．マーダー（H. Mader）、およびエイチ．フリードリッヒ（H. Friedrich）著、スプリンガー出版、第２版、表８．１３、３２６−３３４頁）などのテキストに記載されている。
また、ギガヘルツの周波数帯域における集積高周波回路に関しては、高耐圧を有する高電圧トランジスタ（ＨＶトランジスタ）と、コレクタの走行時間が短く、従って遮断周波数Ｆｔが高い高周波トランジスタ（ＨＦトランジスタ）との両方を集積することが好適である。従来知られている製造方法では、高周波回路における、異なる遮断周波数を有するバイポーラトランジスタの集積化と、異なる耐圧を有するバイポーラトランジスタの集積化とにおける特性に関して妥協をせねばならない。すなわち、このような高周波回路の特性を最適に利用することはできないのである。
このような集積化は、従来、例えば、異なる大きさのドーパント濃度を有するコレクタ領域を使用して実現されてきた。ドープの濃度が小さくなればなるほど、コレクタ−ベースにおける耐圧は高くなる。しかしながら、この結果、コレクタ走行時間が長くなればなるほど、遮断周波数Ｆｔは小さくなる。また、高濃度でドープされるほど、コレクタ中の走行時間は短くなるが、トランジスタのコレクタ−ベースにおける耐圧が低くなる。
エム．ラカネリ（M. Racanelli）他による「最新ＢｉＣＭＯＳ技術に関する超高速ＳｉＧｅ ＮＰＮ（"Ultra High Speed SiGe NPN for Advanced BiCOMS Technology"）（ＩＥＥＥ、２００１年）には、コレクタ領域中のドーパントの濃度を次第に変えて、トランジスタのコレクタ領域へのドープを拡大縮小することが開示されている。これにより、ＨＶトランジスタの耐圧を向上させることはできるが、それでもまだ妥協は必要である。
ドーパント濃度に加えて、コレクタ幅の大きさもまた、バイポーラトランジスタの特性を決定するものとなる。なお、このコレクタ幅とは、エピタキシャル層にあるベースウェルと埋め込み層との間の、エピタキシャル層の領域を意味する。また、高い遮断周波数を得るように最適化されたＨＦトランジスタでのコレクタ幅は小さく、高い耐圧を得るように最適化されたＨＶトランジスタのコレクタ幅は大きくなる。
異なるコレクタ幅を有するバイポーラ素子を実現した半導体素子およびこれを製造する方法が、ＤＥ １００ ４４ ８３８ Ｃ２号に記載されている。この方法では、バイポーラ素子の埋め込み層に付加的な物質を導入し、この付加的な物質が、埋め込み層のドーパントの拡散に影響を与え、ひいては前記バイポーラ素子のコレクタ幅に影響を与える。しかし、この方法の場合では、別途ドープされた埋め込み層とコレクタとの間の接合部をシャープな形状にすることはできない。
すなわち、その結果として、上記コレクタ幅が、正確かつシャープな形状で構築され得ないというよりはむしろ、平坦な傾斜で「はっきりとしない」形状を呈することになる。
そこで本発明の目的は、異なるコレクタ幅を有するコレクタ領域が形成され、かつコレクタ領域と埋め込み層との境界がシャープなトランジスタ構造を形成するような最適な方法を示すことにある。
本発明に係る上記目的は、導入部で述べたタイプの方法により達成される。すなわち、この方法では、少なくとも第１埋め込み層に第１コレクタ幅Ｃ１を有する第１コレクタ領域が、第２埋め込み層に第２コレクタ幅Ｃ２を有する第２コレクタ領域が形成される。そしてこの場合、第２コレクタ幅Ｃ２を形成するために、第２埋め込み層上に、第１厚さＣ３を有する第１コレクタゾーンを形成し、この第１コレクタゾーン上に第２厚さＣ４を有する第２コレクタゾーンを形成する。そして、コレクタ領域が少なくとも互いに絶縁されている、少なくとも１つの絶縁領域が形成される。
この結果として、トランジスタ構造における２つのバイポーラトランジスタは、異なるコレクタ幅を有している。そして、コレクタ領域は、例えば、埋め込み層など、隣接する領域に対して、急勾配な傾斜を有するシャープな、あるいは切り立った形状の接合部を備えている。ここで、第１バイポーラトランジスタのコレクタ幅Ｃ１は、第２コレクタ領域の第１の厚さＣ３と同じであることが好ましい。また、第２バイポーラトランジスタのコレクタ幅Ｃ２は、第２コレクタ領域のコレクタゾーンの厚さＣ３と厚さＣ４とにより形成される。従って、第２厚さＣ４が厚いほど、２つのバイポーラトランジスタにおけるコレクタ幅の差も大きくなる。
また、本発明は、低濃度でドープされたコレクタと高濃度でドープされた埋め込み層との間を、シャープな境界面または切り立った形状の接合面とすることにより、トランジスタの挙動を改良することができるという見識に基づいている。これは、急勾配な傾斜を有する、切り立った形状により、同じシート抵抗を保ったまま、平坦な傾斜を有する形状よりも縁部の電気容量を低く抑えることができるためである。同様に、本発明の方法により、電荷担体で溢れているコレクタ部分に不要なドーパントがないため、トランジスタの高電流での挙動を向上させることができるとともに、埋め込み層の導電性も低減させることができる。
また、本発明では、導入部で述べたタイプの方法を発展させて、さらに、以下の効果を得られるようにする。すなわち、少なくとも、第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層の第１ゾーンと、第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層の第１ゾーンとを半導体基板に導入する。そして、少なくとも埋め込み層の第１ゾーンを覆うように、全面に渡り、第１エピタキシャル層を形成し、第１エピタキシャル層内に、少なくとも第１導電性タイプを有する第２ゾーンを形成する。なお、この第２ゾーンは、第１埋め込み層の第１ゾーンに隣接している。また、少なくとも第１エピタキシャル層と、第１埋め込み層の第２ゾーンとを覆うように、全面に渡って第２エピタキシャル層が形成される。さらにまた、少なくとも、コレクタ領域を互いに絶縁する少なくとも１つの絶縁領域が形成され、第１埋め込み層の第２ゾーンが、第１コレクタ領域に隣接し、第２埋め込み層の第１のゾーンが、第２コレクタ領域に隣接するようにする。
これにより、異なる厚さの埋め込み層が作られる。第１埋め込み層の厚さは、半導体基板に導入される第１ゾーンと、第１エピタキシャル層に導入される第２ゾーンとから成る。この場合、第２埋め込み層と、第１埋め込み層の第１ゾーンとは、同じ厚さを有することが好ましい。それゆえ第１および第２埋め込み層の厚さは、第２埋め込み層の第２ゾーンの厚さ分だけ異なる。導入部で述べたように、コレクタ幅は、エピタキシャル層に伸張する埋め込み層を除く、エピタキシャル層の厚さに依存している。このため、コレクタ幅Ｃ１およびＣ２を、容易に変更可能とし、従来の実施形態とは異なり、高濃度でドープされた埋め込み層と低濃度でドープされたコレクタ領域との間に、シャープな接合部を備えることができる。
本発明の発明者は、さらに、導入部で述べたタイプの方法を以下のように発展させることを提案する。すなわち、少なくとも第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層の第１ゾーンと、第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層とが、半導体基板に導入される。そして、少なくとも、第１バイポーラトランジスタの第１コレクタゾーンおよび第２バイポーラトランジスタの第１コレクタゾーンを形成する。この第１バイポーラトランジスタの第１コレクタゾーンは、第１ゾーンに隣接しており、この第２バイポーラトランジスタの第１コレクタゾーンは、第２埋め込み層に隣接してる。そして、第１コレクタゾーンは、第１導電性タイプとして形成され、第２コレクタゾーンは、第２バイポーラトランジスタの第１コレクタゾーンに形成される。さらに、第１バイポーラトランジスタの第１コレクタゾーンに第２コレクタゾーンが形成される。そして、少なくともコレクタ領域を互いに絶縁する、少なくとも１つの絶縁領域が形成される。
すなわち、このことはまた、隣接する埋め込み層において、厚さに差を持たせ、かつ急勾配な傾斜を有するシャープな形状のコレクタ領域を容易に製造することができるということを示す。従って、ＨＶトランジスタの特性と、ＨＦトランジスタの特性とを併せ持つトランジスタ構造を形成することができる。
本発明のさらなる方法では、第３コレクタゾーンを積層させて設ける。
本発明のさらなる好適な方法では、第３コレクタゾーンを、エピタキシーにより積層させる。そしてこの結果、コレクタゾーンは、予想される最小の結晶不良の範囲で成長させることができ、これは、バイポーラトランジスタの機能特性にとって、非常に重要なこととなる。
さらなる最適化として、絶縁層（絶縁体上のシリコン（ＳＯＩ）層）を、埋め込み層と半導体基板との間に設ける。これにより、これ以外の絶縁手段を必要とすることなく、コレクタ領域を、基板から電気的に絶縁し、容量分離することができる。
一般的には、少なくとも、コレクタ領域を他のコレクタ領域から絶縁するための絶縁領域は、シャロートレンチアイソレーション技術(ＳＴＩ技術)を使用して互いに絶縁されている。また、この絶縁領域は、例えばＣＶＤ（化学的気相積層）酸化物などの電気的絶縁性を有する材料で充填されても良い。またこの結果、２つのバイポーラトランジスタの横方向で隣接する２つの高濃度の埋め込み層が、互いに電気的に絶縁されていることが好ましい。また、この絶縁領域は、本実施例では、十分なトレンチ、あるいは深いトレンチであっても良い。
なお、この十分なトレンチというのは、例えば、チップ素子の間で、シリコンが埋め込み層までエッチングされる、あるいは分断されており、その結果、素子間の電流路が完全に遮断される溝のことである。つまり、十分なトレンチというのは、トランジスタ領域の比較的広い部分を互いに絶縁させることができ、例えば、エス．マエダ（S. Maeda）による「ＲＦ／アナログアプリケーションに組み込まれた高抵抗基板を有するハイブリッドトレンチアイソレーションを用いる０．１８μｍのＳＯＩのＣＭＯＳ技術の影響（"Impact of 0.18 μm SOI CMOS Technology using Hybrid Trench Isolation with High Resistivity Substrate on Embedded RF/Analog Application"）」、２０００年 ＶＬＳＩ技術シンポジウム−技術論文概要（2000 Symp. On VLSI Technology - Digest of Technical Papers (CAT. No. 00CH37104)）、１５４〜１５５頁に記載されている。
また、深いトレンチについては、例えば、イー・ヴェルターグノリ（E. Bertagnolli）他による「２０ｐｓゲート遅延および８．６ｆＪパワー遅延生成物を特色とするＳＯＩに基づく高性能自己整合バイポーラ技術（"An SOI-Based High Performance Self-Aligned Bipolar Technology Featuring 20 ps Gate-Delay and a 8.6 fJ Power Delay Product"）」１９９９年ＶＬＳＩ技術シンポジウム、技術論文（1993 Symp. On VLSI Technology, Digest of Technical Papers）(CAT. No. 93CH3303-5)、６３〜６４頁に記載されている。なお、上記十分なトレンチに対して、上記深いトレンチは、その上の受動素子全体の範囲を集積することができるほど、十分なトレンチ幅を有していない。また、上記深いトレンチはむしろ、誘電体素子の絶縁に適している。
本発明の好適な例示の目的での実施形態は、以下に、添付の図面を用いて詳細に説明する。
図１ａ〜図１ｄは、コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成される、トランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。
図２ａ〜図２ｅは、コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。
図３ａ〜図３ｃは、コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。
図４は、ＳＯＩ構造を有し、コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を形成する別の形態を示す断面図である。
コレクタ幅が異なる２つのコレクタ領域を有する本発明のトランジスタ構造を形成する本発明に係る第１方法については、以下の図１ａ〜図１ｄを参照して説明する。なお、この第１方法は、選択的エピタキシーを用いて実行されている。
図１ａでは、例えば、ｎ＋ドープされた埋め込み層５．１および埋め込み層５．２が、すでに半導体基板１に導入されている。なお、ここでこれら埋め込み層は、深いトレンチ４として実現される絶縁領域４によって互いに絶縁されている。また、上記半導体基板１は、例えばｐドープされた単結晶シリコンを備えている。
さらに、第１補助層６および第２補助層７が備えられ、これらの補助層は、絶縁領域４を半導体基板１ならびに、埋め込み層５．１および埋め込み層５．２から絶縁している。なお、この実施形態の場合、上記第２補助層７は、絶縁領域４に接している。また、第１補助層６は、第２補助層７、半導体基板１、埋め込み層５．１、および埋め込み層５．２に隣接している。
上記第２補助層７の材料は、例えば窒化シリコンＳｉ３Ｎ４などの、酸化しにくく、かつ酸化物に対して選択的にエッチング可能であることが好ましい。これにより、側壁の欠陥、すなわち、シリコンのエピタキシャル成長の最中に、誘電性材料とシリコンとの間の接合部分で生じる結晶の欠陥を回避することができる。別の実施例としては、第２補助層７を多結晶シリコンから形成しても良い。なお、この第２補助層７の厚さは、３ｎｍ〜６０ｎｍの範囲にある。そして、この薄い窒化物の内層が、酸化から、例えばＣＶＤ酸化物を充填した絶縁領域４の壁を保護することができるゆえに、欠陥生成を防ぐことができるという利点を有する。
第１の補助層６は、たとえば酸化物などの、層７に関して選択的にエッチング可能であり、かつ半導体基板１への大きな機械的応力を回避することができる材料を有することが好ましい。さらには、エピタキシーに至るまで、補助層６は、埋め込み層５．１および埋め込み層５．２の繊細なシリコン表面を、酸化から守ることができる。
開口１２は、ＳＴＩ酸化物層１３を第２補助層７までエッチングしたものである。そして、ＳＴＩ酸化物層は、上に補助層６および７が設けられた半導体基板１の全領域を覆うことが好適である。ＥＰ ０ ６００ ２７６ Ｂ１号より公知であるように、窒化シリコンで、ひいては第２の補助層７で選択的に停止する、異方性ドライエッチングによって、エッチングが達成される。
図１ｂによる上記した処理に続く処理ステップとして、補助層６および７の側面の切り欠き部１４が設けられる。この切り欠き部１４は、ＥＰ ０ ６００ ２７６ Ｂ１号にさらに詳細に開示されている。すなわち、側壁の欠陥は、補助層６および７と埋め込み層５．１および５．２の表面との間の接合部分から形成され始め、（１１１）結晶面に沿って約５２°の角度で、例えば、ＳＴＩ酸化物層の側壁に沿って成長する。そして、この側壁の欠陥のこの成長を、ＳＴＩ酸化物層１３上記切り欠き部１４により形成された突出部により遮ることができる。
次いで、厚さＣ１を有する第１コレクタゾーン２．１と、厚さＣ３を有するコレクタゾーン２．２．１とを、エピタキシーにより積層させる。第１コレクタゾーン２．１は、第１埋め込み層５．１に隣接し、一方、コレクタゾーン２．２．１は、第２埋め込み層５．２に隣接する。この場合、コレクタゾーン２．２．１は、第２バイポーラトランジスタの第２コレクタゾーンとして備えられる。なお、コレクタゾーン２．１の厚さＣ１およびコレクタゾーン２．２．１の厚さＣ３は、ほぼ同じで、５０〜３００ｎｍの間であることが好ましい。
第１コレクタ領域２．１をマスク層８で覆った後、図１ｃ中のコレクタゾーン２．２．１に、さらなるコレクタゾーン２．２．２を、エピタキシーにより設ける。このコレクタゾーン２．２．２の厚さＣ４は、好ましくは、１００ｎｍ〜２００ｎｍの間である。これゆえ、コレクタゾーン２．２．１およびコレクタゾーン２．２．２を備えてなる第２コレクタ領域２．２のコレクタ厚さＣ２は、１５０〜５００ｎｍの範囲である。
本実施形態では、第２のコレクタ領域２．２を、ＳＴＩ酸化物層１３の表面とほぼ同じ高さで終結する。
一般的には、第１コレクタ領域２．１のコレクタ幅Ｃ１と、第２コレクタ領域２．２のコレクタ幅Ｃ２との割合は、互いに０．０５〜０．９となる。すなわち、コレクタ幅Ｃ１は、一般的には１００ｎｍであり、一方、コレクタ幅Ｃ２は、一般的には２５０ｎｍである。同一半導体基板１における２つのコレクタ領域２．１および２．２の幅Ｃ１およびＣ２が異なることにより、ＨＦトランジスタおよびＨＶトランジスタの両方の特性を最適化することができる。
もし、第１コレクタ領域２．１と第２コレクタ領域２．２とのコレクタ幅間の差をより大きくしたい場合、図１ｂに示す方法ステップでは、コレクタ幅Ｃ１および厚さＣ３を比較的小さくしておき、続く図１ｃに示す方法ステップにおいて、第２厚さＣ４を有するコレクタゾーン２．２．２の積層を、適宜繰り返して行なえば良い。
また、図１ｄに示すトランジスタ構造では、コレクタ領域２．１上にあったマスク層が取り除かれ、コレクタ終端部領域１１が導入されている。例えば、タングステンを充填した後に、表面的にはコレクタを電気的に見出すことができるため、トランジスタ構造を、集積回路中に集積することができる。
また、本発明に係る方法は、図１ａ〜図１ｄを参照して示した、選択的エピキタシーを用いて２つのバイポーラトランジスタ用のトランジスタ構造を形成する方法であり、この方法は非常に単純なものである。すなわち、種々のコレクタ領域が、それぞれ連続したエピタキシーの処理ステップにおいて、必要とされる厚さで、ＳＴＩ酸化物層１３に積層される。そして、既に完成しているコレクタ領域２．１は、さらなるエピタキシャル積層を防ぐためにマスク層８により覆われる。このため、エピタキシャル積層において必要となるＳＴＩ酸化物層１３における領域部を、対応するエピキタシー処理ステップごとで開口する。
また、異なるコレクタ幅と、高濃度でドープされた埋め込み層に対してシャープな形状の接合部とを有するコレクタ領域２．ｘを、全領域にわたるエピキタシーを用いて実装することができ、これについては、以下に図２ａ〜図２ｅを用いて説明する。この場合、コレクタ領域２．ｘは、該コレクタ領域２．ｘの上端部で、ＳＴＩ酸化物層１３の表面と同じ高さの平面形状で終端しており、埋め込み層５．１および５．２の厚さＤ１およびＤ２は様々となる。このように終端部が平面形状であることは、以下の点において特に有用となる。すなわち、続いて行われるフォト処理ステップ（ここでは、不図示）では、０．３５μｍ以下の形状となる平面が必要となるからである。
また、図２ａによると、半導体基板１の領域全体に渡って、厚さＥ１のエピタキシャル層９が積層される。なお、この半導体基板１には、第１埋め込み層の第１ゾーン５．１．１および第２埋め込み層のさらなる別の第１ゾーン５．２．１がすでに埋め込まれている。そして、この第１ゾーン５．１．１と第１ソーン５．２．１は、ｎ＋ドープされていることが好ましい。
続いて図２ｂでは、埋め込み層５．１の第２ゾーン５．１．２と埋め込み層５．２の第２ゾーン５．２．２とが、エピタキシャル層９に導入される。そして、これら第２ゾーン５．ｘ．２もまた、ｎ＋ドープされている。この場合、第２ゾーン５．１．２は、第１ゾーン５．１．１の領域に渡って伸張している。一方、埋め込み層５．２の第２ゾーン５．２．２は、埋め込み層５．２の第１ゾーン５．２．１の部分的な領域に対してのみ伸張している。
図２ｃに示す、続く処理ステップにおける本発明に係る方法では、厚さＥ２で第２エピタキシャル層１０を、エピタキシャル層９と、埋め込み層５．１および５．２の第２ゾーン５．ｘ．２との全域に渡って積層させる。なおこの場合、第２エピタキシャル層１０は、一回の積層のみにより生成されても良いし、連続した複数の積層により生成されても良い。第１コレクタ領域のコレクタ幅Ｃ１は、エピタキシャル層１０の厚さＥ２により規定されてもよく、このコレクタ幅Ｃ１は、エピタキシャル層１０の厚さＥ２と一致する。これに反して、第２コレクタ領域のコレクタ幅Ｃ２は、エピタキシャル層９の厚さＥ１と、エピタキシャル層１０の厚さＥ２との合計に一致する。
図２ｄで、埋め込み層５．１および５．２は、互いに絶縁領域４により絶縁される。なお、この絶縁領域４は、本実施形態において、深いトレンチとして実現されている。
次いで、図２ｅでは、図２ｄに示すエピタキシャル層１０に、ＳＴＩ酸化物層１３をエッチングし、好ましくはＳＴＩ酸化物で充填し、コレクタ終端部領域１１、第１コレクタ領域２．１、および第２コレクタ領域２．２はそのままとする。続いて、コレクタ終端部領域１１を、第２ゾーン５．２．２および５．１．２上にエッチングし、これにより、コレクタの電気的接続を可能とする。
したがって、第１コレクタ領域２．１は、第１コレクタ幅Ｃ１を有し、第２コレクタ領域は、より大きなコレクタ幅Ｃ２を有する。そして、これら２つのコレクタ領域２．１および２．２の終端部は、ＳＴＩ酸化物層１３の面と共に平面を形成し、埋め込み層５．ｘの高濃度でドープされた領域と、より低濃度でドープされたコレクタ領域２．ｘとの間において、シャープな接合部を有する。この結果、トランジスタ構造は、はっきりとした正確な決定的特性を有することができる。
また、異なるコレクタ幅を有する２つのコレクタ領域を備えた、本発明のトランジスタ構造を製造するための本発明に係る別の方法を、図３ａ〜図３ｃを参照して、より詳細に説明する。
まず、図３ａでは、図１ｂと同様に、トランジスタ構造は、好ましくは、ｐドープされた半導体基板１と、該半導体基板１に埋め込まれた第１埋め込み層の第１ゾーン５．１．１と、該半導体基板１に埋め込まれた厚さＤ２を有する第２埋め込み層５．２と、絶縁領域４と、第１補助層６および第２補助層７と、ＳＴＩ酸化物層１３と、コレクタゾーン２．１．１および２．２．１とを備える。
図１ｂと同様に、図３ａでも、補助層６および７には、ＳＴＩ酸化物層１３の下に切り欠き部があり、コレクタゾーン２．１．１および２．２．１は、その断面において、階段状の形状を有する。そして、この切り欠き部１４のために、ＳＴＩ酸化物層１３は、コレクタゾーン２．１．１および２．２．１の部分において突出部を有する。
また、コレクタゾーン２．１．１および２．２．１の厚さＣ３は、５〜３００ｎｍの間で変化する。
マスク層８が、コレクタゾーン２．２．１の領域に設けられた後、図３ｂ中、矢印１５で示したように、コレクタゾーン２．１．１がドープされる。なお、このドープは、第１埋め込み層５．１の第１ゾーン５．１．１と同じであり、ｎ＋タイプでドーピングされることが好ましい。このように新しく形成された第２ゾーン５．１．２および第１ゾーン５．１．１は、厚さＤ１の埋め込み層５．１を形成している。
図３ｃでは、マスク層８を取り除いた後、コレクタ幅Ｃ１を有する第１コレクタ領域２．１を、第１埋め込み層５．１にエピタキシャルに積層する。また、幅Ｃ４を有するさらなる別のコレクタゾーン２．２．２を、コレクタゾーン２．２．１にエピタキシャルに積層する。第２コレクタ領域２．２は、ここで２つのコレクタゾーン２．２．１および２．２．２から形成され、厚さＣ３および厚さＣ４の合計である幅Ｃ２を有する。コレクタ領域２．１および２．２の終端部は両方とも、ＳＴＩ酸化物層１３の表面と平面を形成する。
コレクタ終端部領域１１を導入し、例えばタングステンで充填した後、図３ｃのトランジスタ構造は、バイポーラトランジスタで使用するのに適したものとなる。
図４に示めすように、本発明のさらなる別の実施形態では、半導体基板１と、埋め込み層５．１および５．２との間に、絶縁層３が設けられている。
コレクタ領域２．１および２．２の形成は、異なるコレクタ幅Ｃ１およびＣ２と、コレクタ領域と埋め込み層との間におけるシャープな接合部とを有し、図３ａ〜３ｃで示した本発明に係る方法と一致している。さらに、図１ａ〜１ｄ、および図２ａ〜２ｅまでに関連して説明した本発明の方法も考えられ得る。
好ましくは、図１〜４に示した本発明の方法では、第１の埋め込み層５．１および第２の埋め込み層５．２を、同じ導電性タイプを有するものとして構成するのが好ましい。この構成により、同じタイプの２つのトランジスタ構造、例えば、２つのｎｐｎトランジスタ、または２つのｐｎｐトランジスタを、隣接して形成することが可能になる。
これに代わる実施形態として、第１の埋め込み層５．１および第２の埋め込み層５．２を、異なる導電性タイプを有する層として構成することも可能である。これにより、同一の半導体基板１上に、ｐｎｐトランジスタの横に、ｎｐｎトランジスタを形成することが可能になる。
特に有用な本発明のさらなる方法では、コレクタ領域のドーパントの濃度を徐々に変えて形成する。ドーパントの濃度は、横方向で変動する。この方法のさらに発展させることにより、例えば、コレクタ領域の中央部で、ドーパントの濃度を高めて形成することが可能になる。特にコレクタ領域の厚さが薄い場合、このさらに発展させた方法では、ベース−コレクタ空間電荷のゾーンを低減させるため、コレクタの走行時間を短縮することができる。このさらに発展させた方法では、特に、エミッタ領域がコレクタ領域の上の中央に配されている、非常に小さいトランジスタ構造の場合に有用となる。
また、絶縁領域４として、深いトレンチではなく、十分なトレンチを使用することも、もちろん可能である。
全体的にみて、図１〜４を参照して説明した本発明に係る方法を用いて、同じ半導体基板１上に、第１コレクタ幅Ｃ１を有する第１コレクタ領域２．１、およびより広いコレクタ幅Ｃ２を有する第２コレクタ領域２．２と、異なる濃度でドープされた領域間における、シャープな境界を有したすべての接合部とを備えるトランジスタ構造の形成を可能とする。この場合、例として、第１コレクタ領域２．１は、遮断周波数ｆＴが高い高周波トランジスタに適し、第２のコレクタ領域２．２は、耐圧を向上させた高電圧のトランジスタに適している。
コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成される、トランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。 コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。 ＳＯＩ構造を有し、コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を形成する別の形態を示す断面図である。

Claims (4)

  1. 異なるコレクタ幅（Ｃ１，Ｃ２）を有する、少なくとも第１および第２バイポーラトランジスタを備えたトランジスタ構造の製造方法であって、
    （Ａ）少なくとも、前記第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層（５．１）の第１ゾーン（５．１．１）、および前記第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層（５．２）の第１ゾーン（５．２）を備え、少なくとも第１バイポーラトランジスタの第１ゾーン（５．１．１）及び第２バイポーラトランジスタの第１ゾーン（５．２）を互いに絶縁する、少なくとも１つの絶縁領域（４）が形成され、さらにＳＴＩ酸化物層（１３）が突出して形成された半導体基板（１）を設けるステップと、
    （Ｂ）少なくとも、第１コレクタ幅（Ｃ１）を有する第１バイポーラトランジスタの第１コレクタ領域（２．１）、および第２コレクタ幅（Ｃ２）を有する第２バイポーラトランジスタの第２コレクタ領域（２．２）を形成するステップとを含んでおり、
    前記ステップ（Ｂ）では、
    選択的な積層によって、少なくとも、第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）と、第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）とを第１厚さ（Ｃ３）で形成し、該第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）が、第１ゾーン（５．１．１）に隣接し、該第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）が、第２埋め込み層（５．２）に隣接しており、
    第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）、及び第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）のうち、第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）にマスク層を設け、第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）のみを第１導電性タイプでドープし、該第１コレクタゾーン（２．１．１）を第１埋め込み層（５．１）の第２ゾーン（５．１．２）とすることで、第１ゾーン（５．１．１）及び第２ゾーン（５．１．２）から構成される第１埋め込み層（５．１）と、第１ゾーン（５．２）のみから構成される第２埋め込み層（５．２）とを形成し、
    選択的な積層によって、第２厚さ（Ｃ４）の第２コレクタゾーン（２．２．２）を、第２バイポーラトランジスタの前記第１コレクタゾーン（２．２．１）の上に形成し、第１バイポーラトランジスタの前記第１埋め込み層（５．１）の第２ゾーン（５．１．２）の上に第２厚さ（Ｃ１）の第２コレクタゾーン（２．１）を形成し、
    第１コレクタ領域（２．１）の第１コレクタ幅（Ｃ１）を第２コレクタゾーン（２．１）の第２厚さ（Ｃ１）で規定し、第２コレクタ領域（２．２）の第２コレクタ幅（Ｃ２）を第１コレクタゾーン（２．２．１）の第１厚さ（Ｃ３）と第２コレクタゾーン（２．２．２）の第２厚さ（Ｃ４）との合計に一致させることで、異なるコレクタ幅（Ｃ１，Ｃ２）を形成するとともに、
    ＳＴＩ酸化物層（１３）と同一平面になるように、第１コレクタ領域（２．１）及び第２コレクタ領域（２．２）の終端部を形成することを特徴とするトランジスタ構造の製造方法。
  2. 前記第２コレクタゾーン（２．２．２）は、エピタキシャルに積層されることを特徴とする請求項１に記載のトランジスタ構造の製造方法。
  3. 半導体基板（１）と埋め込み層（５．１，５．２）との間に絶縁層（３）を形成することを特徴とする請求項１または２に記載のトランジスタ構造の製造方法。
  4. 前記絶縁領域（４）を、シャロートレンチアイソレーション技術により形成することを特徴とする請求項１〜３のいずれか１項に記載のトランジスタ構造の製造方法。
JP2004547420A 2002-10-28 2003-10-24 トランジスタ構造の製造方法 Expired - Fee Related JP4358113B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10250204A DE10250204B8 (de) 2002-10-28 2002-10-28 Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
PCT/DE2003/003552 WO2004040643A1 (de) 2002-10-28 2003-10-24 Verfahren zur herstellung einer transistorstruktur

Publications (2)

Publication Number Publication Date
JP2006504276A JP2006504276A (ja) 2006-02-02
JP4358113B2 true JP4358113B2 (ja) 2009-11-04

Family

ID=32103130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004547420A Expired - Fee Related JP4358113B2 (ja) 2002-10-28 2003-10-24 トランジスタ構造の製造方法

Country Status (9)

Country Link
US (2) US7371650B2 (ja)
EP (1) EP1556892A1 (ja)
JP (1) JP4358113B2 (ja)
KR (1) KR100725618B1 (ja)
CN (1) CN1331213C (ja)
DE (1) DE10250204B8 (ja)
SG (1) SG155055A1 (ja)
TW (1) TWI241686B (ja)
WO (1) WO2004040643A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004055183B3 (de) * 2004-11-16 2006-07-13 Atmel Germany Gmbh Integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung auf einem Halbleiterplättchen
DE102006046727B4 (de) * 2006-10-02 2010-02-18 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor
US7449389B2 (en) 2006-10-27 2008-11-11 Infineon Technologies Ag Method for fabricating a semiconductor structure
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US9093491B2 (en) 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
US9761701B2 (en) 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
CN116403902B (zh) * 2023-06-08 2023-08-18 微龛(广州)半导体有限公司 一种垂直双极性结型晶体管及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823812B1 (ja) * 1967-05-02 1973-07-17
NL7314466A (nl) * 1973-10-20 1975-04-22 Philips Nv Halfgeleiderinrichting.
CA1047652A (en) * 1975-07-31 1979-01-30 National Semiconductor Corporation Monolithic integrated circuit transistor having very low collector resistance
JPS55153365A (en) * 1979-05-17 1980-11-29 Toshiba Corp Manufacturing method of semiconductor device
JPS589356A (ja) 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
JPS589354A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
JPS58159346A (ja) * 1982-03-17 1983-09-21 Mitsubishi Electric Corp 半導体集積回路装置
JPS62154779A (ja) 1985-12-27 1987-07-09 Hitachi Ltd 半導体集積回路装置
JPS63313860A (ja) 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置
US4882294A (en) * 1988-08-17 1989-11-21 Delco Electronics Corporation Process for forming an epitaxial layer having portions of different thicknesses
JPH05275437A (ja) 1992-03-24 1993-10-22 Fujitsu Ltd 半導体装置及びその製造方法
EP0600276B1 (de) * 1992-12-04 1998-08-05 Siemens Aktiengesellschaft Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
JP2570148B2 (ja) 1993-10-28 1997-01-08 日本電気株式会社 半導体装置
JPH0831841A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置及びその製造方法
US5719082A (en) * 1995-08-25 1998-02-17 Micron Technology, Inc. Angled implant to improve high current operation of bipolar transistors
WO1997017726A1 (en) * 1995-11-07 1997-05-15 National Semiconductor Corporation Low collector resistance bipolar transistor compatible with high voltage integrated circuits
JPH10284614A (ja) 1997-04-02 1998-10-23 Hitachi Ltd 半導体集積回路装置及びその製造方法
WO2001075974A1 (en) * 2000-03-30 2001-10-11 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
DE10044838C2 (de) * 2000-09-11 2002-08-08 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines solchen
JP2002141419A (ja) 2000-11-06 2002-05-17 Texas Instr Japan Ltd 半導体装置
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
US6455919B1 (en) 2001-03-19 2002-09-24 International Business Machines Corporation Internally ballasted silicon germanium transistor
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
JP3908023B2 (ja) * 2001-12-07 2007-04-25 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE10250204B8 (de) 2008-09-11
CN1331213C (zh) 2007-08-08
EP1556892A1 (de) 2005-07-27
TWI241686B (en) 2005-10-11
US20080227261A1 (en) 2008-09-18
CN1708847A (zh) 2005-12-14
JP2006504276A (ja) 2006-02-02
US7371650B2 (en) 2008-05-13
SG155055A1 (en) 2009-09-30
DE10250204B4 (de) 2008-04-30
KR100725618B1 (ko) 2007-06-07
WO2004040643A1 (de) 2004-05-13
TW200414434A (en) 2004-08-01
US8003475B2 (en) 2011-08-23
US20060009002A1 (en) 2006-01-12
DE10250204A1 (de) 2004-05-13
KR20050073594A (ko) 2005-07-14

Similar Documents

Publication Publication Date Title
JP3301062B2 (ja) 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法
US6756278B2 (en) Lateral heterojunction bipolar transistor and method of fabricating the same
WO1985003597A1 (en) A bipolar transistor with active elements formed in slots
US6794237B2 (en) Lateral heterojunction bipolar transistor
US6724066B2 (en) High breakdown voltage transistor and method
US10014397B1 (en) Bipolar junction transistors with a combined vertical-lateral architecture
US8003475B2 (en) Method for fabricating a transistor structure
US9397233B2 (en) High voltage deep trench capacitor
US8101491B2 (en) Heterojunction bipolar transistor
US7906403B2 (en) Bipolar transistor and method of fabricating the same
US7939416B2 (en) Method of making bipolar transistor
US7723198B2 (en) Integrated semiconductor cascode circuit for high-frequency applications
CN116995026A (zh) 深沟槽隔离结构及其制备方法
US7618858B2 (en) Method of fabricating a heterojunction bipolar transistor
CN112151373A (zh) 用于产生二极管的方法
JP2000114267A (ja) 半導体装置の製造方法
JP2004221202A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2002368002A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4358113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees