CN1297231A - 线路中的存储器阵列比特单元阈值电压分布式测量 - Google Patents

线路中的存储器阵列比特单元阈值电压分布式测量 Download PDF

Info

Publication number
CN1297231A
CN1297231A CN00132952A CN00132952A CN1297231A CN 1297231 A CN1297231 A CN 1297231A CN 00132952 A CN00132952 A CN 00132952A CN 00132952 A CN00132952 A CN 00132952A CN 1297231 A CN1297231 A CN 1297231A
Authority
CN
China
Prior art keywords
voltage
power supply
volatile memory
word line
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00132952A
Other languages
English (en)
Other versions
CN1326147C (zh
Inventor
理查德·卡祖基·埃古奇
戴维·威廉姆·克鲁狄姆斯基
托马斯·朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1297231A publication Critical patent/CN1297231A/zh
Application granted granted Critical
Publication of CN1326147C publication Critical patent/CN1326147C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Microcomputers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

用于操作包括一个比特单元阵列的一个非逸失性存储器的一个装置和一个方法。在一个工作供电电源和一个测试供电电源之间进行选择,测试供电电源是片上可编程的。如果选择了工作供电电源,就在一个工作模式下操作这个非逸失性存储器。如果选择了测试供电电源,就在一个测试模式下操作这个非逸失性存储器。

Description

线路中的存储器阵列比特单元阈值电压分布式测量
本发明涉及非逸失性存储器系统，并且更特别地，涉及一个存储器系统，这个存储器系统包括一个线路中的或者片上的技术来测量非逸失性存储器系统中比特单元的阈值电压。
在NVM系统中的比特单元的阈值电压的测量典型地包括使用外部产品测试平台，并且例如，用于通过扫描一个输入电压并测量在一个管脚上的比特单元电压来测量在闪存中比特单元的电流/电压特性。用于测量在NVM系统中比特单元的阈值电压的另一个方法包括使用外部产品测试平台，并且例如，测量比特单元的电流/电压特性，并且通过扫描一个输入电压和读取一个数字数据输出来将比特单元的电流/电压特性与一个内部参考进行比较。前面两种方法的缺点是测试平台必须能够扫描一个精确控制的输入电压，并且在第一种方法的情形下，需要能够测量很小的比特单元电流。
当前的电流闪存EEPROM阵列阈值电压分布的典型测量需要复杂的外部电压和定时控制来使用已有的产品测试平台来进行收集。例如，已有产品测试平台在测试时需要器件的同步，复杂的控制代码，以及智能的测试平台，导致需要长的测试时间，并且因为被测试器件的管脚数多，所以不适合于高平行的测试环境。另外，在已有产品测试平台中，需要高精度的电源。在一单个位置测试器测试具有嵌入式非逸失性存储器(NVM)的微控制器时需要考虑的另外的问题包括在编程/擦除周期后减少数据保持和栅极/漏电极应力结果恶化，并且对具有高持久性规范的部件识别潜在的编程/擦除持久性故障。
传统的在一单个位置测试器上测试具有嵌入式NVM的微控制器已经显示，总测试费用中高达90％被用于闪存模块上。当嵌入式NVM的存储器大小达到500K字节甚至达到1M字节时，就需要性价比更好的方法来测试闪存，以降低周期时间，并且降低费用，而保持质量和可靠性。
本发明提供了一个用数字进行控制的片上精密电压源来扫描比特单元阵列的控制栅极，并且将比特单元的电流/电压特性与一个外部参考进行比较。本发明是独立的，并且适合于在高并行环境中进行自测试，并且通过消除平台测试器/器件在测试握手中的开销来改善了吞吐率。
前面是一个总结，对细节进行了必要的简化，概括和忽略；所以，该领域的技术人员将理解，这个总结仅仅是示例性的，并且不会以任何方式产生限制。另一方面，本发明的其它方面特征和优点，如仅由权利要求书所定义的，将通过下面所提出的、不具限制性的详细描述变得更明显。
根据本发明，描述了一个装置和方法来操作包括一个比特单元阵列的一个非逸失性存储器。在一个工作电源和一个测试电源之间进行选择，测试电源是可以在片上进行编程的。如果选择了工作电源，就在一个工作模式下操作非逸失性存储器，并且如果选择了测试电源，就在一个测试模式下操作非逸失性存储器。
在本发明的第一实施方式下，在测试模式下操作非逸失性存储器，并且在从一第一电压值到一最后电压值的一个电压范围内来测量非逸失性存储器中的一个阈值电压分布。在本发明的另一个实施方式中，在测试模式下操作非逸失性存储器包括对非逸失性存储器的即将产生的故障进行提早检测。在本发明的另一个实施方式中，在测试模式下操作非逸失性存储器包括对非逸失性存储器进行应力测试。
通过参考说明的剩余部分和图，可以进一步理解本发明的特征和优点。
通过参考附图，该领域内的技术人员可以更好地理解本发明，并且可以更清楚本发明的很多目的，特征和优点。在不同图中使用相同的参考符号指类似的或者相同的项。
图1是包括一个嵌入式非逸失性存储器模块的一个微控制器的一个功能框图；
图2是根据本发明的一个非逸失性存储器模块的一个功能框图；
图3是显示比特单元的阈值电压(VT)相对字线电压的分布的一个图；
图4是显示根据本发明，用于决定一个存储器阵列中比特单元的VT分布的方法的一个流图；
图5是显示比特单元的阈值电压(VT)相对字线电压的分布和显示一个累加VT分布的一个图；
图6是显示根据本发明，用于检测即将发生的故障的方法的一个流图；
图7是显示比特单元的VT相对字线电压的分布、并且表示操作范围和检测阈值的一个图；
图8是显示根据本发明，用于决定因为对包括在存储器阵列中的比特单元的被选择应力测试的通过/不通过的准则的方法的一个流图；和
图9是显示比特单元的VT相对字线电压的分布、并且表示被选择应力测试的故障电平的一个图。
出现在多个图中、具有相同标号的特征是相同的，除非有特别的说明。
下面是用于提供本发明一个示例的详细描述，并且不应被认为对本发明本身有任何限制。相反，任何变化将落在描述后面的权利要求书所定义的本发明的范围内。
图1是包括一个嵌入式非逸失性存储器(NVM)110模块的一个微控制器100的一个功能框图，NVM110模块进一步指示一个片上可编程电压发生器(PVG)114。微控制器100进一步包括通过一个系统总线104连接到NVM110的一个中央处理单元(CPU)102。一个外部总线接口106通过系统总线104连接到NVM110和CPU102，并且被用于通过一个外部总线108连接外部设备，例如，I/O设备(没有显示)。
为了概念的清晰，前述部件在这里被用作示例。例如，CPU102被用作任何一般处理单元的一个示例，包括但是不局限于多处理器单元；系统总线104和外部总线108被用作任何处理总线的示例，包括但是不局限于多处理器总线和I/O总线；和外部总线接口106被用作任何类型接口的一个示例，并且被用于与一个外部总线进行接口通信。所以，作为在这里所使用的，这些特定的示例仅是它们更一般类别的代表。进一步，一般来说，这里所使用的任何详细示例也仅是用作其类型的代表，并且在前面的列表中不包括这种特定的设备不应被认为表示这个限制是所希望的。
图2是根据本发明的NVM110模块的一个功能框图。NVM110模块可以如图1所显示的被嵌入在微控制器100中，或者可以是一个独立的存储器模块。NVM100的核心是一个存储器单元或者比特单元阵列，例如一个比特单元126的阵列。优选地，阵列128是一个浮动栅极晶体管单元阵列，其中每一个比特单元126包括一个浮动栅极晶体管，这个浮动栅极晶体管具有连接到一个字线的一个控制栅极端127，和连接到一个比特线的一个漏电极端129和连接到一个地的一个源极端131。在阵列128中，独立的比特单元126被按行和列进行组织，例如，其中可以在阵列128中保存总共128K 32比特字。行解码器130对从一个地址线113来的地址输入进行解码来选择阵列128中具有所希望的存储器比特单元126的行。列解码器132对从地址线113来的地址输入进行解码，并且使能列选择134来选择阵列128中具有所希望的存储器比特单元126的列。列选择134将比特单元126连接到包括多个读取放大器(例如读取放大器140)的一个读取放大器模块138。读取放大器140被用于在一个读取操作期间或者在一个数据证实步骤期间来读取被保存在一个存储器比特单元中的数据，在一个数据证实步骤期间，在例如一个编程或者擦除操作后判断一个比特单元的状态。例如，通过将比特单元126的电流值与一个参考电流142进行比较，读取放大器140决定被包括在比特单元126中的数据，这包括一个比特单元126电流值。如果比特单元126电流比参考电流142大，然后，读取放大器140就将比特单元126读取作为在一个数据输出线115上的一个逻辑值1。如果比特单元126电流比参考电流142小，然后，读取放大器140就将比特单元126读取作为在一个数据输出线115上的一个逻辑值0。
通过将合适的电压应用到一个单元的源极，漏电极和控制栅极，并且达到一定的时间，就可以执行对阵列128中的存储器单元进行编程或者擦除。这促使电子从一个沟道区域穿过势垒到达或者注入到一个浮动栅极。停留在一个浮动栅极上的电荷的数量决定为了促使这个器件在源极和漏电极区域之间进行导电所需要的控制栅极电压。这也被称作比特单元的阈值电压VT。导电表示这个器件的一个“on”状态或者擦除状态，并且与一个逻辑值1相应。一个“off”或者被编程状态是其中在源极和漏电极区域之间不进行导电的一个情形，并且与一个逻辑值0相应。通过将比特单元的VT值设置为一个合适的值，对一给定的所施加电压，比特单元可以被变成导电状态或者不导电状态。这样，通过在一给定施加电压组下一个比特单元的是否进行导电，可以发现比特单元的状态(被编程的或者被擦除的)。
在对比特单元执行编程或者擦除操作后，NVM110模块证实阵列128中的比特单元的状态。通过访问每一个比特单元并且评价这个操作后比特单元所具有的余量(margin)(在一个比特单元的VT和地电平之间的电压差异)，来进行证实。
NVM110模块包括一个控制寄存器120，一个行解码器供电电源开关122，一个操作读取供电电源123，和可编程电压发生器(PVG)114。PVG114包括，例如，一个分压器。根据本发明，PVG114或者测试电源是片上的，或者是在线路内的，并且可以使用控制寄存器120进行编程。线112上的一个数据提供了控制寄存器120输入值。控制寄存器120包括各种比特字段，来控制在存储器阵列128的读取操作期间被使用的字线供电电压。例如，单比特字段，一个VT使能字段119，被用于使能行解码器供电电源开关122去选择读取供电电源123或者PVG 114的输出。从行解码器供电电源开关122的输出是行解码器130的供电电源。从行解码器供电电源开关122到行解码器130的供电电源是被驱动到被选择字线上的电压。
根据本发明操作一个非逸失性存储器的方法包括在一个工作供电电源和一个测试供电电源之间进行选择，其中测试电源是片上可被编程的。如果选择了工作供电电源模式，非逸失性存储器工作在一个工作模式，并且如果选择了测试供电电源，非逸失性存储器模块就工作在一个测试模式。例如，在正常的读取操作中，VT使能字段119选择读取供电电源123的电压输出，或者工作供电电源，来用作行解码器130的供电电源。在测试操作中，VT使能字段119选择PVG114电压输出，或者测试电源输出，以用作行解码器130的供电电源。
另一个比特字段，例如一个字线电压(VWL)选择字段121被用于选择可编程电压发生器114的输出电压。通过改变VWL字段121，就可以改变可编程电压发生器114的输出电压。在测试模式操作中，当可编程电压发生器114的输出电压改变时，被提供到比特单元126控制栅极端127的供电电源也被改变。
图3是显示比特单元的VT相对字线电压的、所希望分布曲线300的一个图。操作范围304是在正常读取操作期间，被施加到比特单元控制栅极127的电压。在高阈值状态或者在可编程状态的比特单元停留在分布曲线306中，在低阈值状态或者在被擦除状态的比特单元停留在分布曲线302中。高阈值状态的最小值与一个操作范围304的一个最大值是分开的，以确保在高阈值状态下可靠地读取比特单元。低阈值状态的最大值与一个操作范围304的一个最小值是分开的，以确保在低阈值状态下可靠地读取比特单元。
图4是显示根据本发明的一个实施方式，用于决定存储器阵列中比特单元的VT分布的方法的一个流图，其中非逸失性存储器110工作在测试模式下，并且在从例如，一第一电压值到一最后电压值的电压值范围内来测试VT的分布。在模块402中，NVM110被配置成一个测试模式，包括将测试供电电源，如图2中所显示的PVG114，施加到NVM110，其中NVM110工作在一个测试模式下。在模块404中，字线电压被设置为第一电压值。然后在模块406中，所有在存储器单元阵列128中的比特单元位置被读取。在模块408中，判断哪些比特单元是导电的，和作为导电的比特单元被读取的比特单元的数目。在判断模块412中，判断这个字线电压是否被设置为最后的电压值。如果这个字线电压没有被设置为最后的电压值，流图继续进行模块410，其中字线电压的设置被朝最后电压值进行改变，改变的幅度为测试供电电源的一个分数。在NVM110的比特单元阵列中，又在模块406中进行读取。在模块408中，然后判断被作为导电的比特单元而读取的比特单元的数目，并且重复这个过程直到在模块412中判断字线电压值被设置为最后的电压值，其中这个过程在414中退出。通过连续地读取和改变字线电压，并且判断哪些比特单元是导电的，或者在哪里数据输出115改变了状态，就可以在数据输出115发生改变的地方决定每一个比特单元的VT，由此可以决定存储器阵列128中比特单元的VT的分布。用于决定比特单元的VT的分布的方法也可以被用于使用本发明的片上可编程电路来联合测试一个晶片上的多个器件。
在模块404中，将字线电压设置到第一电压值进一步包括用表示第一电压值的一第一数字值来对控制寄存器120进行编程。在模块410中，改变字线电压也进一步包括将控制寄存器120改变为下一个数字值，这可能包括将控制寄存器120的一个字段进行加1或者减1的操作。在模块408中，判断比特单元是否导电进一步包括判断哪一个比特单元被作为导电而读取，并且对每一个作为导电被读取的比特单元，保存比特单元第一次导电，或者状态的改变时的字线电压值。
图5是显示比特电压VT相对字线电压的分布和累加VT分布的图。处于高阈值状态，或者处于被编程状态的比特单元停留在曲线506的分布中，而处于低阈值状态的比特单元，或者处于被擦除状态的比特单元停留在曲线502的分布中。曲线510是超过抖动标志所表示的VT电平的比特单元的累加数目。
图6是显示根据本发明的另一个实施方式来检测即将发生的故障的方法的一个流图。本发明的一个优点是一个存储器单元阵列即将发生的故障可以被一个用户早一点检测出来，而不需要使用外部的测试平台。非逸失性存储器集成电路和根据本发明的操作方法适合于在高并行环境中进行自测，并且能够提供对即将发生故障的早期检测。图6显示了一个实施方式，其中，在测试模式下，检测出NVM110即将发生的故障。如读取供电电源123所显示的工作供电电源被选择并且应用到NVM110，在模块500中，在将工作供电电源应用到NVM110后，从比特单元阵列中读取一第一组数据。在模块502中，NVM110被配置成测试模式，包括选择并且将测试供电电源提供到NVM110。在模块504中，字线电压被设置为一个即将发生故障的电压值，然后，在模块506中，重新读取比特单元阵列，以从比特单元阵列给出一第二组数据。在模块508中，第一组数据被与第二组数据进行比较。在判断模块510中，根据第一组数据和第二组数据之间的比较来判断是否指示了一个即将发生的故障，例如，如果第一组数据和第二组数据之间的比较显示数据不匹配的话，在模块512中表示一个即将发生的故障。
如果第一组数据和第二组数据匹配，就表示不会出现一个即将发生的故障。如果在模块504中被设置的即将发生故障的电压值是一个高电压值，然后在模块514中，字线电压被设置为一个即将发生故障的低电压值。但是，如果在模块504中被设置的即将发生故障的电压值是一个即将发生故障的低电压值，然后，在模块514中被设置的即将发生故障的高电压值将是一个高电压值。在模块516中，从比特单元阵列读取一第三组数据。在模块518中，将第一组数据与第三组数据进行比较来在判断模块520中判断，根据第一组数据与第三组数据之间的比较是否表示一个即将发生的故障。如果在判断模块520中，第一组数据和第三组数据不匹配，然后，就在模块512中表示一个可能即将发生的故障。但是，如果在判断模块520中，第一组数据和第三组数据匹配，然后，在模块522中这个过程退出。第一组数据，第二组数据和第三组数据可能包括，在将工作供电电源应用到NVM110后从比特单元读取的第一值，在将字线电压设置到即将发生故障的电压值后从比特电压阵列读取的第二值，和在将字线电压设置到即将发生故障的电压值后从比特电压阵列读取的第三值。第一组数据，第二组数据和第三组数据可能也分别包括第一值的校验和，第二值的校验和，和第三值的校验和。
图7是显示比特单元VT相对字线电压的分布并且表示操作范围和检测阈值的一个图。操作范围704是在正常操作期间被应用到比特单元控制栅极127的电压。在高阈值状态中，或者在被编程状态中的比特单元在分布曲线706中，而在低阈值状态，或者在被擦除状态中的比特单元在分布曲线702中。即将发生故障的低电压值被表示为VIFL和即将发生故障的高电压值被表示为VIFH。即将发生故障的电压，或者是高电压或者是低电压，离操作范围704越近，被允许对即将发生故障的可能性作出反应的时间就少。相反，即将发生故障的电压离操作范围704越远，被允许对即将发生故障的可能性作出反应的时间就多。VIFL的可允许范围是从低阈值状态702的最大值到操作范围704的最小值，并且VIFH的可允许范围是从高阈值状态706的最小值到操作范围704的最大值。
图8是显示根据本发明的，用于检测因为非逸失性存储器阵列中所包括的比特单元的选择性应力测试而产生的通过/不通过准则的一个方法一个流图。在模块800中，比特单元阵列被初始化为一第一组值，包括例如一个低VT和一个高VT。然后，一个应力被施加到NVM110的比特单元阵列上。这个应力包括，例如，温度加速应力和电压加速应力，或者这些应力的组合。在模块804中，NVM110通过选择并且将测试供电电源施加到NVM110，NVM110被配置为测试模式。在模块806中，一个字线电压被设置为一个应力余量电压值。在将字线电压设置为应力余量电压值后，在模块808中，然后从比特电压阵列读取出一第二组值。应力余量电压值被选择在一个正常操作电压值和一个阈值状态，或者是一个低阈值状态或者一个高阈值状态之间的一个范围内。在判断模块810中，将第一组值与第二组值进行比较来判断根据提供一个通过/不通过准则的第一组值与第二组值之间的比较，是否表示了一个应力故障。如果NVM110没有通过应力测试，在模块814中就表示一个故障，并且在模块816中退出这个过程。如果NVM110通过这个应力测试，就在判断模块812中可能会选择一个附加的应力测试，其中这个过程返回到模块800，并且NVM110被进行初始化，并且在模块802中施加一个新的应力。例如在模块810中如果第一组值和第二组值的比较表示第一组值和第二组值不匹配，则在模块814中指示一个应力故障。用于判断一个应力故障的这个方法也被用于使用本发明的片上可编程电路来联合测试一个晶片上的多个器件。
图9是显示比特单元VT相对字线电压的分布并且表示被选择应力测试的故障电平的一个图。处于被初始化导电状态中的比特单元被显示为在分布曲线902中。一个应力X，一个应力Y，和一个应力Z的应力余量读取值被显示在字线电压值上。在一个应力X被施加到NVM110的比特单元上后，比特单元被显示为在分布曲线904中。比特单元的数据值应当以如分布曲线904所期望和显示的方式进行移动，否则为应力X显示一个故障。被初始化为一个不导电状态或者高VT的比特单元在分布曲线906中，并且在施加一个应力Y后，应在分布曲线908中，否则为应力Y显示一个应力故障。
图4，6和8描述了用于根据本发明的一个实施方式，操作和测试非逸失性存储器模块的一个模块和方法的操作的流图。应理解，这里所讨论的操作可能包括一个计算机系统用户所直接输入的命令或者应用专用硬件模块所执行步骤输入的命令，但是优选实施方式包括软件模块所执行的步骤输入的命令。这里所参考的步骤的功能可能与模块的功能或者部分模块的功能相应。
这里所提到的操作可以是模块或者部分模块(例如，软件，固件或者硬件模块)。例如，尽管上面所描述的实施方式包括软件模块和/或者包括人工输入命令，各种示例性模块可以是应用专用的硬件模块。这里所讨论的软件模块包括脚本，批处理或者其它可执行文件，或者这种文件的组合和/或者部分。软件模块可能包括被编码在计算机可以读取的媒质上的一个程序，或者其子程序。例如，本发明可能包括编码在计算机可阅读媒质上的一个计算机程序产品，这个计算机程序产品用于控制对非逸失性存储器的访问。计算机程序产品包括第一指令，在一第一数据处理系统上被执行，用于在工作供电电源节点和测试供电电源节点之间进行选择，其中测试供电电源节点是片上可编程的。第二指令，在第一数据处理系统中被执行，如果选择了工作供电电源节点，就在工作模式下操作非逸失性存储器，第三指令，可以在第一数据处理系统中被执行，如果选择了测试供电电源就在测试模式下操作非逸失性存储器。
另外，该领域的技术人员将认识到，各模块之间的划分仅仅是说明性的，并且替代的实施方式可以融合模块，或者强迫对模块功能进行其它的分解。另外，替代的实施方式可能对一特定模块或者子模块的多个示例进行组合。进一步，该领域内的技术人员将认识到在示例性实施方式中所描述的操作仅仅是用于示例性的。并且根据本发明，在附加的操作中可以组合这些操作的功能或者分开这些操作的功能。进一步，该领域内的技术人员将认识到在电路图中的电路元件和逻辑模块之间的边界仅仅是示例性的，并且替代的实施方式可以融合逻辑模块或者电路元件，或者强迫对各种逻辑模块或者电路元件的功能进行其它的分解。
上面的描述不是用于提供本发明实施方式的一个完全列表。尽管进行了一个尝试来概括某些示例性实施方式，但是其示例性的变化，其它实施方式和/或者变化位于后面的权利要求书所定义的、本发明的范围内。

Claims (10)

1．一种用于操作包括一个比特单元阵列的一个非逸失性存储器的方法，该方法的特征是：
在一个工作供电电源和一个测试供电电源之间进行选择，测试供电电源是片上可编程的；
如果选择了工作供电电源，就在一个工作模式下操作这个非逸失性存储器；和
如果选择了测试供电电源，就在一个测试模式下操作这个非逸失性存储器。
2．如权利要求1的方法，其中在测试模式下，在非逸失性存储器中的一个阈值电压分布曲线被从一第一电压值到一最后电压值的一个范围内进行测量，其中在测试模式下操作这个非逸失性存储器的特征是：
选择并且将测试供电电源施加到非逸失性存储器；
将一个字线电压设置到第一电压值；
读取非逸失性存储器中的比特电压阵列；
判断比特单元是否导通；
判断这个字线电压是否是最后的电压值；
如果这个字线电压不是最后电压值，就朝最后电压值的方向将字线电压改变测试供电电源值的一部分；和
重复读取比特单元阵列，重复判断比特单元是否导通，重复判断字线电压是否是最后电压值，以及重复改变这个字线电压，直到这个字线电压具有最后的电压值。
3．如权利要求1的方法，其中在测试模式下，检测到非逸失性存储器即将发生的故障，其中在测试模式下操作非逸失性存储器的特征是：
选择并且将工作供电电源施加到非逸失性存储器；
在将工作供电电源施加到非逸失性存储器后，从比特单元阵列中读取一第一组数据；
选择并且将测试供电电源施加到非逸失性存储器；
将一个字线电压设置到一个即将发生故障的电压值；
在将字线电压设置到即将发生故障的电压值后，从比特单元阵列中读取一第二组数据；
将第一组数据与第二组数据进行比较；和
根据第一组数据和第二组数据之间的比较，判断是否表示了一个即将发生的故障。
4．如权利要求1的方法，其中在测试模式下，对非逸失性存储器进行应力测试，其中在测试模式下操作非逸失性存储器的特征是：
将比特单元阵列初始化为一第一组值；
施加一个应力；
选择并且将测试供电电源施加到非逸失性存储器上；
将一个字线电压设置到一个应力余量电压值；
在将字线电压设置到应力余量电压值后，从比特单元阵列中读取一第二组数据；
将第一组数据与第二组数据进行比较；和
根据第一组数据和第二组数据之间的比较，判断是否发生了一个应力故障。
5．一个非逸失性存储器集成电路，其特征是：
一个比特单元阵列，每一个比特单元由一个字线和一个比特线指示；和一个电源开关，具有连接到向比特单元提供电源的一个输出，这个电源开关选择一个片上可编程测试供电电源节点和一个工作供电电源节点中的一个。
6．如权利要求5的非逸失性存储器集成电路，进一步的特征是：
一个可编程电压发生器，连接到片上可编程测试供电电源节点；和
一个控制电路，连接到可编程电压发生器，用于决定可编程电压发生器所输出的电压。
7．一个微控制器，其特征是：
一个非逸失性存储器比特单元阵列；和
一个供电电源开关，具有连接到向比特单元提供电源的一个输出，这个电源开关选择一个微控制器可编程测试供电电源节点和一个工作供电电源节点中的一个。
8．一个微控制器，其特征是：
一个非逸失性存储器比特单元阵列；
一个供电电源开关，具有连接到这个阵列的一个输出；
一个可编程电压发生器，具有被连接向供电电源开关的一第一输入提供一个测试电压的一个输出；
一个工作供电电源，具有连接到供电电源开关的一第二输入的一个输出；和
一个控制电路，具有连接到供电电源开关的一个控制输入的一第一输出，具有连接到可编程电压发生器以决定从可编程电压发生器输出的测试电压的一第二输出。
9．使用一个片上可编程电路来对一个晶片上的多个器件进行联合测试的方法，每一个器件包括具有比特单元阵列的一个非逸失性存储器，这个方法的特征是：
将比特单元阵列初始化为一第一组值；
施加一个应力；
选择并且将测试供电电源施加到非逸失性存储器上，其中测试供电电源是片上可编程的；
将一个字线电压设置到一个应力余量电压值；
在将字线电压设置到应力余量电压值后，从比特单元阵列中读取一第二组数据；
将第一组数据与第二组数据进行比较；和
根据第一组数据和第二组数据之间的比较，判断是否发生了一个应力故障。
10．使用一个片上可编程电路来对一个晶片上的多个器件进行联合测试的方法，每一个器件包括具有比特单元阵列的一个非逸失性存储器，这个方法的特征是：
选择并且将测试供电电源施加到非逸失性存储器，测试供电电源是片上可编程的；
将一个字线电压设置到第一电压值；
读取非逸失性存储器中的比特电压阵列；
判断比特单元是否是导电的；
判断这个字线电压是否是最后的电压值；
如果这个字线电压不是最后电压值，就朝最后电压值的方向将字线电压改变测试供电电源的值一部分；和
重复读取比特单元阵列，重复判断比特单元是否导通，重复判断字线电压是否是最后电压值，以及重复改变这个字线电压，直到这个字线电压具有最后的电压值；和
其中在从第一电压值到最后电压值的范围内测量非逸失性存储器中的一个阈值电压分布。
CNB001329529A 1999-11-17 2000-11-16 一种非易失性存储器、微控制器及使用它们的方法 Expired - Fee Related CN1326147C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/441,865 1999-11-17
US09/441,865 US6226200B1 (en) 1999-11-17 1999-11-17 In-circuit memory array bit cell threshold voltage distribution measurement

Publications (2)

Publication Number Publication Date
CN1297231A true CN1297231A (zh) 2001-05-30
CN1326147C CN1326147C (zh) 2007-07-11

Family

ID=23754602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001329529A Expired - Fee Related CN1326147C (zh) 1999-11-17 2000-11-16 一种非易失性存储器、微控制器及使用它们的方法

Country Status (5)

Country Link
US (1) US6226200B1 (zh)
EP (1) EP1109172A1 (zh)
JP (1) JP4790110B2 (zh)
KR (1) KR100749683B1 (zh)
CN (1) CN1326147C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317162B (zh) * 2005-12-30 2012-01-18 英特尔公司 可按比特改动的非易失性存储器的管理
CN103064000A (zh) * 2013-01-05 2013-04-24 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN103456367A (zh) * 2012-05-30 2013-12-18 飞思卡尔半导体公司 非易失性存储器阵列中检测读取失败的方法和存储器系统
CN107076797A (zh) * 2014-11-04 2017-08-18 微软技术许可有限责任公司 基于所执行的访问命令对半导体存储功耗的测试

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001266599A (ja) * 2000-03-17 2001-09-28 Nec Microsystems Ltd 半導体記憶装置の試験方法および試験装置
KR100390093B1 (ko) * 2001-02-01 2003-07-04 (주)세미뱅크 반도체 메모리 테스트 장치
WO2003073434A1 (en) * 2002-02-26 2003-09-04 Koninklijke Philips Electronics N.V. Non-volatile memory test structure and method
US6760257B2 (en) * 2002-08-29 2004-07-06 Macronix International Co., Ltd. Programming a flash memory cell
KR100506061B1 (ko) * 2002-12-18 2005-08-03 주식회사 하이닉스반도체 특성 조정 장치를 부가한 메모리 장치
US7730368B2 (en) * 2003-10-31 2010-06-01 Sandisk Il Ltd. Method, system and computer-readable code for testing of flash memory
US6879518B1 (en) * 2003-11-21 2005-04-12 Atmel Corporation Embedded memory with security row lock protection
US7577050B2 (en) * 2005-09-29 2009-08-18 Hynix Semiconductor, Inc. Semiconductor memory device for measuring internal voltage
US7580288B2 (en) 2006-05-24 2009-08-25 Freescale Semiconductor, Inc. Multi-level voltage adjustment
US7599236B2 (en) * 2006-06-07 2009-10-06 Freescale Semiconductor, Inc. In-circuit Vt distribution bit counter for non-volatile memory devices
US7403438B2 (en) * 2006-07-12 2008-07-22 Infineon Technologies Flash Gmbh & Co. Kg Memory array architecture and method for high-speed distribution measurements
US7483305B2 (en) * 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
WO2008024688A2 (en) * 2006-08-25 2008-02-28 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
JP4921953B2 (ja) * 2006-12-25 2012-04-25 株式会社東芝 半導体集積回路装置及び半導体記憶装置のテスト方法
US7904793B2 (en) * 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7971127B2 (en) * 2007-03-31 2011-06-28 Sandisk Technologies Inc. Guided simulated annealing in non-volatile memory error correction control
US7966550B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Soft bit data transmission for error correction control in non-volatile memory
US7975209B2 (en) * 2007-03-31 2011-07-05 Sandisk Technologies Inc. Non-volatile memory with guided simulated annealing error correction control
US7966546B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Non-volatile memory with soft bit data transmission for error correction control
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US8358227B2 (en) * 2007-11-06 2013-01-22 GM Global Technology Operations LLC Multi-cell voltage secure data encoding in hybrid vehicles
US7613045B2 (en) * 2007-11-26 2009-11-03 Sandisk Il, Ltd. Operation sequence and commands for measuring threshold voltage distribution in memory
JP5166894B2 (ja) * 2008-01-30 2013-03-21 セイコーインスツル株式会社 半導体記憶装置
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
KR101028901B1 (ko) * 2009-02-05 2011-04-12 (주)인디링스 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
US8504884B2 (en) * 2009-10-29 2013-08-06 Freescale Semiconductor, Inc. Threshold voltage techniques for detecting an imminent read failure in a memory array
US8095836B2 (en) * 2009-10-29 2012-01-10 Freescale Semiconductor, Inc. Time-based techniques for detecting an imminent read failure in a memory array
US8572445B2 (en) 2010-09-21 2013-10-29 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with imminent error prediction
US8310877B2 (en) 2011-01-06 2012-11-13 Freescale Semiconductor, Inc. Read conditions for a non-volatile memory (NVM)
US8427877B2 (en) * 2011-02-11 2013-04-23 Freescale Semiconductor, Inc. Digital method to obtain the I-V curves of NVM bitcells
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
JP5112566B1 (ja) * 2011-12-16 2013-01-09 株式会社東芝 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム
US20140071761A1 (en) * 2012-09-10 2014-03-13 Sandisk Technologies Inc. Non-volatile storage with joint hard bit and soft bit reading
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US9329933B2 (en) 2014-04-25 2016-05-03 Freescale Semiconductor, Inc. Imminent read failure detection based upon changes in error voltage windows for NVM cells
US9329921B2 (en) 2014-04-25 2016-05-03 Freescale Semiconductor, Inc. Imminent read failure detection using high/low read voltage levels
US9329932B2 (en) 2014-04-25 2016-05-03 Freescale Semiconductor, Inc. Imminent read failure detection based upon unacceptable wear for NVM cells
KR102424702B1 (ko) * 2015-11-19 2022-07-25 삼성전자주식회사 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US10304550B1 (en) 2017-11-29 2019-05-28 Sandisk Technologies Llc Sense amplifier with negative threshold sensing for non-volatile memory
US10643695B1 (en) 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
US11024392B1 (en) 2019-12-23 2021-06-01 Sandisk Technologies Llc Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0089397B1 (de) * 1982-03-24 1985-12-04 Deutsche ITT Industries GmbH Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen
US4528505A (en) 1983-03-29 1985-07-09 Motorola, Inc. On chip voltage monitor and method for using same
JPS621194A (ja) * 1985-06-26 1987-01-07 Mitsubishi Electric Corp 半導体装置
JPS63229700A (ja) * 1987-03-18 1988-09-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH01116999A (ja) * 1987-10-29 1989-05-09 Mitsubishi Electric Corp Ｅｅｐｒｏｍの製品検査方法
US4922184A (en) 1988-08-29 1990-05-01 Control Data Corporation Apparatus and process for the simultaneous continuity sensing of multiple circuits
JPH03283200A (ja) 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
KR100209449B1 (ko) * 1990-05-21 1999-07-15 가나이 쓰토무 반도체 집적회로 장치
US5039941A (en) 1990-07-27 1991-08-13 Intel Corporation Voltage threshold measuring circuit
US5142496A (en) 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
JPH05282898A (ja) 1992-03-30 1993-10-29 Hitachi Ltd 半導体記憶装置
US5420822A (en) 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
JPH0612900A (ja) * 1992-06-29 1994-01-21 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH06176585A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 半導体記憶装置
JP3236105B2 (ja) * 1993-03-17 2001-12-10 富士通株式会社 不揮発性半導体記憶装置及びその動作試験方法
JP3417630B2 (ja) * 1993-12-17 2003-06-16 株式会社日立製作所 半導体集積回路装置とフラッシュメモリ及び不揮発性記憶装置
JP3450456B2 (ja) * 1994-08-31 2003-09-22 株式会社東芝 半導体記憶装置
JP2551394B2 (ja) 1994-10-24 1996-11-06 日本電気株式会社 不揮発性半導体記憶装置のテスト方法
US5566110A (en) 1995-03-21 1996-10-15 Texas Instruments Incorporated Electrically erasable programmable read only memory and method of operation
JPH08297987A (ja) * 1995-04-26 1996-11-12 Toshiba Corp 不揮発性半導体記憶装置
JPH08315598A (ja) * 1995-05-12 1996-11-29 Mitsubishi Electric Corp テスト機能内蔵メモリ集積回路
JPH09320300A (ja) * 1996-05-28 1997-12-12 Mitsubishi Electric Corp 半導体記憶装置
US5867719A (en) * 1996-06-10 1999-02-02 Motorola, Inc. Method and apparatus for testing on-chip memory on a microcontroller
US5757816A (en) 1996-10-24 1998-05-26 Advanced Micro Devices, Inc. IDDQ testing of integrated circuits
JPH10241400A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 半導体記憶装置
US5901103A (en) * 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof
US5835429A (en) 1997-05-09 1998-11-10 Lsi Logic Corporation Data retention weak write circuit and method of using same
JP4229482B2 (ja) * 1997-10-24 2009-02-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
JPH11134884A (ja) * 1997-10-31 1999-05-21 Sony Corp 半導体装置
JP4245680B2 (ja) * 1997-12-08 2009-03-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
DE69824386D1 (de) * 1998-01-22 2004-07-15 St Microelectronics Srl Verfahren für kontrolliertes Löschen von Speicheranordnungen, insbesondere Analog- oder Mehrwert-Flash-EEPROM Anordnungen
JP3781240B2 (ja) * 1998-09-07 2006-05-31 株式会社ルネサステクノロジ 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路
JP2000173300A (ja) * 1998-12-07 2000-06-23 Toshiba Corp 不揮発性半導体メモリのテスト方法及びテスト回路
JP2000215700A (ja) * 1999-01-22 2000-08-04 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP2001167588A (ja) * 1999-12-06 2001-06-22 Nec Ic Microcomput Syst Ltd Ｅｅｐｒｏｍの読み出し不良検出回路及び読み出し不良検出方法
JP2001266599A (ja) * 2000-03-17 2001-09-28 Nec Microsystems Ltd 半導体記憶装置の試験方法および試験装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317162B (zh) * 2005-12-30 2012-01-18 英特尔公司 可按比特改动的非易失性存储器的管理
CN103456367A (zh) * 2012-05-30 2013-12-18 飞思卡尔半导体公司 非易失性存储器阵列中检测读取失败的方法和存储器系统
CN103456367B (zh) * 2012-05-30 2018-06-29 恩智浦美国有限公司 非易失性存储器阵列中检测读取失败的方法和存储器系统
CN103064000A (zh) * 2013-01-05 2013-04-24 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN103064000B (zh) * 2013-01-05 2015-05-13 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN107076797A (zh) * 2014-11-04 2017-08-18 微软技术许可有限责任公司 基于所执行的访问命令对半导体存储功耗的测试
US10699798B2 (en) 2014-11-04 2020-06-30 Microsoft Technology Licensing, Llc Testing storage device power circuitry

Also Published As

Publication number Publication date
US6226200B1 (en) 2001-05-01
JP2001202799A (ja) 2001-07-27
EP1109172A1 (en) 2001-06-20
KR20010070222A (ko) 2001-07-25
CN1326147C (zh) 2007-07-11
JP4790110B2 (ja) 2011-10-12
KR100749683B1 (ko) 2007-08-17

Similar Documents

Publication Publication Date Title
CN1326147C (zh) 一种非易失性存储器、微控制器及使用它们的方法
CN101377960B (zh) 检测存储器元件中字线漏电的装置及方法
CN103069498B (zh) 存储器阵列中的字线漏电的检测:基于电流的方法
US5444656A (en) Apparatus for fast internal reference cell trimming
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
US7599236B2 (en) In-circuit Vt distribution bit counter for non-volatile memory devices
CN1145971C (zh) 非易失性半导体存储器件
CN1679117A (zh) 多级存储器的编程方法
US6781902B2 (en) Semiconductor memory device and method of testing short circuits between word lines and bit lines
CN103187102B (zh) 半导体存储器测试方法和半导体存储器
US6829178B2 (en) Nonvolatile memory device
US7184305B2 (en) Nonvolatile semiconductor storage device and row-line short defect detection method
CN108172250A (zh) 高速和低功率读出放大器
US5751944A (en) Non-volatile memory system having automatic cycling test function
CN1685445A (zh) 识别mram中的脆弱比特的方法和电路
US5343431A (en) Semiconductor memory apparatus, test apparatus therefor and method for relieving semiconductor memory apparatus from short circuit
CN109872755A (zh) 一种存储器擦除方法及装置
CN1405890A (zh) 非易失性半导体存储器件及其不良补救方法
KR100252052B1 (ko) 셀 테스트 패턴을 사용하여 강유전체 기억소자의 특성을 평가하는 방법
KR940010665B1 (ko) 다이나믹메모리장치 및 그 번인방법
CN1761885A (zh) 测试装置及其设置方法
US5903582A (en) Memory circuit
US7672803B1 (en) Input of test conditions and output generation for built-in self test
US7415646B1 (en) Page—EXE erase algorithm for flash memory
JP4663877B2 (ja) 不揮発性結果テーブル記憶を有する自動試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040903

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040903

Address after: Texas in the United States

Applicant after: FreeScale Semiconductor

Address before: Illinois Instrunment

Applicant before: Motorola, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070711

Termination date: 20151116