CN1225008C - 半导体器件制造方法和半导体器件制造装置 - Google Patents

半导体器件制造方法和半导体器件制造装置 Download PDF

Info

Publication number
CN1225008C
CN1225008C CNB02130193XA CN02130193A CN1225008C CN 1225008 C CN1225008 C CN 1225008C CN B02130193X A CNB02130193X A CN B02130193XA CN 02130193 A CN02130193 A CN 02130193A CN 1225008 C CN1225008 C CN 1225008C
Authority
CN
China
Prior art keywords
semiconductor device
manufacturing
carboxylic acid
metal oxide
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB02130193XA
Other languages
English (en)
Other versions
CN1433053A (zh
Inventor
埃德·A·阿克巴尔
大场隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19191537&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1225008(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1433053A publication Critical patent/CN1433053A/zh
Application granted granted Critical
Publication of CN1225008C publication Critical patent/CN1225008C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • B08B7/0057—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like by ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件制造方法，该方法可均匀地和充分地还原半导体器件金属电极或金属引线(例如铜)上产生的金属氧化物。首先将其上产生铜氧化物的受处理物体放入处理室中，然后用加热器加热到预定温度。接着，用汽化器蒸发储存在储存筒中的羧酸。接着，将蒸发的羧酸和载气一起通过处理气体输送管输送到处理室中，由此将形成在受处理物体上的铜氧化物还原成金属铜。结果，可以均匀还原金属氧化物，而不会在电极或引线的表面上造成凹凸不平。另外，在这种情况下，二氧化碳和水二者均以气态形式产生。这样便可防止杂质停留在铜的表面上。

Description

半导体器件制造方法和半导体器件制造装置
技术领域
本发明涉及半导体器件制造方法和半导体器件制造装置，具体涉及用于进行清洁处理的半导体器件制造方法和半导体器件制造装置，用于还原构成半导体器件金属电极或接线上产生的金属氧化物。
背景技术
通常广泛应用铝作半导体器件上电极和引线的材料。然而在最近几年来，不断需求微型半导体器件和高速处理方法，这使得用铝来形成这种电极和引线非常困难。为此进行了研究，已设法用铜来作下一代可以替代铝的材料。铜可以承受电移，而且其电阻值较小。
如果用铜作电极和引线的材料，则可以用镶嵌法形成电极和引线，因为铜很难被腐蚀。在这种情况下，增加电极和引线的形态以便可以实现半导体器件微型化和高速处理。
但是，以这种方式用作电极和引线材料的铜非常容易氧化。当半导体处于正在制造的过程中时，在形成为电极和引线的铜上很容易生成铜的氧化物，例如氧化铜(CuO)或氧化亚铜(Cu2O)。这些铜的氧化物将会引起例如电阻的增加，造成半导体器件特性的变坏。因此，在形成电极或引线之后，必须进行清除已生成铜氧化物的清洁处理。
作为清洁电极或引线的处理方法，已经说明了在汽相或液体相中执行的方法，或已投入到实际应用。在制造半导体器件工艺中，清洁处理是化学机械抛光(CMP)工艺之后的一个工艺，该化学机械抛光处理是在形成下层铜引线之后进行的。因此清洁处理是在铜已被嵌入到通孔中，将电极埋植在绝缘层内后进行CMP处理之后进行的一种处理。该电极通向下层接线或通向形成在绝缘体中引线的沟槽。在某些情况下，这种清洁处理是在通孔或沟槽内进行物理蒸汽沉积(PVD)或化学蒸汽沉积(CVD)之前进行的处理。
如果清洁处理在CMP处理之后进行，则需要用刷子擦洗器清除颗粒物，然后用化学试剂除去在绝缘层上产生的铜的氧化物和嵌入到通孔或沟槽中铜上产生的铜氧化物。在这种情况下，应当选择可以清除铜的氧化物，但对金属铜只有很小腐蚀作用的化学试剂，例如可以采用羧酸如柠檬酸(C3H4(OH)(COOH)3)或草酸((COOH)2)、氢氟酸(HF)等作化学试剂。
如果清洁处理在PVD处理之前进行，则清洁处理应在通向下层引线的通孔中利用PVD处理沉积膜金属之前进行。然后在已经沉积膜金属的通孔中用PVD沉积铜的晶粒。然后用电镀法将铜嵌入到通孔中的铜晶粒上。结果，便形成连接于下层引线的埋植电极。即，在此阶段进行清洁处理可以提高下层引线和通过膜金属形成埋植铜电极之间的导电可靠性。
如果清洁处理在CVD工艺之前进行，则清洁处理可以在CMP工艺之后进行，该清洁处理是在铜已被嵌入到埋植电极的通孔中之后，和在用CVD工艺形成几百纳米厚的氮化硅(SiN)膜等之前进行。形成的这种氮化硅膜可以防止铜从下层引线或埋植的电极扩散到绝缘层中，同时防止铜被氧化。
如果清洁处理是以这样方式在PVD或CVD工艺之前进行，则通常应用氩溅射法进行清洁处理。
另外，日本专利公开公告NO.2001-271192公开一种除去铜氧化物的方法，该方法是使水蒸气或醋酸与铜的氧化物发生反应。
另外，日本专利公开公告NO.2001-254178公开一种清除粘附在例如CVD装置处理室上的金属膜的方法，该方法是使包含羧酸或其衍生物的清洁气体与金属膜作用，并形成金属络合物。
然而常规清洁处理引起以下问题。
当清洁处理在CMP工艺之后进行时，首先需清除颗粒物，然后用化学试剂清除铜的氧化物。随后，用去离子水进行清洗，除去残留的化学试剂，然而在用去离子水进行清洗时，由于化学试剂逐渐被除去，酸性清洗水变成中性，其pH值变大。结果，构成埋植电极和引线的铜受到腐蚀。
如果化学试剂的浓度很高，而且清洗水的pH值小，则埋植电极和引线的露出表面只受到轻微腐蚀。然而如果化学试剂的浓度低，而清洗水的pH值大，则构成埋植电极和引线的铜将受到局部腐蚀，其表面变的凹凸不平。因此，很难使埋植电极和引线的露出表面保持平整。
当清洁处理在PVD工艺之前进行时，采用氩溅射的物理清除方法可处理在汽相中进行而不用化学试剂。然而，已清洗的脏物可能重新粘在通孔底部露出的下层引线上，该通孔被形成为通向下层引线。由于溅射，通孔的边缘部分受到损伤，所以不能形成很微小的埋植电极。
当清洁处理在CVD工艺处理之前进行时，在从CMP工艺过渡到CVD工艺时，需要使半导体器件在两个处理装置之间移动，结果，构成引线的铜暴露在空气中，这种铜极容易被氧化。
因此，在这种情况下，需进行用还原气体例如氢气(H2)或氨气(NH3)进行等离子体处理。这种处理可以在用CVD工艺形成氮化硅膜之前的CVD装置中进行。然而这种处理必须在高温环境(约400℃的温度)下进行。因而，露出的铜由于加热而进行再结晶，铜的表面变得凹凸不平。此后，在沉积绝缘材料例如氮化硅时，该绝缘材料的镀层将局部受到损坏。
当用气态醋酸进行常规清洁处理时，可利用汽相反应除去氧化铜，而不用化学试剂除去氧化铜。然而必须用水蒸气再进行处理，以便除去污染物，例如含碳物质，这种污染物可能在清洁处理之后留在铜的表面上。结果，该处理过程变得很复杂。
发明内容
基于上述背景状态提出本发明。本发明的目的是提供一种半导体器件制造方法和半导体器件制造装置，用于执行清洁处理，该清洁处理可以均匀地和有效地还原形成在半导体器件上的金属电极或引线上产生的金属氧化物。
为达到上述目的，提供一种用于进行清洁处理的半导体器件制造方法，以还原形成在构成半导体器件上金属电极或引线上的金属氧化物。该半导体器件制造方法包括汽相清洁处理步骤，以还原金属的金属氧化物，并产生气态二氧化碳和水，方法是将气态羧酸引入到放置半导体器件的处理室中。
另外，为了达到上述目的，提出一种执行清洁处理的半导体器件制造装置，以还原构成半导体器件金属电极或引线上的金属氧化物。该半导体器件制造装置包括处理室，该处理室包括其上放置半导体器件的处理台、位于处理台下面的用于加热半导体器件的加热器、用于储存还原金属氧化物的羧酸的储存筒、配置在处理室和储存筒之间的处理气体输送管和沿处理气体输送管配置的用于蒸发羧酸的汽化器，该羧酸从储存筒经处理气体输送管流到处理室。
下面结合附图进行说明，从这些说明中可以明显看出本发明的上述目的、特征和优点，以及其它的目的、特征和优点，这些附图以举例的方式例示出本发明的优选实施例。
附图说明
图1是汽相清洁处理装置的示意图。
图2是曲线图，示出受处理物品温度和引入处理气体时间之间的关系。
图3(a)和3(b)是简化示意图，示出受处理底衬的截面图，图3
(a)示出起始状态，图3(b)示出氧化后的状态。
图4(a)和4(b)是曲线图，示出用辉光放电光谱仪(GDS)测定受处理底衬的结果，图4(a)是在起始状态下测量受处理底衬得到的曲线，图4(b)是在氧化后测定受处理底衬得到的曲线。
图5(a)、5(b)和5(c)是曲线图，示出在还原温度200℃下用汽相清洁处理，处理3分钟后，用GDS测定受处理底衬得到的曲线，图5(a)是在压力为100乇时进行还原得到的曲线，图5(b)是在压力为200乇时进行还原得到的曲线，图5(c)是在压力为300乇时进行还原得到的曲线。
图6(a)、6(b)和6(c)是曲线图，示出在300℃的还原温度下进行汽相清洁处理，处理3分钟后，用GDS测定受处理底衬得到的曲线，图6(a)是在压力为100乇时进行还原得到的曲线，图6(b)是在压力为200乇时进行还原得到的曲线，图6(c)是在压力为300乇时进行还原得到的曲线。
图7(a)、7(b)和7(c)是曲线图，示出在400℃的还原温度下进行汽相清洁处理，处理3分钟后，用GDS测定受处理底衬得到的曲线，图7(a)是在压力为100乇时进行还原得到的曲线，图7(b)是在压力为200乇时进行还原得到的曲线，图7(c)是在压力为300乇时进行还原得到的曲线。
图8(a)、8(b)、8(c)和8(d)是曲线图，示出在400℃的还原温度下进行汽相清洁处理，处理1分钟后，用GDS测定受处理底衬得到的曲线，图8(a)是在压力为100乇时进行还原得到的曲线，图8(b)是在压力为200乇时进行还原得到的曲线，图8(c)是在压力为300乇时进行还原得到的曲线，图8(d)是在压力为400乇时进行还原得到的曲线。
图9是汽相清洁处理装置中处理室和备用室的示意纵向横截面图，该处理装置中采用了紫外线照射。
图10是汽相清洁处理装置中处理室和备用室的示意透视图，该处理装置中采用了紫外线照射。
图11是正处于制造工艺中的半导体器件的横截面图。
图12(a)和12(b)是正处于制造工艺中的半导体器件的截面图，图12(a)是截面图，示出刻蚀后的状态，图12(b)是截面图，示出铜被嵌入形成电极和引线之后的状态。
具体实施方式
下面参考附图说明本发明的实施例。
首先说明本发明半导体器件制造方法中的汽相清洁处理。在本发明中，在制造半导体器件的工艺期间，采用气态羧酸(RCOOH，其中R＝H；CNH2N+1、CNHMX2N-M+1，其中N和M是自然数，而X＝F、CL)还原铜电极和引线上产生的如氧化铜和氧化亚铜等铜的氧化物。
羧酸作为还原剂可作用在铜的氧化物上，即羧酸可以将铜的氧化物还原成金属铜(Cu)，并产生二氧化碳(CO2)和水(H2O)。例如用甲酸(HCOOH)作羧酸，则可以将氧化铜和氧化亚铜还原为金属铜，其化学反应式分别为 和 。
如果根据上述反应式产生的H2O是气态的，则氧化铜和氧化亚铜应用甲酸还原的反应标准Gibbs的能量分别约为-132kJ/mol和-112kJ/mol。这意味着，这些还原反应容易向着产生金属铜的方向进行，因此，通过在这些还原反应向此方向进行的还原温度下进行处理，便可以还原制造半导体器件工艺期间形成在电极和引线上的氧化铜或氧化亚铜。
对于其上形成电极和引线的半导体底衬二氧化硅(SiO2)，其反应方程式 的标准Gibbs能量约为+825kJ/mol，所以二氧化硅很难用甲酸还原。结果，可以选择性还原氧化铜或氧化亚铜。
用作还原剂的羧酸沸点温度最好应当相当低。除应用上述甲酸外，这种羧酸还包括乙酸(CH3COOH)、丙酸(C2H5COOH)和丁酸(C3H7COOH)。由于应用这种羧酸，在下面说明的还原反应条件下，反应温度可以降低。这样，便可以防止因为受到高温作用造成的铜表面变得凹凸不平。另外，如果包含在羧酸中的碳量增加，则由反应产生的二氧化碳量增加，结果，将会在铜或二氧化硅的表面上残留更多的含碳物质污染物。因此，羧酸最好包括少量的碳。如果用甲酸作还原剂，则反应进行得最快。
另外，为降低还原温度可以应用分子中至少包含一个氟(F)原子或氯(Cl)原子的羧酸。包含这种元素的羧酸的沸点温度低于不包含这种元素的羧酸沸点温度，而且可以得到同样的效果，例如，上述甲酸在常温和常压状态下是液体，其沸点为100.8℃，而包含氟元素或氯元素的羧酸沸点温度低于100.8℃，如果羧酸的分子中包含氟元素或氯元素，则通过还原反应氟或氯将形成氟化氢(HF)，或氯化氢(HCl)。
下面说明用在此实施例中的汽相清洁处理装置。图1是示意图，示出汽相清洁处理装置。图2是曲线图，示出受处理物体温度和引入处理气体时间之间的关系。
汽相清洁处理装置1包括对受处理物体2进行汽相清洁处理的处理室3和靠近该处理室3的备用室4。处理室3和备用室4由可以打开和关闭的闸阀5分开。用于传送受处理物体2的臂6配置在备用室4中，使得受处理物体2可以从备用室4传送到处理室3中，或从处理室3传送到备用室4。首先将要进行汽相清洁处理的受处理物体2引入到备用室4中。
然后将受处理物体2从备用室4传送到处理室3中，并将其放置在配置于该处理室中的硅玻璃作的处理台7上。加热器8配置在处理台7的下面，使得它可以加热放在处理台7上面的受处理物体2。
另外，处理室3具有用于将包含羧酸的处理气体引入到处理室3中的处理气体引入口9、用于将惰性氮(N2)气体引入处理室3中的处理室气体引入口10和排出处理室3中气体的处理室气体排出口11，在处理气体引入口9、处理室气体引入口10和处理室气体排出口11上分别装有阀门9a、10a和11a，当闸阀5和所有阀门9a、10a和11a均关闭时，处理室3可达到气密状态。
气体备用室4具有用于将受处理物体2从外边引入到备用室4的处理物体引入口12、用于将氮气引入备用室4的备用室气体引入口13以及用于排放备用室中气体的备用室气体排出口14。在备用室气体引入口13和备用室气体排出口14上分别装有阀门13a和14a。当闸阀5、受处理物体引入口12和阀门13a和14a关闭时，备用室4达到气密状态。
用于对受处理物体2进行汽相清洁处理气体中的羧酸以液体状态储存在储存筒15中。可以将氩气(Ar)或氦气(He)引入到储存筒15中。由于在储存筒15中引入气体，所以在储存筒15中的液体羧酸可以从储存筒15中流到通向处理室3的处理气体输送管16。
利用流量控制器17可以调节羧酸从储存筒15流入到处理气体输送管16的流量，该流量控制器17沿处理气体输送管配置，装有载气引入口18a的用于引入惰性气体的汽化器18和加热器配置在从流量控制器17流出的羧酸流的下游侧。流过处理气体输入管16的羧酸由汽化器18完全蒸发。蒸发的羧酸和从载气引入口18a引入的载气在汽化器18中混合并进入到处理室3。
在汽化器18和处理室3之间的处理气体输送管16由加热器例如带状加热器或圆筒式加热器加热。该圆筒式加热器围绕该输送管，以防止由汽化器18完全蒸发的羧酸在进入处理室之前在处理室输送管16中冷凝。
在具有上述结构的汽相清洁处理装置1中，在清洁处理之前的初始状态是如下。阀门9a和10a以及闸阀5是关闭的，而处理室3已经利用排气泵例如涡轮分子泵(TMP)排出气体，使得处理室3中的压力低于或等于10-6Pa。
另一方面，备用室4处于常压状态，受处理物体引入口12和阀门13a、14a处于关闭状态。如果备用室4处于负压状态，则将阀门打开，使氮气经备用室气体引入口13引入，使备用室4变成常压状态。
为了在汽相清洁处理装置1中，对受处理物体2进行汽相清洁处理，首先将受处理物体2从受处理物体引入口12引入备用室4。然后关闭受处理物体引入口12，打开阀门14a，接着将备用室4中的气体排出，使得备用室4的压力低于或等于10-6Pa。
接着打开闸阀5，用臂6将受处理物体2转到处理室3中，并将其放在处理台7上。接着将闸阀5和阀门11关闭，使处理室3变成气密状态，并用加热器8加热受处理物体2。如图2(a)所示，将受处理物体2的温度加热到预定温度。如图2(b)所示，当受处理物体2的温度达到所预定温度时，将阀门9a打开，使由汽化器18蒸发的羧酸与载气一起从处理气体引入口9引入到处理室3。当处理气体引入到处理室3，而处理室3中的压力达到预定压力时关闭阀门9a，然后如图2(b)所示，停止引入气体。在受处理物体2的温度达到预定温度以后，继续加热受处理物体2，加热预定的时间。然后对受处理物体2进行汽相清洁处理，处理预定时间。如图2(a)所示，在经过预定时间后结束加热，并使受处理物体2保持在被冷却的状态。
在完成汽相清洁处理之后，打开阀门11a，并重新抽出处理室3中的气体，使其压力低于或等于10-6Pa。然后打开闸阀5，将放置在处理台7上的受处理物体用臂6转移到备用室4中。如果在进行汽相处理过程之后，立即进行另一个受处理物体的处理，则将该物体用臂6转移到处理室3中，随后重复进行上面的过程。
为了在汽相清洁处理之后从预备室4中取出受处理物体2，将氮气经备用室气体输入口13引入到备用室4，以恢复该备用室中的压力。然后，打开受处理物体引入口12，取出该受处理物体2。
关闭装在处理气体输送管16上的阀16a和打开阀门16b时，只有惰性气体流动并从排气管19a排出，所以可清洗流量控制器17的内部。
使阀门9a和16b关闭，和使阀门16a和阀门16c打开，将只使惰性气体流动和从排气管19b排出该气体，所以也可清洗汽化器18的内部。另外，在将处理气体引入处理室3之前，可关闭阀门9a和从排气管19b排出处理气体，这样便可使羧酸完全蒸发的处理气体保持稳定流动，并使处理气体的羧酸浓度保持稳定。在执行汽相清洁处理时，打开阀门9a，关闭阀门16c。这样将使汽相清洁处理更为稳定。
在处理气体引入到处理室3之后，在进行汽相清洁处理时，羧酸的分压由所考虑的羧酸爆炸极限浓度确定，使得该压力保持在50～10000Pa的范围内。另外，引入的处理气体中水或氧气(O2)的体积的百分浓度应当低于或等于1％。如果引入的处理气体中的水或氧气(O2)浓度高于1％，则由于竞争反应，羧酸和铜的氧化物之间便可能不发生反应。
下面说明用汽相清洁处理装置1进行汽相清洁处理的例子。在此例子中，作为图1中所示受处理物体2为受处理的底衬，对该底衬进行汽相清洁处理。该受处理底衬的形成方法是，在硅的底衬上形成铜膜，然后氧化该铜膜的表面，形成铜的氧化物膜。这样便可以容易检验汽相清洁处理的效果。
图3(a)和3(b)是受处理底衬的简化截面图。图3(a)示出初始状态。图3(b)示出氧化后的状态。
如图3(a)所示，在氧化前初始状态的受处理底衬20a具有一种结构，在这种结构中，在二氧化硅膜22上用电镀法形成铜膜23，该二氧化硅膜形成在硅的底衬21上。
包含在受处理底衬20a中的各个层的厚度如下。硅的底衬21和二氧化硅膜22的总厚度在约0.5～1mm。铜膜23的厚度约为1350nm，该铜膜形成在二氧化硅膜22上。
将受处理底衬20a放在200℃的炉中，并在大气下加热60分钟。结果，如图3(b)所示，包含在受处理底衬20a上的铜膜23被氧化，并获得其上形成铜氧化物膜24的受处理底衬20b，由于这种大气氧化，厚度约为270nm的铜氧化物膜24形成在受处理底衬20b的铜膜23上。
图4(a)和4(b)是曲线图，示出用辉光放电光谱仪测定受处理底衬得到的结果。图4(a)是在初始状态下测定受处理底衬得到的曲线。图4(b)是在氧化后测定受处理底衬得到的曲线。
采用Rigaku公司制造的辉光放电光谱仪(GDS)系统3860进行分析。采用高频固定功率模式作分析模式，测定Cu、O和Si三个成分。阳极的直径、功率、氩气流量、取样间隔和测量时间分别是4mm、40W、200ml/min、50ms和30s。在这种条件下，对得到的测量结果进行平滑处理(11个测定点)。
在分析图3所示受处理底衬20a和20b时，测量发射强度的经时的变化。在图4的曲线图上，水平轴表示分析时间(s)，而垂直轴表示对各个组成元素的发射强度(V)。在这种情况下，进行GDS分析的分析时间可以转化成分析的受处理底衬20a和20b的深度，而各个成分元素的发射强度可以转化成它的浓度。即，通过这种GDS分析可以获得关于受处理底衬20a和20b中元素浓度沿深度方向变化的信息。
如图4(a)所示，在分析的早期阶段，在初始状态的受处理底衬20a中一开始便可以检测到铜组分。随着铜组分发射强度的降低，开始检测到O和Si组分。当分析时间加长时，Cu和O组分不再检测到。此时仅检测到Si组分。这表示如下的结果：在早期的分析阶段检测到图3(a)所示的铜膜23。随后检测到位于该铜膜23下面的二氧化硅膜22。最后检测到硅底衬2l。
在另一方面，在大气下氧化后，用GDS对受处理底衬20b进行测定得到的结果如下。如图4所示，Cu和O组分在分析的早期阶段检测到。随后Cu组分的发射强度增加，发生变化，变化方式与图4(a)所示的方式相同。在分析的早期阶段检测到O成分，随后不能检测到该O成分。再后，O成分的发射强度变化，变化方式与图4(a)所示方式相同。Si组分的发射强度其变化方式也与图4(a)所示的方向相同。这表示，由于大气氧化，在受处理底衬20b中的铜膜23上形成了氧化铜膜24。
然后采用其上形成氧化铜膜24的受处理底衬20b和图1所示的汽相清洁处理装置1，对氧化铜膜24用甲酸进行汽相清洁处理。在这种情况下，在不同还原温度(受处理底衬的温度)、不同处理室3压力和不同还原时间的条件下进行分析。
图5(a)、5(b)和5(c)是曲线图，示出在还原温度为200℃时，进行汽相清洁处理3分钟后，用GDS测定受处理底衬的结果。图5(a)是压力为100乇时进行还原得到的曲线。图5(b)是压力为200乇时进行还原得到的曲线。图5(c)是压力为300乇时进行还原得到的曲线。
如图5(a)所示，如果在还原温度200℃和在图1所示处理室3中的压力为100乇的条件下进行汽相清洁处理，则在开始分析阶段检测到O组分。这表示氧化铜膜24仍保持在受处理底衬20b上。即，与图4(b)所示的用GDS测量的结果比较基本上没有变化。
如图5(a)或5(c)所示，如果增加处理室3中的压力到200或300乇，并且增加处理室3中甲酸的量时，用GDS测定的结果基本上不变化。因此，如果在还原温度200℃进行汽相清洁处理，则不能还原图3(b)所示的受处理底衬20b上的铜氧化物膜。
图6(a)、6(b)和6(c)是曲线图，示出在还原温度300℃进行3分钟汽相清洁处理后，用GDS测定受处理底衬得到的结果。图6(a)是在100乇压力下进行还原时得到的曲线。图6(b)是在200乇压力下进行还原时得到的曲线。图6(c)是在300乇压力下进行还原时得到的曲线。
如图6(a)所示，在还原温度为300℃和图1所示处理室3中的压力为100乇条件下，进行汽相清洁处理时，在分析的早期阶段检测到Cu组分，而在此阶段未检测到O组分。随着Cu组分发射光谱强度的降低，开始检测到O组分。该结果几乎与图4(a)中所示用GDS测定初始状态的受处理底衬20得到的结果相同。
同样，如图6(a)或6(b)所示，在将处理室3中的压力增加到200乇或300乇，并增加处理室3中甲酸的量时，在分析的早期阶段未检测到O组分。因此，在还原温度为300℃下，进行汽相清洁处理时，可以还原在图3(b)所示受处理底衬20b上的铜氧化物膜24。
图7(a)、7(b)和7(c)是曲线图，示出在还原温度400℃下，进行3分钟汽相清洁处理后，用GDS测定受处理底衬得到的结果。图7(a)在压力为100乇时进行还原得到的曲线。图7(b)在压力为200乇时进行还原得到的曲线。图7(c)在压力为300乇时进行还原得到的曲线。
如图7(a)所示，如果在还原温度为400℃和图1所示处理室3中的压力为100乇条件下进行汽相清洁处理，则在分析的早期阶段检测到Cu组分，但是未检测O组分，这表示此条件可以还原图3(b)所示受处理底衬20b上的铜氧化物膜。
同样，如图7(b)或7(c)所示，在将处理室3中的压力增加到200乇或300乇时，在分析的早期阶段，未检测到O组分。因此，通过在还原温度400℃下，进行汽相清洁处理可以还原在图3(b)所示受处理底衬20b上形成的铜氧化物膜。
图8(a)、8(b)、8(c)和8(d)是曲线图，示出在还原温度在400℃下进行一分钟汽相清洁处理后，用GDS测定受处理底衬得到的结果。图8(a)是在100乇压力下进行还原时得到的曲线。图8(b)是在200乇压力下进行还原时得到的曲线。图8(c)是在300乇压力下进行还原时得到的曲线。图8(d)是在400乇压力下进行还原时得到的曲线。
如图8(a)所示，即使在还原温度为400℃和图1所示处理室3中的压力为100乇以及还原时间从3分钟缩短到1分钟的条件下进行汽相清洁处理，也在分析的早期阶段检测到Cu组分，但未检测到O组分。这表示可以还原在图3(b)所示受处理底衬20b上形成的铜氧化物膜24。
同样，如图8(b)、8(c)或8(d)所示，在处理室3中的压力增加到200乇、300乇或400乇时，在分析的早期阶段未检测到O组分。因此，即使还原时间缩短，也能够通过在还原温度为400℃下进行汽相清洁处理还原图3(b)所示受处理底衬20b上形成的铜氧化物膜24。
如果，还原温度低于240℃，则在汽相清洁处理期间发生的还原反应中不能达到充分高的还原速度。另外，如果还原温度高于400℃，则会加速铜的结晶颗粒的生长，使得铜的表面变得凹凸不平。因此，400℃是进行汽相清洁处理的实用上限温度。
如果还原温度在250℃和400℃之间，则可以达到足够高的反应速度。结果，即使反应时间被缩短，例如缩短到1分钟或3分钟，也可以发生还原反应。因此可以充分地进行汽相清洁处理。另外，也可以缩短受处理底衬20a和20b受到高温作用的时间。这样便可以防止在汽相清洁处理期间铜的表面变得凹凸不平。
如上所述，在制造半导体器件的工艺期间，可以利用气态羧酸进行汽相清洁处理，以便还原构成铜电极和引线上产生的铜氧化物。在这种情况下，在处理室中，羧酸的分压在50～10000PA之间，还原温度在250～400℃之间，总压力在100～300乇之间，还原时间是3分钟。在还原温度为400℃时，总压力在100～400乇之间，还原时间为1分钟。在这些还原条件下，采用汽相清洁处理可以均匀地还原铜氧化物，而不会使电极和引线的表面变得凹凸不平。另外，进行汽相清洁处理的时间也可以缩短。
另外，按照本发明汽相清洁处理，将产生二氧化碳和水，在上述条件下，这些反应产物是气态的，所以在汽相清洁处理之后，这些产物不会作为杂质保留下来。这样，便不需要采用水蒸汽进行常规处理。因此，可以制造特性稳定的半导体器件，不用在汽相清洁处理之后进行其它清洁处理。
在上述说明中，示于图1的汽相清洁处理装置1只包括配置在处理室3中的加热器8，该加热器起加热受处理物体2的作用。然而，可以应用这样的汽相清洁处理装置，这种装置可以在受处理物体2受到紫外线(UV)照射的同时进行汽相清洁处理。
图9是示意纵向截面图，示出可以照射紫外线的汽相清洁处理装置中的处理室和备用室。图10是示意透视图，示出照射紫外线的汽相清洁处理装置中的处理室和备用室。与图1所示汽相清洁处理装置1中部件相同的部件用相同的编号表示，并省去这些部件的详细说明。
如图9和10所示，汽相清洁处理装置1a可以使紫外线照射在要进行汽相清洁处理的受处理物体2上，该处理装置1a包括处理室30和用闸阀5分开的备用室4。该处理室30包括其上放置受处理物体2的处理台7和加热器8，并具有装有阀门9a的处理室气体引入口9、装有阀门10a的处理室气体引入口10和具有阀门11a的处理室气体排出口11。流过处理室气体输入管16的气体经处理气体引入口9引入处理室30。
处理室30包括与处理台7相对的圆盘形紫外灯31，在紫外灯31对着处理气体引入口9的位置形成孔。在进行汽相清洁处理时，可以使紫外线照射在位于处理台7上的受处理物体的整个表面上。
由于以这种方式将紫外线照射在受处理物体2上，所以可以加快用羧酸还原铜氧化物的反应。结果，可以增加反应速度，从而更有效地进行汽相清洁处理。
另外，将CVD或PVD工艺用的装置与上述汽相清洁处理装置1或1a组合起来，可以连续地进行汽相清洁处理和CVD或PVD处理。
图11是截面图，示出在制造工艺中的半导体器件，利用镶嵌法形成的下层铜引线42形成在半导体器件40的二氧化硅的第一绝缘层41上。在形成下层引线42后，用CVD法沉积氮化硅层、碳化硅层(SiC)等，以形成蚀刻阻挡层43。然后在该蚀刻阻挡层43形成第二绝缘层44。在预定形成通向下层引线42的通孔45下面的那部分第二绝缘层44和蚀刻阻挡层43可以用腐蚀法除去。
可以用PVD法在下层引线42的表面上沉积导电层例如氮化钛(TiN)层46，以便防止形成下层引线42的铜被氧化，该下层引线42的表面可通过腐蚀法暴露出来。
如果连续地进行汽相清洁处理和PVD处理，则首先进行蚀刻，使得下层引线42露出来，然后用汽相清洁处理法处理该露出的表面，随后再沉积导电层46。随后将作为电极材料的铜嵌入到通孔45中。这样，在下层引线42和嵌入到通孔45中的铜之间的电连接可靠性便不再变坏，因此可以有效地制造特性稳定的半导体器件。
图12(a)和12(b)是截面图，示出位于制造工艺中的半导体器件。图12(a)是截面图，示出蚀刻后的状态。图12(b)是截面图，示出铜已嵌入电极和引线后的状态。
如图12(a)所示，由镶嵌法形成的下层铜引线53形成在二氧化硅构成的第一绝缘层52内。该第一绝缘层又形成在半导体器件50的硅晶片51上。在形成下层引线53以后，利用CVD法沉积氮化硅、碳化硅等以形成第一腐蚀阻挡层54。然后在第一腐蚀阻挡层54上形成第二绝缘层55。
通向下层引线53的通孔56和引线的槽57形成在第二绝缘层上。在预定形成通孔56位置的那部分第二绝缘层和第一腐蚀阻挡层54可用腐蚀法除去。在用这种腐蚀法露出下层引线以后，将作为电极材料的铜嵌入到通孔56和沟槽57中，以形成引线58和埋植的电极59，如图12(b)所示。可利用CMP处理法平整表面。为了防止嵌入的铜氧化和扩散，半导体器件50的整个上表面用CVD法沉积第二腐蚀阻挡层60。
如果连续进行汽相清洁处理和CVD处理，则先将铜嵌入到通孔56和沟槽57中，然后进行CMP处理，接着，再进行汽相清洁处理，以清洁铜的表面，然后在半导体器件50的整个上表面上涂上第二腐蚀阻挡层60。结果，构成电极和引线的铜表面上不会变得凹凸不平，而且可以在平的铜表面上形成第二腐蚀阻挡层60，因此，可以避免第二腐蚀阻挡层60涂层的局部变坏。
虽然已经说明在用铜作半导体器件上电极和引线材料的情况下进行的汽相清洁处理，但是在半导体器件生产中除铜外还广泛应用银和铝等金属，本发明的汽相清洁处理还可应用于例如用铝或银的半导体器件生产中，或也适用于主要用铜作金属材料的半导体器件制造中。
如上面已说明的，在本发明中，可以利用气态羧酸进行汽相清洁处理，将构成半导体器件电极或引线金属上产生的金属氧化物还原成金属。结果，可以均匀地还原金属氧化物，而不会使电极或引线的表面变得凹凸不平。
采用本发明的汽相清洁处理时，由还原反应产生的附产物是二氧化碳和水，它们是以气态方式产生，这样可以防止杂质停留在铜的表面上。
另外，由于可以在用紫外线照射金属氧化物的同时进行汽相清洁处理，所以可以降低还原温度。结果可以避免受到高温作用，在这种高温下，金属表面将会变得凹凸不平。而且，由于可以适当选择汽相清洁处理所用的羧酸种类，所以也可以降低还原温度。
上面说明仅仅例示出本发明的原理，因为对于技术人员可以容易想到各种变型和改变，所以不希望将本发明限制于上面所示和所说明的精确的结构和应用，所有适合的适用的变型和等价装置均被认为属于权利要求书和其等价说明规定的本发明范围内。

Claims (17)

1.一种制造半导体器件的方法，可用于清洁处理工艺，该清洁处理可以还原半导体器件上构成电极或引线的金属上产生的金属氧化物，该方法包括以下步骤：将气态羧酸引入到放置半导体器件的处理室，进行汽相清洁处理，将金属氧化物还原成金属，并产生气态二氧化碳和水，其中，在汽相清洁处理中，可在用紫外线照射金属氧化物的同时还原金属氧化物。
2.如权利要求1所述的制造半导体器件的方法，其特征在于，在汽相清洁处理中，羧酸的分压在50～10000Pa之间。
3.如权利要求1所述的制造半导体器件的方法，其特征在于，在汽相清洁处理中，还原金属氧化物的温度在约250～400℃之间。
4.如权利要求1所述的制造半导体器件的方法，其特征在于，在汽相清洁处理中还原金属氧化物的时间约为3分钟。
5.如权利要求3所述的制造半导体器件的方法，其特征在于，在汽相清洁处理中还原金属氧化物的温度约为400℃时，还原该金属氧化物的时间约为1分钟。
6.如权利要求1所述的制造半导体器件的方法，其特征在于，该金属是铜。
7.如权利要求1所述的制造半导体器件的方法，其特征在于，羧酸是甲酸、乙酸、丙酸和丁酸中的一种酸。
8.如权利要求7所述的制造半导体器件的方法，其特征在于，该羧酸的分子中包括一个或多个氯原子或氟原子。
9.如权利要求1所述的制造半导体器件的方法，其特征在于，该羧酸与惰性气体混合，并在气体状态下与金属氧化物接触。
10.如权利要求9所述的制造半导体器件的方法，其特征在于，在与金属氧化物气态接触的羧酸惰性气体混合物中，水的体积百分比浓度低于或等于1％。
11.如权利要求9所述的制造半导体器件的方法，其特征在于，在与金属氧化物气态接触的羧酸惰性气体混合物中，氧的体积百分比浓度低于或等于1％。
12.如权利要求1所述的制造半导体器件的方法，其特征在于，在用汽相清洁处理还原金属氧化物以后，在已还原的表面上涂上绝缘材料。
13.如权利要求1所述的制造半导体器件的方法，其特征在于，在用汽相清洁处理还原金属氧化物后，在已还原表面上镀上导电层。
14.一种制造半导体器件的装置，可用于清洁处理工艺，该清洁处理用于还原半导体器件金属电极或金属引线上产生的氧化物，该装置包括：
处理室，该处理室包括：放置半导体器件的处理台；位于处理台下面的用于加热半导体器件的加热器；
用于储存还原金属氧化物的羧酸的储存筒；
位于处理室和储存筒之间的处理气体输送管；以及
汽化器，配置在处理气体输送管上，用于蒸发从储存筒经处理气体输送管输送到处理室的羧酸，
其中，用于使紫外光照在金属氧化物上的紫外灯放置得与处理室中的处理台相对。
15.如权利要求14所述的制造半导体器件的装置，其特征在于，还包括加热装置，该加热装置围绕着处理室和汽化器之间的处理气体输送管，以防止流经处理气体输送管的羧酸冷凝。
16.如权利要求14所述的制造半导体器件的装置，其特征在于，处理气体输送管在汽化器的下游侧具有排放管，该排放管用于排放流经处理气体输送管的流体。
17.如权利要求14所述的制造半导体器件的装置，其特征在于，该处理气体输送管在汽化器的上游侧具有排放管，该排放管用于排放流经处理气体输送管的流体。
CNB02130193XA 2002-01-18 2002-08-23 半导体器件制造方法和半导体器件制造装置 Expired - Lifetime CN1225008C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002009785A JP3734447B2 (ja) 2002-01-18 2002-01-18 半導体装置の製造方法および半導体装置の製造装置
JP009785/2002 2002-01-18

Publications (2)

Publication Number Publication Date
CN1433053A CN1433053A (zh) 2003-07-30
CN1225008C true CN1225008C (zh) 2005-10-26

Family

ID=19191537

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02130193XA Expired - Lifetime CN1225008C (zh) 2002-01-18 2002-08-23 半导体器件制造方法和半导体器件制造装置

Country Status (5)

Country Link
US (2) US6664179B2 (zh)
JP (1) JP3734447B2 (zh)
KR (1) KR100770916B1 (zh)
CN (1) CN1225008C (zh)
TW (1) TW556337B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734447B2 (ja) * 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
US20040121583A1 (en) * 2002-12-19 2004-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming capping barrier layer over copper feature
WO2005106936A1 (ja) * 2004-04-30 2005-11-10 Ebara Corporation 基板の処理装置
KR20070048177A (ko) 2004-06-28 2007-05-08 캠브리지 나노테크 인크. 증착 시스템 및 방법
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
WO2006073140A1 (en) * 2005-01-06 2006-07-13 Ebara Corporation Substrate processing method and apparatus
JP2006278635A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の製造方法及びその製造に用いられる成膜装置
JP2006286802A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 埋込配線の形成方法
US7368383B2 (en) * 2005-05-24 2008-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Hillock reduction in copper films
JP4747691B2 (ja) * 2005-06-24 2011-08-17 東京エレクトロン株式会社 半導体装置の製造方法
JP4816052B2 (ja) * 2005-12-13 2011-11-16 東京エレクトロン株式会社 半導体製造装置及び半導体装置の製造方法
JP5076482B2 (ja) 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4579181B2 (ja) * 2006-03-24 2010-11-10 富士通セミコンダクター株式会社 多層配線における配線の還元方法、多層配線の製造方法、並びに、半導体装置の製造方法
JP2008034736A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd 熱処理方法および熱処理装置
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP5076452B2 (ja) 2006-11-13 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008226924A (ja) * 2007-03-08 2008-09-25 Tokyo Electron Ltd 半導体装置の製造方法および記録媒体
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP4903099B2 (ja) * 2007-08-09 2012-03-21 東京エレクトロン株式会社 銅の再付着防止方法、半導体装置の製造方法、基板処理装置及び記憶媒体
US8168532B2 (en) 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
JP5101256B2 (ja) * 2007-11-20 2012-12-19 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法、コンピュータ可読記録媒体
US8387674B2 (en) 2007-11-30 2013-03-05 Taiwan Semiconductor Manufacturing Comany, Ltd. Chip on wafer bonder
JP5141761B2 (ja) 2008-02-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5343369B2 (ja) * 2008-03-03 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009252685A (ja) * 2008-04-10 2009-10-29 Seiko Epson Corp 導電膜の形成方法
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
US8444868B2 (en) * 2010-01-28 2013-05-21 International Business Machines Corporation Method for removing copper oxide layer
JP5495044B2 (ja) * 2010-05-10 2014-05-21 日立化成株式会社 緻密な金属銅膜の製造方法及びそれに用いる液状組成物、それから得られる緻密な金属銅膜、導体配線、熱伝導路、接合体
US9224686B1 (en) * 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
CN109671650A (zh) * 2018-12-04 2019-04-23 芯恩（青岛）集成电路有限公司 一种循环液体式吸头，及其用于去除晶圆中微粒的方法
CN111607801A (zh) * 2019-02-22 2020-09-01 中科院微电子研究所昆山分所 一种铜表面氧化物的处理方法
JP6879482B1 (ja) * 2020-01-09 2021-06-02 株式会社オリジン 酸化物除去済部材の製造方法及び酸化物除去装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1149654C (zh) * 1998-02-27 2004-05-12 国际商业机器公司 与半导体上绝缘通孔中的铜金属化层接触的方法和结构
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4663059B2 (ja) 2000-03-10 2011-03-30 東京エレクトロン株式会社 処理装置のクリーニング方法
JP2001271192A (ja) 2000-03-27 2001-10-02 Jun Kikuchi 表面処理方法
US6878628B2 (en) * 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
JP3373499B2 (ja) 2001-03-09 2003-02-04 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP3734447B2 (ja) * 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置

Also Published As

Publication number Publication date
US6805138B2 (en) 2004-10-19
TW556337B (en) 2003-10-01
US20040029381A1 (en) 2004-02-12
JP3734447B2 (ja) 2006-01-11
KR100770916B1 (ko) 2007-10-26
CN1433053A (zh) 2003-07-30
KR20030063078A (ko) 2003-07-28
US6664179B2 (en) 2003-12-16
JP2003218198A (ja) 2003-07-31
US20030136423A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
CN1225008C (zh) 半导体器件制造方法和半导体器件制造装置
CN107492481B (zh) 用于对暴露的硅表面进行选择性氧化的设备和方法
US8021514B2 (en) Remote plasma source for pre-treatment of substrates prior to deposition
CN1181532C (zh) 制造半导体器件的方法
US20030037802A1 (en) Semiconductor treating apparatus and cleaning method of the same
US20060054184A1 (en) Plasma treatment for purifying copper or nickel
US20060219660A1 (en) Etching method
JP2005117052A (ja) シリコンカーバイド膜を製造する方法
JP2009050854A (ja) 窒化チタンの除去方法
CN1319146A (zh) 化学气相沉积室钝化方法
JP3297291B2 (ja) 半導体装置の製造方法
TW200828441A (en) Apparatus and method for processing substrate, method of manufacturing semiconductor device, and recording medium
CN1547624A (zh) 半导体处理用的成膜方法
CN1804153A (zh) 用气态介质处理半导体晶片的方法以及由该方法处理的半导体晶片
CN1523656A (zh) 半导体装置的制造方法
JP2008060171A (ja) 半導体処理装置のクリーニング方法
CN1551307A (zh) 半导体器件的制造方法和等离子体蚀刻装置的清洁方法
CN1503321A (zh) 等离子体处理装置和等离子体处理方法
US7312151B2 (en) System for ultraviolet atmospheric seed layer remediation
JP2001271192A (ja) 表面処理方法
CN1314084C (zh) 蚀刻方法、蚀刻装置以及半导体器件的制造方法
CN1379439A (zh) 等离子体处理
CN1462069A (zh) 布线结构的形成方法
CN1638052A (zh) 衬底表面清洗方法、薄膜制造方法、半导体装置及其制法
JP2006024668A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CX01 Expiry of patent term

Granted publication date: 20051026

CX01 Expiry of patent term