JP3373499B2 - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法及び半導体装置の製造装置に係り、特に銅を主材料と
する電極或いは配線の表面に付着する不要物を除去する
工程／手段を有する半導体装置の製造方法及び半導体装
置の製造装置に関する。

【０００２】従来では、半導体装置の配線或いは電極
は、アルミを主とする金属で製造するのが一般的であっ
た。しかしながら近年では、配線の微細化、高速化の要
求を満たすため、抵抗率が小さくエレクトロマイグレー
ション耐性の高い銅を主材とする配線の実用化の開発が
進められている。

【０００３】この銅は、アルミに比べて還元されやすい
ものの、容易に酸化される特性を有している。よって、
半導体装置の製造工程では、銅配線或いは銅電極の表面
に形成される酸化膜を、速やかにかつ正確に除去し清浄
する技術が必要となる。

【０００４】

【従来の技術】従来、銅を主材料とする電極或いは配線
（以下、この電極及び配線をまとめて銅配線等というも
のとする）を有した半導体装置の製造工程において清浄
工程を実施するのは、半導体内配線の化学機械研磨
(以下、ＣＭＰという)工程の後処理として、半導体基
板に対して物理気相成長（以下、ＰＶＤという）処理、
或いは化学気相成長（以下、ＣＶＤという）処理の前処
理として、エッチング処理の後処理として、実装処
理の前処理として等である。以下、各々における清浄処
理について説明する。

【０００５】 ＣＭＰ工程の後処理としての清浄工程 従来から知られている、銅配線等のＣＭＰ工程終了後に
実施される清浄方法としては、例えば特開平１１−３３
０２３号公報等の様にカルボン酸を酸化材として用いる
方法があるが、これは予めアルカリ雰囲気清浄後に酸雰
囲気清浄を行なうものである。この他、特開平８−８３
７８０号公報等の様にカルボン酸を酸化材として用いる
方法や装置の公知例は数多い。

【０００６】通常、銅配線等のＣＭＰ工程終了後に実施
される清浄は、ブラシスクラバーによるパーティクル除
去工程と、絶縁層上の銅酸化物及び銅配線等に形成され
た銅酸化物の薬液による除去が行われる。薬液は、クエ
ン酸、シュウ酸、フッ化水素等の銅酸化物は除去する
が、銅に対してはエッチング作用の少ないものが選択さ
れる。

【０００７】 ＰＶＤ処理，ＣＶＤ処理の前処理とし
ての清浄工程 物理または化学蒸着工程での酸化膜除去方法としては、
例えば特開平９−８２７９８号公報に開示されている様
に、還元性ガスプラズマによる酸化膜除去方法がある。
これは、銅配線等に水素ガスを混ぜたガスで逆スパッタ
し清浄化する方法である。

【０００８】また、特開平９−２３２３１３号公報に
は、銅配線等の形成時に還元性(水素)ガスで表面を清浄
化し均一な形成を行なう方法が開示されている。更に、
特開平８−３１６２３３号公報等に開示されているよう
に、カルボン酸を還元性ガスとして用いる方法がある
が、これは酸化ガスとの併用により局部的に酸化還元反
応を起こすことで還元した後埋め込みを行なうものであ
る。

【０００９】ＰＶＤ工程は、例えば銅よりなる下層配線
及びこれを被覆する絶縁層が形成された半導体基板に、
埋め込み電極を形成する時等に実施される。具体的に
は、絶縁層の埋め込み電極形成位置にビアホールを形成
し下層配線を露出させた上で、このビアホール内にＰＶ
Ｄ技術でバリアメタルを堆積形成（膜形成）する。

【００１０】そして、その後にＰＶＤ技術で銅をビアホ
ール内に埋め込み、これにより下層配線に接続した埋め
込み電極を形成する。清浄工程は、このバリアメタル堆
積前に下層配線と銅との電気的接続性を保証するため実
施される。具体的には、アルゴン（Ａｒ）のスパッタに
よる前処理により、下層配線の表面をクリーニングす
る。またＣＶＤ工程では、例えばＣＭＰの終了の他に、
数１００ｎｍのＳｉＮ膜等を半導体基板の表面に堆積す
る。これは、下層配線及び埋め込み電極から絶縁層中に
銅が拡散することを防ぐためである。

【００１１】 エッチング処理の後処理としての清浄
工程 上記のように、半導体基板に下層配線と導通する埋め込
み電極を形成する場合、絶縁層にビアホールを形成す
る。このビアホールの形成は、埋め込み電極の形成位置
に開口を有するレジストを絶縁層上に設け、このレジス
トをマスクとして絶縁層のエッチングを行なう。

【００１２】このエッチングの終了後は、アッシング装
置にてレジストを除去し、除去しきれていないビアホー
ルの側壁等に付着したＳｉ，Ｃ，Ｃｕ等の付着物（以
下、デポ物質という）を、薬液を用いて清浄処理する。
この薬液は、ビアホール内に銅よりなる下層配線が表出
していることから強酸やアルカリを使用することが難し
く、弱酸清浄にて行われていた。

【００１３】 実装処理の前処理としての清浄工程 例えば、銅を主材料とする電極の接合工程では、一般に
はんだを接合材料とした方法が用いられている。その場
合、接合前或いは接合時に、銅電極の表面に酸化膜が形
成されてしまう。この銅酸化物は導電性が劣るため、清
浄処理を行なうことにより除去することが行なわれてい
る。この銅酸化物の清浄方法としては、例えば特開平７
−７５６９９号公報等に開示されている様に、カルボン
酸をフオーミングガスとして用いて除去する方法があ
る。

【００１４】

【発明が解決しようとする課題】しかしながら、上記し
た従来の清浄方法では、次にのべるような問題点があっ
た。

【００１５】 ＣＭＰ工程の後処理としての清浄工程
における問題点 上記したように、ＣＭＰ工程の後処理として実施される
清浄工程では、パーティクル除去工程と、絶縁層上の銅
酸化物及び銅配線当に形成された銅酸化物の薬液による
除去が行われる。この薬液による処理が終了すると、そ
の後に薬液を除去するための純水清浄が行われる。

【００１６】しかしながら、この純水洗浄において、薬
液のＰＨ値が酸性から中性に変化していく過程で、銅配
線等のコロージョンを起こすという問題点があった。こ
れは、薬液濃度が濃い場合は銅配線当の全面において軽
いエッチングが進むが、希薄液中では局所的なエッチン
グが起こってしまうことによる。

【００１７】図９は、薬液（同図に示す例では、エッチ
ング剤であるＣＩＲＥＸ（商品名））の濃度を変化させ
た場合に、０．２７μｍ幅の銅配線等に発生するコロー
ジョンを示している。同図より、薬剤の濃度変化に伴い
コロージョンが発生していることがわかる。また、薬液
中の溶存酸素量が多い場合においても、局所的にコロー
ジョンが進む。その結果、従来の清浄方法では、均一な
エッチングができないという問題点があった。

【００１８】 ＰＶＤ処理，ＣＶＤ処理の前処理とし
ての清浄工程における問題点 上記のように、ＰＶＤ工程の前処理として実施される清
浄処理は、Ａｒのスパッタによる物理的な除去方法であ
ったため、ビアホールの底に露出した下層配線（銅より
なる）に汚染物が再付着し、また絶縁層に形成されたビ
アホールの肩がスパッタにより削られてしまい、微細な
埋め込み電極形成を行なうことができないという問題点
があった。

【００１９】またＣＶＤ工程では、上記のようにＳｉＮ
膜等を半導体基板の表面に堆積するが、ＣＭＰ後からＣ
ＶＤ膜の堆積までの間に、銅配線等は大気中にさらされ
ることになるので銅配線等が酸化されてしまうことは避
けられない。よって、通常ＳｉＮ膜等の拡散防止膜の堆
積前に、ＣＶＤ装置内で前処理としてＨ_２やＮＨ_３等の
還元性ガスによるプラズマ処理が行われる。このプラズ
マ処理は、４００℃付近の温度環境下での処理となる
が、このように温度が高く、かつ銅配線等が表出した状
態での処理となるため、銅表面が再結晶化により凹凸を
もってしまい、このため局所的にＣＶＤ膜のカバレッジ
が悪化してしまうという問題点があった。

【００２０】 エッチング処理の後処理としての清浄
工程における問題点 上記のように、エッチング処理後の清浄処理は、主に薬
液を用いた清浄処理となるが、この方法では清浄作用は
十分ではなく、効果的な清浄を行なうことができないと
いう問題点があった。

【００２１】 実装処理の前処理としての清浄工程に
おける問題点 上記のように従来では、実装時に銅を主材料とする電極
を接合するのに、はんだを接合材料として用いていた。
しかしながら、高速信号を伝送する際に、電極材料と全
く抵抗率の異なる接合材料を使うと、その部分で電磁界
の反射が発生して高速伝送を妨げることになる。異種材
料をできる限り用いずに接合するか、用いる場合は極力
薄い層にして接合し信号の反射を抑えることが望まし
い。

【００２２】本発明は上記の点に鑑みてなされたもので
あり、銅を主材料とする電極或いは配線の表面に形成さ
れる表面酸化膜を均一にかつ効率的に除去することを可
能とした半導体装置の製造方法及び半導体装置の製造装
置を提供することを目的とする。

【００２３】また、本発明の他の目的は、清浄工程の次
工程として実施される成膜工程において良好なカバレッ
ジを実現することにある。

【００２４】

【課題を解決するための手段】前記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。

【００２５】請求項１記載の発明は、銅を主材料とする
電極或いは配線に形成された表面酸化膜を除去すること
により、前記電極或いは配線を清浄する清浄工程を有す
る半導体装置の製造方法であって、該清浄工程はギ酸を
供給することにより該電極或いは配線をギ酸雰囲気下に
置く第１の工程と、前記表面酸化膜をギ酸塩に置換する
第２の工程と、該ギ酸塩を還元清浄化する第３の工程と
を設け、かつ、前記清浄工程の後に前記電極或いは前記
配線を加熱し、残留するギ酸を気化させて除去する工程
を設けたことを特徴とするものである。

【００２６】また、請求項２記載の発明は、請求項１記
載の半導体装置の製造方法において、前記清浄工程が終
了した後、前記電極或いは配線の表面に絶縁物を被覆す
る被覆工程を設けたことを特徴とするものである。

【００２７】また、請求項３記載の発明は、請求項１記
載の半導体装置の製造方法において、前記清浄工程が終
了した後、前記電極或いは配線を他の導体と接合する接
合工程を更に設けたことを特徴とするものである。

【００２８】

【００２９】また、請求項４記載の発明は、請求項１乃
至３のいずれか一項に記載の半導体装置の製造方法にお
いて、前記ギ酸塩を生成するギ酸は、還元性ガスとの混
合雰囲気下で使用されることを特徴とするものである。

【００３０】また、上記した各請求項記載の半導体装置
の製造方法において、前記第２の工程を５０hPa以上１
０００hPa以下の減圧雰囲気下で実施することとしても
よい。

【００３１】また、上記した各請求項記載の半導体装置
の製造方法において、前記第２の工程を２００℃以上４
００℃以下の加熱雰囲気下で実施することとしてもよ
い。

【００３２】また、請求項５記載の発明は、請求項１乃
至４のいずれか一項に記載の半導体装置の製造方法にお
いて、前記ギ酸塩を生成するギ酸は、蒸気或いはミスト
の状態で前記電極或いは配線に供給されることを特徴と
するものである。

【００３３】また、請求項６記載の発明は、請求項１乃
至５のいずれか一項に記載の半導体装置の製造方法にお
いて、前記ギ酸塩を生成するギ酸は、爆発限界を持たな
い溶液濃度で使用されることを特徴とするものである。

【００３４】また、上記した各請求項記載の半導体装置
の製造方法において、前記接合工程後に、１Pa以上１hPa
以下の減圧雰囲気下で、かつ５０℃以上１５０℃以下の
加熱雰囲気下で前記カルボン酸の除去を行なうこととし
てもよい。

【００３５】また、上記した各請求項記載の半導体装置
の製造方法において、前記接合工程で前記電極或いは配
線と他の導体とを接合するのに、超音波振動を用いるこ
ととしてもよい。

【００３６】また、請求項７記載の発明は、銅を主材料
とする電極或いは配線が設けられた半導体基板に対し、
前記電極或いは配線に形成された表面酸化膜を清浄する
清浄装置を具備する半導体装置の製造装置であって、前
記清浄装置に、前記半導体基板に対しギ酸を供給するギ
酸供給機構と、前記基板を加熱する加熱機構と、前記半
導体基板に対し前記表面酸化膜と前記ギ酸との反応物で
あるギ酸塩を還元する還元物質を供給する還元物質供給
機構とを設け、 かつ、前記電極或いは前記配線上に残留
するギ酸を除去する保温室を設けたことを特徴とするも
のである

【００３７】また、請求項８記載の発明は、請求項７記
載の半導体装置の製造装置において、前記清浄装置によ
り清浄された前記半導体基板上に、少なくとも前記電極
或いは配線の表面を被覆するよう導電膜或いは絶縁層を
堆積させる堆積装置を更に設けたことを特徴とするもの
である。

【００３８】また、請求項９記載の発明は、請求項７記
載の半導体装置の製造装置において、前記清浄装置によ
り清浄された前記半導体基板と、他の導体と接合する接
合装置を更に設けたことを特徴とするものである。

【００３９】また、上記した各請求項記載の半導体装置
の製造装置において、前記ギ酸供給機構は、ギ酸と不活
性ガスとを混合して前記半導体基板に供給する構成とし
てもよい。

【００４０】また、上記した各請求項記載の半導体装置
の製造装置において、前記排気機構と最終排気ダクトの
間に、ギ酸回収機構を設けた構成としてもよい。

【００４１】また、上記した各請求項記載の半導体装置
の製造装置において、前記清浄装置と前記堆積装置を別
室に配置する構成としてもよい。

【００４２】上記の各手段は、次のように作用する。上
記したように本発明では、銅を主材料とする電極或いは
配線（銅配線等）の表面に形成される酸化膜（表面酸化
膜）を除去するのに、表面酸化膜をギ酸塩へ置換し、そ
の上で還元除去することを特徴としている。これによ
り、銅配線等自身や周辺の構成物への物理的及び化学的
損傷を与えることなく、表面酸化膜の除去を均一かつ効
率的に実施することができる。

【００４３】表面酸化膜は主に酸化第二銅（ＣｕＯ）で
あるが、それをそのまま還元性のある水素雰囲気等に放
置しても、４００℃以上の温度をかけなければ還元され
ない。そこで、低温で銅表面が速やかに還元されるため
に、本発明では、一度表面を反応性の高い塩の状態にし
てから銅の還元が起こるような反応系とした。

【００４４】また本発明では、反応性の高い塩としてギ
酸塩を選び、ギ酸塩を作るガスにはギ酸を適用し、例え
ば２００℃以上４００℃以下の加熱を行った。

【００４５】ギ酸を用いた場合における反応は、下記の
ように示される。

【００４６】 ２ＨＣＯＯＨ十ＣｕＯ→（ＨＣＯＯ）_２Ｃｕ十Ｈ_２０ （ＨＣＯＯ）_２Ｃｕ→Ｃｕ十Ｈ_２０十２ＣＯ_２ このように、ギ酸塩は分解してＨ_２ＯとＣＯ_２になるた
め、清浄後に銅配線等が形成された半導体基板上に不純
物は残留せず、この清浄処理の後工程に対して影響を及
ぼすことは無い。一方、使用するカルボン酸としては、
銅とカルボン酸塩を生成するものであれば各種のもの
（例えば、酢酸）を使用することも可能である。しかし
ながら、カルボン酸塩となってからの反応はギ酸が一番
速やかであり、この点からギ酸を用いることが望まし
い。また、生成したカルボン酸塩から銅を還元させるに
は、還元性ガス（例えば、水素等）を導入することで還
元させることができる。

【００４７】

【００４８】ところで、上記に示したギ酸を表面酸化膜
の除去に用いる場合、表面酸化膜を効率よく除去するた
めに、除去処理における環境温度を適正化する必要があ
る。そこで、本発明者は表面酸化膜を還元するに必要な
温度条件を調査し、図１０に示す結果を得た。この結果
より、還元時における雰囲気温度が２００℃以上４００
℃以下の温度雰囲気下でないと充分な還元速度が得られ
ず、これ以上の温度では銅結晶粒の成長が促進され表面
に凹凸ができるため、実用上これが限界の温度と考えら
れる。

【００４９】一方、半導体装置の製造装置の構成におい
ては、ギ酸の導入時に半導体基板の絶縁層上に液滴が付
着すると焼きつき(異物発生)を起こすため、これを防ぐ
方法が必要となる。また、銅は再酸化しやすい物質なの
で、再酸化を防ぐ構成も必要となる。

【００５０】この点については、ギ酸を銅配線等に供給
する際、ギ酸を小粒のミスト状として噴霧し、かつ噴霧
されたミスト状のギ酸が蒸気になるよう構成することに
より解決することができる。例えば、株式会社いけうち
製の噴霧ノズルＢＩＭＫ６００４は、大気中で条件によ
り１５〜３０μｍの粒径で噴霧でき、またＢＩＭＶ．８
００２Ｓでは１０〜２０μｍの粒径で噴霧することがで
きる。

【００５１】他の手段としては、ギ酸のミストと混合す
るガス（例えば、窒素ガス）を加熱することにより、ギ
酸の蒸気を発生させる方法も考えられる。例えば、株式
会社キクチ製のラインヒータＬ−００−１００Ｗでは、
ガス流量１２リットル／分で最高３００℃まで加熱する
ことができる。

【００５２】また、熱板等にギ酸のミストを噴霧して、
間接的に蒸気を発生させる方法を採用してもよい。この
場合、熱板となるヒータを２５０〜３００℃に加熱し、
この熱板上にギ酸ミストを噴霧し、発生する蒸気で表面
酸化膜を除去する構成としてもよい。

【００５３】一方、銅の酸化膜除去に使用するギ酸の濃
度によっては、処理中に爆発の危険が有るためこれを回
避する必要がある。ギ酸は体積濃度９８%で６９℃の引
火点を持つため、装置のトラブルによって引火・爆発す
る危険が有る。

【００５４】しかしながら、体積濃度７６%以下にした
場合、引火点がなくなり爆発の危険性がなく、かつ還元
性には影響しない。よって、ギ酸の濃度を引火点が存在
しない濃度である７６%以下とすることにより、清浄処
理時における安全性を向上させることができる。

【００５５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。

【００５６】本発明は、銅を主材料とする電極或いは配
線（銅配線等）を有した半導体装置の製造工程の内、銅
配線等に形成された表面酸化膜を清浄する工程に特徴を
有する。また、前記したように、半導体装置の製造工程
において、清浄工程を実施するのは、半導体内配線の
ＣＭＰ工程の後処理として、半導体基板に対してＰＶ
Ｄ処理、或いはＣＶＤ処理の前処理として、エッチン
グ処理の後処理として、実装処理の前処理として等で
ある。よって、以下の説明では、上記の〜に場合分
けして説明するものとする。

【００５７】(第１実施例)本実施例は、ＣＭＰ工程の後
処理としての清浄工程を実施するものである。図１は、
本実施例で用いる半導体装置の製造装置４０Ａを示して
いる。尚、図１（Ｂ）は、図１（Ａ）の図中矢印Ｘ１−
Ｘ１に沿う矢視図である。製造装置４０Ａは、予熱室２
２ａ，処理室２３ａ，保温ヒータ室２４ａ，ロードロッ
ク室２５，及び搬送室２７等により構成されている。こ
の各部屋２２ａ，２３ａ，２４ａ．２５．２７は、気密
に開閉可能なゲート３２Ａにより画成された構成とされ
ている。また、各部屋２２ａ，２３ａ，２４ａ．２５．
２７は、排気ポンプ２０ａ，２０ｂに選択的に接続され
ており、各部屋毎に所定の減圧雰囲気を実現できる構成
となっている。更に、各部屋２２ａ，２３ａ，２４ａ．
２５．２７に配設された各構成要素は、制御盤２６によ
り統括的に駆動制御される構成とされている。

【００５８】ロードロック室２５は、製造装置４０Ａの
外部から半導体基板１が装着脱される部屋である。この
ロードロック室２５は、半導体基板１が装着脱される時
は大気圧とされているが、半導体基板１がロードロック
室２５に装着されると排気ポンプ２０ｂにより減圧処理
が行なわれる。そして、ロードロック室２５内の圧力が
所定の減圧雰囲気となった上で、ゲート３２Ａが開か
れ、半導体基板１は搬送室２７に設けられた搬送アーム
２１により、他の各部屋２２ａ，２３ａ，２４ａに搬送
される。

【００５９】予熱室２２ａは、内部に半導体基板１が搭
載される予熱ヒータ２２ｂが設けられている。この予熱
ヒータ２２ｂは、後述する処理室２３ａにおいて清浄処
理が行なわれる前に、半導体基板１を予備加熱するのに
用いられる部屋である。尚、予熱ヒータ２２ｂによる半
導体基板１の加熱の仕方は、制御盤２６により任意に設
定可能である。

【００６０】処理室２３ａは、半導体基板１に形成され
た下層配線２及び銅配線３等（銅配線等）の表面に形成
された表面酸化膜１４を清浄し除去する部屋である。図
１（Ｂ）に示すように、処理室２３ａは、半導体基板１
を載置する昇降温ヒータ２３ｂ、後に詳述するようにカ
ルボン酸ミスト７（本実施例では、カルボン酸としてギ
酸を用いている）とを半導体基板１に向け噴霧するミス
ト導入ノズル２３ｃ等が配設されている。

【００６１】昇降温ヒータ２３ｂは、半導体基板１を載
置するステージとしても機能するものであり、半導体基
板１を真空吸着するための真空チャック機構（図示せ
ず）が内設されている。この真空チャック機構は、図示
しない基板吸着弁をオン（ＯＮ）することにより真空吸
着を開始し、オフ（ＯＦＦ）することにより真空吸着を
解除する構成とされている。また、昇降温ヒータ２３ｂ
は、載置された半導体基板１の温度を昇温及び降温でき
る構成となっている。

【００６２】また、ミスト導入ノズル２３ｃは供給装置
３０に接続されており、このミスト導入ノズル２３ｃと
供給装置３０を接続する配管にはぎ酸・窒素導入弁３１
が設けられている。よって、このぎ酸・窒素導入弁３１
が開弁することにより、ギ酸ミストは半導体基板１に供
給される。

【００６３】保温ヒータ室２４ａは、処理室２３ａで清
浄処理された半導体基板１が搬送される部屋である。こ
の保温ヒータ室２４ａは、保温ヒータ２４ｂを有してお
り、よって半導体基板１を加熱しうる構成となってい
る。よって、処理室２３ａにおける清浄処理により、仮
に半導体基板１にカルボン酸（ギ酸）が残留していたと
しても、保温ヒータ室２４ａ内に加熱処理されることに
より、残留カルボン酸を気化させることにより除去する
ことができる。これにより、水洗浄を行なうことなく、
残留カルボン酸の除去を行なうことができる。

【００６４】続いて、上記した製造装置４０Ａを用い
て、半導体装置（半導体基板１）を製造する方法につい
て説明する。尚、前記のように本実施例は、半導体基板
１の下層配線２及び銅配線３の表面に形成された表面酸
化膜を清浄する工程に特徴を有し、他の工程は従来と変
わるところが無いため、以下の説明では表面酸化膜の清
浄工程について説明するものとする。

【００６５】図２（Ａ）は、ＣＭＰ工程を実施する前の
半導体基板１を示している。半導体基板１は銅よりなる
下層配線２が形成されており、その上部には層間絶縁材
４が形成されている。また、層間絶縁材４の所定位置に
はビアホール１８が形成されており、このビアホール１
８には例えばメッキ法により銅配線３が形成された構成
とされている。同図に示すように、ＣＭＰ工程を実施す
る前であるため、銅配線３の一部は層間絶縁材４の上面
にも形成された構成とされている。

【００６６】この半導体基板１に形成された銅配線３
は、ＣＭＰ工程において酸化剤と研磨粒子を用いた化学
機械研磨処理により、層間絶縁層４の表面が露出するま
で研磨処理が行なわれる。このＣＭＰ工程が終了した時
点で、図２（Ｂ）に示すように、銅配線３の表面には表
面酸化膜６が形成される。

【００６７】また、ＣＭＰ工程が終了した時点で、半導
体基板１の表面全体にわたりＣＭＰ工程で使用した研磨
粒子５が付着する。この研磨粒子５は、ウェハスクラバ
若しくは超音波清浄等を実施することにより基板表面か
ら除去する。

【００６８】この研磨粒子５が除去された半導体基板１
は、図１に示す製造装置４０Ａに装着され、表面酸化膜
６の清浄処理が行なわれる。製造装置４０Ａは、予熱ヒ
ータ２２ｂ及び保温ヒータ２４ｂは予め加温した状態と
なっている。また、搬送室２７の内圧は２０Pa程度に、
また処理室２３ａの内圧は１０Pa以下となるよう排気さ
れている。

【００６９】上記の半導体基板１は、先ずロードロック
室２５に装着される。この際、ロードロック室２５にラ
ックを設け、複数の半導体基板１を一括的に装着する構
成としてもよい。半導体基板１が装着されると、排気ポ
ンプ２０ｂを用いて排気処理を行ない、ロードロック室
２５を１０Pa以下まで減圧させる。

【００７０】ロードロック室２５が上記所定圧力まで減
圧されると、ゲート３２Ａ，３２Ｂは開蓋し、半導体基
板１は搬送室２７に設けられた搬送アーム２１により、
半導体基板１はロードロック室２５から予熱室２２ａに
搬送される。搬送された半導体基板１は予熱ヒータ２２
ｂ上に載置され、続いてゲート３２Ｂが閉蓋し、半導体
基板１に対する加熱処理が実施される。

【００７１】図３は、製造装置４０Ａにおける製造方法
の工程フロー図を示している。同図では、最上部に半導
体基板１の温度変化を示しており、以下順次ギ酸・窒素
導入弁の開閉状態、処理室内圧、基板吸着弁の開閉状態
が示されている。半導体基板１が予熱室２２ａに装着さ
れた時点が、図３における時刻Ｔ０である。同図におけ
る時刻Ｔ０〜時刻Ｔ１の間、半導体基板１は予熱室２２
ａ内で加熱され、これにより半導体基板１は予熱され
る。

【００７２】予熱室２２ａにおける半導体基板１に対す
る予熱処理が終了すると、ゲート３２Ｂ，ゲート３２Ｃ
は開蓋し、予熱された半導体基板１は搬送アーム２１に
より処理室２３ａに搬送される。また、次の半導体基板
１が、ロードロック室２５から予熱室２２ａに搬送され
る。

【００７３】半導体基板１が処理室２３ａに搬送され、
昇降温ヒータ２３ｂに載置されると、ゲート３２Ｃは閉
蓋する。また、半導体基板１が処理室２３ａ内に装着さ
れると、昇降温ヒータ２３ｂによる半導体基板１の昇温
処理が開始されると共に、排気ポンプ２０ａが起動する
ことにより処理室２３ａの減圧処理が開始される。ま
た、基板吸着弁がオン（ＯＮ）となり、半導体基板１は
昇降温ヒータ２３ｂに吸着固定される。

【００７４】そして、半導体基板１が図３に示す第１の
設定温度まで上昇した時点で、ぎ酸・窒素導入弁３１を
オフ（ＯＦＦ）からオン（ＯＮ）に切替え、所定時間ｔ
だけ供給装置３０からギ酸（カルボン酸）を半導体基板
１に供給する。具体的には、半導体基板１が２５０℃
（第１の設定温度）まで上昇し、処理室２３ａ内の圧力
が約６０Paの減圧雰囲気下においてぎ酸・窒素導入弁３
１をオン（ＯＮ）とし、１０ｃｃのぎ酸を窒素と混合し
たミスト７（以下、カルボン酸ミストという）をミスト
導入ノズル２３ｃから処理室２３ａ内に導入した。図２
（Ｃ）は、処理室２３ａにカルボン酸ミスト７が導入さ
れた状態を示している。

【００７５】ところで、上記したように、カルボン酸
（ぎ酸）の導入時に半導体基板１の層間絶縁材４上にカ
ルボン酸の液滴が付着すると、半導体基板1に焼きつき
(異物発生)が発生するおそれがある。これを防止するた
めに本実施例では、ギ酸を小粒のミスト状として処理室
２３ａ内に供給する構成としている。このカルボン酸ミ
スト７は、ミスト導入ノズル２３ｃとして、上記した株
式会社いけうち製の噴霧ノズルＢＩＭＫ６００４，ＢＩ
ＭＶ．８００２Ｓ等を用いることにより容易に生成する
ことができる。

【００７６】更に、このカルボン酸ミスト７を蒸気にし
た上で、ミスト導入ノズル２３ｃから半導体基板１に供
給することも有効である。カルボン酸ミスト７の蒸気
は、カルボン酸ミスト７を構成する窒素ガスを加熱し、
これによりカルボン酸（ギ酸）蒸発させることにより生
成することができる。この窒素ガスを加熱する手段とし
ては、上記のように株式会社キクチ製のラインヒータＬ
−００−１００Ｗ等を用いることができる。尚、カルボ
ン酸の蒸気を発生させる方法は、上記の方法に限定され
るものではなく、熱板となるヒータを２５０〜３００℃
に加熱し、この熱板上にカルボン酸ミスト７（ギ酸ミス
ト）を噴霧し、これによりカルボン酸の蒸気を発生させ
る構成としてもよい。

【００７７】ところで、上記したようにカルボン酸は引
火点を持ち、例えばギ酸は体積濃度８７%で４０℃の引
火点を持つ。このため、この体積濃度でギ酸を使用とし
た場合、製造装置４０Ａのトラブルによって引火・爆発
する危険が有る。しかしながら、本実施例で用いている
ギ酸の体積濃度は７５%以下に設定している。ギ酸は、
体積濃度を７６%以下にした場合、引火点がなくなり爆
発の危険性がなくなり、かつ体積濃度を低下させても還
元性には影響しない。よって、本実施例によれば、安全
性を確保しつつ、表面酸化膜６の清浄処理を確実に行な
うことができる。

【００７８】上記のようにギ酸を導入した後、処理室２
３ａの雰囲気圧力は、６００００Pa〜７５０００Paに保
持される。また、半導体基板１は、約６分間の間（図３
の時刻Ｔ２〜Ｔ３の間）、最高温度３５０℃（第２の設
定温度）で加熱処理される。この時刻Ｔ２〜Ｔ３の間に
おいて、銅配線３の表面に形成された表面酸化膜６（第
二酸化銅）はギ酸塩に変化し、その後に還元される。こ
のように本実施例では、ギ酸を供給することにより表面
酸化膜６を反応性の高いギ酸塩（カルボン酸塩）にして
から、銅の還元が起こるような反応系としたため、低温
で表面酸化膜６の清浄処理を行なうことが可能となっ
た。

【００７９】上記処理を実施することにより、図２
（Ｄ）に示すように、銅配線３の表面に形成されていた
表面酸化膜６は除去され、前記した反応式に従い銅が銅
配線３上に生成される。また、同時に生成されるＨ_２Ｏ
とＣＯ_２は、処理室２３ａの外部に排出される。

【００８０】続いて、半導体基板１の温度を降温しなが
ら、処理室２３ａ内の圧力を１０Pa以下まで排気し、こ
れに伴い処理室２３ａ内のカルボン酸ミスト７も排気さ
れる（時刻Ｔ３〜時刻Ｔ４）。また、基板吸着弁がオフ
（ＯＦＦ）とされ、半導体基板１の昇降温ヒータ２３ｂ
への固定も解除される。

【００８１】上記した処理室２３ａによる表面酸化膜６
の清浄処理が終了すると、ゲート３２Ｃ，３２Ｄが開蓋
され、半導体基板１は処理室２３ａから保温ヒータ室２
４ａに搬送される。半導体基板１が保温ヒータ室２４ａ
の保温ヒータ２４ｂに装着されると、ゲート３２Ｄは閉
蓋される。そして、保温ヒータ２４ｂは、半導体基板１
を前記した第１の設定温度（２５０℃）に維持する。

【００８２】ところで、処理室２３ａから取り出された
半導体基板１には、ギ酸が残留して付着しているおそれ
がある。ギ酸が銅配線３上に残留している場合、銅配線
３がギ酸により再酸化するおそれがある。しかしなが
ら、保温ヒータ室２４ａにおいて清浄処理が終了した半
導体基板１を排気環境下で加熱することにより、残留す
るギ酸は気化し、半導体基板１から除去される。この処
置により、銅配線３の再酸化を防止することができる。

【００８３】保温ヒータ室２４ａにおける残留ギ酸の除
去処理が終了すると、ゲート３２Ａ，３２Ｄは開蓋し、
半導体基板１は搬送アーム２１により保温ヒータ室２４
ａからロードロック室２５に搬送される。そして、ゲー
ト３２Ａを閉蓋した上で、ロードロック室２５をリーク
することにより、半導体基板１はロードロック室２５か
ら取り出される。図２（Ｅ）は、ロードロック室２５か
ら取り出された半導体基板１０示している。同図に示す
ように、銅配線３の上面には表面酸化膜６が形成されて
おらず、高品質の半導体基板１を製造することができ
る。

【００８４】尚、上記した実施例では、処理室２３ａに
おける半導体基板１の加熱温度を２５０℃〜３５０℃に
設定したが，これよりも低い温度で表面酸化膜６の清浄
処理を実施することも可能である。具体的には、本発明
者の実験では、２００℃〜３００℃の間の温度設定とし
ても、表面酸化膜６の清浄が適正に行なわれることが実
証されている。

【００８５】（第２実施例）本実施例は、エッチング処
理の後処理として、また半導体基板に対してＰＶＤ処理
或いはＣＶＤ処理の前処理として清浄工程を実施するも
のである。図４は、本実施例で用いる半導体装置の製造
装置４０Ｂを示している。尚、図４（Ｂ）は、図４
（Ａ）の図中矢印Ｘ２−Ｘ２に沿う矢視図である。また
本実施例で用いる図４及び以下説明かる各実施例の説明
に用いる図において、先に図１を用いて説明した第１実
施例に係る製造装置４０Ａと同一構成については同一符
号を付してその説明を省略する。また、本実施例で実施
する半導体装置の製造工程及び以下説明する各実施例の
製造工程の内、第１実施例で説明した製造工程の処理と
同一処理を行なう製造工程についても、その説明を省略
するものとする。

【００８６】本実施例に係る製造装置４０Ｂは、第１実
施例に係る製造装置４０Ａに設けられていた保温ヒータ
２４ｂに代えて、ＰＶＤ／ＣＶＤ室２８を設けたことを
特徴とするものである。このＰＶＤ／ＣＶＤ室２８は、
半導体基板１に対してＰＶＤ処理或いはＣＶＤ処理を実
施する部屋である。本実施例では、ＰＶＤ／ＣＶＤ室２
８はＰＶＤ処理を行なう構成とされている。

【００８７】ＰＶＤ／ＣＶＤ室２８は、清浄処理を行な
う処理室２３ａに対して最も離間する位置に配設されて
いる。ＰＶＤ／ＣＶＤ室２８で実施されるＰＶＤ処理／
ＣＶＤ処理は、不要ガスの侵入を嫌う処理である。よっ
て、処理室２３ａから反応性の高いカルボン酸がＰＶＤ
／ＣＶＤ室２８内に侵入すると、半導体基板１の膜形成
の信頼性が著しく低下する。

【００８８】しかしながら、本実施例のように処理室２
３ａとＰＶＤ／ＣＶＤ室２８を離間は位置し、かつ各部
屋２３ａ，２８及び、その間に位置する搬送室２７にそ
れぞれ排気系を設ける（排気ポンプ２０ａ,２０ｂを接
続する）ことにより、カルボン酸がＰＶＤ／ＣＶＤ室２
８に侵入することを確実に防止することができる。これ
により、ＰＶＤ／ＣＶＤ室２８で生成される膜の信頼性
を高めることができる。

【００８９】続いて、上記した製造装置４０Ｂを用い
て、半導体装置（半導体基板１）を製造する方法につい
て説明する。図５（Ａ）は、製造装置４０Ｂに装着する
前の半導体基板１を示している。同図に示すように、半
導体基板１の層間絶縁材４には、予めエッチング工程を
実施することにより、下層配線２が露出するようビアホ
ール１８が形成されている。しかしながら、エッチング
工程によりビアホール１８を形成した後、半導体基板１
を製造装置４０Ｂに装着するまでには、製造装置間の搬
送処理等によりある程度の時間を要する。従って、この
時間の間は、表面酸化膜６は大気にさらされた状態とな
り、下層配線２の表面には表面酸化膜６が形成される。
一方、前工程として実施されるエッチング工程では、ビ
アホール１８の側面にＳｉ，Ｃ，Ｃｕ等のデポ物質１９
が付着する場合がある。

【００９０】このように、ビアホール１８内に表面酸化
膜６及びデポ物質１９が存在する半導体基板１は、製造
装置４０Ｂのロードロック室２５に装着される。本実施
例では、ロードロック室２５に装着された半導体基板１
は、搬送アーム２１により処理室２３ａに搬送される。

【００９１】処理室２３ａでは、第１実施例で述べたと
同様の清浄処理を実施することにより、表面酸化膜６及
びデポ物質１９の還元除去を行なう。即ち、処理室２３
ａ内を上記した所定の減圧雰囲気とすると共に、半導体
基板１を約２００℃〜３５０℃に加熱した状態で供給装
置３０よりカルボン酸ミスト７を供給する。図５（Ｂ）
は、処理室２３ａにおいて表面酸化膜６及びデポ物質１
９の還元除去処理を実施している様子を示している。こ
のように本実施例においても、ギ酸を供給することによ
り表面酸化膜６及びデポ物質１９を反応性の高いギ酸塩
（カルボン酸塩）にしてから、このギ酸塩の還元除去を
行なう構成としている。このため、表面酸化膜６及びデ
ポ物質１９の除去処理を低温で行なうことができる。

【００９２】上記処理を実施することにより、図５
（Ｃ）に示すように、下層配線２の表面に形成されてい
た表面酸化膜６及びビアホール１８の側壁に付着してい
たデポ物質１９は除去される。

【００９３】上記した処理室２３ａによる表面酸化膜６
及びデポ物質１９の清浄処理が終了すると、半導体基板
１は処理室２３ａから保温ヒータ室２４ａに搬送され
る。保温ヒータ室２４ａでは、下層配線２の再酸化を防
止するため、半導体基板１に対し加熱処理が行なわれ、
半導体基板１上に残留するギ酸の除去が行なわれる。

【００９４】このギ酸の除去処理が終了すると、ゲート
３２Ｃ，３２Ｄが開蓋され、搬送アーム２１により半導
体基板１はＰＶＤ／ＣＶＤ室２８に搬送される。ＰＶＤ
／ＣＶＤ室２８では、ＰＶＤ処理を実施することによ
り、ビアホール１８内に第１の堆積層８を形成する。

【００９５】図５（Ｄ）は、第１の堆積層８を形成した
後の半導体基板１を示している。この第１の堆積層８
は、例えばバリアメタルとして機能する層である。この
ように形成された第１の堆積層８は、表面が清浄化され
た下層配線２の上面及びビアホール１８の内面と接触す
るため、接触抵抗が充分低い接続を実現することができ
る。また、第１の堆積層８の形成は、表面酸化膜６及び
デポ物質１９による凹凸が存在しない状態での形成処理
となるため、カバレッジ良く第１の堆積層８を形成する
ことができる。

【００９６】第１の堆積層８が形成されると、続いてＰ
ＶＤ／ＣＶＤ室２８においてビアホール１８を埋める埋
め込み電極となる第２の堆積層９が形成され、これによ
り図５（Ｅ）に示す半導体基板１が製造される。

【００９７】ＰＶＤ／ＣＶＤ室２８における第１の堆積
層８及び第２の堆積層９の形成処理が終了すると、半導
体基板１は搬送アーム２１によりロードロック室２５に
搬送され、前記のようにリーク処理を行なった後にロー
ドロック室２５から取り出される。

【００９８】上記した実施例では、ＰＶＤ／ＣＶＤ室２
８でＰＶＤ処理を実施する例について述べたが、本実施
例では処理室２３ａにおいて比較的低温（例えば、２０
０℃程度）での清浄処理が可能となるため、ＰＶＤ／Ｃ
ＶＤ室２８でＣＶＤ処理を実施する場合にも有効であ
る。即ち、図６（Ａ）に示されるような下層配線２上に
表面酸化膜６が形成された半導体基板１を製造装置４０
Ｂに装着し、図６（Ｂ）に示すように処理室２３ａで前
述と同様の還元処理を実施する際、熱により下層配線２
上に凹凸が発生することを防止することができる。

【００９９】よって、表面酸化膜６が除去された状態に
おいて、図６（Ｃ）に示すように、下層配線２の上面は
平滑面となる。これにより、続いてＰＶＤ／ＣＶＤ室２
８で実施されるＳｉＮ膜等の層間絶縁材４をＣＶＤによ
り堆積させる際、カバレッジ良く層間絶縁材４を堆積さ
せることが可能となる。

【０１００】尚、上記したように、本実施例に係る製造
装置４０Ｂでは予熱室２２ａを設けていないが、第１実
施例で行なっていた予熱室２２ａにおける半導体基板１
に対する予熱処理は、処理室２３ａに設けられている昇
降温ヒータ２３ｂを用いて実施することができる。よっ
て、予熱室２２ａを取り除いた構成としても、清浄処理
に支障を生ずることはない。

【０１０１】（第３実施例）本実施例は、実装処理の前
処理として清浄工程を実施するものである。図７は、本
実施例で用いる半導体装置の製造装置４０Ｃを示してい
る。 尚、図７（Ｂ）は、図７（Ａ）の図中矢印Ｘ３−
Ｘ３に沿う矢視図である。

【０１０２】本実施例に係る製造装置４０Ｃは、第１実
施例に係る製造装置４０Ａに設けられていた保温ヒータ
２４ｂ、或いは第２実施例に係る製造装置４０Ｂに設け
られているＰＶＤ／ＣＶＤ室２８に代えて、部品実装室
２９を設けたことを特徴とするものである。本実施例に
おける部品実装室２９は、パッケージ基材１０と配線基
材１１とを接合する処理を行なう構成とされている。

【０１０３】図８（Ａ）に示すように、パッケージ基材
１０は、内部配線１５、この内部配線１５を被覆するパ
ッケージカバー材１６、及び内部配線１５と接続される
と共にパッケージカバー材１６から突出したパッケージ
基材端子１２等により構成されている。また、配線基材
１１は、内部配線１５、この内部配線１５を被覆する実
装基材カバー材１７、及び内部配線１５と接続されると
共に実装基材カバー材１７から突出した実装基材端子１
３等により構成されている。

【０１０４】パッケージ基材端子１２及び実装基材端子
１３は、それぞれにＣｕを主材料とする金属材料により
形成されている。この各端子１２，１３は、大気放置さ
れることにより、その表面に内部配線１５がそれぞれ形
成されている。本実施例に係る製造装置４０Ｃは、各端
子１２，１３に形成されている表面酸化膜１４を清浄し
除去した上で接合するものである。

【０１０５】続いて、上記した製造装置４０Ｃを用い
て、パッケージ基材１０を配線基材１１に実装する方法
について説明する。図８（Ａ）は、製造装置４０Ｃに装
着する前のパッケージ基材１０及び配線基材１１を示し
ている。同図に示すように、パッケージ基材１０のパッ
ケージ基材端子１２、及び配線基材１１の実装基材端子
１３には表面酸化膜１４が形成されている。このよう
に、各端子１２，１３に端子材料と異なる表面酸化膜１
４が形成されたままで実装処理を行なうと、表面酸化膜
１４の形成部位で電磁界の反射が発生し、信号の高速伝
達が妨げられることは前述した通りである。

【０１０６】上記のように表面酸化膜１４が形成された
パッケージ基材１０及び配線基材１１は、製造装置４０
Ｃのロードロック室２５に装着される。各機材１０，１
１がロードロック室２５に装着されると、搬送アーム２
１により各機材１０，１１は処理室２３ａに搬送され
る。

【０１０７】処理室２３ａでは、第１実施例で述べたと
同様の清浄処理を実施することにより、各端子１２，１
３の表面に形成された表面酸化膜１４の還元除去が実施
される。即ち、処理室２３ａ内を上記した所定の減圧雰
囲気とすると共に、各機材１０，１１を約２００℃〜３
５０℃に加熱した状態で供給装置３０よりカルボン酸ミ
スト７を供給する。図８（Ｂ）は、処理室２３ａにおい
て表面酸化膜１４の還元除去処理を実施している様子を
示している。このように本実施例においても、ギ酸を供
給することにより表面酸化膜１４を反応性の高いギ酸塩
（カルボン酸塩）にしてから、このギ酸塩の還元除去を
行なう構成としている。このため、表面酸化膜１４の除
去処理を低温で行なうことができる。また、上記清浄処
理を実施することにより、図８（Ｃ）に示すように、各
端子１２，１３の表面に形成されていた表面酸化膜１４
は除去される。

【０１０８】上記した処理室２３ａによる表面酸化膜１
４の清浄処理が終了すると、各機材１０，１１は処理室
２３ａから保温ヒータ室２４ａに搬送される。保温ヒー
タ室２４ａでは、各端子１２，１３の再酸化を防止する
ため、各機材１０，１１に対し加熱処理が行なわれ、各
機材１０，１１上に残留するギ酸の除去が行なわれる。

【０１０９】このギ酸の除去処理が終了すると、ゲート
３２Ｃ，３２Ｄが開蓋され、搬送アーム２１により各機
材１０，１１は部品実装室２９に搬送される。部品実装
室２９では、パッケージ基材端子１２と実装基材端子１
３を接合することにより、パッケージ基材１０を配線基
材１１に実装する処理が実施される。

【０１１０】このパッケージ基材端子１２と実装基材端
子１３を接合する処理は、非酸化雰囲気中で実施され
る。よって、部品実装室２９内で、清浄化された各端子
１２，１３が再酸化するようなことはない。また、具体
的な接合方法としては、各端子１２，１３を約２００℃
〜３００℃に加熱した加熱接合を用いることができる。
この加熱接合の際、必要に応じては圧力を印加する構成
としてもよい。更に、超音波振動を各機材１０，１１に
与えることにより、各端子１２，１３を超音波溶接する
構成としてもよい。

【０１１１】図８（Ｄ）は、パッケージ基材１０が配線
基材１１に実装された状態を示している。同図に示すよ
うに、表面酸化膜１４が清浄された状態でパッケージ基
材端子１２は実装基材端子１３に接合されるため、パッ
ケージ基材１０を配線基材１１に確実に実装することが
できる。

【０１１２】尚、超音波溶接を用いる場合には、必ずし
も各端子１２，１３の双方を清浄する必要はなく、いず
れか一方の端子の表面が清浄化されれば効果を発揮でき
る。これは、超音波振動させることにより、表面酸化膜
１４が機械的に除去（剥離）されるからである。

【０１１３】部品実装室２９における実装処理が終了す
ると、一体化された各機材１０，１１は搬送アーム２１
によりロードロック室２５に搬送され、前記のようにリ
ーク処理を行なった後にロードロック室２５から取り出
される。

【０１１４】以上の説明に関し、更に以下の項を開示す
る。 （付記１） 銅を主材料とする電極或いは配線に形成さ
れた表面酸化膜を除去することにより、前記電極或いは
配線を清浄する清浄工程を有する半導体装置の製造方法
であって、該清浄工程はギ酸を供給することにより該電
極或いは配線をギ酸雰囲気下に置く第１の工程と、前記
表面酸化膜をギ酸塩に置換する第２の工程と、該ギ酸塩
を還元清浄化する第３の工程とを設け、かつ、前記清浄
工程の後に前記電極或いは前記配線を加熱し、残留する
ギ酸を気化させて除去する工程を設けたことを特徴とす
る半導体装置の製造方法。 （付記２） 付記１記載の半導体装置の製造方法におい
て、前記清浄工程が終了した後、前記電極或いは配線の
表面に絶縁物を被覆する被覆工程を設けたことを特徴と
する半導体装置の製造方法。 （付記３） 付記１記載の半導体装置の製造方法におい
て、前記清浄工程が終了した後、前記電極或いは配線を
他の導体と接合する接合工程を更に設けたことを特徴と
する半導体装置の製造方法。 （付記４） 付記１乃至３のいずれか一項に記載の半導
体装置の製造方法において、前記ギ酸塩を生成するギ酸
は、還元性ガスとの混合雰囲気下で使用されることを特
徴とする半導体装置の製造方法。 （付記５） 付記１乃至４のいずれか一項に記載の半導
体装置の製造方法において、前記第２の工程は、５０hP
a以上１０００hPa以下の減圧雰囲気下で実施されること
を特徴とする半導体装置の製造方法。 （付記６） 付記１乃至５のいずれか一項に記載の半導
体装置の製造方法において、前記第２の工程は、２００
℃以上４００℃以下の加熱雰囲気下で実施することを特
徴とする半導体装置の製造方法。 （付記７） 付記１乃至６のいずれか一項に記載の半導
体装置の製造方法において、前記ギ酸塩を生成するギ酸
は、蒸気或いはミストの状態で前記電極或いは配線に供
給されることを特徴とする半導体装置の製造方法。 （付記８） 付記１乃至８のいずれか一項に記載の半導
体装置の製造方法において、前記ギ酸塩を生成するギ酸
は、爆発限界を持たない溶液濃度で使用されることを特
徴とする半導体装置の製造方法。 （付記９） 付記３乃至８のいずれか一項に記載の半導
体装置の製造方法において、前記接合工程後に、１Pa以
上１hPa以下の減圧雰囲気下で、かつ５０℃以上１５０
℃以下の加熱雰囲気下で前記ギ酸の除去を行なうことを
特徴とする半導体装置の製造方法。 （付記１０） 付記３乃至９のいずれか一項に記載の半
導体装置の製造方法において、前記接合工程で前記電極
或いは配線と他の導体とを接合するのに、超音波振動を
用いることを特徴とする半導体装置の製造方法。 （付記１１） 銅を主材料とする電極或いは配線が設け
られた半導体基板に対し、前記電極或いは配線に形成さ
れた表面酸化膜を清浄する清浄装置を具備する半導体装
置の製造装置であって、前記清浄装置に、前記半導体基
板に対しギ酸を供給するギ酸供給機構と、前記基板を加
熱する加熱機構と、前記半導体基板に対し前記表面酸化
膜と前記ギ酸との反応物であるギ酸塩を還元する還元物
質を供給する還元物質供給機構とを設け、かつ、前記電
極或いは前記配線上に残留するギ酸を除去する保温室を
設けたことを特徴とする半導体装置の製造装置。 （付記１２） 付記１１記載の半導体装置の製造装置に
おいて、前記清浄装置により清浄された前記半導体基板
上に、少なくとも前記電極或いは配線の表面を被覆する
よう導電膜或いは絶縁層を堆積させる堆積装置を更に設
けたことを特徴とする半導体装置の製造装置。 （付記１３） 付記１１記載の半導体装置の製造装置に
おいて、前記清浄装置により清浄された前記半導体基板
と、他の導体と接合する接合装置を更に設けたことを特
徴とする半導体装置の製造装置。 （付記１４） 付記１１乃至１３のいずれか一項に記載
の半導体装置の製造装置において、前記ギ酸供給機構
は、ギ酸と不活性ガスとを混合して前記半導体基板に供
給する構成とされていることを特徴とする半導体装置の
製造装置。 （付記１５） 付記１１乃至１４のいずれか一項に記載
の半導体装置の製造装置において、前記清浄装置と前記
堆積装置を別室に配置したことを特徴とする半導体装置
の製造装置。

【０１１５】

【発明の効果】上述の如く本発明によれば、銅を主材料
とする電極或いは配線に形成された表面酸化膜をギ酸塩
に置換した上で還元除去するため、表面酸化膜を確実に
除去することができる。また、ギ酸或は、電極或いは配
線の表面酸化膜に酸素のない状態で供給され、かつ純水
清浄することなくギ酸を効果的に除去できるため、電極
或いは配線に局所的なコロージョンが発生することを防
止することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例である半導体装置の製造装
置を示す構成図である。

【図２】図１に示す製造装置を用いた半導体装置の製造
方法を説明するための図である。

【図３】図２に示す半導体装置の製造方法の工程フロー
図である。

【図４】本発明の第２実施例である半導体装置の製造装
置を示す構成図である。

【図５】図４に示す製造装置を用いた半導体装置の製造
方法を説明するための図である（その１）。

【図６】図４に示す製造装置を用いた半導体装置の製造
方法を説明するための図である（その２）。

【図７】本発明の第３実施例である半導体装置の製造装
置を示す構成図である。

【図８】図７に示す製造装置を用いた半導体装置の製造
方法を説明するための図である

【図９】ＣＭＰ工程での表面エッチング状態を示す図で
ある。

【図１０】表面酸化膜を還元するのに必要な温度条件を
示す図である。

【符号の説明】

１ 半導体基板 ２ 下層配線 ３ 銅配線 ４ 層間絶縁材 ５ 研磨粒子 ６ 表面酸化膜 ７ カルボン酸ミスト ８ 第１の堆積層 ９ 第２の堆積層 １０ パッケージ基材 １１ 配線基材 １２ パッケージ基材端子 １３ 実装基材端子 １４ 表面酸化膜 １５ 内部配線 １８ 接続ビア ２０ａ，２０ｂ 排気ポンプ ２１ 搬送アーム ２２ａ 予熱室 ２２ｂ 予熱ヒータ ２３ａ 処理室 ２３ｂ 昇降温ヒータ ２３ｃ ミスト導入ノズル ２４ａ 保温ヒータ室 ２４ｂ 保温ヒータ ２５ ロードロック室 ２６ 制御盤 ２７ 搬送室 ２８ ＰＶＤ／ＣＶＤ室 ２９ 部品実装室 ３０ 供給装置 ４０Ａ〜４０Ｃ半導体製造装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水越 正孝 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 渡辺 英二 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平６−190584（ＪＰ，Ａ) Ｗｅｉ Ｌｉｎ、外１名，Ｓｔｕｄｙ ｏｆ Ｆｌｕｘｌｅｓｓ Ｓｏｌｄｅ ｒｉｎｇ Ｕｓｉｎｇ Ｆｏｒｍｉｃ Ａｃｉｄ Ｖａｐｏｒ，ＩＥＥＥ ＴＲ ＡＮＳＡＣＴＩＯＮＳ ＯＮ ＡＤＶＡ ＮＣＥＤ ＰＡＣＫＡＧＩＮＧ，米国, 1999年11月，ＶＯＬ．22，Ｎｏ．４，第 592−601頁 (58)調査した分野(Int.Cl.⁷，ＤＢ名) B23K 31/02 310 H01L 21/3205 H01L 21/768

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 銅を主材料とする電極或いは配線に形成
   された表面酸化膜を除去することにより、前記電極或い
   は配線を清浄する清浄工程を有する半導体装置の製造方
   法であって、該清浄工程はギ酸を供給することにより該電極或いは配
   線をギ酸雰囲気下に置く第１の工程と、前記表面酸化膜
   をギ酸塩に置換する第２の工程と、該ギ酸塩を還元清浄
   化する第３の工程とを設け、 かつ、前記清浄工程の後に前記電極或いは前記配線を加
   熱し、残留するギ酸を気化させて除去する工程を設けた
   ことを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記清浄工程が終了した後、前記電極或いは配線の表面
   に絶縁物を被覆する被覆工程を設けたことを特徴とする
   半導体装置の製造方法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、 前記清浄工程が終了した後、前記電極或いは配線を他の
   導体と接合する接合工程を更に設けたことを特徴とする
   半導体装置の製造方法。
4. 【請求項４】 請求項１乃至３のいずれか一項に記載の
   半導体装置の製造方法において、 前記ギ酸塩を生成するギ酸は、還元性ガスとの混合雰囲
   気下で使用されることを特徴とする半導体装置の製造方
   法。
5. 【請求項５】 請求項１乃至４のいずれか一項に記載の
   半導体装置の製造方法において、 前記ギ酸塩を生成するギ酸は、蒸気或いはミストの状態
   で前記電極或いは配線に供給されることを特徴とする半
   導体装置の製造方法。
6. 【請求項６】 請求項１乃至５のいずれか一項に記載の
   半導体装置の製造方法において、 前記ギ酸塩を生成するギ酸は、爆発限界を持たない溶液
   濃度で使用されることを特徴とする半導体装置の製造方
   法。
7. 【請求項７】 銅を主材料とする電極或いは配線が設け
   られた半導体基板に対し、前記電極或いは配線に形成さ
   れた表面酸化膜を清浄する清浄装置を具備する半導体装
   置の製造装置であって、 前記清浄装置に、前記半導体基板に対しギ酸を供給する
   ギ酸供給機構と、前記基板を加熱する加熱機構と、前記
   半導体基板に対し前記表面酸化膜と前記ギ酸との反応物
   であるギ酸塩を還元する還元物質を供給する還元物質供
   給機構とを設け、 かつ、前記電極或いは前記配線上に残留するギ酸を除去
   する保温室を設けたことを特徴とする半導体装置の製造
   装置。
8. 【請求項８】 請求項７記載の半導体装置の製造装置に
   おいて、 前記清浄装置により清浄された前記半導体基板上に、少
   なくとも前記電極或いは配線の表面を被覆するよう導電
   膜或いは絶縁層を堆積させる堆積装置を更に設けたこと
   を特徴とする半導体装置の製造装置。
9. 【請求項９】 請求項７記載の半導体装置の製造装置に
   おいて、 前記清浄装置により清浄された前記半導体基板と、他の
   導体と接合する接合装置を更に設けたことを特徴とする
   半導体装置の製造装置。