CN1216859A - 半导体装置中的布线图形的自动配置 - Google Patents

Abstract

一种生成半导体装置的核的方法,包括设置虚拟块(10)的步骤,该虚拟块(10)具有连接到所述核之外的外部电路的外部布线上的接点(14)。此外,该生成半导体装置的核的方法包括在所述虚拟块(10)中设置布线禁止区(15)的步骤。配置在该核内的内部布线(17)与接点(14)的连接在所述布线禁止区(15)中是被禁止的。再者,该生成半导体装置的核的方法包括在该核内至少配置所述虚拟块(10)的所述接点(14)的步骤。

Description

半导体装置中的布线图形的自动配置

本发明一般来说涉及半导体装置中的布线图形的自动配置。更具体地说，本发明涉及以略去确认在功能块之内和之外的布线图形中是否发生了干扰的步骤的方式进行的高集成度的半导体装置中的布线图形的自动配置。

如在半导体装置的图形的自动配置和布线的方法中所已知的那样，将功能块称为“基于硬件的核”或简称为“核”，将这些核配置在诸如门阵列的半导体装置中。通过功能单元和由多个功能单元构成的基元(primitive)的组合来设计核。近来，与核的多功能相联系，核的端子的总数增加了。端子的总数主要可以影响核的大小。通过使用计算机来配置半导体装置的功能块和对其进行布线。

现在将参照附图来描述包含核的半导体装置的常规的自动配置和布线方法(相关技术1)。图1是用于描述作为相关技术1的常规的自动配置和布线方法的流程图。图2A是用于表示按照图1中的相关技术1的核的边界线的设置的平面图。图2B是用于示出图2A中表示的核的边界线的附近(圆内)的情况的放大的平面图。同样，图3是用于表示对应于图2A的核的配置和布线图形的平面图，这些布线图形是用作为相关技术1的常规的配置和布线方法来形成的。

现在将参照图1中的流程图说明相关技术1的自动配置和布线方法。

在步骤S20中，根据核的电路规模来设置核的最佳尺寸。如图2A中所示，对于将自动布局过程进行到单元阵列区11的区域(自动布局区)来设置边界线12。

其次，在步骤S21中，在核内的功能单元18是与核外的外部电路的接口。将功能单元18配置在步骤S20中设置的自动布局区的内部，使得功能单元(接口功能单元)18位于边界线12的邻近。

在这种情况下，这是因为，当通过使用计算机来自动地设计内部布线时，增加了配置在核内的内部布线(对应于用图3中示出的参照数字17表示的布线)的设计灵活性。

其后，在步骤S22中，通过使用自动配置和布线程序来自动地对内部布线17进行配置和布线，在该程序中已输入了与多个接口功能单元18有关的数据。此时，如图3中所示，将每一条内部布线17连接到多个接口功能单元18上。

其次，在步骤S23中，参照在步骤S22中形成的核的自动配置和布线的结果，进行在边界线12和所有的接口功能单元18的端子19之间是否保留了布线区“K”的判断。在这种情况下，将布线区“K”用于配置连接到在核之外的外部电路的布线(外部布线，未详细地示出)。换言之，进行在端子19和边界线12之间不存在任何内部布线17的确认。

当判断的结果是在所有的接口功能单元18的端子19和边界线12之间未保留布线区K时，再次进行对应于步骤S22的核的自动配置和布线操作。在另一种方式下，用手工来修正在步骤S22中产生的核的自动配置和布线结果。

如果，在步骤S23中的判断结果是所希望的，则将所判断的自动配置和布线结果作为布局数据来输出。应了解，由于在图3中在所有的端子19和边界线12之间保留布线区K，故图3示意性地表示该在步骤S23中判断为“所希望的”结果的自动配置和布线结果。

作为结果，对应于作为布局数据输出的自动配置和布线结果的端子19可以是能直接与外部布线连接而不引起与内部布线17短路的端子。

但是，在上述的相关技术1中，在接近于边界线12的布线区K不能被保留的情况下，必须重复地进行自动配置和布线操作。否则就需要修正工作，导致设计效率的降低。

为了避免这个问题，已提出了另一种关于自动配置和布线方法的相关技术，在该技术中使用了虚拟块作为核的端子部分。

现在将参照图4至图7来说明该常规的设计方法(即，相关技术2)。图4是用于描述作为相关技术2的常规的自动配置和布线方法的流程图。图5A是用于表示相关技术2中的核的边界线的设置的平面图，与图2A类似。图5B是用于示出图5A中表示的核的边界线的附近的情况的放大的平面图，与图2B类似。图6是用于表示由作为相关技术2的常规的配置和布线方法形成的布局的平面图，与图3类似。图7A是用于表示图4的常规的自动配置和布线方法的对象电路的电路简图。图7B是通过将虚拟块插入到图7A中示出的电路简图而形成的电路图。

如图4和图7A中所示，在图4的第一个步骤S25中，预期在核外的外部端子8的位置，并将虚拟块32插入该预期的外部端子8和作为该核的接口的功能单元28之间。在图7B中示出该情况。在图7A和图7B中，符号“H”表示除了多个功能单元28之外的配置在核的边界线12之内的一组功能单元。

在下一个步骤S26中，确定虚拟块32的端子31的位置。

在下一个步骤S27中，根据核的电路规模确定核的最佳尺寸，并如图5A中所示，设置标志自动布局区的边界线12。

其次，在步骤S28中，将图5B中示出的虚拟块32配置在核的边界线12的邻近。在这种情况下，根据在核中的最小单元的单个单元(对应于由图5B中的虚线包围的最小矩形)来决定该虚拟块32的尺寸。将虚拟块32的端子31设置在虚拟块32内。

在下一个步骤S29中，通过使用自动配置和布线程序来自动地对核内布线17进行配置和布线操作，在该程序中输入了在步骤S28中确定的条件。

在下一个步骤S30中，将在步骤S29中形成的核的自动配置和布线结果作为图6中示出的核的布局数据输出。结果，连接到内部布线17上的端子31变成作为核的接口的端子。

与上述的相关技术1不同，相关技术2具有下述的优点。在位于边界线12的邻近的区域中存在不设置虚拟块32的区域，故可有效地利用该区域。结果，可将所得到的核做得比用相关技术1能实现的核更紧凑。

但是，该常规的自动配置和布线方法仍然有下述缺点，即，所需要的用于对核的功能单元进行配置和布线的布局面积增加了。

换言之，相关技术1的自动配置和布线方法不仅有上述的缺点，即，布局设计的重复，而且有下述的缺点。即，如图2B中所示，将所有的接口功能单元18配置在核的边界线12的附近。由于所有的接口功能单元18集中在核的最外的部分，故核的周边长度延伸了。结果，核的尺寸增加，被核占据的面积也增加。

同样，在相关技术2的自动配置和布线方法中，由于虚拟块32作为核的一部分来占据面积，故被核占据的面积同样增加。

为了解决以上已说明的缺点，可在相关技术1的自动配置和布线方法中设想下述的解决途径。即，不仅将接口功能单元18配置在邻近于边界线12的位置上，而且也配置在边界线12之内。但是，当采用该可供选择的结构时，核内布线17集中在边界线12的内侧，使得布线区K不能被保留，因而布局设计工作的重复次数增加。

日本公开专利申请(JP-A-Heisei 5-267454)公开了下述的核的图形数据生成方法。该图形数据生成方法包括下述步骤(a)至(f)。在步骤(a)中，相对于在核的图形20之外的核的图形20的端子位置Ta将虚拟的端子位置Ts设置到栅格位置G上，该栅格位置G适合于待安装的芯片19的技术，而端子位置Ta是通过另一种不依赖于芯片19的技术形成的。在步骤(b)中，形成将端子Ta和Ts互相连接起来的布线图形La。在步骤(c)中，相对于虚拟位置Ts将新的端子位置Tn设置到适合于芯片19的技术的栅格位置G上。在步骤(d)中，形成将虚拟端子位置Ts连接到新的端子位置Tn上的布线图形Ln。在步骤(e)中，将上述的布线图形La和Ln加到核的图形20上以形成新的图形数据。在步骤(f)中，将新加入的图形数据用作适合于待安装的芯片19的技术的新的核的图形数据P。

但是，该常规的核的图形数据生成方法只有助于缩短自动布局处理时间，而不能解决以上说明的属于相关技术1及相关技术2的问题。

本发明是用来解决如以上描述的在相关技术中的上述问题的。

本发明的一个目的是提供一种半导体装置配置和布线方法以及半导体装置配置和布线装置，该方法和装置可略去确认在功能块之内和之外的布线图形中发生的干扰的步骤。

本发明的另一个目的是提供一种半导体装置配置和布线方法以及半导体装置配置和布线装置，其中可在核的边界线和接口功能单元的端子之间自动地保留用于配置连接到在核之外的外部电路上的外部布线的区域。

本发明的又一个目的是提供一种半导体装置配置和布线方法以及半导体装置配置和布线装置，其中可避免布局设计工作的重复。

本发明的又一个目的是提供一种半导体装置配置和布线方法以及半导体装置配置和布线装置，其中可解决对核的功能单元进行配置/布线所需要的布局面积增加的问题。

本发明的又一个目的是提供一种半导体装置配置和布线方法以及半导体装置配置和布线装置，其中可解决核的尺寸增加的问题。

为了完成本发明的一个方面，生成半导体装置的核的方法包括下述步骤：设置虚拟块，该虚拟块有连接到在核之外的外部电路的外部布线上的接点；在该虚拟块中设置布线禁止区，配置在核内的内部布线与该接点的连接在该布线禁止区中是被禁止的；以及在核内至少配置虚拟块的接点。

在这种情况下，设置布线禁止区的步骤包括设置布线禁止区使其具有基本上为U形的外形，并沿该接点之外的全部方向的一个方向开放。

同样，该生成核的方法包括自动地对包含该接点的核进行配置和布线以生成核的布局数据的步骤。

再者，该生成核的方法还包括从布局数据中删除对应于虚拟块的数据以生成核的配置和布线数据的步骤。

在这种情况下，生成布局数据的步骤包括根据表示该半导体装置的电路特性的电路数据执行核的自动配置和布线操作，该电路数据包含表示虚拟块的数据。

为了完成本发明的另一个方面，生成布局数据的步骤包括执行核的自动配置和布线操作以使内部布线不通过布线禁止区。

为了完成本发明的又一个方面，生成构成半导体装置的核的方法包括下述步骤：设置核的边界线；设置虚拟块；设置该虚拟块的接点，该接点用于连接到在核之外的外部电路的外部布线上；以及配置虚拟块，使得该接点被配置在边界线之内和在邻近于边界线的位置上。

在这种情况下，设置该接点的步骤包括在虚拟块的边缘部分设置该接点。

同样，设置虚拟块的步骤包括设置虚拟块使其具有等于对应于用于构成核的功能单元的最小单元的单个单元的尺寸。

再者，生成核的方法还包括自动地对包含该接点的核进行配置和布线以生成核的布局数据的步骤。

在这种情况下，生成核的方法还包括从布局数据中删除对应于虚拟块的数据以生成核的配置和布线数据的步骤。

同样，生成布局数据的步骤可包括根据表示该半导体装置的电路特性的电路数据执行核的自动配置和布线操作，该电路数据包含表示虚拟块的数据。

再者，该电路数据可包含表示该虚拟块具有对应于用于构成核的功能单元的最小单元的单个单元的尺寸的数据。

在这种情况下，生成布局数据的步骤可包括执行核的自动配置和布线操作以使内部布线不通过在边界线和该接点之间设置的区域。

为了完成本发明的又一个方面，生成半导体装置的核的方法包括下述步骤：设置核的边界线；设置虚拟块，该虚拟块具有连接到在核之外的外部电路的外部布线上的接点；在该虚拟块中设置布线禁止区，配置在核内的内部布线与该接点的连接在该布线禁止区中是被禁止的；以及配置虚拟块，使得该接点被配置在边界线之内和在邻近于边界线的位置上。

为了完成本发明的又一个方面，用于生成半导体装置的核的半导体装置的制造装置包括：用于设置虚拟块的单元，该虚拟块具有连接到在核之外的外部电路的外部布线上的接点；用于在该虚拟块中设置布线禁止区的单元，配置在核内的内部布线与该接点的连接在该布线禁止区中是被禁止的；以及用于在核内至少配置虚拟块的接点的单元。

在这种情况下，用于设置布线禁止区的单元将布线禁止区设置成具有基本上为U形的外形，并沿该接点之外的全部方向的一个方向开放。

同样，在这种情况下，半导体装置的制造装置还包括自动地对包含该接点的核进行配置和布线以生成核的布局数据的单元。

再者，半导体装置的制造装置还包括从布局数据中删除对应于虚拟块的数据以生成核的配置和布线数据的单元。

在这种情况下，用于生成布局数据的单元根据表示该半导体装置的电路特性的电路数据执行核的自动配置和布线操作，该电路数据包含表示虚拟块的数据。

同样，用于生成布局数据的单元执行自动配置和布线操作，以使内部布线不通过布线禁止区。

在这种情况下，用于配置虚拟块的单元在对应于在外部电路中形成的并用于与该接点连接的外部接点的位置上配置虚拟块。

同样，用于配置虚拟块的单元在外部电路中形成的并用于与该接点连接的外部接点和功能单元之间配置虚拟块，该功能单元是作为该核的一部分的该核的接口。

为了完成本发明的又一个方面，用于生成半导体装置的核的半导体装置的制造装置包括：用于设置核的边界线的单元；用于设置虚拟块的单元；用于设置该虚拟块的接点的单元，其中该接点用于连接到在核之外的外部电路的外部布线上；以及用于配置虚拟块使得该接点被配置在边界线之内和在邻近于边界线的位置上的单元。

为了完成本发明的又一个方面，用于设置该接点的单元在虚拟块的边缘部分设置该接点。

在这种情况下，用于设置虚拟块的单元设置虚拟块使其具有等于对应于用于构成核的功能单元的最小单元的单个单元的尺寸。

同样，半导体装置的制造装置还包括用于自动地对包含接点的核进行配置和布线以生成核的布局数据的单元。

再者，半导体装置的制造装置还包括用于从布局数据中删除对应于虚拟块的数据以生成核的配置和布线数据的单元。

在这种情况下，用于生成布局数据的单元根据表示该半导体装置的电路特性的电路数据执行该核的自动配置和布线操作，该电路数据包含表示虚拟块的数据。

同样，该电路数据包含表示该虚拟块具有等于对应于用于构成核的功能单元的最小单元的单个单元的尺寸的数据。

再者，用于生成布局数据的单元执行核的自动配置和布线操作以使配置在核内的内部布线不通过在边界线和该接点之间设置的区域。

在这种情况下，用于配置虚拟块的单元在对应于在外部电路中形成的并用于与该接点连接的外部接点的位置上配置虚拟块。

同样，用于配置虚拟块的单元在外部电路中形成的并用于与该接点连接的外部接点和功能单元之间配置虚拟块，该功能单元是作为该核的一部分的该核的接口。

为了完成本发明的又一个方面，用于生成半导体装置的核的半导体装置的制造装置包括：用于设置核的边界线的单元；用于设置虚拟块的单元，该虚拟块具有连接到在核之外的外部电路的外部布线上的接点；用于在该虚拟块中设置布线禁止区的单元，配置在核内的内部布线与该接点的连接在该布线禁止区中是被禁止的；以及用于配置虚拟块使得该接点被配置在边界线之内和在邻近于边界线的位置上的单元。

通过参照附图可得到本发明的内容的更完整的了解，其中相同的参照数字表示相同的特征，其中：

图1是用于描述作为相关技术1的常规的自动配置和布线方法的流程图；

图2A是用于表示按照图1的相关技术1的核的边界线的设置的平面图；

图2B是用于示出图2A中表示的核的边界线的附近(圆内)的情况的放大的平面图；

图3是用于表示用作为相关技术1的常规的配置和布线方法形成的核的配置和布线图形的平面图；

图4是用于描述作为相关技术2的常规的自动配置和布线方法的流程图；

图5A用于表示按照图4中的相关技术2的核的边界线的设置的平面图；

图5B是用于示出图5A中表示的核的边界线的附近情况的放大的平面图；

图6是用于表示用作为相关技术2的常规的配置和布线方法的核的配置和布线图形的平面图；

图7A是用于表示图4的常规的自动配置和布线方法的对象电路的电路简图；

图7B是通过将虚拟块插入到图7A中示出的电路简图而形成的电路图；

图8是用于描述按照本发明的一个实施例的自动配置和布线方法的流程图；

图9A是用于表示图8的本发明的自动配置和布线方法的对象电路的电路简图；

图9B是通过将虚拟块插入到图9A中示出的电路简图而形成的电路图；

图10A用于表示按照图8的实施例的核的边界线的设置的平面图；

图10B是用于示出图10A中表示的核的边界线的附近(圆内)的情况的放大的平面图；以及

图11是用于表示用按照图8的实施例的配置和布线方法形成的核的配置和布线图形的平面图。

现在将参照附图描述本发明的各种不同的优选实施例。

图8是用于描述按照本发明的第一优选实施例的自动配置和布线方法的流程图。图9A是用于表示图8的该第一自动配置和布线方法的对象电路的电路简图，图9B是通过将虚拟块插入到图9A中示出的电路简图而形成的电路图。图10A、图10B和图11是用于表示用该第1实施例的自动配置和布线方法形成的布局结构的平面图，与图2A、图2B和图3类似。

如前面所说明的那样，应了解在本说明书中将功能块称为“基于硬件的核”或“核”，将这些核配置在诸如门阵列的半导体装置中。

现在参照图9A和9B，在图8的第1步骤S1中将虚拟块10插在核外的外部端子8和作为核的接口的功能单元(接口功能单元)18之间。在图9B中示出所得到的电路。在图9A和9B中，用虚线表示的符号“H”表示除了多个接口功能单元18之外的配置在核的边界线12(见图10A)之内的一组功能单元。

在下一个步骤S2中，将与虚拟块10一起设置的端子14的位置设置在邻近于靠近接口功能单元18的虚拟块10的边界线的位置上(即，虚拟块10的边缘部分)，该端子14位于虚拟块10内(见图10B)。根据等于核的最小单元的单个单元的尺寸来决定虚拟块10的尺寸。这样来配置虚拟块10，使得虚拟块10的端子14与接口功能单元18重叠。用图10B中的符号“M”来表示虚拟块10与接口功能单元18重叠的区域。

也应注意，虚拟块10与接口功能单元18重叠的区域M对应于需要配置端子14所需要的区域。该区域M的尺寸例如等于核(即，虚拟块10的尺寸)的单个单元的尺寸的1/10至1/15。

在步骤S3中，根据核的电路规模来确定核的最佳尺寸，在半导体装置中的预定位置上设置标志自动布局区的边界线12。

其次，在步骤S4中，在边界线12之外和在邻近于核的边界线12的位置上配置虚拟块10。

在这种情况下，这样来设置包含端子14的虚拟块10的一部分，使得该部分超过边界线12并延伸到核的区域内。这就是说，如图10B中所示，虚拟块10也包含在边界线12之下配置端子14的区域，并且，虚拟块10与接口功能单元18重叠。

在下一个步骤S5中，通过使用自动配置和布线程序来进行核的自动配置和布线操作，在该程序中输入了在步骤S4中确定的条件。在这种情况下，要输入的条件包含涉及配置虚拟块10的位置，也涉及端子14的位置的位置数据。

在这种情况下，由于将不被核使用的布线层用作用于虚拟块的端子14的布线层，故没有用于该端子14的该布线层与核内布线(图形)17短路的危险。

此外，为了防止在执行自动布线操作的同时连接到端子14的布线33的一部分被配置在边界线12之外，设置了布线禁止区15。在该布线禁止区15内禁止布线连接到端子14。这样来设置布线禁止区15，使其容许用于连接到端子14的布线基本上只从该端子14之外的全部方向的一个方向连接到该端子14。

将布线禁止区15设置在虚拟块10中，使之包围端子14的周边的主要部分。如图10B中所示，将布线禁止区15设置在位于边界线12之外的虚拟块10的所有部分上。

如图10B中所示，在配置在离边界线12的虚拟块10内的部分(即，与接口功能单元18重叠的部分)中，以U形来形成布线禁止区15，使之包围端子14的周边的主要部分。布线禁止区15具有基本上为U形的外形，并沿该端子14之外的全部方向的一个方向开放。

该布线禁止区15能以对于每一种技术的库的形式来设置，这样就不需要在每次设计核时来设置布线禁止区。

在步骤S6中，从步骤S5中形成的核的自动配置和布线结果中删除关于虚拟块10的数据。

其次，在步骤S7中，将通过从步骤S5中形成的自动配置和布线结果中删除虚拟块10而生成的数据作为如图11中示出的核的布局数据来输出。

结果，在虚拟块10被删除之前存在的虚拟块10的端子14的位置变成核的端子16的位置。同样，将内部布线17连接在该端子16和接口功能单元18之间。结果，不进行在边界线12和所有端子16之间是否保留了用于配置连接到核外的外部电路的布线(外部布线，未详细地示出)的布线区“K”(见图10B和11)的确认。

换言之，不进行在布线区K中是否发生在外部布线和内部布线17之间的干扰的确认。由于设置了U形的布线禁止区15，故没有外部布线连接到端子16上的危险。换言之，由于形成了布线禁止区15，故只在端子16的下侧(即，与边界线12相对的一侧)配置内部布线17。

在上述的相关技术2中，如图6中所示，必须在核的区域中形成虚拟块32的区域(即，等于核的最小单元的单个单元的尺寸)。并且，多个区域的总数等于端子31的总数。在这种情况下，当将电路规模选择为1K数量级的门并且在核中将端子的总数选择为100个时，核的面积约增加10％。但是，在第1实施例中，由于将虚拟块基本上配置在核之外，并且在已进行了核的自动配置和布线的操作之后删除了虚拟块，故没有核的面积增加的危险。

在配置虚拟块10的端子14时，在端子14和边界线12的位置关系已确立的条件下在边界线12的附近配置端子14。结果，在自动布局方法中可方便地配置从端子14至边界线12被界定的电路配置，这是由于在接口功能单元18的端子14和边界线12之间的位置关系是已知的，并且端子14位于边界线12的附近。

同样，由于将布线禁止区15设置成包围虚拟块10的端子14，故如图10B和11中所示，将内部布线(图形)17形成为从端子14起沿朝下的方向延伸。结果，不需要检验在外部布线和内部布线17之间是否发生干扰的步骤。

在本实施例中，虚拟块10位于核的边界线12的邻近，或在跳过核的边界线12的同时延伸到(重叠)核内的小的区域中。然后，在核内配置用于与外部布线连接的端子14。之后，通过使用计算机来进行核的自动配置和布线操作。

因此，由于将核的端子14配置在该核的边界线12的邻近，故不进行检验在端子14和外部布线之间是否发生干扰的确认，因而，可提高布局设计的效率。

同样，由于在已完成核的自动配置和布线操作之后删除了虚拟块，故没有使半导体装置的集成度恶化的危险。

尽管已参照优选实施例描述了本发明，但按照本发明的半导体装置的自动配置和布线图形的方法不只是限于以上说明的实施例，而是可在不偏离本发明的技术范围和精神的情况下进行修正、变更或替代。

如前面已详细地描述的那样，按照本发明的半导体装置的自动配置和布线图形的方法，不再需要确认在核外的外部布线和内部布线之间是否发生干扰的步骤。另外，不增加核所占据的面积。结果，可提供能有效地设计高集成度的半导体装置的半导体装置的自动配置和布线图形的方法。

Claims (32)

1．一种生成半导体装置的核的方法，其特征在于，包括下述步骤：

设置虚拟块(10)，该虚拟块(10)具有连接到在所述核之外的外部电路的外部布线上的接点(14)；

在所述虚拟块(10)中设置布线禁止区(15)，配置在所述核内的内部布线(17)与所述接点(14)的连接在所述布线禁止区(15)中是被禁止的；以及

在所述核内至少配置所述虚拟块(10)的所述接点(14)。

2．根据权利要求1所述的生成所述核的方法，其特征在于：

设置所述布线禁止区(15)的步骤包括设置所述布线禁止区(15)使其具有基本上为U形的外形，并沿所述接点(14)之外的全部方向的一个方向开放。

3．根据权利要求1或2所述的生成所述核的方法，其特征在于，还包括下述步骤：

自动地对包含所述接点(14)的所述核进行配置和布线以生成所述核的布局数据。

4．根据权利要求3所述的生成所述核的方法，其特征在于，还包括下述步骤：

从所述布局数据中删除对应于所述虚拟块(10)的数据以生成所述核的配置和布线数据。

5．根据权利要求3所述的生成所述核的方法，其特征在于：

生成所述布局数据的所述步骤包括根据表示所述半导体装置的电路特性的电路数据执行所述核的自动配置和布线操作，以及

所述电路数据包含表示所述虚拟块(10)的数据。

6．根据权利要求3所述的生成所述核的方法，其特征在于：

生成所述布局数据的所述步骤包括执行所述核的自动配置和布线操作，以使所述内部布线(17)不通过所述布线禁止区(15)。

7．根据权利要求1或2所述的生成所述核的方法，其特征在于，还包括下述步骤：

设置所述核的边界线(12)，其中所述配置所述虚拟块(10)的步骤包括配置所述虚拟块(10)使得所述接点(14)被配置在所述边界线(12)之内和在邻近于所述边界线(12)的位置上。

8．根据权利要求7所述的生成所述核的方法，其特征在于：

设置所述接点(14)的所述步骤包括在所述虚拟块(10)的边缘部分设置所述接点(14)。

9．根据权利要求7所述的生成所述核的方法，其特征在于：

设置所述虚拟块(10)的所述步骤包括设置所述虚拟块(10)使其具有等于对应于用于构成所述核的功能单元的最小单元的单个单元的尺寸。

10．根据权利要求7所述的生成所述核的方法，其特征在于，还包括下述步骤：

自动地对包含所述接点(14)的所述核进行配置和布线以生成所述核的布局数据。

11．根据权利要求10所述的生成所述核的方法，其特征在于，还包括下述步骤：

从所述布局数据中删除对应于所述虚拟块(10)的数据以生成所述核的配置和布线数据。

12．根据权利要求10所述的生成所述核的方法，其特征在于：

生成所述布局数据的所述步骤包括根据表示所述半导体装置的电路特性的电路数据执行所述核的自动配置和布线操作，

所述电路数据包含表示所述虚拟块(10)的数据。

13．根据权利要求12所述的生成所述核的方法，其特征在于：

所述电路数据包含表示所述虚拟块(10)具有对应于用于构成所述核的功能单元的最小单元的单个单元的尺寸的数据。

14．根据权利要求10所述的生成所述核的方法，其特征在于：

生成所述布局数据的步骤包括执行所述核的自动配置和布线操作，以使所述内部布线(17)不通过在所述边界线(12)和所述接点(14)之间设置的区域(K)。

15．一种生成半导体装置的核的半导体装置的制造装置，其特征在于，包括：

用于设置虚拟块(10)的装置，所述虚拟块(10)具有连接到在所述核之外的外部电路的外部布线上的接点(14)；

用于在所述虚拟块(10)中设置布线禁止区的装置，配置在所述核内的内部布线(17)与所述接点(14)的连接在所述布线禁止区(15)中是被禁止的；以及

用于在所述核内至少配置所述虚拟块(10)的所述接点(14)的装置。

16．根据权利要求15所述的半导体装置的制造装置，其特征在于：

用于设置所述布线禁止区(15)的所述装置将所述布线禁止区(15)设置成具有基本上为U形的外形，并沿所述接点(14)之外的全部方向的一个方向开放。

17．根据权利要求15或16所述的半导体装置的制造装置，其特征在于：

还包括用于自动地对包含所述接点(14)的所述核进行配置和布线以生成所述核的布局数据的装置。

18．根据权利要求17所述的半导体装置的制造装置，其特征在于：

还包括从所述布局数据中删除对应于所述虚拟块(10)的数据以生成所述核的配置和布线数据的装置。

19．根据权利要求17所述的半导体装置的制造装置，其特征在于：

用于生成所述布局数据的所述装置根据表示所述半导体装置的电路特性的电路数据执行所述核的自动配置和布线操作，

所述电路数据包含表示所述虚拟块(10)的数据。

20．根据权利要求17所述的半导体装置的制造装置，其特征在于：

用于生成所述布局数据的所述装置执行自动配置和布线操作，以使所述内部布线(17)不通过所述布线禁止区(15)。

21．根据权利要求15或16所述的半导体装置的制造装置，其特征在于：

用于配置所述虚拟块(10)的所述装置在对应于在所述外部电路中形成的并用于与所述接点(14)连接的外部接点(8)的位置上配置所述虚拟块(10)。

22．根据权利要求15或16所述的半导体装置的制造装置，其特征在于：

用于配置所述虚拟块(10)的所述装置在所述外部电路中形成的并用于与所述接点(14)连接的外部接点(8)和功能单元(18)之间配置虚拟块(10)，所述功能单元(18)是作为所述核的一部分的所述核的接口。

23．根据权利要求15或16所述的半导体装置的制造装置，其特征在于，还包括：

用于设置所述核的边界线(12)的装置，

其中，用于配置所述虚拟块(10)的所述装置这样来设置所述虚拟块(10)，使得所述接点(14)被配置在边界线(12)之内和在邻近于所述边界线(12)的位置上。

24．根据权利要求23所述的半导体装置的制造装置，其特征在于：

用于设置所述接点(14)的所述装置在所述虚拟块(10)的边缘部分设置所述接点(14)。

25．根据权利要求23所述的半导体装置的制造装置，其特征在于：

用于设置所述虚拟块(10)的所述装置将所述虚拟块(10)设置成具有等于对应于用于构成所述核的功能单元的最小单元的单个单元的尺寸。

26．根据权利要求23所述的半导体装置的制造装置，其特征在于：

还包括用于自动地对包含所述接点(14)的所述核进行配置和布线以生成所述核的布局数据的装置。

27．根据权利要求26所述的半导体装置的制造装置，其特征在于：

还包括用于从所述布局数据中删除对应于所述虚拟块(10)的数据以生成所述核的配置和布线数据的装置。

28．根据权利要求26所述的半导体装置的制造装置，其特征在于：

用于生成所述布局数据的装置根据表示所述半导体装置的电路特性的电路数据执行所述核的自动配置和布线操作，

所述电路数据包含表示所述虚拟块(10)的数据。

29．根据权利要求28所述的半导体装置的制造装置，其特征在于：

所述电路数据包含表示所述虚拟块(10)具有对应于用于构成所述核的功能单元的最小单元的单个单元的尺寸的数据。

30．根据权利要求26所述的半导体装置的制造装置，其特征在于：

用于生成所述布局数据的所述装置执行所述核的自动配置和布线操作，以使配置在所述核内的内部布线(17)不通过在所述边界线(12)和所述接点(14)之间设置的区域(K)。

31．根据权利要求23所述的半导体装置的制造装置，其特征在于：

用于配置所述虚拟块(10)的所述装置在对应于在所述外部电路中形成的并用于与所述接点(14)连接的外部接点(8)的位置上配置所述虚拟块(10)。

32．根据权利要求23所述的半导体装置的制造装置，其特征在于：

用于配置所述虚拟块(10)的所述装置在所述外部电路中形成的并用于与所述接点(14)连接的外部接点(8)和功能单元(18)之间配置所述虚拟块(10)，所述功能单元(18)是作为所述核的一部分的所述核的接口。

Images