JPH0737981A - 集積回路の配線方法 - Google Patents

集積回路の配線方法

Info

Publication number
JPH0737981A
JPH0737981A JP18275293A JP18275293A JPH0737981A JP H0737981 A JPH0737981 A JP H0737981A JP 18275293 A JP18275293 A JP 18275293A JP 18275293 A JP18275293 A JP 18275293A JP H0737981 A JPH0737981 A JP H0737981A
Authority
JP
Japan
Prior art keywords
wiring
block
wiring terminal
terminal
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18275293A
Other languages
English (en)
Inventor
Mihoko Wakasugi
美穂子 若杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mazda Motor Corp
Original Assignee
Mazda Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mazda Motor Corp filed Critical Mazda Motor Corp
Priority to JP18275293A priority Critical patent/JPH0737981A/ja
Publication of JPH0737981A publication Critical patent/JPH0737981A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 障害点の発生に起因して配線端子間の結線経
路の決定が不可能になるおそれを低減し、配線処理効率
の優れた集積回路の配線方法を提供することを目的とす
る。 【構成】 マトリクス状のグリッドGを有する領域上
に、少なくとも一つの配線端子を有するブロックA10
を配置し、ブロックの一の配線端子から、グリッドGを
プロットするネットを生成し、ブロックの一の配線端子
a12,b14,c16から他のブロックB20の所定
の配線端子a22,b24,c26までの結線経路を決
定する処理を繰り返すことによって、ブロックA10,
20の配線端子間の必要な配線経路を決定する集積回路
の配線方法であって、配線端子a12,b14,c16
を、ブロックA10の周縁から一格子外側のグリッド上
に設定するように構成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSIチップなどの集
積回路の各ブロック間に必要な配線経路を決定する集積
回路の配線方法に関するものである。
【0002】
【従来の技術】近年、LSI(大規模集積回路)のレイ
アウト設計において、LSIを構成するセルブロック或
いはマクロブロックなどのブロック間を配線する際に、
コンピュータを利用する場合が多くなっている。かかる
場合においては、ブロックをマトリクス状のグリッドを
有する領域に配置し、所定のアルゴリズムに基づいて、
ブロック内の配線の必要な端子(以下、「配線端子」と
称する)の間の結線経路を決定している。ここに、図6
および図7は、従来の集積回路の配線方法を説明するた
めの図である。図6に示すように、ブロックA100に
は、4つの配線端子a102,b104,c106およ
びd108が設定され、また、これら4つの配線端子a
102,b104,c106およびd108以外の部分
に対しては、いかなる結線も禁止されている。また、図
7に示すように、ブロックB120には、3つの配線端
子a122,b124およびc126が設定されてい
る。ここに、ブロックA100の配線端子a102とブ
ロックB120の配線端子a122との間を接続する必
要があり、同様に、配線端子b104と配線端子b12
4との間および配線端子c106と配線端子c126と
の間を接続する必要があるとする。
【0003】これら二つのブロックA,Bは、マトリク
ス状のグリッドGを有する領域に、適切な距離をもって
配置される。所定のブロックの配置が完了した後、コン
ピュータ(図示せず)は、例えば、ブロックA100の
配線端子a102を選択し、配線用プログラムの所定の
アルゴリズムを用いて、この配線端子a102とブロッ
クB120の配線端子a122との間にネットを生成す
る。このネットは、マトリクス状のグリッドGを直線で
結ぶことによって生成される。このようにコンピュータ
が、所定のブロックの一の配線端子から、接続の必要な
配線端子までのネットを生成する処理を繰り返すことに
よって、ブロックの配線端子間の必要な結線経路が決定
される。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の集積回路の配線方法を用いた場合に、たとえば、図
7に示すように、配線端子a102と配線端子a122
との間の結線経路を決定し、次いで、配線端子b104
と配線端子b124との間の結線経路を決定すると、配
線端子c106と配線端子c126とを接続することが
不可能になる場合があるという問題点があった。すなわ
ち、配線端子c106からは、図6の矢印に示すように
一方向にのみネットを引き出すことが可能であるため、
配線端子c106から一格子外側にあるグリッド130
において障害点が発生し、結線不能になる配線端子が生
じるおそれが大きかった。ひとたび障害点が発生し、あ
る配線端子と配線端子との間の結線経路を決定すること
が不可能になると、障害点を生じさせている結線経路を
取り消して、再びネットの生成をやりなおさなければな
らず、配線処理効率の低下を招いていた。そこで、本発
明は、障害点の発生に起因して配線端子間の結線経路の
決定が不可能になるおそれを低減し、配線処理効率の優
れた集積回路の配線方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明のかかる目的は、
マトリクス状のグリッドを有する領域上に、少なくとも
一つの配線端子を有するブロックを、少なくとも二以上
配置し、ブロックの一の配線端子から、グリッドをプロ
ットするネットを生成し、ブロックの一の配線端子から
他のブロックの所定の配線端子までの結線経路を決定す
る処理を繰り返すことによって、ブロックの配線端子間
の必要な配線経路を決定する集積回路の配線方法であっ
て、配線端子を、ブロックの周縁から一格子外側のグリ
ッド上に設定することによって達成される。本発明の好
ましい実施態様においては、配線端子をブロックに予め
結線するように構成されている。本発明のさらに好まし
い実施態様においては、配線端子をブロックから一格子
外側のグリッド上に仮想的に設定するように構成されて
いる。本発明のさらに好ましい実施態様においては、ブ
ロックの一の配線端子から他のブロックの所定の配線端
子までの結線経路が全て決定された後、配線端子の各々
とブロックとの結線を画定するように構成されている。
【0006】本発明のさらに好ましい実施態様において
は、他のブロックの配線端子までの結線経路が決定され
た配線端子と電気的に等価な配線端子の有無を判定し、
等価な配線端子が存在する場合に、これを消去するよう
に構成されている。
【0007】
【作用】本発明によれば、配線端子が、ブロックから一
格子外側のグリッド上に設定されているため、原則とし
て、一の配線端子から三方向にネットを引き出すことが
可能となるため、障害点が発生するおそれが低減され
る。また、本発明の好ましい実施態様によれば、配線端
子が、ブロックに予め結線されているため、既存の配線
用プログラムを変更することなく、配線処理効率を向上
させることができる。また、本発明のさらに好ましい実
施態様によれば、配線端子を、ブロックの周縁から一格
子点外側に仮想的に設定し、仮想的に設定された一の配
線端子から、他のブロックの所定の配線端子までの経路
が全て決定された後に、配線端子の各々とブロックとの
結線を画定するため、配線用プログラムの結線経路決定
のためのアルゴリズム自体を変更することなく、配線処
理効率を向上させることができる。本発明のさらに好ま
しい実施態様によれば、他のブロックの配線端子までの
結線経路が決定された配線端子と電気的に等価な配線端
子の有無を判定し、該等価な配線端子が存在する場合に
は、これを消去するため、以後の処理においては、この
配線端子が位置していたグリッド上を、ネットが通過す
ることができ、結線経路の選択の余地が増大し、障害点
の発生をさらに低減させることが可能となる。
【0008】
【実施例】以下、添付図面に基づいて、本発明の実施例
につき詳細に説明を加える。図1は、本発明にかかる第
1の実施例において用いられるブロックを示す図であ
る。同図に示すように、ブロックA10には、4つの配
線端子a12,b14,c16およびd18が設けられ
ている。各配線端子a12,b14,c16およびd1
8は、ブロックの周縁から一格子点外側のグリッドG
(後述)上に位置するように設定され、各配線端子a1
2,b14,c16およびd18とブロックAとの間に
は、予め結線がなされている。これら配線端子から、他
のブロックの接続の必要な所定の配線端子までの結線経
路は、以下の手順によって決定される。まず、このブロ
ックA10を、マトリクス状のグリッドGを有する領域
上の所定の位置に、各配線端子a12,b14,c16
およびd18が、グリッドG上に位置するように配置す
る。ここに、グリッドGは、マトリクス状に設けられた
格子の交点をいう。図1に示すように、各配線端子a1
2,b14,c16およびd18が、ブロックAの周縁
から一格子外側に設定されているため、各配線端子a1
2,b14,c16およびd18からは、各配線端子の
矢印のように、原則として3方向に結線経路を選択する
ことができる。なお、本実施例においては、縦方向のグ
リッドG間の距離が、横方向のグリッドG間の距離より
も長くなるように設定されている。これらグリッドG間
の距離は、設計しているLSIの配線ルール等にしたが
って変更される。
【0009】次いで、結線の必要な他のブロック、たと
えば、ブロックB20を、マトリクス状のグリッドを有
する領域の所定の位置に配置する。ブロックB20に
は、図2に示すように、3つの配線端子a22,b24
およびc26が設けられている。結線の必要な全てのブ
ロックの配置が完了すると、配線用プログラムの所定の
アルゴリズムにしたがって選択されたあるブロックの一
の配線端子から、該配線端子との結線が必要な他のブロ
ックの配線端子に向かって、ネットの生成が開始され
る。このネットは、グリッドGを直線で結ぶことによっ
て生成される。コンピュータ(図示せず)は、接続の必
要な全ての配線端子間の結線経路が決定するまでこの処
理を繰り返す。図2は、ブロックA10とブロックB2
0との間の結線経路の一部を例示した図である。ここ
に、ブロックA10の配線端子a12とブロックB20
の配線端子a22との間を接続する必要があり、同様
に、配線端子b14と配線端子b24との間および配線
端子c16と配線端子c26との間を接続する必要があ
るとする。例えば、図2に示すように、ブロックA10
の配線端子a12およびb14から、ブロックB20の
配線端子a22およびb22に向かうネットが生成され
た場合を考える。この場合、配線端子c16から一格子
下側のグリッド30をネットが通過していても、ブロッ
クA10の配線端子c16からは、矢印に示すように2
方向に、ネットを生成することが可能であるため、グリ
ッド30において、障害点が発生した場合にも、この配
線端子c16から、ブロックBの配線端子c26に対し
て、ネットを生成することが可能となる。
【0010】なお、結線経路の生成は、従来の既知のア
ルゴリズムを用いて行なわれるため、これ以上の説明は
省略する。以上説明したように、第1の実施例によれ
ば、障害点が発生するおそれを低減させ、集積回路の配
線処理の処理効率を向上させることができる。また、ブ
ロックから一格子外側に設定され、ブロックと予め結線
された配線端子を有するブロックを、マトリクス状のグ
リッドを有する領域に配置して、配線端子間の結線経路
を決定するため、配線用プログラムを変更することな
く、配線処理の処理効率を向上させることができる。次
に、本発明にかかる他の集積回路の配線方法につき説明
を加える。図3は本発明にかかる第2の実施例において
用いられるブロックを示す図である。ブロックA40に
は、4つの配線端子a42,b44,c46およびd4
8が、ブロックの周縁から一格子点外側に仮想的に設け
られている。この仮想的に設けられた配線端子(以下
「仮想配線端子」と称する)は、実際にブロックが有す
る配線端子(以下「実配線端子」と称する)から、設計
するLSIのルールや、使用する自動配線ツールのとり
きめなどにしたがって、所定の側のブロックの周縁から
一格子点外側の位置に設定される。この処理は、配線用
プログラムの初期的な処理段階の一部を変更することに
よってなされ得る。ブロックA40においては、その周
縁部に実配線端子a52,b54,c56およびd58
が存在するため、図3に示す位置に、仮想配線端子a4
2,b44,c46およびd48が設定される。これら
仮想配線端子から、他のブロックの接続の必要な所定の
仮想配線端子までの結線回路は、以下の手順によって決
定される。
【0011】まず、このブロックA40および結線の必
要な他のブロックB60,C70(図4参照)などを、
マトリクス状のグリッドGを有する領域の所定の位置に
配置する。結線の必要な全てのブロックの配置が完了す
ると、前述した第1の実施例と同様に、配線用プログラ
ムの所定のアルゴリズムにしたがって選択されたあるブ
ロックの一の仮想配線端子から、該配線端子との結線が
必要な他のブロックの仮想配線端子に向かって、ネット
の生成が開始される。例えば、図4に示すような、仮想
配線端子a62,b64およびc66が仮想的に設定さ
れているブロックB60と、仮想配線端子a72,b7
4,b76およびe78が設定されているブロックC7
0との間のネットの生成を考える。ブロックB60の仮
想配線端子a62からブロックC70の配線端子a72
に向かうネットが生成されると、ブロックB60および
ブロックC70の仮想配線端子のうち、仮想配線端子a
62と電気的に等価な配線端子、すなわち、等電位端子
の存在の有無が判定される。この場合に、仮想配線端子
a62の等電位端子は、ブロックB60或いはブロック
C70には設定されていないため、次いで、ブロックB
60の配線端子b64からブロックC70の配線端子b
74に向かうネットが生成される。このネットが生成さ
れると、ブロックB60およびブロックC70の仮想配
線端子のうち、仮想配線端子b64の等電位端子の存在
の有無が判定される。ブロックB60には、仮想配線端
子b64の等電位端子は存在しないが、ブロックC70
には、仮想配線端子b64の等電位端子である仮想配線
端子b76が設定されているため、この仮想配線端子b
76が消去される。
【0012】したがって、これ以後は、仮想配線端子b
76が位置していたグリッドを、他のネットが通過する
ことが可能になる。このように、あるブロックの仮想配
線端子と、他のブロックの仮想配線端子との間にネット
が生成される毎に、等電位端子の存在を判定し、存在す
る場合にこれを消去することによって、結線経路の選択
の幅を増大することができる。上述した処理を繰り返す
ことによって、マトリクス状の領域に配置された全ての
ブロックの配線端子間の必要な結線経路が生成された
後、各ブロックの実配線端子と、仮想配線端子との間の
結線がなされ、各ブロック間の結線経路が最終的に決定
される。なお、前述したように、第2の実施例において
は、仮想配線端子と実配線端子との間の結線は、予めな
されていないため、配線用プログラムを変更し、該プロ
グラムの初期的な処理段階に、配線端子を一格子点外側
に設定するための処理を追加し、かつ、ブロックの配線
端子間の必要な結線経路が生成された段階で、仮想的に
設定された配線端子とブロックとの間の結線をするため
の処理を追加する必要がある。
【0013】以上説明したように、第2の実施例によれ
ば、一の仮想配線端子から、他のブロックの仮想配線端
子へ向かうネットが生成されると、一の配線端子の等電
位端子の有無を判定し、等電位端子が存在する場合に
は、これを消去するため、以後の処理においては、等電
位端子である仮想配線端子が位置していたグリッド上を
ネットが通過することができ、配線経路の選択の余地が
増大する。本発明は、以上の実施例に限定されることな
く特許請求の範囲に記載された発明の範囲内で種々の変
更が可能であり、それらも本発明の範囲内に包含される
ものであることはいうまでもない。たとえば、前記実施
例においては、縦方向のグリッド間の距離が、横方向の
グリッド間の距離よりも大きなマトリクス状の領域に、
ブロックを配置したが、ブロックを、正方形状のマトリ
クス状の領域、或いは、横方向のグリッド間の距離が、
縦方向のグリッド間の距離よりも大きな領域に、配置す
る場合であっても、本発明を適用可能であることは明ら
かである。また、前記第2の実施例においては、その内
部に実配線端子を有していないブロックについて、本発
明の配線方法を適用したが、これに限定されるものでは
なく、その内部に実配線端子を有するブロックに対して
も、本発明を適用することが可能である。この場合、図
5に示すように、ブロックD80の内部の実配線端子a
82或いはd84から、設計するLSIのルールや、使
用する自動配線ツールのとりきめなどにしたがって、ブ
ロックD80の側部から一格子点外側に仮想配線端子a
86或いはd88を設定すればよい。
【0014】さらに、前記第2の実施例においては、マ
トリクス状の領域に配置された全てのブロックの仮想配
線端子間の必要な結線経路が生成された後、各ブロック
の実配線端子と、仮想配線端子との間の結線がなされた
が、あるブロックの一の仮想配線端子と、他のブロック
の他の仮想配線端子との間の結線経路が決定される毎
に、一の仮想配線端子と実配線端子との間および他の仮
想配線端子と実配線端子との間を結線してもよい。ま
た、本発明にかかる集積回路の配線方法が適用可能なブ
ロックは、例えば、単一のゲートなど小規模のものであ
ってもよく、また、所定の論理設計の終了したメガセル
など大規模なものであってもよいことは明らかである。
さらに、配線用プログラムのアルゴリズムは、従来から
の配線手法であるメーズ法、ラインサーチ法、チャネル
ルータ法などのいずれもを使用できることは明らかであ
る。特に、第1の実施例においては、配線用プログラム
を変更することなく、本発明を適用することが可能であ
り、また、第2の実施例においても、アルゴリズム自体
を変更することなく、本発明を適用することが可能であ
る。
【0015】
【発明の効果】本発明によれば、障害点の発生すること
に起因して配線端子の結線が不可能になるおそれを低減
し、配線処理効率の優れた集積回路の配線方法を提供す
ることが可能になる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例にかかる配線方法を適
用した第1の実施例のブロックを示す図である。
【図2】 第1の実施例におけるブロックの配線端子間
の結線経路の一部を例示した図である。
【図3】 本発明にかかる配線方法を適用した第2の実
施例のブロックを示す図である。
【図4】 第2の実施例におけるブロックの配線端子間
の結線経路の一部を例示した図である。
【図5】 実配線端子を内部に有するブロックに本発明
を適用した状態を示す図である。
【図6】 従来の集積回路の配線方法に適用されるブロ
ックを示す図である。
【図7】 従来の集積回路の配線方法におけるブロック
の配線端子間の結線経路の一部を例示した図である。
【符号の説明】
10,40,100 ブロックA 12,22,102,122 配線端子a 14,24,104,124 配線端子b 16,26,106,126 配線端子c 18,108 配線端子d 20,60,120 ブロックB 30,G,130 グリッド 42,62,72,86 仮想配線端子a 44,64,74,76 仮想配線端子b 46,66 仮想配線端子c 48,88 仮想配線端子d 52,82 実配線端子a 54 実配線端子b 56 実配線端子c 58,84 実配線端子d 70 ブロックC 78 仮想配線端子e 80 ブロックD

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 マトリクス状のグリッドを有する領域上
    に、少なくとも一つの配線端子を有するブロックを、少
    なくとも二以上配置し、前記ブロックの一の配線端子か
    ら、前記グリッドをプロットするネットを生成し、前記
    ブロックの一の前記配線端子から他のブロックの所定の
    配線端子までの結線経路を決定する処理を繰り返すこと
    によって、前記ブロックの前記配線端子間の必要な配線
    経路を決定する集積回路の配線方法であって、 前記配線端子が、前記ブロックの周縁から一格子外側の
    グリッド上に設定されたことを特徴とする集積回路の配
    線方法。
  2. 【請求項2】 前記配線端子が、前記ブロックに予め結
    線されていることを特徴とする請求項1に記載の集積回
    路の配線方法。
  3. 【請求項3】 前記配線端子が、前記グリッド上に仮想
    的に設定されていることを特徴とする請求項1に記載の
    集積回路の配線方法。
  4. 【請求項4】 前記ブロックの一の配線端子から前記他
    のブロックの所定の配線端子までの結線経路が、全て決
    定された後、前記配線端子の各々と前記ブロックとの結
    線を画定することを特徴とする請求項3に記載の集積回
    路の配線方法。
  5. 【請求項5】 さらに、前記他のブロックの配線端子ま
    での結線経路が決定された前記配線端子と電気的に等価
    な配線端子の有無を判定し、等価な配線端子が存在する
    場合に、該等価な配線端子を消去することを特徴とする
    請求項3または4に記載の集積回路の配線方法。
JP18275293A 1993-07-23 1993-07-23 集積回路の配線方法 Pending JPH0737981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18275293A JPH0737981A (ja) 1993-07-23 1993-07-23 集積回路の配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18275293A JPH0737981A (ja) 1993-07-23 1993-07-23 集積回路の配線方法

Publications (1)

Publication Number Publication Date
JPH0737981A true JPH0737981A (ja) 1995-02-07

Family

ID=16123819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18275293A Pending JPH0737981A (ja) 1993-07-23 1993-07-23 集積回路の配線方法

Country Status (1)

Country Link
JP (1) JPH0737981A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360354B1 (en) 1997-11-04 2002-03-19 Nec Corporation Automatic arrangement of wiring patterns in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360354B1 (en) 1997-11-04 2002-03-19 Nec Corporation Automatic arrangement of wiring patterns in semiconductor device

Similar Documents

Publication Publication Date Title
US5615128A (en) Towards optimal steiner tree routing in the presence of rectilinear obstacles
US7183659B2 (en) Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
US5341310A (en) Wiring layout design method and system for integrated circuits
CN114386356A (zh) 芯片设计的布线方法及装置、设备、存储介质
CN111723544A (zh) X结构下考虑障碍内布线的Steiner树构建方法
JPH0737981A (ja) 集積回路の配線方法
JP2771165B2 (ja) 半導体集積回路装置のレイアウト設計方法
JPH08274177A (ja) 半導体集積回路の論理素子配置処理方法
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
JP3133571B2 (ja) 半導体集積回路の自動レイアウト方法
JP2001308189A (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JP4119504B2 (ja) 配線禁止領域設定方法
JP2620150B2 (ja) 半導体集積回路装置における配線レイアウト方法
JPH02241062A (ja) 半導体装置のセル配置方法
JP3014157B2 (ja) 自動配線方式
JP3062149B2 (ja) 自動配線方法
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JPH08110917A (ja) Lsi配線方法
JP2002203906A (ja) 遅延時間調整回路およびこれを用いた配線方法
JPH0737987A (ja) 半導体集積回路配線方法
JPH01321564A (ja) 半導体集積回路のレイアウト装置
JP2000311944A (ja) 半導体装置の配線設計方法
JP2932792B2 (ja) 回路分割装置
JPH0476154B2 (ja)
JPH07168867A (ja) レイアウト配線処理方法