CN1118006C

CN1118006C - 电压检测电路

Info

Publication number: CN1118006C
Application number: CN99123974A
Authority: CN
Inventors: 近藤千晶
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-11-20
Filing date: 1999-11-22
Publication date: 2003-08-13
Anticipated expiration: 2019-11-22
Also published as: US6222398B1; KR100339257B1; JP2000155140A; KR20000035580A; JP3230502B2; CN1254873A; EP1003046A1

Abstract

一种电压检测电路包括：在检测到当电源电压VDD下降到预先设定的第一基准电压以下时输出检测信号SD1的低电压检测电路(1)；检测到当电源电压VDD处于比预先设定的第一基准电压要高的第二基准电压以上时输出检测信号SD2的高电压检测电路(2)；暂时保存检测信号SD2并作为数据DT2供给低电压检测电路(1)，将低电压检测电路(1)设定为可动作状态或者停止动作状态的锁存器(3)。该电路可实现程序的通用化。

Description

电压检测电路

技术领域

迄今，本发明涉及一种电压检测电路，特别是涉及适合内置在单片机、ROM或者RAM等半导体存储器、或者数字信号处理器(DSP)内的电压检测电路。

背景技术

迄今，内置在单片机中的低电压检测电路是为了检测出施加到单片机上的电源电压比基准电压低的电压。

为此，设计单片机时，几乎所有的电路构成都相同而只有电源电压不同，例如当基准电压设定为4V时，上述低电压检测电路，对于电源电压设定为5V的单片机而言，当电源电压低于4V时可以检测出来，而对于电源电压设定为3V的单片机，即使单片机内的其它电路均正常动作，由于检测出低电压，认为CPU(中央处理器)的电源电压低下，使得为防止误动作的复位处理措施动作，结果单片机内的其它电路也无法工作。

为了避免这种情况，可以考虑采用以下二种方法。

(1)在制造时作为掩膜选择，根据单片机的电源电压，选择将低电压检测电路设定为可动作状态，或者设定为恒定停止动作状态。

在上述例中，在制造电源电压设定为5V的单片机时，作为掩膜选择将低电压检测电路设定为可动作状态，而制造电源电压设定为3V的单片机时，作为掩膜选择将低电压检测电路设定为恒定停止动作状态。

(2)在制造单片机时将低电压检测电路的初始状态设定为恒定停止动作状态，而在使用单片机时，根据其电源电压可以通过CPU的指令来许可低电压检测电路的动作，或者保持不许可状态。在上述例中，在使用电源电压设定为5V的单片机时，低电压检测电路由CPU的指令许可其动作，而使用电源电压设定为3V的单片机时，由CPU的指令不许可其动作，保持恒定停止动作状态。

但是，上述已有的(1)的方法的缺点在于，虽然对于将程序等以掩膜ROM的形式写入到掩膜ROM型的单片机等可以指定掩膜选择的单片机的情况，可以有效地使用，而对于通用性高，程序是由各个用户在使用时写入到EPROM的EPROM型单片机等不能指定掩膜选择的单片机的情况，就不能有效地使用。

另一方面，上述已有的(2)的方法的缺点在于，要根据单片机的电源电压由CPU的命令许可或者不许可低电压检测电路的动作，必须根据不同的电源电压变更程序，使得程序不能通用化。

发明内容

为此，本发明正是针对上述问题的发明，即目的是提供一种即使在单片机本体制造之后，也可以根据设定的电源电压控制低电压检测电路的动作状态，使程序相同化的电压检测电路。

一种电压检测电路，它包括：低压检测电路，它的第一接线端具有电源电压，而它的第二接线端接地，用以检测所加的低于第一预定基准电压的电源电压，并输出第一检测信号；高压检测电路，它的第一接线端具有电源电压，而它的第二接线端接地，用以检测高于第二预定基准电压的电源电压，所述第二预定基准电压高于所述第一预定基准电压，并输出第二检测信号；锁存器，它的输入端连到所述高压检测电路的输出端一侧，用以接收来自高压检测电路的第二检测信号；它的输出端连到所述低压检测电路的输入端一侧，而且该锁存器保存第二检测信号，并输出数据信号，该数据信号被送给所述低压检测电路；其中该数据信号的第一电平使所述低压检测电路置于可动作状态，该数据信号的第二电平使所述低压检测电路处于停止动作状态；传送CPU指令的内部总线；寄存器，它的输入端连到所述内部总线，用以接收CPU的指令，并根据CPU的指令设定第一和第二电平当中的任一个；第一门电路，它的第一输入端连到所述低压检测电路的输出端一侧，用以接收来自该低压检测电路的第一检测信号；它的第二输入端连到寄存器的输出端一侧，用以接收来自寄存器的反相输出信号，并且所述第一门电路执行第一检测信号和反相输出信号的第一“与”操作，输出第一逻辑信号；第二门电路，它的第一输入端连到所述低压检测电路的输出端一侧，用以接收来自该低压检测电路的第一检测信号；它的第二输入端连到寄存器的输出端一侧，用以接收来自寄存器的不反相输出信号，并且第二门电路执行第一检测信号和不反相输出信号的第二“与”操作，输出第二逻辑信号；标志位触发装置，它的第一输入端连到所述第一门电路的输出端一侧，用以接收第一门电路的第一逻辑信号；它的第二输入端连到所述内部总线，用以接收CPU指令，并根据第一逻辑信号的第一状态将该标志位触发装置设定在第一状态，还按照CPU的指令复位。

作为优选，所述的电压检测电路，其中所述标志位触发装置是设置/复位型双稳态电路。

一种电压检测电路，它包括：第一低压检测电路，它的第一接线端具有电源电压，它的第二接线端接地，用以检测所加的低于第一预定基准电压的电源电压，并输出第一检测信号；第二低压检测电路，它的第一接线端具有电源电压，它的第二接线端接地，用以检测所加的低于第二预定基准电压的电源电压，所述第二预定基准电压低于第一预定基准电压，并输出第二检测信号；高压检测电路，它的第一接线端具有电源电压，它的第二接线端接地，用以检测高于第三预定基准电压的电源电压，所述第三预定基准电压高于所述第一预定基准电压，并输出第三检测信号；锁存器，它的输入端连到所述高压检测电路的输出端一侧，用以接收来自该高压检测电路的第二检测信号；它的输出端连到所述第一和第二低压检测电路的输入端，而且该锁存器保持第三检测信号，并输出数据信号，此数据信号被送给所述第一低压检测电路，还被反相并被送给所述第二低压检测电路；其中该数据信号的第一电平使所述第一低压检测电路处于可动作状态，该数据信号的第二电平使所述第一低压检测电路处于停止动作状态；以及所述反相数据信号的第一电平使所述第二低压检测电路处于可动作状态，该反相数据信号的第二电平使所述第二低压检测电路处于停止动作状态；选择器，连接到所述第一和第二低压检测电路的输出端，分别用以接收来自所述第一和第二低压检测电路的第一和第二检测信号，并且该选择器还接收来自所述锁存器的数据信号；并且该选择电路根据来自所述锁存器的数据信号选择所述第一和第二检测信号中的任一个，输出选择信号；传输CPU指令的内部总线；寄存器，它的输入端连到所述内部总线，用以接收CPU的指令，并根据CPU的指令设定第一和第二电平中的任一个；第一门电路，它的第一输入端连到所述选择器的输出端一侧，用以接收来自所述选择器的选择信号；它的第二输入端连到所述寄存器的输出端一侧，用以接收来自所述寄存器的反相输出信号，并且该第一门电路执行所述选择信号和反相输出信号的第一“与”操作，输出第一逻辑信号；第二门电路，它的第一输入端连到所述选择器的输出端一侧，用以接收来自所述选择器的选择信号；它的第二输入端连到所述寄存器的输出端一侧，用以接收来自所述寄存器的不反相输出信号，并且第二门电路执行所述选择信号和不反相输出信号的第二“与”操作，输出第二逻辑信号；标志位触发装置，它的第一输入端连到所述第一门电路的输出端一侧，用以接收所述第一门电路的第一逻辑信号；它的第二输入端连到所述内部总线，用以接收CPU指令，并根据第一逻辑信号的第一状态将该标志位触发装置设定在第一状态，还按照CPU的指令复位。

作为优选，所述的电压检测电路，其中，所述标志位触发装置是设置/复位型双稳态电路。

依据本发明的构成，即使在单片机本体制造之后，也可以根据设定的电源电压控制低电压检测电路的动作状态，使程序通用化。

附图说明

以下对附图及其主要符号作简单说明。

图1为表示本发明实施例1的电压检测电路的电路构成的概略电路图。

图2为表示本发明实施例2的电压检测电路的电路构成的概略电路图。

在上述附图中，1、11、12-低电压检测电路，2、13-高电压检测电路，3、14-锁存器(动作状态设定装置)，4、16-寄存器，5、17-门电路，6、18-与门(复位信号生成电路)，7、19-标志位触发装置，15-选择器。

具体实施方式

以下参照附图具体地说明本发明实施例。

实施例1

首先说明实施例1。

本例的电压检测电路置于单片机内，大致由低电压检测电路1、高电压检测电路2、锁存器3、寄存器4、门电路5、与门6、标志位触发装置7和内部总线8所构成。

低电压检测电路1，其一端施加电源电压VDD，另一端接地，在检测到当电源电压VDD在预先设定的第一基准电压VREF1以下时，输出”H”电平的检测信号SD1。高电压检测电路2，其一端施加电源电压VDD，另一端接地，在检测到当电源电压VDD在比预先设定的第一基准电压VREF1要高的第二基准电压VREF2以上时，输出”H”电平的检测信号SD2。

锁存器3暂时保存检测信号SD2并作为数据DT2输出给低电压检测电路1，一旦当检测信号SD2变为”H”电平时，将一直保存该信号。低电压检测电路1，在数据DT2为”H”电平时设定为可动作状态，而在数据DT2为”L”电平时设定为停止动作状态。寄存器4，其输入端与内部总线8相连，由通过内部数据总线8由图中未画出的CPU核心所提供的指令将其内容设定为”H”电平或”L”电平中的任一个。

门电路5，其第一输入端输入检测信号SD1，第2输入端反相输入寄存器4的输出信号，对检测信号SD1和寄存器4的输出信号的反相信号取逻辑与，当其结果为”H”电平时，则将标志位触发装置7设置为”H”电平。与门6，其第一输入端输入检测信号SD1，第二输入端输入寄存器4的输出信号，对检测信号SD1和寄存器4的输出信号取逻辑与，其结果作为内部复位信号SR输出。

标志位触发装置7，例如为设置·复位型双稳态电路等构成，由门电路5的”H”电平输出信号设置为”H”电平，由通过内部数据总线8由图中未画出的CPU核心所提供的指令复位为”L”电平。还有，标志位触发装置7的内容，可以通过内部数据总线8由图中未画出的CPU核心所提供的指令读出。

以下说明上述构成的电压检测电路的动作。在以下的说明中，动作模式分为初始电源电压VDDB设定在第二基准电压VREF2以上的第一模式和初始电源电压VDDB设定在第二基准电压VREF2以下的第二模式，并分别对其进行说明。

(a)第一模式

①第一初始状态

首先说明，作为初始状态，锁存器3的数据DT2设定为”L”电平，低电压检测电路1处于停止动作状态，还有，由通过内部数据总线8由图中未画出的CPU核心所提供的指令将标志位触发装置7复位为”L”电平，同时将寄存器4的内容设定为”L”电平的情况。

首先，当初始电源电压VDDB设定在第二基准电压VREF2以上时，高电压检测电路2将其检测出来并输出”H”电平的检测信号SD2，锁存器3暂时保存”H”电平的检测信号SD2并作为”H”电平的数据DT2提供给低电压检测电路1。这样，低电压检测电路1被设定为可动作状态。

然后，电源电压VDD从初始电源电压VDDB开始下降，当降低到第二基准电压VREF2以下时，虽然高电压检测电路2将其检测出来并输出”L”电平的检测信号SD2，锁存器3在检测信号SD一旦变为”H”电平时将其持续保存，因而继续向低电压检测电路1提供”H”电平的数据DT2。

进一步，电源电压VDD继续下降，当降低到第1基准电压VREF1以下时，低电压检测电路1将其检测出来并输出”H”电平的检测信号SD1，”H”电平的检测信号SD1通过门电路5将标志位触发装置7设置为”H”电平。因此，图中未画出的CPU核心通过内部数据总线8由指令将标志位触发装置7的内容读出，可以识别到电源电压VDD降低。为此，图中未画出的CPU核心可以采取为防止误动作的复位处理等措施。

还有，作为初始状态，由于寄存器4的内容设定为”L”电平，”H”电平的检测信号SD1不会通过与门6，因而内部复位信号SR将保持在”L”电平状态。

②第二初始状态

其次说明，作为初始状态，锁存器3的数据DT2设定为”L”电平，低电压检测电路1处于停止动作状态，还有，由通过内部数据总线8由图中未画出的CPU核心所提供的指令将标志位触发装置7复位为”L”电平，同时将寄存器4的内容设定为”H”电平的情况。

还有，电源电压VDD从所设定的初始电源电压VDDB下降到第二基准电压VREF2以下时动作与上述第一初始状态的情况大致相同，在此省略其说明。

然后，电源电压VDD进一步下降，当降低到第一基准电压VREF1以下时，低电压检测电路1将其检测出来并输出”H”电平的检测信号SD1，”H”电平的检测信号SD1通过与门6输出”H”电平的内部复位信号SR。因此，图中未画出的CPU核心和单片机内部的其它电路，根据”H”电平的内部复位信号SR，可以识别到电源电压VDD降低，可以采取为防止误动作的复位处理等措施。

还有，作为初始状态，由于寄存器4的内容设定为”H”电平，”H”电平的检测信号SD1不会通过门电路5，标志位触发装置7将保持在”L”电平状态。

(b)第二模式

作为初始状态，锁存器3的数据DT2设定为”L”电平，低电压检测电路1处于停止动作状态，还有，由通过内部数据总线8由图中未画出的CPU核心所提供的指令将标志位触发装置7复位为”L”电平的情况。

首先，当初始电源电压VDDB设定在第2基准电压VREF2以下时，高电压检测电路2将其检测出来并输出”L”电平的检测信号SD2，锁存器3将初始状态的”L”电平的数据DT2提供给低电压检测电路1。这样，低电压检测电路1被设定为停止动作状态。

在这种状态下，电源电压VDD下降，即使降低到第一基准电压VREF1以下，由于低电压检测电路1处于被设定的停止动作状态，低电压检测电路1不会检测出电源电压VDD下降到第1基准电压VREF1以下的状况。

因此，无论寄存器4设定为什么样的内容，标志位触发装置7都保持复位在”L”电平的状态，内部复位信号SR保持在”L”电平，图中未画出的CPU核心无论在硬件上还是在软件上都不能识别电源电压VDD下降的状态，因而不会采取复位处理等措施。这样，单片机内部的其它电路继续正常动作。

这样，依据该例的构成，通过将初始电源电压VDDB设定在第二基准电压VREF2以上或者以下，可以将低电压检测电路1设定为可动作状态或者停止动作状态。

为此，由于即使是在单片机制造以后，也可以将低电压检测电路1设定为可动作状态或者停止动作状态，不仅对于掩膜ROM型单片机等可以进行掩膜选择指定的单片机，而且对于EPROM型单片机等不能进行掩膜选择指定的单片机，都可有效地使用本电路。

还有，依据该例的构成，由于程序不参与低电压检测电路1的可动作状态或者停止动作状态的设定，在不同电源电压的单片机中，均可采用通用的程序。

实施例2

下面说明实施例2。

本例的电压检测电路置于单片机内，大致由低电压检测电路11和12、高电压检测电路13、锁存器14、选择器15、寄存器16、门电路17、与门18、标志位触发装置19和内部总线20所构成。

低电压检测电路11，其一端施加电源电压VDD，另一端接地，在检测到当电源电压VDD在比预先设定的第一基准电压VREF1以下时，输出”H”电平的检测信号SD1。低电压检测电路12，其一端施加电源电压VDD，另一端接地，在检测到当电源电压VDD在比预先设定的第一基准电压VREF1要低的第二基准电压VREF2以下时，输出”H”电平的检测信号SD2。高电压检测电路13，其一端施加电源电压VDD，另一端接地，在检测到当电源电压VDD在比预先设定第一基准电压VREF1要高的第三基准电压VREF3以上时，输出”H”电平的检测信号SD3。

锁存器14暂时保存检测信号SD3并作为数据DT3输出给低电压检测电路11和12以及选择器15，一旦当检测信号SD3变为”H”电平时，将持续保持该信号。低电压检测电路11，在数据DT3为”H”电平时设定为可动作状态，而在数据DT3为”L”电平时设定为停止动作状态。另一方面，低电压检测电路12，由于数据DT3反相后输入，则在数据DT3为”H”电平时设定为停止动作状态，而在数据DT3为”L”电平时设定为可动作状态。选择器15，其第一输入端输入检测信号SD1，第二输入端输入检测信号SD2，当输入到控制端的数据DT3为”H”电平时选择输出检测信号SD1，当数据DT3为”L”电平时选择输出检测信号SD2。

寄存器16，其输入端与内部总线20相连，通过内部数据总线20由图中未画出的CPU核心所提供的指令将其内容设定为”H”电平或”L”电平中的任一个。门电路17，其第一输入端输入选择器15的输出信号，第二输入端反相输入寄存器16的输出信号，对选择器15的输出信号和寄存器16的输出信号的反相信号取逻辑与，当其结果为”H”电平时，则将标志位触发装置19设置为”H”电平。

与门18，其第一输入端输入选择器15的输出信号，第二输入端输入寄存器16的输出信号，对选择器15的输出信号和寄存器16的输出信号取逻辑与，其结果作为内部复位信号SR输出。

标志位触发装置19，例如为设置与复位型双稳态电路构成，由门电路17的”H”电平输出信号设置为”H”电平，通过内部数据总线20由图中未画出的CPU核心所提供的指令复位为”L”电平。还有，标志位触发装置19的内容，可以通过内部数据总线20由图中未画出的CPU核心所提供的指令读出。

以下说明上述构成的电压检测电路的动作。在以下的说明中，动作模式分为初始电源电压VDDB设定在第三基准电压VREF3以上的第一模式和初始电源电压VDDB设定在第三基准电压VREF3以下的第二模式进行说明。

(a)第一模式

①第一初始状态

首先说明，作为初始状态，锁存器14的数据DT3设定为”L”电平，低电压检测电路11处于停止动作状态，而低电压检测电路12处于可动作状态，还有，由通过内部数据总线20由图中未画出的CPU核心所提供的指令将标志位触发装置19复位为”L”电平，同时将寄存器16的内容设定为”L”电平的情况。

首先，当初始电源电压VDDB设定在第三基准电压VREF3以上时，高电压检测电路13将其检测出来并输出”H”电平的检测信号SD3，锁存器14暂时保存”H”电平的检测信号SD3并作为”H”电平的数据DT3提供给低电压检测电路11和12以及选择器15。这样，低电压检测电路11被设定为可动作状态，而低电压检测电路12被设定为停止动作状态。而选择器15根据”H”电平的数据DT3处于选择输出检测信号SD1的状态。

然后，电源电压VDD从初始电源电压VDDB开始下降，当降低到第三基准电压VREF3以下时，虽然高电压检测电路13将其检测出来并输出”L”电平的检测信号SD3，锁存器14在检测信号SD3一旦变为”H”电平时将其持续保存，因而继续向低电压检测电路11和12以及选择器15提供”H”电平的数据DT3。

进一步，电源电压VDD继续下降，当降低到第一基准电压VREF1以下时，低电压检测电路11将其检测出来并输出”H”电平的检测信号SD1，”H”电平的检测信号SD1通过选择器15和门电路17将标志位触发装置19设置为”H”电平。因此，图中未画出的CPU核心通过内部数据总线20由指令将标志位触发装置19的内容读出，可以识别到电源电压VDD降低。为此，图中未画出的CPU核心可以采取为防止误动作的复位处理等措施。

还有，作为初始状态，由于寄存器16的内容设定为”L”电平，”H”电平的检测信号SD1不会通过与门18，因而内部复位信号SR将保持在”L”电平状态。

②第二初始状态

其次说明，作为初始状态，锁存器14的数据DT3设定为”L”电平，低电压检测电路11处于停止动作状态，而低电压检测电路12处于可动作状态，还有，由通过内部数据总线20由图中未画出的CPU核心所提供的指令将标志位触发装置19复位为”L”电平，同时将寄存器16的内容设定为”H”电平的情况。

还有，电源电压VDD从所设定的初始电源电压VDDB下降到第三基准电压VREF3以下时的动作与上述第一初始状态的情况大致相同，在此省略其说明。

然后，电源电压VDD进一步下降，当降低到第一基准电压VREF1以下时，低电压检测电路11将其检测出来并输出”H”电平的检测信号SD1，”H”电平的检测信号SD1通过选择器15和与门18输出”H”电平的内部复位信号SR。因此，图中未画出的CPU核心和单片机内部的其它电路，根据”H”电平的内部复位信号SR，可以识别到电源电压VDD降低，可以采取为防止误动作的复位处理等措施。

还有，作为初始状态，由于寄存器16的内容设定为”H”电平，”H”电平的检测信号SD1不会通过门电路17，标志位触发装置19将保持在”L”电平状态。

(b)第二模式

①第一初始状态

首先，当初始电源电压VDDB设定在第三基准电压VREF3以下时，高电压检测电路13将其检测出来并输出”L”电平的检测信号SD3，锁存器14继续向低电压检测电路11和12以及选择器15提供初始状态的”L”电平的数据DT3。这样，低电压检测电路11保持在被设定的停止动作状态，而低电压检测电路12保持在被设定的可动作状态。而选择器15根据”L”电平的数据DT3处于选择输出检测信号SD2的状态。

然后，电源电压VDD从初始电源电压VDDB开始下降，当降低到第一基准电压VREF1以下，而在第二基准电压VREF2以上时，由于低电压检测电路11保持在被设定的停止动作状态，不会检测出电源电压VDD已在第一基准电压VREF1以下的状态。还有，虽然低电压检测电路12处于被设定的可动作状态，由于电源电压VDD在第二基准电压VREF1以上，将继续输出”L”电平的检测信号。

进一步，电源电压VDD继续下降，当降低到第二基准电压VREF2以下时，低电压检测电路12将其检测出来并输出”H”电平的检测信号SD2，”H”电平的检测信号SD1通过选择器15和门电路17将标志位触发装置19设置为”H”电平。因此，图中未画出的CPU核心通过内部数据总线20由指令将标志位触发装置19的内容读出，可以识别到电源电压VDD降低。为此，图中未画出的CPU核心可以采取为防止误动作的复位处理等措施。

还有，作为初始状态，由于寄存器16的内容设定为”L”电平，”H”电平的检测信号SD2不会通过与门18，因而内部复位信号SR将保持在”L”电平状态。

②第二初始状态

还有，电源电压VDD从所设定的初始电源电压VDDB下降到第一基准电压VREF1以下，而在第二基准电压VREF2以上时的动作与上述第一初始状态的情况大致相同，在此省略其说明。

然后，电源电压VDD进一步下降，当降低到第二基准电压VREF2以下时，低电压检测电路12将其检测出来并输出”H”电平的检测信号SD2，”H”电平的检测信号SD2通过选择器15和与门18输出”H”电平的内部复位信号SR。因此，图中未画出的CPU核心和单片机内部的其它电路，根据”H”电平的内部复位信号SR，可以识别到电源电压VDD降低，可以采取为防止误动作的复位处理等措施。

还有，作为初始状态，由于寄存器16的内容设定为”H”电平，”H”电平的检测信号SD2不会通过门电路17，标志位触发装置19将保持在”L”电平状态。

这样，依据该例的构成，通过将初始电源电压VDDB设定在第三基准电压VREF3以上或者以下，可以将低电压检测电路11和12设定为可动作状态或者停止动作状态。

为此，在上述实施例1的效果的基础上，即使在将初始电源电压VDDB设定在第三基准电压VREF3以下的情况下，由于也可以检测到电源电压VDD下降到第二基准电压VREF2以下的状况，图中未画出的CPU核心和单片机内部的其它电路，也可以识别到电源电压VDD降低，这时，可以采取为防止误动作的复位处理等措施。

以上，虽然是参照附图说明了本发明的实施例，但具体构成并不限定于这些实施例，只要不脱离本发明的要点所进行的设计变更都包含在本发明内。

例如，在上述各实施例中，在上述实施例2中，虽然只示出了设置低电压检测器电路11和12，以及高电压检测电路13的例子，但并不限定于此，也可以设置三个以上的低电压检测电路，二个以上的高电压检测电路。依据这样的构成，更容易实现电源电路以外的电路的通用化和程序的通用化，同时通过一个高电压检测电路的检测信号检测出电路的异常高电压，根据该检测信号，构成防止电路破坏的装置，可以提高安全性。

进一步，在上述实施例中，虽然是采用与门6和18的输出信号作为内部复位信号SR，但并不限定于此，也可以将该信号作为中断信号，不仅对图中未画出的CPU核心采取防止误动作的措施，而且可以作为执行其它中断处理。

还有，在上述实施例中，有关该发明的电压检测电路虽然是以置于单片机内为例进行了说明，但并不限定于此，也可以内置到RAM或者ROM等半导体存储器、数字信号处理器(DSP)等电子电路中。依据这样的构成，在这些电路中，可以实现电源电路以外的电路的通用化和程序的通用化。

如上所述，依据本发明的构成，即使是在单片机等本体制造以后，也可以根据所设定的电源电压，控制低电压检测电路的动作状态，实现程序的通用化。

因此，本发明可以适用于EPROM型单片机等不能进行掩膜选择指定的单片机，半导体存储器或者电子电路中，同时对于不同电源电压的单片机或者电子电路，也可以实现程序的通用化。

Claims

1.一种电压检测电路，其特征是包括：

低压检测电路(1)，它的第一接线端具有电源电压，而它的第二接线端接地，用以检测所加給的低于第一预定基准电压的电源电压，并输出第一检测信号；

高压检测电路(2)，它的第一接线端具有电源电压，而它的第二接线端接地，用以检测高于第二预定基准电压的电源电压，所述第二预定基准电压高于所述第一预定基准电压，并输出第二检测信号；

锁存器(3)，它的输入端连到所述高压检测电路的输出端一侧，用以接收来自高压检测电路的第二检测信号；它的输出端连到所述低压检测电路的输入端一侧，而且该锁存器保存第二检测信号，并输出数据信号，该数据信号被送给所述低压检测电路；其中该数据信号的第一电平使所述低压检测电路置于可动作状态，该数据信号的第二电平使所述低压检测电路处于停止动作状态；

传送CPU指令的内部总线(8)；

寄存器(4)，它的输入端连到所述内部总线，用以接收CPU的指令，并根据CPU的指令设定第一和第二电平当中的任一个；

第一门电路(5)，它的第一输入端连到所述低压检测电路的输出端一侧，用以接收来自该低压检测电路的第一检测信号；它的第二输入端连到寄存器的输出端一侧，用以接收来自寄存器的反相输出信号，并且所述第一门电路执行第一检测信号和反相输出信号的第一“与”操作，输出第一逻辑信号；

第二门电路(6)，它的第一输入端连到所述低压检测电路的输出端一侧，用以接收来自该低压检测电路的第一检测信号；它的第二输入端连到寄存器的输出端一侧，用以接收来自寄存器的不反相输出信号，并且第二门电路执行第一检测信号和不反相输出信号的第二“与”操作，输出第二逻辑信号；

标志位触发装置(7)，它的第一输入端连到所述第一门电路的输出端一侧，用以接收第一门电路的第一逻辑信号；它的第二输入端连到所述内部总线，用以接收CPU指令，并根据第一逻辑信号的第一状态将该标志位触发装置设定在第一状态，还按照CPU的指令复位。

2.如权利要求1所述的电压检测电路，其特征是，所述标志位触发装置是设置/复位型双稳态电路。

3.一种电压检测电路，它包括：

第一低压检测电路，它的第一接线端具有电源电压，它的第二接线端接地，用以检测所加給的低于第一预定基准电压的电源电压，并输出第一检测信号；

第二低压检测电路，它的第一接线端具有电源电压，它的第二接线端接地，用以检测所加給的低于第二预定基准电压的电源电压，所述第二预定基准电压低于第一预定基准电压，并输出第二检测信号；

高压检测电路，它的第一接线端具有电源电压，它的第二接线端接地，用以检测高于第三预定基准电压的电源电压，所述第三预定基准电压高于所述第一预定基准电压，并输出第三检测信号；

锁存器，它的输入端连到所述高压检测电路的输出端一侧，用以接收来自该高压检测电路的第二检测信号；它的输出端连到所述第一和第二低压检测电路的输入端，而且该锁存器保持第三检测信号，并输出数据信号，此数据信号被送给所述第一低压检测电路，还被反相并被送给所述第二低压检测电路；其中该数据信号的第一电平使所述第一低压检测电路处于可动作状态，该数据信号的第二电平使所述第一低压检测电路处于停止动作状态；以及所述反相数据信号的第一电平使所述第二低压检测电路处于可动作状态，该反相数据信号的第二电平使所述第二低压检测电路处于停止动作状态；

选择器，连接到所述第一和第二低压检测电路的输出端，分别用以接收来自所述第一和第二低压检测电路的第一和第二检测信号，并且该选择器还接收来自所述锁存器的数据信号；并且该选择电路根据来自所述锁存器的数据信号选择所述第一和第二检测信号中的任一个，输出选择信号：

传输CPU指令的内部总线；

寄存器，它的输入端连到所述内部总线，用以接收CPU的指令，并根据CPU的指令设定第一和第二电平中的任一个；

第一门电路(17)，它的第一输入端连到所述选择器的输出端一侧，用以接收来自所述选择器的选择信号；它的第二输入端连到所述寄存器的输出端一侧，用以接收来自所述寄存器的反相输出信号，并且该第一门电路执行所述选择信号和反相输出信号的第一“与”操作，输出第一逻辑信号；

第二门电路(18)，它的第一输入端连到所述选择器的输出端一侧，用以接收来自所述选择器的选择信号；它的第二输入端连到所述寄存器的输出端一侧，用以接收来自所述寄存器的不反相输出信号，并且第二门电路执行所述选择信号和不反相输出信号的第二“与”操作，输出第二逻辑信号；

标志位触发装置，它的第一输入端连到所述第一门电路的输出端一侧，用以接收所述第一门电路的第一逻辑信号；它的第二输入端连到所述内部总线，用以接收CPU指令，并根据第一逻辑信号的第一状态将该标志位触发装置设定在第一状态，还按照CPU的指令复位。

4.如权利要求3所述的电压检测电路，其特征是，所述标志位触发装置是设置/复位型双稳态电路。