CN101076866A - 配置集成电路的系统和方法 - Google Patents

配置集成电路的系统和方法 Download PDF

Info

Publication number
CN101076866A
CN101076866A CNA2005800426677A CN200580042667A CN101076866A CN 101076866 A CN101076866 A CN 101076866A CN A2005800426677 A CNA2005800426677 A CN A2005800426677A CN 200580042667 A CN200580042667 A CN 200580042667A CN 101076866 A CN101076866 A CN 101076866A
Authority
CN
China
Prior art keywords
fuse
integrated circuit
tube core
substrate
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800426677A
Other languages
English (en)
Other versions
CN101076866B (zh
Inventor
安德鲁·S·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN101076866A publication Critical patent/CN101076866A/zh
Application granted granted Critical
Publication of CN101076866B publication Critical patent/CN101076866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

一种用于配置集成电路的系统和方法。实施例包括一种用于制造集成电路(IC)的方法，该方法包括：将该集成电路的配置项目与至少一类熔丝的至少一个熔丝相关联，其中熔丝包括位字段和物理熔丝；并且通过将该至少一个熔丝设置为一个值来配置该集成电路，这包括逻辑组合多个熔丝值以确定特定配置，其中熔丝值中的至少一个在该集成电路的制造之后不可更改。

Description

配置集成电路的系统和方法
相关申请
本申请要求了皆提交于2004年11月12日的美国专利申请号60/627,673和60/627,766的优先权。本申请还与提交于2005年11月14目的美国专利申请号(尚未分配的，代理人案卷号为ATEC.P004的“Controlling Clock Rates Configuration Information”)相关。
技术领域
所披露的实施例涉及制造集成电路的系统和方法。
背景技术
很多集成电路(IC)在各个制造阶段是可改变的或可配置的，以产生基本IC的不同变化。这是高效和经济的制造惯例。传统制造方法的一个缺点是：某些IC在制造后可被未授权的人配置或重配置。结果，IC可能被损坏，IC可能不能适当作用以用于想要的用途，或者可能导致其他非故意的和非期望的结果。因此，期望的是，能够以一种高效、安全并提供最大程度的配置灵活性的方式在各个制造阶段或在制造后配置或重配置IC。
通过引用的结合
本说明书中提及的每个出版物、专利和/或专利申请通过引用整体结合于此，如同明确地和单独地指出每个单独的出版物和/或专利申请通过引用被结合一样。
附图说明
图1是根据实施例的系统的框图。
图2是根据实施例的管芯和功能配置逻辑电路的框图。
图3A、图3B和图3C是根据实施例的配置位的分配图。
图4是根据实施例的设置熔丝值的方法的流程图。
图5是根据实施例的设置熔丝值的方法的流程图。
图6是根据实施例的设置熔丝值的方法的流程图。
图7是根据实施例的ASIC的特定可配置部件的框图。
具体实施方式
这里所描述的本发明的实施例提供了解决上述传统方法的问题的方案。在下面的描述中，各个例子是为了说明而给出的，但都并非旨在为限制性的。例如，示出并讨论一种具有图形处理能力的专用集成电路(ASIC)。然而，这些实施例同样适用于期望在制造过程或产品生命周期中的各个点配置其功能的任何类型的集成电路。
参考图1，示出了系统100的实施例。系统100包括IC封装120。IC封装120包括管芯102和衬底104。衬底104事实上是底上有焊料球106且顶(侧面A)上有焊料凸块(未示出)的电路板。这是球栅阵列封装的例子，但本发明不局限于此。焊料凸块将管芯102附着到衬底104。在传统IC中，焊料凸块将管芯连接到衬底上的包括输入/输出(I/O)功能的垫。在本发明的实施例中，IC封装120还包括亦具有I/O单元功能的配置逻辑单元108。配置逻辑单元108在管芯102的侧面A的右部示出。为清楚起见，只示出了两个配置单元108。可考虑多于两个的配置逻辑单元108。
代替连接到I/O垫，配置逻辑单元108连接到衬底104的底侧(侧面B)上的衬底熔丝114。
IC封装120还包括管芯102的侧面B上的管芯熔丝110。在管芯102装配到衬底104上之后，就极难访问管芯熔丝110，从而使得在制造之后使用这些熔丝进行非故意的或未授权的更改几乎不可能。管芯熔丝110连接到配置逻辑单元108。为清楚起见，未示出该连接。
远离IC封装120的是存储器部件112，在一个实施例中是存储配置数据的只读存储器(ROM)。如下面更详细解释的那样，配置数据、衬底熔丝114和管芯熔丝110的组合允许IC封装120的灵活、安全的配置。
这里使用的术语“熔丝”泛指一位字段，其可被设置或查询，其可包括存在于管芯102或衬底104上的实际物理熔丝。在这里描述的实施例中，限定了四种类型的熔丝。一种类型的熔丝称为管芯熔丝。管芯熔丝存在于称为熔丝盒的模块之内的IC上。缺省状态是使熔丝值被拉高。可替选地，该值可通过在封装步骤之前使用激光切割至电能的连接而被驱动为低。术语“切割”熔丝这里用来表示将熔丝设置为特定值。在一些情况下，不发生物理切割。术语“切割”和“设置”可互换地用来表示设置熔丝的值以影响特定的相关联配置项目，包括IC 120的行为、功能或模式。
在一个实施例中，这里用作示例，IC是ASIC。这里，术语ASIC可与术语IC互换使用，但本发明不局限于ASIC。
另一种类型的熔丝称为衬底熔丝(如图1所示，元件114)。除了存在于IC封装衬底104的底层上并且在封装装配步骤之后由激光设置以外，衬底熔丝与管芯熔丝(如图1所示，元件110)起到类似功能。
另一种类型的熔丝称为存储器部件熔丝。在一个实施例中，存储器部件是只读存储器(ROM)，但可以可替选地为任何其他类型的存储器部件。存储器部件熔丝由写入ROM映像(image)内指定位置的值来限定。更多细节在下面给出。
又另一种类型的熔丝称为软件熔丝。软件熔丝由通过软件写入特定内部寄存器位字段的值来限定。使用软件熔丝，可以模拟其他(管芯、衬底和存储器部件)熔丝的不同设置，使得无需实际设置或切割管芯熔丝、衬底熔丝和存储器部件熔丝就可以测试IC的配置。在各个实施例中，软件熔丝仅用于调试，并应在生产部件上被禁止。在生产部件上禁止软件熔丝的一个理由是要阻止IC在制造之后的非故意的或未授权的修改。更多细节在下面给出。
所有这些熔丝映射到ASIC的不同功能。在一个实施例中，ASIC将起到如从将针对特定功能在单独的四个熔丝(管芯、衬底、ROM和软件)中的每一个中限定的、如由任何覆盖(override)设置所修改的值进行逻辑组合获得的值所指定的功能。在一个实施例中，通过将这四个熔丝中的每一个中限定的值在一起进行逻辑或运算来将它们相组合，但本发明不局限于此。
参考图2，示出了根据一个实施例的将熔丝进行逻辑组合。示出了衬底熔丝114、管芯熔丝110和ROM熔丝(“从存储器部件耦合的数据”)204。如图所示，使用或门202来对三个熔丝值进行或运算，且输出由配置逻辑单元108接收。配置逻辑单元108又输出功能配置控制数据到IC上的各个部件和寄存器。
在各个实施例中，软件可以复制ASIC所使用的配置值。每个熔丝值都可以被单独读回。管芯熔丝110的位和衬底熔丝114的位在它们的缺省状态下读回值1，如果它们被切割，则读回值0。然而，当将这四个熔丝值一起进行或运算以确定最终IC行为时，管芯和衬底熔丝值被首先反转。
在一个实施例中，存在32个可用于配置IC的配置位。在一实施例中，32个位被分配给涉及特定配置项目的14个单独单元，所述特定配置项目可包括行为、功能或模式。图3A、图3B和图3C中示出了这32个位的一种可能分配。也可以进行很多其他分配。
图3A列出了具有相关联的或对应的管芯、ROM和软件熔丝、并且也具有对应的衬底熔丝的项目。图3B列出了具有对应的管芯、ROM和软件熔丝、并且也具有对应的衬底熔丝、并且修改器件标识(ID)设置的项目。图3C列出了具有对应的管芯、ROM和软件熔丝、但不具有对应的衬底熔丝的项目。
参考图3A，功能或模式的名称在标题为“名称”的列中列出。根据一个实施例的32位内特定范围的位在标题为“范围”的列中列出。由这些位配置的功能或模式在标题为“功能”的列中列出。功能的缺省行为在标题为“缺省行为”的列中列出。在一个实施例中，当无熔丝被切割时，发生缺省行为。“最大管道”功能允许在IC中使得最大数目的光栅管道可用。在一个实施例中，IC包含4个光栅管道，但通过配置位1:0，可使得光栅管道中的1到3个不可用。在缺省配置中，所有4个光栅管道都被使能。因为图形ASIC在这里被用作例子，所以提到了诸如光栅管道和几何管道的硬件和/或软件特征。然而，实施例不局限于图形处理或图形IC，而是同样适用于具有可变化地配置的不同功能的任何IC。
“最大几何管道”功能指示被使得可用的顶点引擎(vertex engine)的数目。在一个实施例中，可使得3、4、5或6个顶点引擎可用，但本发明不局限于此。
当核心时钟或存储器时钟频率被检测到高于由最大核心时钟或最大存储器时钟熔丝设置所设置的值时，“使能超频保护”功能使得IC上的电路能够将核心时钟频率切换到较慢的时钟。在一个实施例中，较慢的时钟是66MHz外围部件接口时钟(PCICLK)。在一个实施例中，每个时钟都被独立监视，但仅核心时钟以这种方式被控制，或被“扼制”。此功能阻止未授权的人将IC的时钟速率更改为超过适当的、安全的速率。作为缺省配置，超频保护未被使能。
“移动禁止”功能禁止低压差分信令(LVDS)。
“工作站禁止”功能改变IC的修订ID，以指示工作站特征不应被使用。作为缺省配置，工作站特征被使能。
图3B列出了修改器件标识(ID)设置、具有对应的管芯、ROM和软件熔丝、并且也具有对应的衬底熔丝的项目。
“改变ID”功能位与来自存储器部件或ROM 112的“改变ID”位进行或运算。当不存在ROM时，“改变ID”位来自外部管脚。“功能级”功能改变IC器件120的器件ID。作为缺省，PCI器件ID的值被设置为4A，但这只是一个例子，并非旨在为限制性的。
图3C列出了具有对应的管芯、ROM和软件熔丝、但不具有对应的衬底熔丝的项目。
“有缺陷管道”功能允许管道被标记为有缺陷。“最大存储器通道”功能为IC与存储器部件之间的存储器接口配置最大数目的存储器通道位。
“禁止ROM熔丝”功能允许IC被配置成使ROM不能切割熔丝。
“禁止软件熔丝”功能将IC配置成使熔丝不能由软件切割或设置。对于生产IC，软件熔丝通常被禁止，因为不希望向用户提供该功能。软件熔丝对于在制造和测试过程中进行调试是有用的。
“最大核心时钟”功能允许最大核心时钟速率被设置成以16.67MHz增加。当使能超频保护功能被使能并确定时钟速率时，此功能被使用，该时钟速率当被超过时使得核心时钟被切换到较低频率时钟。
“最大存储器时钟”功能允许最大存储器时钟速率被设置成以16.67MHz增加。当使能超频保护功能被使能并设置时钟速率时，此功能被使用，该时钟速率当被超过时使得存储器时钟被切换到较低频率时钟。
“内部修订ID”功能允许设置对IC制造商有意义的内部修订ID。
可以从和/或向任何源或目的地器件读和/或写熔丝值。在一个实施例中，使用下面的32位视频输入端口(VIP)寄存器来读和/或写熔丝值。每个寄存器的位字段解码按照图3A、图3B和图3C中所示的表的“范围”列映射。
CONFIG_DIE_FUSES-从管芯熔丝读值
CONFIG_SUBSTRATE_FUSES-从衬底熔丝读值
CONFIG_ROM_FUSES-从ROM读熔丝值
CONFIG_REGISTER_FUSES-读和写软件熔丝值
在一个实施例中，从ROM的字节7A(位7到0)、7B(15-8)、7C(23-16)和7D(31-24)读熔丝的ROM版本。
在一个实施例中，软件熔丝值都缺省为“0”，除非被重写。
在一个实施例中，当通过上述寄存器访问时，管芯和衬底熔丝值以其原始状态读回，但如前面提到的那样，当确定ASIC的最终硬件设置时，管芯和衬底熔丝值在与ROM和软件熔丝值进行或运算之前被反转。
由于IC上存在熔丝，所以IC可以以某个标准配置构建，该标准配置可包括不是所有IC生产版本都需要或期望的特征和/或功能。在很多IC被构建之后，可以在测试之后通过激光切割熔丝来配置特定的IC类型或变化，以实质上产生不同的IC。另外，可以确定哪些IC部件适当地工作，哪些有缺陷，并且可以禁止有缺陷器件。
在各个实施例中，在设置用于生产的熔丝值的方法的选择方面具有灵活性。参考图4、图5和图6，说明设置用于生产的熔丝值的许多可能方法中的一种方法。
参考图4，在封装正被制造的一组或许多IC之前执行方法400。
在402，切割用于速度分组(speed binning)成最低速度组部件的期望时钟速度的IC管芯熔丝。这对于不同时钟可包括不同时钟速度。在404，确定是否存在任何有缺陷管道。如果存在有缺陷管道，则在406切割用于那些管道的管芯熔丝，使得对于IC的工作，有缺陷管道将不被使能、或可使用、或可访问。如果不存在有缺陷管道，则接着在408确定IC的几何管道的数目是否将被限制。如果几何管道的数目将被限制，则在410切割最大几何管道熔丝。在410切割最大几何管道熔丝之后，过程继续到后封装和最终测试方法500。方法500还可以在全速(at-speed)自动测试设备(ATE)测试之后或者在基于插座的测试之后应用。如果几何管道的数目将不被限制，则过程直接继续到方法500。
参考图5，在502确定管道的最大数目是否小于有缺陷管道的数目。如果管道的最大数目不小于有缺陷管道的数目，则在506切割用于不打算用于移动器件的IC的移动禁止熔丝。如果管道的最大数目小于有缺陷管道的数目，则在504切割最大管道熔丝。然后，在506切割用于不打算用于移动器件的IC的移动禁止熔丝。
如果IC不是低速度组部件，如508所确定的那样，则接着在512确定IC是否打算成为工作站部件。如果IC是低速度组部件，如508所确定的那样，则在510切割超频保护熔丝。然后，在512确定IC是否打算成为工作站部件。如果IC是工作站部件，则在516，器件ID被编程，并且过程继续到方法600。如果IC不是工作站部件，则在514切割工作站禁止熔丝。然后，在516，器件ID被编程，并且过程继续到方法600。可替选地，器件ID的一些位可以不被编程，使得它们以后可以例如由ROM设置。
在一个实施例中，在将IC放置到电路板上之前就执行方法600，或可替选地，在将IC放置到电路板上之后执行方法600。在602，确定是否将在电路板级执行速度分组。如果不将在电路板级执行速度分组，则在606使能超频保护。在一个实施例中，如果将在电路板级执行速度分组，则在604通过闪写ROM最终确定器件ID。然后，在606使能超频保护。在608，通过切割合适的熔丝来禁止访问此后将不访问或修改的任何选项或特征或功能。
在包括ASIC上的图形处理能力的一个实施例中，特别有利的是，使用上述方法将电路板级的图形处理通道或管道数目从最大数目改变为某个较小数目。
参考图7，示出了ASIC的一个实施例的特定可配置部件。可配置部件标记有物理器件标识(ID)A、B、C和D。物理器件ID被永久地分配。可配置部件还标记有逻辑器件标识ID。逻辑器件ID可以被不同地分配。例如，一种分配是“0、1、2、3”，而另一种是“3、1、0、2”。逻辑器件ID从配置逻辑单元接收并存储在该器件上的寄存器中。
在一个实施例中，所述部件是其每个在功能上类似的图形处理通道，也称为图形管道。每个管道都可以被给予一部分屏幕或打印页来处理。典型地，如果采用较多管道，则需要花费较少时间来绘制期望图像。利用上述配置，可以确定在制造的较后阶段ASIC应实施何种系统。例如，可能希望设置三管道系统，而不是四管道系统。在一些情况下，管道之一可能是有缺陷的，而系统必须能够在没有该有缺陷管道的情况下执行。在其他情况下，可能希望通过仅使用三个管道来使ASIC的性能劣化。
管道的配置可以根据至少两种模式来发生。一种模式包括自动机制，通过该自动机制，软件指导硬件以“最佳”方式来配置自身。这包括确保有缺陷管道未被使用。这还包括确保无论逻辑器件ID的相对分配如何，硬件的行为一致(例如，响应于测试刺激)。
在另一配置模式下，软件选择其期望使用的管道。此模式不是自动机制。管道可使用此模式来被禁止，但以后不能被使能。未使用的管道可以是有缺陷管道，或仅是非期望的管道。
用于配置IC的实施例的系统和方法包括用于制造IC的方法。实施例的方法包括将IC的配置项目与至少一个熔丝相关联，其中所述至少一个熔丝具有一个值，并且其中熔丝包括位字段和物理熔丝。实施例的方法包括配置IC，这包括逻辑组合多个熔丝值以确定特定配置，其中熔丝值中的至少一个在IC的制造之后不可更改。
实施例的配置项目包括行为、功能和模式。
实施例的至少一类熔丝包括至少一种类型的熔丝，所述至少一类熔丝包括存在于IC的管芯上的管芯熔丝。
实施例的管芯熔丝位于与衬底接触的管芯的表面上，并且其中在IC被封装之前，通过激光切割熔丝与电源之间的连接，管芯熔丝可被设置为该值。
实施例的至少一类熔丝包括存在于IC的衬底的底层上的衬底熔丝。
在IC被封装之后，通过激光切割，实施例的衬底熔丝可被设置为该值。
实施例的至少一类熔丝包括存储器部件熔丝，该存储器部件熔丝包括写在存储器内指定位置的值。
实施例的存储器包括只读存储器(ROM)。
实施例的至少一类熔丝包括软件熔丝，该软件熔丝包括通过软件写在特定内部寄存器位字段中的值。
实施例的方法包括在制造之后禁止软件熔丝以阻止与软件熔丝相关联的配置项目的随后更改。
实施例的配置项目包括被允许使用的特定类型硬件资源的最大数目。
实施例的配置项目包括将不可用的有缺陷硬件资源的禁止。
实施例的配置项目包括至少一个IC时钟的最大时钟速度。
实施例的配置项目包括使得能够对超过至少一个最大时钟速度的时钟速度进行检测的使能超频保护。
实施例的方法包括设置用于速度分组成最低速度组IC的期望时钟速度的管芯熔丝。
实施例的方法包括设置用于至少一个有缺陷硬件资源的管芯熔丝。
实施例的方法包括设置用于将被禁止的至少一个硬件资源的管芯熔丝，其中该硬件资源有功能但不可用。
实施例的管芯熔丝在封装IC之前被设置。
实施例的方法包括：针对特定硬件资源，确定资源的期望最大数目是否小于有缺陷资源的数目。
实施例的方法包括：如果资源的期望最大数目小于有缺陷资源的数目，则设置熔丝以确定可用资源的最大数目。
实施例的方法包括设置熔丝以对IC的器件标识进行编程。
实施例的设置熔丝在IC被封装和测试之后发生。
实施例的方法包括：设置至少一个熔丝，以禁止在IC的制造之后将不访问的至少一个配置项目。
用于配置IC的系统和方法包括一系统，该系统包括IC管芯，该IC管芯包括位于该管芯的第一表面上的至少一个配置逻辑单元以及位于该管芯的第二表面上的多个管芯熔丝。实施例的该系统包括IC衬底，该IC衬底包括第一表面和第二表面，该IC衬底包括位于该衬底的第二表面上的多个衬底熔丝，其中所述多个衬底熔丝和所述多个管芯熔丝耦合到所述至少一个配置逻辑单元。实施例的该系统包括耦合到所述至少一个配置逻辑单元的至少一个存储器部件，其中所述配置逻辑单元被配置成接收将来自所述多个管芯熔丝、所述多个衬底熔丝和所述至少一个存储器部件的值相组合的结果，并输出功能配置控制值以配置IC。
实施例的管芯和衬底被配置以被装配成使得该管芯的第二表面耦合到该衬底的第一表面，其中在装配之后所述管芯熔丝不容易被访问。
实施例的系统包括多个存储器部件熔丝，所述存储器部件熔丝包括写在存储器部件内的指定位置的值。
实施例的管芯还包括组合逻辑单元，所述组合逻辑单元用于将管芯熔丝、衬底熔丝和存储器部件熔丝的值相组合，并且将结果值输出到所述至少一个配置逻辑单元。
实施例的系统包括多个软件熔丝，所述多个软件熔丝包括写在IC的特定内部寄存器位字段中的值，使得无需设置管芯熔丝、衬底熔丝和存储器部件熔丝就可以测试IC的配置。
实施例的系统包括多个至少一类硬件资源，其中配置IC包括选择性地禁止所述多个至少一类硬件资源中的至少一个。
实施例的系统包括至少一个时钟信号，其中配置IC包括设置所述至少一个时钟信号的最大速度。
实施例的系统包括超频保护电路，其中配置IC包括使能该超频保护电路，使得预定的最大时钟速度被检测到，并且在检测中时钟速度降低。
用于配置IC的系统和方法包括IC，该IC包括管芯，该管芯包括位于该管芯的第一表面上的至少一个配置逻辑单元以及位于该管芯的第二表面上的多个管芯熔丝。实施例的该IC包括衬底，该衬底包括第一表面和第二表面，该衬底包括位于该衬底的第二表面上的多个衬底熔丝，其中所述多个衬底熔丝和所述多个管芯熔丝耦合到所述至少一个配置逻辑单元，所述至少一个配置逻辑单元输出配置该IC的功能配置控制值，其中所述多个衬底熔丝和所述多个管芯熔丝的值影响该配置控制值，并且其中该管芯和该衬底被装配成使得在该IC被装配和封装之后，所述多个衬底熔丝和所述多个管芯熔丝中的一些不可访问。
实施例的IC包括耦合到所述至少一个配置逻辑单元的至少一个存储器部件，其中该配置逻辑单元被配置成接收将来自所述多个管芯熔丝、所述多个衬底熔丝和所述至少一个存储器部件的值相组合的结果，并输出功能配置控制值。
实施例的IC包括多个存储器部件熔丝，所述存储器部件熔丝包括写在存储器部件内的指定位置的值。
实施例的管芯包括组合逻辑单元，所述组合逻辑单元用于将管芯熔丝、衬底熔丝和存储器部件熔丝的值相组合，并且将结果值输出到所述至少一个配置逻辑单元。
实施例的IC包括多个软件熔丝，所述软件熔丝包括写在IC的特定内部寄存器位字段中的值，使得无需设置管芯熔丝、衬底熔丝和存储器部件熔丝就可以测试IC的配置。
实施例的IC包括多个至少一类硬件资源，其中配置IC包括选择性地禁止所述多个至少一类硬件资源中的至少一个。
实施例的IC包括至少一个时钟信号，其中配置IC包括设置所述至少一个时钟信号的最大速度。
实施例的IC包括超频保护电路，其中配置IC包括使能该超频保护电路，使得预定的最大时钟速度被检测到，并且在检测中时钟速度降低。
上述本发明的诸方面可以被实施为被编程到多种电路中的任一种中的功能，这些电路包括但不限于可编程逻辑器件(PLD)，如现场可编程门阵列(FPGA)、可编程阵列逻辑(PAL)器件、电可编程逻辑单元和存储器件和标准的基于单元的器件、以及专用集成电路(ASIC)和完全自定制集成电路。用于实施本发明的诸方面的一些其他可能性包括：具有存储器(如电可擦除可编程只读存储器(EEPROM))的微处理器、嵌入式微处理器、固件、软件等。此外，本发明的诸方面可以以具有基于软件的电路仿真的微处理器、(顺序的和组合的)分立逻辑单元、自定制器件、模糊(神经)逻辑单元、量子器件以及任何上述器件类型的混合来实施。当然，可以以多种部件类型提供基础器件技术，该多种部件类型例如：金属氧化物半导体场效应晶体管(MOSFET)技术，如互补金属氧化物半导体(CMOS)；双极性技术，如发射极耦合逻辑(ECL)；聚合物技术(例如：硅共轭聚合物和金属共轭聚合物-金属结构)；混合模拟和数字器件等。
除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括(comprise)”、“包括(comprising)”等应解释为与排他的或穷举的意思相反的包括的意思；即“包括但不限于”的意思。使用单数或复数的词语亦分别包括单数或复数。另外，“这里”、“这下面”、“上面”、“下面”以及类似含义的词语当在本申请中使用时，指的是本申请的整体，而不是本申请的任何特定部分。当针对两个或更多项目的列表而使用“或者”时，该词语覆盖所有如下词语解释：列表中的任何项目，列表中的所有项目，以及列表中项目的任何组合。
本发明的图示实施例的上面的描述不旨在为穷举性的或将本发明局限于所公开的精确形式。尽管这里为了说明而描述了本发明的实施例和例子，但本领域的技术人员应理解，在本发明的范围内可以进行各种等价修改。这里提供的本发明的教导可以应用于其他系统，不仅仅是如上所述包括图形处理或视频处理的系统。
所描述的各种操作可以以许多种构架来执行，并且可以与所描述的方式不同地分配。另外，虽然这里描述了很多配置，但没有一个旨在为限制性的或排他的。所描述的部件是可实施所要求的发明的部件的例子。然而，替选方案落入权利要求的范围之内。
在其他实施例中，这里描述的硬件和软件能力中的一些或全部可存在于打印机、相机、电视、多功能数字盘(DVD)播放机、手持设备、移动电话或某个其他设备中。上述各个实施例的元件和操作可以被组合，以提供进一步的实施例。可以根据上面的详细描述来对本发明进行这些和其他变化。
总之，在下面的权利要求中，所使用的术语不应解释为将该系统和方法限制为说明书和权利要求中所公开的特定实施例，而是应解释为包括按照权利要求工作的任何处理系统和方法。因此，该系统和方法不由本公开所限制，而是由完全由权利要求所确定的系统和方法的范围所限制。
尽管以特定权利要求形式在下面展示了该系统和方法的特定方面，但发明人考虑到了任何数目的权利要求形式的该系统和方法的各个方面。例如，尽管可能仅将该系统和方法的一个方面叙述为以计算机可读介质实施，但其他方面可同样以计算机可读介质实施。因此，发明人保留在提交申请后增加附加权利要求的权利，来为用于配置集成电路的该系统和方法的其他方面寻求这样的附加权利要求形式。

Claims (30)

1.一种用于制造集成电路(IC)的方法，该方法包括：
将所述集成电路的配置项目与至少一个熔丝相关联，其中所述至少一个熔丝具有值，并且其中熔丝包括位字段和物理熔丝；并且
配置所述集成电路，这包括逻辑组合多个熔丝值以确定特定配置，其中所述熔丝值中的至少一个在所述集成电路的制造之后不可更改。
2.如权利要求1的方法，其中所述配置项目包括行为、功能和模式。
3.如权利要求1的方法，其中所述至少一个熔丝包括至少一类熔丝，所述至少一类熔丝包括：
存在于所述集成电路的管芯上的管芯熔丝；以及
存在于所述集成电路的衬底的底层上的衬底熔丝。
4.如权利要求3的方法，其中所述管芯熔丝位于与所述衬底相接触的所述管芯的表面上，并且其中在所述集成电路被封装之前，通过激光切割所述熔丝与电源之间的连接，所述管芯熔丝可被设置为所述值。
5.如权利要求3的方法，其中在所述集成电路被封装之前，通过激光切割，所述衬底熔丝可被设置为所述值。
6.如权利要求1的方法，其中所述至少一类熔丝包括：
包括写在存储器内的指定位置的值的存储器部件熔丝；以及
包括通过软件写在特定内部寄存器位字段中的值的软件熔丝。
7.如权利要求6的方法，其中所述存储器包括只读存储器(ROM)。
8.如权利要求6的方法，还包括在制造之后禁止所述软件熔丝以阻止与所述软件熔丝相关联的配置项目的随后更改。
9.如权利要求1的方法，其中所述配置项目包括：
被允许使用的特定类型硬件资源的最大数目；
将不可用的有缺陷硬件资源的禁止；
至少一个集成电路时钟的最大时钟速度；以及
使得能够对超过所述至少一个最大时钟速度的时钟速度进行检测的使能超频保护。
10.如权利要求1的方法，还包括：
设置用于速度分组成最低速度组集成电路的期望时钟速度的管芯熔丝；
设置用于至少一个有缺陷硬件资源的管芯熔丝；并且
设置用于将被禁止的至少一个硬件资源的管芯熔丝，其中该硬件资源有功能但不可用。
11.如权利要求10的方法，其中管芯熔丝在封装所述集成电路之前被设置。
12.如权利要求1的方法，还包括：
针对特定硬件资源，确定所述资源的期望最大数目是否小于有缺陷资源的数目；并且
如果所述资源的期望最大数目小于有缺陷资源的数目，则设置熔丝以确定可用资源的最大数目；并且
设置熔丝以对所述集成电路的器件标识进行编程。
13.如权利要求12的方法，其中设置所述熔丝在所述集成电路被封装和测试之后发生。
14.如权利要求1的方法，还包括设置至少一个熔丝，以禁止在所述集成电路的制造之后将不被访问的至少一个配置项目。
15.一种系统，包括：
集成电路(IC)管芯，所述集成电路管芯包括位于所述管芯的第一表面上的至少一个配置逻辑单元以及位于所述管芯的第二表面上的多个管芯熔丝；
集成电路衬底，所述集成电路衬底包括第一表面和第二表面，所述集成电路衬底包括位于所述衬底的第二表面上的多个衬底熔丝，其中所述多个衬底熔丝和所述多个管芯熔丝耦合到所述至少一个配置逻辑单元；以及
耦合到所述至少一个配置逻辑单元的至少一个存储器部件，其中所述配置逻辑单元被配置成接收将来自所述多个管芯熔丝、所述多个衬底熔丝和所述至少一个存储器部件的值相组合的结果，并输出功能配置控制值以配置所述集成电路。
16.如权利要求15的系统，其中所述管芯和所述衬底被配置以被装配成使得所述管芯的第二表面耦合到所述衬底的第一表面，其中在装配之后所述管芯熔丝不容易被访问。
17.如权利要求15的系统，还包括多个存储器部件熔丝，所述存储器部件熔丝包括写在所述存储器部件内的指定位置的值。
18.如权利要求17的系统，其中所述管芯还包括组合逻辑单元，所述组合逻辑单元用于将所述管芯熔丝、所述衬底熔丝和所述存储器部件熔丝的值相组合，并且将结果值输出到所述至少一个配置逻辑单元。
19.如权利要求17的系统，还包括多个软件熔丝，所述多个软件熔丝包括写在所述集成电路的特定内部寄存器位字段中的值，使得无需设置所述管芯熔丝、所述衬底熔丝和所述存储器部件熔丝就可以测试所述集成电路的配置。
20.如权利要求15的系统，还包括多个至少一类硬件资源，其中配置所述集成电路包括选择性地禁止所述多个至少一类硬件资源中的至少一个。
21.如权利要求15的系统，还包括至少一个时钟信号，其中配置所述集成电路包括设置所述至少一个时钟信号的最大速度。
22.如权利要求15的系统，还包括超频保护电路，其中配置所述集成电路包括使能所述超频保护电路，使得预定的最大时钟速度被检测到，并且在所述检测中所述时钟速度降低。
23.一种集成电路(IC)，包括：
管芯，所述管芯包括位于所述管芯的第一表面上的至少一个配置逻辑单元以及位于所述管芯的第二表面上的多个管芯熔丝；
衬底，所述衬底包括第一表面和第二表面，所述衬底包括位于所述衬底的第二表面上的多个衬底熔丝，其中所述多个衬底熔丝和所述多个管芯熔丝耦合到所述至少一个配置逻辑单元，所述至少一个配置逻辑单元输出配置所述集成电路的功能配置控制值，其中所述多个衬底熔丝和所述多个管芯熔丝的值影响所述配置控制值，并且其中所述管芯和衬底被装配成使得在所述集成电路被装配和封装之后，所述多个衬底熔丝和所述多个管芯熔丝中的一些不可访问。
24.如权利要求23的集成电路，还包括耦合到所述至少一个配置逻辑单元的至少一个存储器部件，其中所述配置逻辑单元被配置成接收将来自所述多个管芯熔丝、所述多个衬底熔丝和所述至少一个存储器部件的值相组合的结果，并输出所述功能配置控制值。
25.如权利要求24的集成电路，还包括多个存储器部件熔丝，所述多个存储器部件熔丝包括写在所述存储器部件内的指定位置的值。
26.如权利要求24的集成电路，其中所述管芯还包括组合逻辑单元，所述组合逻辑单元用于将所述管芯熔丝、所述衬底熔丝和所述存储器部件熔丝的值相组合，并且将结果值输出到所述至少一个配置逻辑单元。
27.如权利要求24的集成电路，还包括多个软件熔丝，所述多个软件熔丝包括写在所述集成电路的特定内部寄存器位字段中的值，使得无需设置所述管芯熔丝、所述衬底熔丝和所述存储器部件熔丝就可以测试所述集成电路的配置。
28.如权利要求23的集成电路，还包括多个至少一类硬件资源，其中配置所述集成电路包括选择性地禁止所述多个至少一类硬件资源中的至少一个。
29.如权利要求23的集成电路，还包括至少一个时钟信号，其中配置所述集成电路包括设置所述至少一个时钟信号的最大速度。
30.如权利要求23的集成电路，还包括超频保护电路，其中配置所述集成电路包括使能所述超频保护电路，使得预定的最大时钟速度被检测到，并且在所述检测中所述时钟速度降低。
CN2005800426677A 2004-11-12 2005-11-14 配置集成电路的系统和方法 Active CN101076866B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US62776604P 2004-11-12 2004-11-12
US62767304P 2004-11-12 2004-11-12
US60/627,673 2004-11-12
US60/627,766 2004-11-12
PCT/US2005/041324 WO2006053320A2 (en) 2004-11-12 2005-11-14 System and method for configuring an integrated circuit

Publications (2)

Publication Number Publication Date
CN101076866A true CN101076866A (zh) 2007-11-21
CN101076866B CN101076866B (zh) 2010-10-27

Family

ID=36337318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800426677A Active CN101076866B (zh) 2004-11-12 2005-11-14 配置集成电路的系统和方法

Country Status (4)

Country Link
US (2) US7343512B2 (zh)
EP (1) EP1839219B1 (zh)
CN (1) CN101076866B (zh)
WO (2) WO2006053321A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887758B (zh) * 2009-05-12 2013-01-16 北京兆易创新科技有限公司 非挥发性存储器的仿真验证方法
CN106057249A (zh) * 2015-04-07 2016-10-26 爱思开海力士有限公司 半导体存储器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321978B2 (en) * 2004-12-15 2008-01-22 Intel Corporation Overclock detection
US20070014168A1 (en) * 2005-06-24 2007-01-18 Rajan Suresh N Method and circuit for configuring memory core integrated circuit dies with memory interface integrated circuit dies
US8656143B2 (en) 2006-03-13 2014-02-18 Laurence H. Cooke Variable clocked heterogeneous serial array processor
US7802125B2 (en) * 2006-12-22 2010-09-21 Intel Corporation Over clocking detecting and permitting access to stored over clocking indicator in a power down state
US11886722B2 (en) * 2021-03-31 2024-01-30 Lenovo (Singapore) Pte. Ltd. Smart inclusion of technology at time of build

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
JP3247043B2 (ja) * 1996-01-12 2002-01-15 株式会社日立製作所 内部信号で障害検出を行う情報処理システムおよび論理ｌｓｉ
US5764529A (en) * 1996-12-23 1998-06-09 International Business Machines Corporation Method and apparatus for automatic frequency and voltage selection for microprocessors
US6101319A (en) 1997-01-02 2000-08-08 Intel Corporation Method and apparatus for the automatic configuration of strapping options on a circuit board assembly
US6429029B1 (en) * 1997-01-15 2002-08-06 Formfactor, Inc. Concurrent design and subsequent partitioning of product and test die
US6120551A (en) * 1997-09-29 2000-09-19 Xilinx, Inc. Hardwire logic device emulating an FPGA
US6385735B1 (en) 1997-12-15 2002-05-07 Intel Corporation Method and apparatus for limiting processor clock frequency
US6005447A (en) 1998-04-03 1999-12-21 Princeton Technology Corp. Method and device for adjusting the frequency of oscillator built in an integrated circuit
US6161188A (en) 1998-11-17 2000-12-12 Ip-First, L.L.C. Microprocessor having fuse control and selection of clock multiplier
US6118306A (en) * 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6311316B1 (en) * 1998-12-14 2001-10-30 Clear Logic, Inc. Designing integrated circuit gate arrays using programmable logic device bitstreams
JP3908908B2 (ja) * 1999-01-22 2007-04-25 株式会社ルネサステクノロジ 半導体集積回路装置
US6356958B1 (en) * 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
EP1104935A1 (en) * 1999-12-01 2001-06-06 STMicroelectronics S.r.l. An integrated device with trimming elements
US6449170B1 (en) 2000-08-30 2002-09-10 Advanced Micro Devices, Inc. Integrated circuit package incorporating camouflaged programmable elements
US6727533B2 (en) * 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
US6988211B2 (en) 2000-12-29 2006-01-17 Intel Corporation System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field
US6720643B1 (en) 2001-02-22 2004-04-13 Rambus, Inc. Stacked semiconductor module
JP4212257B2 (ja) * 2001-04-26 2009-01-21 株式会社東芝 半導体集積回路
US6639479B2 (en) * 2002-01-18 2003-10-28 Broadcom Corporation Highly stable integrated time reference
US7064579B2 (en) * 2002-07-08 2006-06-20 Viciciv Technology Alterable application specific integrated circuit (ASIC)
US7312109B2 (en) * 2002-07-08 2007-12-25 Viciciv, Inc. Methods for fabricating fuse programmable three dimensional integrated circuits
JP3986940B2 (ja) * 2002-10-31 2007-10-03 富士通株式会社 半導体装置
DE10254076A1 (de) 2002-11-20 2004-02-19 Infineon Technologies Ag DRAM-Speicherschaltung mit einer Einrichtung zum Justieren der Refresh-Frequenz und Verfahren zur Durchführung der Justierung
EP1433988B1 (fr) 2002-12-24 2005-12-14 Techspace Aero S.A. Vanne de régulation
US6876594B2 (en) * 2002-12-26 2005-04-05 Texas Instruments Incorporated Integrated circuit with programmable fuse array
US7085706B1 (en) 2003-01-14 2006-08-01 Xilinx, Inc. Systems and methods of utilizing virtual input and output modules in a programmable logic device
JP3881641B2 (ja) 2003-08-08 2007-02-14 株式会社東芝 フューズ回路
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area
JP4686210B2 (ja) * 2005-02-24 2011-05-25 ルネサスエレクトロニクス株式会社 半導体チップ
US7402443B1 (en) * 2005-11-01 2008-07-22 Xilinx, Inc. Methods of providing families of integrated circuits with similar dies partially disabled using product selection codes
US7847588B2 (en) * 2008-08-14 2010-12-07 Nantero, Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887758B (zh) * 2009-05-12 2013-01-16 北京兆易创新科技有限公司 非挥发性存储器的仿真验证方法
CN106057249A (zh) * 2015-04-07 2016-10-26 爱思开海力士有限公司 半导体存储器件
CN106057249B (zh) * 2015-04-07 2020-09-04 爱思开海力士有限公司 半导体存储器件

Also Published As

Publication number Publication date
WO2006053321A3 (en) 2007-07-12
US7343512B2 (en) 2008-03-11
WO2006053320A3 (en) 2007-06-14
EP1839219B1 (en) 2017-03-22
WO2006053320A2 (en) 2006-05-18
EP1839219A4 (en) 2010-11-24
US8143111B2 (en) 2012-03-27
US20060107083A1 (en) 2006-05-18
WO2006053321A9 (en) 2006-07-27
US20060120185A1 (en) 2006-06-08
CN101076866B (zh) 2010-10-27
EP1839219A2 (en) 2007-10-03
WO2006053321A2 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
CN101076866A (zh) 配置集成电路的系统和方法
CN1101062C (zh) 半导体装置及其制造方法，存储器心部及外围电路芯片
CN1797951A (zh) 用于调节可编程逻辑器件的性能特性的设备和方法
CN1694327A (zh) 保险丝电路
CN1801388A (zh) 半导体存储装置
CN1595527A (zh) 统一的多级单元存储器
CN1716568A (zh) 用于掩膜可编程逻辑器件的开关方法
CN107403601A (zh) 一种显示驱动芯片和终端设备
CN1118828C (zh) 非易失性半导体存储器及其程序验证方法
CN1804799A (zh) 单片机在线加载升级方法及系统
CN1169156C (zh) 具备能抑制消耗电流的接口电路的半导体存储器
CN101051524A (zh) 半导体存储器装置的数据输出电路及其控制方法
KR101044507B1 (ko) 메모리 칩 패키지 장치
CN1825492A (zh) 可从复用方式切换到非复用方式的半导体存储装置
CN1748154A (zh) 集成电路的测试
CN101047380A (zh) 共用输入/输出端子控制电路
CN1081284A (zh) 专用集成电路样机
CN1395175A (zh) 规定存取属性的存储器保护方法和电路
CN1992072A (zh) 用于半导体存储器件的片上终端电路与方法
CN1110900C (zh) 计数器和配有该计数器的半导体存储器
US7463060B1 (en) Programmable logic device and method of testing
US6539532B1 (en) Method and apparatus for relocating elements in an evolvable configuration bitstream
CN1701511A (zh) 半导体装置
CN1835121A (zh) 半导体器件和操作半导体器件的方法
CN1776909A (zh) 可编程集成电路芯片及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant