CN106057249A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN106057249A
CN106057249A CN201510938423.2A CN201510938423A CN106057249A CN 106057249 A CN106057249 A CN 106057249A CN 201510938423 A CN201510938423 A CN 201510938423A CN 106057249 A CN106057249 A CN 106057249A
Authority
CN
China
Prior art keywords
signal
address
sppr
latch
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510938423.2A
Other languages
English (en)
Other versions
CN106057249B (zh
Inventor
刘正宅
崔炳赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106057249A publication Critical patent/CN106057249A/zh
Application granted granted Critical
Publication of CN106057249B publication Critical patent/CN106057249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Power Engineering (AREA)

Abstract

一种半导体存储器件，包括：第一熔丝组块，包括用于储存第一修复信息的熔丝阵列；以及控制块，被配置为在第一模式中储存第二修复信息，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号，其中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出控制信号而禁止第一匹配信号。

Description

半导体存储器件
相关申请的交叉引用
本申请要求2015年4月7日在韩国知识产权局提交的第10-2015-0048925号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体合并于此。
技术领域
示例性实施例涉及一种半导体设计技术，更具体地，涉及一种执行修复操作的半导体存储器件。
背景技术
针对半导体存储器件的缺陷存储单元的修复操作分为在晶片阶段执行的修复操作和在封装阶段执行的修复操作。封装阶段的修复操作被称作封装后修复(PPR)操作。
半导体存储器件包括能够编程修复目标存储单元(即，需要用冗余存储单元来替代的缺陷存储单元)的地址的熔丝电路。熔丝电路储存修复目标存储单元的地址(即，修复地址)以访问冗余存储单元而不是修复目标存储单元。
在修复操作中，当试图访问修复目标存储单元时，编程的修复地址被替代，而是访问冗余存储单元。
图1是图示传统熔丝电路中包括的熔丝组的示图。
参见图1，熔丝组包括多个正常熔丝组111至115和PPR熔丝组116，多个正常熔丝组111至115分配用来在晶片级阶段储存修复地址信息，PPR熔丝组116在封装级储存修复地址。
对于修复操作，执行PPR操作。半导体存储器件进入PPR模式，并执行将从外部源输入的修复地址信息储存在PPR熔丝组116中的PPR操作。
在软封装后修复(软PPR：SPPR)模式(其为PPR模式中的一种)中，从外部源输入的修复地址信息被储存或锁存在寄存器中。当在SPPR模式中修复操作所需的时间变短时，在电源中断时修复操作的效果丢失。
图2是帮助解释传统半导体存储器件的SPPR操作的示图。
参见图2，半导体存储器件包括正常熔丝组210、PPR熔丝组220、第一比较单元230和第二比较单元240。
例如，通过在制造阶段中执行的修复操作将修复地址ADDRESS<4>和ADDRESS<6>储存在正常熔丝组210中。
半导体存储器件从外部源接收地址ADDRESS<4>作为输入地址EX_ADD。第一比较单元230接收来自正常熔丝组210的储存的修复地址以及输入地址EX_ADD，并执行比较操作。因为储存在正常熔丝组210中的修复地址ADDRESS<4>与作为输入地址EX_ADD的地址ADDRESS<4>相同，所以第一比较单元230输出使能的第一匹配信号MATCH_NM。半导体存储器件可以响应于使能的第一匹配信号MATCH_NM来正确地访问安置在冗余区中的冗余存储单元。
然而，如果与地址ADDRESS<4>相对应的冗余存储单元有缺陷，则半导体存储器件将与地址ADDRESS<4>相对应的存储单元确定为缺陷存储单元。用户可以通过SPPR模式来将对应的地址ADDRESS<4>储存在PPR熔丝组220中。在此情形下，半导体存储器件响应于从外部源接收到的SPPR命令而进入SPPR模式，且其被施加修复地址ADDRESS<4>，并将修复地址ADDRESS<4>储存在PPR熔丝组220中。
其后，当半导体存储器件从外部源接收到地址ADDRESS<4>作为输入地址EX_ADD时，第一比较单元230和第二比较单元240同时产生第一匹配信号MATCH_NM和第二匹配信号MATCH_PPR，使得储存在正常熔丝组210中的修复地址ADDRESS<4>和锁存在PPR熔丝组220中的修复地址ADDRESS<4>与输入地址EX_ADD相同。结果，与第一匹配信号MATCH_NM相对应的冗余存储单元以及与第二匹配信号MATCH_PPR相对应的冗余存储单元被同时访问。
简言之，当用户通过SPPR模式而储存在PPR熔丝组220中的修复地址以及在制造阶段期间储存在正常熔丝组210中的修复地址相对应时，与PPR熔丝组220相对应的冗余存储单元以及与正常熔丝组210相对应的冗余存储单元可以被同时访问，且在正常操作期间可能出现读取故障。
发明内容
各种实施例针对一种用于防止在正常操作中由于访问冗余存储单元而导致的错误的半导体存储器件。
在实施例中，一种半导体存储器件可以包括：第一熔丝组块，包括用于储存第一修复信息的熔丝阵列；以及控制块，适用于在第一模式中储存第二修复信息，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号，其中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出控制信号而禁止第一匹配信号。
半导体存储器件还可以包括：第二熔丝组块，适用于储存第二修复信息，以及响应于输出控制信号而在第二修复信息与输入地址相同时使能用于访问第二冗余存储单元的第二匹配信号。
控制块可以包括：锁存使能信号发生单元，适用于在第一模式中当软封装后修复(SPPR)设置信号被使能时产生锁存使能信号；锁存单元，适用于响应于锁存使能信号而锁存第二修复信息；比较单元，适用于将从锁存单元输出的第一锁存地址分别与输入地址进行比较；以及输出单元，适用于产生与来自比较单元的比较结果相对应的输出控制信号。
半导体存储器件还可以包括：存储体选择块，适用于响应于锁存使能信号而将锁存使能信号传送至与第二修复信息的存储体地址相对应的存储体。
锁存单元可以包括：存储体地址锁存部，适用于储存第二修复信息中的存储体地址；以及行地址锁存部，适用于储存第二修复信息中的行地址。
第一熔丝组块可以包括：正常熔丝锁存单元，适用于响应于启动使能信号而锁存从熔丝阵列输出的第一修复信息；以及第一匹配信号发生单元，适用于将从正常熔丝锁存单元输出的第二锁存地址与输入地址进行比较，并响应于比较结果、第一修复信息中的正常熔丝组使能信号以及输出控制信号而产生第一匹配信号。
第一匹配信号发生单元可以包括：第一地址比较单元，适用于将输入地址与第二锁存地址进行比较，并产生第一比较结果信号；第一输出使能信号发生单元，适用于响应于正常熔丝组使能信号和输出控制信号而产生第一输出使能信号，以及在输出控制信号被使能时禁止第一输出使能信号；以及第一输出单元，适用于响应于第一输出使能信号和第一比较结果信号而产生第一匹配信号。
第二熔丝组块可以包括：熔丝锁存单元，适用于在第一模式中响应于锁存使能信号而锁存第二修复信息；以及第二匹配信号发生单元，适用于将从熔丝锁存单元输出的第三锁存地址与输入地址进行比较，以及响应于比较结果和输出控制信号而产生第二匹配信号。
第二匹配信号发生单元可以包括：第二地址比较单元，适用于将输入地址与第三锁存地址进行比较，并产生第二比较结果信号；第二输出使能信号发生单元，适用于响应于输出控制信号而产生第二输出使能信号；以及第二输出单元，适用于响应于第二输出使能信号而产生与第二比较结果信号相对应的第二匹配信号。
第一模式可以为在封装之后执行的修复操作模式，第二模式为正常操作模式。
在实施例中，一种半导体存储器件可以包括：多个存储体，每个存储体包括用于储存第一修复信息的一个或更多个第一熔丝组块以及用于在第一模式中储存第二修复信息的一个或更多个第二熔丝组块；控制块，适用于在第一模式中产生锁存使能信号并储存第二修复信息中的行地址和存储体地址，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号；以及存储体选择块，适用于响应于存储体地址而将锁存使能信号传送至存储体之中的对应的存储体，其中，在第二模式中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出使能信号而禁止第一匹配信号。
第二熔丝组块可以响应于锁存使能信号而储存第二修复信息中的行地址，以及响应于输出控制信号而在行地址与输入地址相同时使能用于访问第二冗余存储单元的第二匹配信号。
控制块可以包括：锁存使能信号发生单元，适用于在第一模式中当软封装后修复(SPPR)设置信号被使能时产生锁存使能信号；锁存单元，适用于响应于锁存使能信号而锁存第二修复信息中的行地址和存储体地址；比较单元，适用于将从锁存单元输出的第一锁存地址分别与输入地址进行比较；以及输出单元，适用于产生与来自比较单元的比较结果相对应的输出控制信号。
锁存单元可以包括：存储体地址锁存部，适用于储存第二修复信息中的存储体地址；以及行地址锁存部，适用于储存第二修复信息中的行地址。
第一熔丝组块可以包括：熔丝阵列，适用于储存第一修复信息；正常熔丝锁存单元，适用于响应于启动使能信号而锁存从熔丝阵列输出的第一修复信息；以及第一匹配信号发生单元，适用于将从正常熔丝锁存单元输出的第二锁存地址与输入地址进行比较，以及响应于比较结果、第一修复信息中的正常熔丝组使能信号以及输出控制信号而产生第一匹配信号。
第一匹配信号发生单元可以包括：第一地址比较单元，适用于将输入地址与第二锁存地址进行比较，并产生第一比较结果信号；第一输出使能信号发生单元，适用于响应于正常熔丝组使能信号和输出控制信号而产生第一输出使能信号，以及在输出控制信号被使能时禁止第一输出使能信号；以及第一输出单元，适用于响应于第一输出使能信号和第一比较结果信号而产生第一匹配信号。
第二熔丝组块可以包括：熔丝锁存单元，适用于在第一模式中响应于从存储体选择块传送来的锁存使能信号而锁存第二修复信息；以及第二匹配信号发生单元，适用于将从熔丝锁存单元输出的第三锁存地址与输入地址进行比较，以及响应于比较结果和输出控制信号而产生第二匹配信号。
第二匹配信号发生单元可以包括：第二地址比较单元，适用于将输入地址与第三锁存地址进行比较，并产生第二比较结果信号；第二输出使能信号发生单元，适用于响应于输出控制信号而产生第二输出使能信号；以及第二输出单元，适用于响应于第二输出使能信号而产生与第二比较结果信号相对应的第二匹配信号。
在实施例中，一种用于操作半导体存储器件的方法可以包括：在软封装后修复模式中将修复信息储存在SPPR控制块和第二熔丝组块中；在正常模式中将输入地址与储存在SPPR控制块中的修复信息进行比较；以及在作为比较的结果而判断为输入地址与储存在第二熔丝组块中的修复信息相同的情形下，禁止驱动第一熔丝组块而中断根据第一熔丝组块的修复操作，且使能驱动第二熔丝组块而执行根据第二熔丝组块的修复操作。
该方法还可以包括：在作为比较的结果而判断为输入地址与储存在第二熔丝组块中的修复信息不同的情形下，将输入地址与储存在第一熔丝组块中的修复信息进行比较；在输入地址与储存在第一熔丝组块中的修复信息相同的情形下，使能驱动第一熔丝组块而执行根据第一熔丝组块的修复操作。
在根据实施例的半导体存储器件中，由于能够防止当在正常熔丝组中储存的修复地址与PPR熔丝组中储存的修复地址相同时可能出现的操作错误，因此可以改善半导体存储器件的可靠性。
附图说明
图1是图示传统熔丝电路中包括的熔丝组的示图。
图2是帮助解释传统半导体存储器件的SPPR操作的示图。
图3是图示根据实施例的半导体存储器件的框图。
图4是图示图3中示出的SPPR控制块的框图。
图5是图示图3中示出的第一熔丝组块的详细电路图。
图6是图示图3中示出的第二熔丝组块的详细电路图。
图7是图示根据实施例的半导体存储器件的框图。
图8是图示图7中示出的第一熔丝组块的详细电路图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供使得本公开将彻底且完整，且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种示图和实施例中始终指代相同的部分。
图3是图示根据实施例的半导体存储器件的框图。
参见图3，半导体存储器件可以包括SPPR控制块310、存储体选择块320、第一熔丝组块330和第二熔丝组块340。
首先，在下面将简要描述半导体存储器件中的根据SPPR模式的操作顺序。
半导体存储器件可以响应于来自外部源的SPPR命令而通过安置在其中的模式寄存器组(MRS)来进入SPPR模式。当进入SPPR模式时，半导体存储器件可以使能SPPR模式信号SPPR_ENTRY。其后，如果激活命令被施加至半导体存储器件，则可以从外部源施加修复地址R_SPPR_XA和R_SPPR_BA。
然后，如果处于封装状态的多个存储芯片之中的用来执行SPPR操作的特定存储芯片被选中，则SPPR设置信号SPPR_SET可以被使能。如果写入命令被施加至半导体存储器件，则修复地址RR_SPPR_XA和R_SPPR_BA可以响应于SPPR设置信号SPPR_SET而被储存在SPPR控制块310中。而且，在修复地址R_SPPR_XA和R_SPPR_BA之中，作为关于行地址的信息的SPPR修复行地址R_SPPR_XA可以被储存在第二熔丝组块340中。
半导体存储器件可以通过MRS来退出SPPR模式。
然后，在半导体存储器件的正常操作中，可以从外部源接收输入地址EX_XA和EX_BA。当在SPPR模式中储存的修复地址R_SPPR_XA和R_SPPR_BA与输入地址EX_XA和EX_BA相同时，半导体存储器件的SPPR控制块310可以使能输出控制信号SPPR_FUENB。半导体存储器件可以响应于使能的输出控制信号SPPR_FUENB而禁止驱动第一熔丝组块330。也就是说，当输出控制信号SPPR_FUENB被使能时，即使输入地址EX_XA和EX_BA对应于缺陷存储单元，即，储存在第一熔丝组块330中的修复地址与输入地址EX_XA和EX_BA相同，也可以使第一熔丝组块330中断执行修复操作。当在SPPR模式中储存的修复地址R_SPPR_XA和R_SPPR_BA与输入地址EX_XA和EX_BA相同时，半导体存储器件可以中断第一熔丝组块330的修复操作，并仅使能第二熔丝组块340的修复操作。相应地，能够防止在与第一熔丝组块330相对应的冗余存储单元和与第二熔丝组块340相对应的冗余存储单元被同时访问时出现的读取故障。
SPPR控制块310可以接收SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA，作为关于修复地址R_SPPR_XA与修复地址R_SPPR_BA之中的存储体地址的信息。SPPR控制块310可以接收SPPR模式信号SPPR_ENTRY和SPPR设置信号SPPR_SET。当SPPR模式信号SPPR_ENTRY和SPPR设置信号SPPR_SET二者都被使能时，SPPR控制块310可以产生锁存使能信号LATCH_EN。SPPR控制块310在其中包括锁存单元，且该锁存单元可以响应于锁存使能信号LATCH_EN而锁存SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA。SPPR控制块310可以接收输入地址EX_XA和EX_BA(即，作为关于行地址的信息的输入行地址EX_XA以及作为关于存储体地址的信息的输入存储体地址EX_BA)，将输入行地址EX_XA和输入存储体地址EX_BA与储存在锁存单元中的修复地址进行比较，并产生输出控制信号SPPR_FUENB。下面将参照图4来更详细地描述SPPR控制块310。
在半导体存储器件的正常操作中，SPPR控制块310可以将从外部源施加的输入行地址EX_XA和输入存储体地址EX_BA分别与锁存在锁存单元中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA进行比较，并在作为比较的结果它们相对应时，产生被使能为低电平的输出控制信号SPPR_FUENB。输出控制信号SPPR_FUENB可以被传送至第一熔丝组块330和第二熔丝组块340。
可以为每个存储体组分配根据实施例的半导体存储器件的SPPR控制块310，每个存储体组由一个或更多个单位存储体构成，每个单位存储体包括第一熔丝组块330和第二熔丝组块340中的一种或更多种。输出控制信号SPPR_FUENB可以为基于存储体组而产生的信号。例如，可以将与由四个存储体构成的存储体组相对应的输出控制信号SPPR_FUENB施加至4个第一熔丝组块和4个第二熔丝组块。其后，在根据实施例的半导体存储器件中，作为示例将描述与输出控制信号SPPR_FUENB相对应的存储体组中的一个存储体中包括的第一熔丝组块330和第二熔丝组块340。
存储体选择块320可以接收SPPR修复存储体地址R_SPPR_BA和锁存使能信号LATCH_EN。存储体选择块320可以将锁存使能信号LATCH_EN输出给与SPPR修复存储体地址R_SPPR_BA相对应的存储体。
第一熔丝组块330可以包括熔丝阵列ARE、正常熔丝锁存单元331以及第一匹配信号发生单元。第一匹配信号发生单元可以包括第一地址比较单元332、第一输出使能信号发生单元333和第一输出单元334。
正常熔丝锁存单元331可以接收启动使能信号BOOTUPEN、正常修复行地址R_NM_XA和正常熔丝组使能信号R_NM_EN。
作为从熔丝阵列ARE传送来的地址的正常修复行地址R_NM_XA可以为与在半导体存储器件的制造阶段出现的缺陷存储单元相对应的修复地址信息。正常熔丝组使能信号R_NM_EN可以包括关于熔丝阵列ARE是否被编程的信息。例如，当熔丝阵列ARE被编程时，正常熔丝组使能信号R_NM_EN可以为高电平，当熔丝阵列ARE未被编程时，正常熔丝组使能信号R_NM_EN可以为低电平。换言之，具有高电平的正常熔丝组使能信号R_NM_EN表示修复地址信息被编程在熔丝阵列ARE中，且在此情形下，从熔丝阵列ARE传送来的正常修复行地址R_NM_XA可以为作为修复地址信息的有效地址。具有低电平的正常熔丝组使能信号R_NM_EN表示修复地址信息未被编程在熔丝阵列ARE中，且在此情形下，从熔丝阵列ARE传送来的正常修复行地址R_NM_XA可以为无效地址。
正常熔丝锁存单元331可以响应于启动使能信号BOOTUPEN来锁存正常修复行地址R_NM_XA和正常熔丝组使能信号R_NM_EN。正常熔丝锁存单元331可以锁存正常修复行地址R_NM_XA，并输出正常锁存地址LT_NM_XA。此外，正常熔丝锁存单元331可以锁存正常熔丝组使能信号R_NM_EN，并输出正常锁存使能信号LT_NM_ENI。即，正常熔丝锁存单元331可以响应于启动使能信号BOOTUPEN而储存正常修复行地址R_NM_XA和正常熔丝组使能信号R_NM_EN，其中，正常修复行地址R_NM_XA作为在半导体存储器件的制造阶段编程在熔丝阵列ARE中的修复地址信息，正常熔丝组使能信号R_NM_EN作为关于熔丝阵列ARE是否被编程的信息。
第一地址比较单元332可以接收并比较输入行地址EX_XA与正常锁存地址LT_NM_XA。第一地址比较单元332可以将输入行地址EX_XA与正常锁存地址LT_NM_XA进行比较，并输出与比较结果相对应的第一比较结果信号HIT_NM。第一地址比较单元332可以将输入行地址EX_XA与正常锁存地址LT_NM_XA进行比较，并在它们相对应时产生被使能至高电平的第一比较结果信号HIT_NM。
第一输出使能信号发生单元333可以接收输出控制信号SPPR_FUENB以及从正常熔丝锁存单元331输出的正常锁存使能信号LT_NM_ENI。第一输出使能信号发生单元333可以响应于正常锁存使能信号LT_NM_ENI和输出控制信号SPPR_FUENB而产生第一输出使能信号NM_EN。
无论正常锁存使能信号LT_NM_ENI如何，第一输出使能信号发生单元333都可以响应于被使能为低电平的输出控制信号SPPR_FUENB而产生被禁止为低电平的第一输出使能信号NM_EN。第一输出使能信号发生单元333可以响应于被禁止为高电平的输出控制信号SPPR_FUENB而基于正常锁存使能信号LT_NM_ENI来产生为高电平或低电平的第一输出使能信号NM_EN。
例如，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA相同时，无论正常锁存使能信号LT_NM_ENI被使能与否，第一输出使能信号发生单元333都可以响应于具有低电平的输出控制信号SPPR_FUENB而将第一输出使能信号NM_EN禁止为低电平。
相反地，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，响应于具有高电平的输出控制信号SPPR_FUENB，第一输出使能信号发生单元333可以在正常锁存使能信号LT_NM_ENI被使能(即，熔丝阵列ARE被编程)时将第一输出使能信号NM_EN使能为高电平，以及可以在正常锁存使能信号LT_NM_ENI被禁止(熔丝阵列ARE未被编程)时将第一输出使能信号NM_EN禁止为低电平。
第一输出单元334可以接收第一比较结果信号HIT_NM和第一输出使能信号NM_EN。第一输出单元334可以响应于第一输出使能信号NM_EN和第一比较结果信号HIT_NM而产生第一匹配信号MATCH_NM。虽然未示出，但与第一熔丝组块330相对应的冗余存储单元可以响应于第一匹配信号MATCH_NM而被访问。
无论第一比较结果信号HIT_NM如何，第一输出单元334都可以响应于低电平的第一输出使能信号NM_EN而产生具有低电平的第一匹配信号MATCH_NM。
第一输出单元334可以响应于高电平的第一输出使能信号NM_EN而基于第一比较结果信号HIT_NM来产生第一匹配信号MATCH_NM。也就是说，当输入行地址EX_XA与正常锁存地址LT_NM_XA相同时，第一比较结果信号HIT_NM被使能为高电平，且第一输出单元334可以响应于高电平的第一输出使能信号NM_EN和高电平的第一比较结果信号HIT_NM而产生具有高电平的第一匹配信号MATCH_NM。相反地，当输入行地址EX_XA与正常锁存地址LT_NM_XA不同时，第一比较结果信号HIT_NM被禁止为低电平，且第一输出单元334可以响应于高电平的第一输出使能信号NM_EN和低电平的第一比较结果信号HIT_NM而产生具有低电平的第一匹配信号MATCH_NM。
详细地，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA相同时，输出控制信号SPPR_FUENB被使能为低电平。无论正常熔丝组使能信号R_NM_EN被使能与否，第一输出使能信号NM_EN都可以响应于低电平的输出控制信号SPPR_FUENB而被禁止为低电平。无论将输入行地址EX_XA与正常修复行地址R_NM_XA进行比较的结果如何，第一输出单元334都可以响应于低电平的第一输出使能信号NM_EN而产生被禁止为低电平的第一匹配信号MATCH_NM。
相反地，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，输出控制信号SPPR_FUENB被禁止为高电平。当修复地址信息被编程在熔丝阵列ARE中时，正常熔丝组使能信号R_NM_EN被使能为高电平，第一输出使能信号NM_EN可以被使能为高电平。响应于高电平的第一输出使能信号NM_EN，第一输出单元334可以在输入行地址EX_XA与正常修复行地址R_NM_XA相同时基于高电平的第一比较结果信号HIT_NM而产生具有高电平的第一匹配信号MATCH_NM，以及可以在输入行地址EX_XA与正常修复行地址R_NM_XA不同时基于低电平的第一比较结果信号HIT_NM而产生具有低电平的第一匹配信号MATCH_NM。
此外，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，输出控制信号SPPR_FUENB被禁止为高电平。当修复地址信息未被编程在熔丝阵列ARE中时，正常熔丝组使能信号R_NM_EN被禁止为低电平，且第一输出使能信号NM_EN被禁止为低电平。无论将输入行地址EX_XA与正常修复行地址R_NM_XA进行比较的结果如何，第一输出单元334都可以响应于低电平的第一输出使能信号NM_EN而产生被禁止为低电平的第一匹配信号MATCH_NM。
简言之，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA相同时，输出控制信号SPPR_FUENB被使能为低电平。此时，即使输入行地址EX_XA对应于缺陷存储单元，即，输入行地址EX_XA与储存在正常熔丝锁存单元331中的修复地址信息相对应，第一输出单元334也产生具有低电平的第一匹配信号MATCH_NM。与第一熔丝组块330相对应的冗余存储单元可以被禁止。
此外，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，输出控制信号SPPR_FUENB被禁止为高电平。此时，当输入行地址EX_XA对应于正常存储单元时，即，当输入行地址EX_XA与储存在正常熔丝锁存单元331中的修复地址信息不对应时，第一输出单元334产生具有低电平的第一匹配信号MATCH_NM。正常存储单元可以被访问。而且，当输出控制信号SPPR_FUENB被禁止为高电平时，第一输出单元334在输入行地址EX_XA对应于缺陷存储单元(即，输入行地址EX_XA与储存在正常熔丝锁存单元331中的修复地址信息相对应)时产生具有高电平的第一匹配信号MATCH_NM。与第一熔丝组块330相对应的冗余存储单元可以被访问。
第二熔丝组块340可以包括SPPR熔丝锁存单元341和第二匹配信号发生单元。第二匹配信号发生单元可以包括第二地址比较单元342、第二输出使能信号发生单元343和第二输出单元344。
SPPR熔丝锁存单元341可以接收启动使能信号BOOTUPEN、锁存使能信号LATCH_EN和SPPR修复行地址R_SPPR_XA。SPPR修复行地址R_SPPR_XA可以为与在半导体存储器件的封装阶段出现的缺陷存储单元相对应的地址信息。在SPPR模式中，SPPR修复行地址R_SPPR_XA可以不是从熔丝阵列ARE传送来的修复地址信息而是从外部源直接施加的修复地址信息。
第二熔丝组块340可以为分配给PPR模式的熔丝组块，PPR模式可以分为硬PPR(HPPR)模式和软PPR(SPPR)模式。
在HPPR模式中，SPPR熔丝锁存单元341可以响应于启动使能信号BOOTUPEN而锁存SPPR修复行地址R_SPPR_XA。在SPPR模式中，SPPR熔丝锁存单元341可以响应于从存储体选择块320输出的锁存使能信号LATCH_EN而锁存SPPR修复行地址R_SPPR_XA。
SPPR熔丝锁存单元341可以锁存SPPR修复行地址R_SPPR_XA以及输出SPPR锁存地址LT_SPPR_XA。换言之，SPPR熔丝锁存单元341可以响应于锁存使能信号LATCH_EN而储存从外部源施加的SPPR修复行地址R_SPPR_XA。
第二地址比较单元342可以接收并比较输入行地址EX_XA与SPPR锁存地址LT_SPPR_XA。第二地址比较单元342可以将输入行地址EX_XA与SPPR锁存地址LT_SPPR_XA进行比较，并输出与比较结果相对应的第二比较结果信号HIT_SPPR。
例如，当输入行地址EX_XA与SPPR锁存地址LT_SPPR_XA相同时，第二比较结果信号HIT_SPPR可以被使能为高电平。相反地，当输入行地址EX_XA与SPPR锁存地址LT_SPPR_XA不同时，第二比较结果信号HIT_SPPR可以被禁止为低电平。
第二输出使能信号发生单元343可以接收输出控制信号SPPR_FUENB。第二输出使能信号发生单元343可以响应于输出控制信号SPPR_FUENB而产生第二输出使能信号SPPR_EN。
例如，第二输出使能信号发生单元343可以响应于被使能为低电平的输出控制信号SPPR_FUENB而产生被使能为高电平的第二输出使能信号SPPR_EN。
相反地，第二输出使能信号发生单元343可以响应于被禁止为高电平的输出控制信号SPPR_FUENB而产生被禁止为低电平的第二输出使能信号SPPR_EN。
第二输出单元344可以接收第二比较结果信号HIT_SPPR和第二输出使能信号SPPR_EN。第二输出单元344可以响应于第二输出使能信号SPPR_EN和第二比较结果信号HIT_SPPR而产生第二匹配信号MATCH_SPPR。虽然未示出，但与第二熔丝组块340相对应的冗余存储单元可以响应于第二匹配信号MATCH_SPPR来被访问。
无论第二比较结果信号HIT_SPPR如何，第二输出单元344都可以响应于低电平的第二输出使能信号SPPR_EN而产生具有低电平的第二匹配信号MATCH_SPPR。
第二输出单元344可以响应于高电平的第二输出使能信号SPPR_EN而基于第二比较结果信号HIT_SPPR来产生第二匹配信号MATCH_SPPR。也就是说，当输入行地址EX_XA与SPPR锁存地址LT_SPPR_XA相同时，第二比较结果信号HIT_SPPR可以被使能为高电平。第二输出单元344可以响应于高电平的第二输出使能信号SPPR_EN和高电平的第二比较结果信号HIT_SPPR而产生具有高电平的第二匹配信号MATCH_SPPR。相反地，当输入行地址EX_XA与SPPR锁存地址LT_SPPR_XA不同时，第二比较结果信号HIT_SPPR可以被禁止为低电平。第二输出单元344可以响应于高电平的第二输出使能信号SPPR_EN和低电平的第二比较结果信号HIT_SPPR而产生具有低电平的第二匹配信号MATCH_SPPR。
详细地，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA相同时，输出控制信号SPPR_FUENB被使能为低电平。第二输出使能信号SPPR_EN可以响应于低电平的输出控制信号SPPR_FUENB而被使能为高电平。因为输入行地址EX_XA与锁存在SPPR熔丝锁存单元341中的SPPR修复行地址R_SPPR_XA相同，所以第二输出单元344可以响应于高电平的第二输出使能信号SPPR_EN而基于被使能为高电平的第二比较结果信号HIT_SPPR来产生具有高电平的第二匹配信号MATCH_SPPR。
相反地，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，输出控制信号SPPR_FUENB被禁止为高电平。第二输出使能信号SPPR_EN可以响应于高电平的输出控制信号SPPR_FUENB而被禁止为低电平。无论将输入行地址EX_XA与SPPR修复行地址R_SPPR_XA进行比较的结果如何，第二输出单元344都可以响应于低电平的第二输出使能信号SPPR_EN而产生具有低电平的第二匹配信号MATCH_SPPR。
简言之，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA相同时，输出控制信号SPPR_FUENB被使能为低电平。与SPPR修复存储体地址R_SPPR_BA相对应的第二熔丝组块340的第二输出单元344可以产生具有高电平的第二匹配信号MATCH_SPPR，且与第二熔丝组块340相对应的冗余存储单元可以被访问。
此外，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块310中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，输出控制信号SPPR_FUENB被禁止为高电平。与SPPR修复存储体地址R_SPPR_BA相对应的第二熔丝组块340的第二输出单元344可以产生具有低电平的第二匹配信号MATCH_SPPR，从而与第二熔丝组块340相对应的冗余存储单元不能被访问。当输入行地址EX_XA对应于正常存储单元时，即，当输入行地址EX_XA与储存在正常熔丝锁存单元331中的修复地址信息不对应时，第一输出单元334可以产生具有低电平的第一匹配信号MATCH_NM，从而正常存储单元可以被访问。而且，当输出控制信号SPPR_FUENB被禁止为高电平时，第一输出单元334可以在输入行地址EX_XA对应于缺陷存储单元(即，输入行地址EX_XA与储存在正常熔丝锁存单元331中的修复地址信息相对应)时产生具有高电平的第一匹配信号MATCH_NM。与第一熔丝组块330相对应的冗余存储单元可以被访问。
接下来，在下面将描述半导体存储器件的操作。
正常熔丝锁存单元331可以响应于启动使能信号BOOTUPEN而接收并锁存正常修复行地址R_NM_XA和正常熔丝组使能信号R_NM_EN。正常熔丝锁存单元331可以将正常锁存地址LT_NM_XA输出给第一地址比较单元332。正常熔丝锁存单元331可以将正常锁存使能信号LT_NM_ENI输出给第一输出使能信号发生单元333。
其后，当半导体存储器件进入SPPR模式时，SPPR模式信号SPPR_ENTRY可以被使能。如果激活命令被施加，则SPPR修复行地址R_SPPR_XA可以被施加至SPPR控制块310和SPPR熔丝锁存单元341，SPPR修复存储体地址R_SPPR_BA可以被施加至SPPR控制块310和存储体选择块320。
如果写入命令被施加，则SPPR控制块310可以接收具有高电平的SPPR设置信号SPPR_SET。SPPR控制块310可以响应于SPPR模式信号SPPR_ENTRY和SPPR设置信号SPPR_SET而产生锁存使能信号LATCH_EN。SPPR控制块310的锁存单元可以响应于锁存使能信号LATCH_EN而锁存SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA。SPPR控制块310可以将锁存使能信号LATCH_EN输出给存储体选择块320。
存储体选择块320可以将锁存使能信号LATCH_EN传送至与SPPR修复存储体地址R_SPPR_BA相对应的存储体。与SPPR修复存储体地址R_SPPR_BA相对应的存储体的SPPR熔丝锁存单元341可以响应于锁存使能信号LATCH_EN而储存SPPR修复行地址R_SPPR_XA。
然后，半导体存储器件可以退出SPPR模式。
在半导体存储器件的正常操作中，可以从外部源接收输入行地址EX_XA和输入存储体地址EX_BA。输入行地址EX_XA和输入存储体地址EX_BA可以被施加至SPPR控制块310。此外，输入行地址EX_XA可以被施加至第一地址比较单元332和第二地址比较单元342。
SPPR控制块310可以将储存在锁存单元中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA与输入行地址EX_XA和输入存储体地址EX_BA进行比较，以及可以在它们相同时产生被使能为低电平的输出控制信号SPPR_FUENB。
例如，下面将针对储存在SPPR控制块310的锁存单元中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA与输入行地址EX_XA和输入存储体地址EX_BA相同时的情况进行描述。
SPPR控制块310可以产生被使能为低电平的输出控制信号SPPR_FUENB。输出控制信号SPPR_FUENB可以被传送至第一输出使能信号发生单元333和第二输出使能信号发生单元343。
第一地址比较单元332可以将从正常熔丝锁存单元331输出的正常锁存地址LT_NM_XA与输入行地址EX_XA进行比较，并将第一比较结果信号HIT_NM作为比较结果输出给第一输出单元334。
无论正常锁存使能信号LT_NM_ENI如何，接收被使能为低电平的输出控制信号SPPR_FUENB的第一输出使能信号发生单元333都可以产生被禁止为低电平的第一输出使能信号NM_EN。无论第一比较结果信号HIT_NM如何，第一输出单元334都可以响应于低电平的第一输出使能信号NM_EN而产生被禁止为低电平的第一匹配信号MATCH_NM。
第二地址比较单元342可以将从SPPR熔丝锁存单元341输出的SPPR锁存地址LT_SPPR_XA与输入行地址EX_XA进行比较。因为SPPR锁存地址LT_SPPR_XA与输入行地址EX_XA相同，所以第二地址比较单元342可以将被使能为高电平的第二比较结果信号HIT_SPPR输出给第二输出单元344。
接收被使能为低电平的输出控制信号SPPR_FUENB的第二输出使能信号发生单元343可以产生被使能为高电平的第二输出使能信号SPPR_EN。第二输出单元344可以响应于高电平的第二输出使能信号SPPR_EN而产生具有高电平的第二匹配信号MATCH_SPPR。
相应地，可以以这样的方式来执行修复操作，即，与第一熔丝组块330相对应的冗余存储单元响应于低电平的第一匹配信号MATCH_NM而不被访问，以及与第二熔丝组块340相对应的冗余存储单元响应于高电平的第二匹配信号MATCH_SPPR而被访问。
接下来，在下面将针对储存在SPPR控制块310的锁存单元中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA与输入行地址EX_XA和输入存储体地址EX_BA不同时的情况进行描述。
SPPR控制块310可以产生被禁止为高电平的输出控制信号SPPR_FUENB。输出控制信号SPPR_FUENB可以被传送至第一输出使能信号发生单元333和第二输出使能信号发生单元343。
第一地址比较单元332可以将从正常熔丝锁存单元331输出的正常锁存地址LT_NM_XA与输入行地址EX_XA进行比较，并将第一比较结果信号HIT_NM作为比较结果输出给第一输出单元334。
接收被禁止为高电平的输出控制信号SPPR_FUENB的第一输出使能信号发生单元333可以基于正常锁存使能信号LT_NM_ENI而产生具有高电平或低电平的第一输出使能信号NM_EN。例如，如果修复地址信息被编程在熔丝阵列ARE中，则正常熔丝组使能信号R_NM_EN被使能为高电平，以及正常锁存使能信号LT_NM_ENI也可以具有高电平。第一输出使能信号发生单元333可以响应于高电平的正常锁存使能信号LT_NM_ENI而产生高电平的第一输出使能信号NM_EN。当输入行地址EX_XA与储存在正常熔丝锁存单元331中的正常锁存地址LT_NM_XA相同时，第一地址比较单元332可以产生高电平的第一比较结果信号HIT_NM，以及第一输出单元334可以响应于高电平的第一输出使能信号NM_EN和高电平的第一比较结果信号HIT_NM而产生被使能为高电平的第一匹配信号MATCH_NM。
第二地址比较单元342可以将从SPPR熔丝锁存单元341输出的SPPR锁存地址LT_SPPR_XA与输入行地址EX_XA进行比较。因为SPPR锁存地址LT_SPPR_XA与输入行地址EX_XA不同，所以第二地址比较单元342可以将被禁止为低电平的第二比较结果信号HIT_SPPR输出给第二输出单元344。
接收被禁止为高电平的输出控制信号SPPR_FUENB的第二输出使能信号发生单元343可以产生低电平的第二输出使能信号SPPR_EN。第二输出单元344可以响应于低电平的第二输出使能信号SPPR_EN而产生低电平的第二匹配信号MATCH_SPPR。
相应地，可以以这样的方式来执行修复操作，即，与第一熔丝组块330相对应的冗余存储单元响应于高电平的第一匹配信号MATCH_NM来被访问，以及与第二熔丝组块340相对应的冗余存储单元可以响应于低电平的第二匹配信号MATCH_SPPR而被禁止。
因此，根据实施例的半导体存储器件可以在SPPR模式中将SPPR修复地址R_SPPR_XA和R_SPPR_BA锁存在SPPR控制块310中。其后，在正常操作中，当锁存的SPPR修复地址R_SPPR_XA和R_SPPR_BA与输入地址EX_XA和EX_BA相同时，第一熔丝组块330的第一输出使能信号NM_EN可以使用输出控制信号SPPR_FUENB来禁止。即，第一熔丝组块330的修复操作可以被中断。
当在晶片级与封装级设置相同的修复地址信息时，该半导体存储器件可以防止可能由于在半导体存储器件的正常操作中驱动多个冗余存储单元而出现的误动作。因此，半导体存储器件的可靠性可以增大。
图4是图示图3中示出的SPPR控制块310的框图。
参见图4，SPPR控制块310可以包括锁存使能信号发生单元410、地址锁存单元420、比较单元430和信号输出单元440。
锁存使能信号发生单元410可以包括接收SPPR模式信号SPPR_ENTRY和SPPR设置信号SPPR_SET的“与”(AND)门。锁存使能信号发生单元410可以响应于都被使能为高电平的SPPR模式信号SPPR_ENTRY和SPPR设置信号SPPR_SET二者而产生具有高电平的锁存使能信号LATCH_EN。锁存使能信号LATCH_EN可以被输出给地址锁存单元420和存储体选择块320。
地址锁存单元420可以包括存储体选择锁存部421和行地址锁存部422。
存储体地址锁存部421可以接收作为关于修复地址R_SPPR_XA和R_SPPR_BA之中的存储体地址的信息的SPPR修复存储体地址R_SPPR_BA、锁存使能信号LATCH_EN和初始化信号RESET。存储体地址锁存部421可以响应于锁存使能信号LATCH_EN而储存SPPR修复存储体地址R_SPPR_BA。存储体地址锁存部421可以响应于初始化信号RESET而初始化储存的存储体地址。
行地址锁存部422可以接收作为关于修复地址R_SPPR_XA和R_SPPR_BA之中的行地址的信息的SPPR修复行地址R_SPPR_XA、锁存使能信号LATCH_EN和初始化信号RESET。行地址锁存部422可以响应于锁存使能信号LATCH_EN而储存SPPR修复行地址R_SPPR_XA。行地址锁存部422可以响应于初始化信号RESET而初始化储存的行地址。
比较单元430可以包括第一异或(XOR)门XOR1和第二异或门XOR2。第一异或门XOR1可以将输入存储体地址EX_BA与从存储体地址锁存部421输出的锁存存储体地址LT_BA进行比较。而且，第二异或门XOR2可以将输入行地址EX_XA与从行地址锁存部422输出的锁存行地址LT_XA进行比较。
信号输出单元440可以基于从比较单元430输出的比较结果而产生输出控制信号SPPR_FUENB。当从比较单元430接收到二者都具有高电平的两个信号时，信号输出单元440可以产生具有低电平的输出控制信号SPPR_FUENB。换言之，当通过存储体地址锁存部421锁存的锁存存储体地址LT_BA与输入存储体地址EX_BA相同且通过行地址锁存部422锁存的锁存行地址LT_XA与输入行地址EX_XA相同时，信号输出单元440可以产生被使能为低电平的输出控制信号SPPR_FUENB。
根据实施例的SPPR控制块310可以储存在SPPR模式中施加的SPPR修复存储体地址R_SPPR_BA和SPPR修复行地址R_SPPR_XA，以及可以在正常模式中施加的输入存储体地址EX_BA和输入行地址EX_XA与储存的SPPR修复存储体地址R_SPPR_XA和储存的SPPR修复行地址R_SPPR_XA相同时产生输出控制信号SPPR_FUENB。
图5是图示图3中示出的第一熔丝组块330的详细电路图。
参见图5，第一熔丝组块330可以包括正常熔丝锁存单元331、第一地址比较单元332、第一输出使能信号发生单元333和第一输出单元334。
正常熔丝锁存单元331可以接收启动使能信号BOOTUPEN和N位正常修复行地址R_NM_XA<0:N-1>。正常熔丝锁存单元331可以包括用于锁存正常修复行地址R_NM_XA<0:N-1>的N个第一锁存部510至515以及用于锁存正常熔丝组使能信号R_NM_EN的第二锁存部516。如以上参照图3所描述的，作为与在半导体存储器件的制造阶段出现的缺陷存储单元相对应的修复地址的正常修复行地址R_NM_XA<0:N-1>可以为被永久编程在熔丝阵列ARE中的信息。正常熔丝组使能信号R_NM_EN可以为关于熔丝阵列ARE被编程与否的信息。
正常熔丝锁存单元331的第一锁存部510至515可以响应于启动使能信号BOOTUPEN而储存具有N位的正常修复行地址R_NM_XA<0:N-1>，以及将储存的正常修复行地址R_NM_XA<0:N_1>作为正常锁存地址LT_NM_XA<0:N-1>而输出给第一地址比较单元332。正常熔丝锁存单元331的第二锁存部516可以响应于启动使能信号BOOTUPEN而储存正常熔丝组使能信号R_NM_EN，以及将储存的正常熔丝组使能信号R_NM_EN作为正常锁存使能信号LT_NM_ENI而输出给第一输出使能信号发生单元333。
第一地址比较单元332可以包括异或门XOR，异或门XOR用于将从第一锁存部510至515输出的N位的正常锁存地址LT_NM_XA<0:N-1>分别与输入行地址EX_XA<0:N-1>进行比较。第一地址比较单元332可以将正常锁存地址LT_NM_XA<0:N-1>分别与输入行地址EX_XA<0:N-1>进行比较，并输出N个第一比较结果信号HIT_NM<0:N-1>。
第一输出使能信号发生单元333可以包括第一与非(NAND)门517和第二与非门518，第一与非门517接收正常锁存使能信号LT_NM_ENI和输出控制信号SPPR_FUENB，第二与非门518接收第一与非门517的输出信号和电源电压电平的信号VDD_SIG。
例如，当输出控制信号SPPR_FUENB被使能为低电平时，无论正常锁存使能信号LT_NM_ENI如何，第一与非门517都可以以高电平输出其输出信号。第二与非门518可以响应于第一与非门517的输出信号和电源电压电平的信号VDD_SIG而输出具有低电平的第一输出使能信号NM_EN。
相反地，当输出控制信号SPPR_FUENB被禁止为高电平时，第一与非门517可以基于正常锁存使能信号LT_NM_ENI而确定其输出信号的电平。第二与非门518可以基于第一与非门517的输出信号而输出具有高电平或低电平的第一输出使能信号NM_EN。
第一输出单元334可以包括一组与非门519和520以及或非(NOR)门521，与非门519和520分别接收从第一地址比较单元332输出的N个第一比较结果信号HIT_NM<0:N-1>，或非门521接收从一组与非门519和520输出的信号以及第一输出使能信号NM_EN的反相信号并输出第一匹配信号MATCH_NM。
例如，当第一输出使能信号NM_EN为低电平时，或非门521可以被施加高电平的输入信号，且无论从一组与非门519和520输出的信号(即，第一比较结果信号HIT_NM<0:N-1>)如何，或非门521都可以输出具有低电平的第一匹配信号MATCH_NM。
相反地，当第一输出使能信号NM_EN为高电平时，或非门521可以被施加低电平的输入信号，并基于从一组与非门519和520输出的信号(即，第一比较结果信号HIT_NM<0:N-1>)而输出具有高电平或低电平的第一匹配信号MATCH_NM。
图6是图示图3中示出的第二熔丝组块340的详细电路图。
参见图6，第二熔丝组块340可以包括SPPR熔丝锁存单元341、第二地址比较单元342、第二输出使能信号发生单元343以及第二输出单元344。第二熔丝组块340还可以包括接收启动使能信号BOOTUPEN和锁存使能信号LATCH_EN的或非门610。
即便当启动使能信号BOOTUPEN和锁存使能信号LATCH_EN中的一个被使能时，或非门610仍可以以高电平输出其输出信号。或非门610的输出信号可以被传送至SPPR熔丝锁存单元341。如以上参照图3所描述的，在PPR模式的HPPR模式中，启动使能信号BOOTUPEN可以被使能为高电平，在PPR模式的SPPR模式中，启动使能信号BOOTUPEN可以被禁止，并且锁存使能信号LATCH_EN可以被使能为高电平。
SPPR熔丝锁存单元341可以接收或非门610的输出信号以及N位SPPR修复行地址R_SPPR_XA<0:N-1>。SPPR熔丝锁存单元341可以包括用于锁存SPPR修复行地址R_SPPR_XA<0:N-1>的N个第一锁存部611至616以及用于锁存PPR熔丝组使能信号R_PPR_EN的第二锁存部617。
N个第一锁存部611至616可以响应于或非门610的输出信号而储存具有N位的SPPR修复行地址R_SPPR_XA<0:N-1>，以及将储存的SPPR修复行地址R_SPPR_XA<0:N-1>作为SPPR锁存地址LT_SPPR_XA<0:N-1>而输出给第二地址比较单元342。
第二锁存部617可以响应于启动使能信号BOOTUPEN而储存PPR熔丝组使能信号R_PPR_EN。然而，在SPPR模式中，由于启动使能信号BOOTUPEN被禁止，因此第二锁存部617可以将具有低电平的PPR锁存使能信号LT_PPR_ENI输出给第二输出使能信号发生单元343。
第二地址比较单元342可以包括异或门XOR，异或门XOR用于将从N个第一锁存部611至616输出的N位的SPPR锁存地址LT_SPPR_XA<0:N-1>分别与输入行地址EX_XA<0:N-1>进行比较。第二地址比较单元342可以将SPPR锁存地址LT_SPPR_XA<0:N-1>分别与输入行地址EX_XA<0:N-1>进行比较，并输出N个第二比较结果信号HIT_SPPR<0:N-1>。
第二输出使能信号发生单元343可以包括第一与非门618和第二与非门619，第一与非门618接收低电平的PPR锁存使能信号LT_PPR_ENI以及输出控制信号SPPR_FUENB，第二与非门619接收第一与非门618的输出信号以及输出控制信号SPPR_FUENB。
例如，当输出控制信号SPPR_FUENB被使能为低电平时，第一与非门618可以以高电平输出其输出信号。第二与非门619可以响应于具有低电平的输出控制信号SPPR_FUENB以及第一与非门618的输出信号而输出具有高电平的第二输出使能信号SPPR_EN。
相反地，当输出控制信号SPPR_FUENB被禁止为高电平时，第一与非门618可以响应于低电平的PPR锁存使能信号LT_PPR_ENI而以高电平输出其输出信号。第二与非门619可以响应于第一与非门618的输出信号以及具有高电平的输出控制信号SPPR_FUENB而输出具有低电平的第二输出使能信号SPPR_EN。
第二输出单元344可以包括一组与非门620和621以及或非门622，与非门620和621分别接收从第二地址比较单元342输出的N个第二比较结果信号HIT_SPPR<0:N-1>，或非门622接收从一组与非门620和621输出的信号以及第二输出使能信号SPPR_EN的反相信号并输出第二匹配信号MATCH_SPPR。
例如，当第二输出使能信号SPPR_EN为高电平时，或非门622可以被施加低电平的输入信号，并基于从一组与非门620和621输出的信号(即，第二比较结果信号HIT_SPPR<0:N-1>)而输出具有高电平或低电平的第二匹配信号MATCH_SPPR。
相反地，当第二输出使能信号SPPR_EN为低电平时，或非门622可以被施加高电平的输入信号，且无论从一组与非门620和621输出的信号(即，第二比较结果信号HIT_SPPR<0:N-1>)如何，或非门622都可以输出具有低电平的第二匹配信号MATCH_SPPR。
图7是图示根据实施例的半导体存储器件的框图。
参见图7，半导体存储器件可以包括SPPR控制块710、存储体选择块720、第一熔丝组块730和第二熔丝组块740。
SPPR控制块710和存储体选择块720可以与上面参照图3而描述的SPPR控制块310和存储体选择块320相同。
第一熔丝组块730可以包括熔丝阵列ARE、正常熔丝锁存单元731和第一匹配信号发生单元。第一匹配信号发生单元可以包括第一地址比较单元732和第一输出单元733。
正常熔丝锁存单元731可以接收启动使能信号BOOTUPEN、正常修复行地址R_NM_XA和正常熔丝组使能信号R_NM_EN。作为从熔丝阵列ARE传送来的地址的正常修复行地址R_NM_XA可以为与在半导体存储器件的制造阶段出现的缺陷存储单元相对应的修复地址信息。正常熔丝组使能信号R_NM_EN可以包括关于熔丝阵列ARE被编程与否的信息。例如，当熔丝阵列ARE被编程时，正常熔丝组使能信号R_NM_EN可以为高电平，当熔丝阵列ARE未被编程时，正常熔丝组使能信号R_NM_EN可以为低电平。
正常熔丝锁存单元731可以响应于启动使能信号BOOTUPEN而锁存正常修复行地址R_NM_XA和正常熔丝组使能信号R_NM_EN。正常熔丝锁存单元731可以锁存正常修复行地址R_NM_XA，并将正常锁存地址LT_NM_XA输出给第一地址比较单元732。此外，正常熔丝锁存单元731可以锁存正常熔丝组使能信号R_NM_EN，并将正常锁存使能信号LT_NM_ENI输出给第一输出单元733。
第一地址比较单元732可以与以上参照图3而描述的第一比较单元332相同。
第一输出单元733可以接收正常锁存使能信号LT_NM_ENI、第一比较结果信号HIT_NM和输出控制信号SPPR_FUENB。第一输出单元733可以响应于输出控制信号SPPR_FUENB而产生与正常锁存使能信号LT_NM_ENI和第一比较结果信号HIT_NM相对应的第一匹配信号MATCH_NM。虽然未示出，但可以响应于第一匹配信号MATCH_NM来判断是否访问半导体存储器件的冗余存储单元。
例如，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块710中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA相同时，输出控制信号SPPR_FUENB被使能为低电平。响应于低电平的输出控制信号SPPR_FUENB，无论正常锁存使能信号LT_NM_ENI和第一比较结果信号HIT_NM如何，第一匹配信号MATCH_NM都可以被禁止为低电平。
相反地，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块710中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，输出控制信号SPPR_FUENB被禁止为高电平。当修复地址信息被编程在熔丝阵列ARE中时，正常熔丝组使能信号R_NM_EN可以被使能为高电平。响应于高电平的输出控制信号SPPR_FUENB以及高电平的正常熔丝组使能信号R_NM_EN，第一输出单元733可以在输入行地址EX_XA与正常修复行地址R_NM_XA相同时基于高电平的第一比较结果信号HIT_NM而产生具有高电平的第一匹配信号MATCH_NM，以及可以在输入行地址EX_XA与正常修复行地址R_NM_XA不同时基于低电平的第一比较结果信号HIT_NM而产生具有低电平的第一匹配信号MATCH_NM。
简言之，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块710中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA相同时，输出控制信号SPPR_FUENB被使能为低电平。此时，即使输入行地址EX_XA对应于缺陷存储单元，即，输入行地址EX_XA与储存在正常熔丝锁存单元731中的修复地址信息相对应，第一输出单元733仍可以产生具有低电平的第一匹配信号MATCH_NM。与第一熔丝组块730相对应的冗余存储单元可以被禁止。
此外，当输入行地址EX_XA和输入存储体地址EX_BA与锁存在SPPR控制块710中的SPPR修复行地址R_SPPR_XA和SPPR修复存储体地址R_SPPR_BA不同时，输出控制信号SPPR_FUENB被禁止为高电平。此时，当输入行地址EX_XA对应于正常存储单元(即，输入行地址EX_XA与储存在正常熔丝锁存单元731中的修复地址信息不对应)时，第一输出单元733可以产生具有低电平的第一匹配信号MATCH_NM。正常存储单元可以被访问。
而且，当输出控制信号SPPR_FUENB被禁止为高电平时，第一输出单元733可以在输入行地址EX_XA对应于缺陷存储单元(即，输入行地址EX_XA与储存在正常熔丝锁存单元731中的修复地址信息相对应)时产生具有高电平的第一匹配信号MATCH_NM。与第一熔丝组块730相对应的冗余存储单元可以被访问。
第二熔丝组块740可以包括SPPR熔丝锁存单元741和第二匹配信号发生单元。第二匹配信号发生单元可以包括第二地址比较单元742、输出使能信号发生单元743和第二输出单元744。对第二熔丝组块740的配置的描述可以与以上参照图3而给出的对第二熔丝组块340的配置的描述相同。
因此，根据实施例的半导体存储器件可以不产生单独的用于控制第一输出单元733的信号，第一匹配信号MATCH_NM可以通过输出控制信号SPPR_FUENB而被禁止为低电平。
当在晶片级和封装级设置相同的修复地址信息时，半导体存储器件可以防止可能因在半导体存储器件的正常操作中驱动多个冗余存储单元而出现的误动作。因此，半导体存储器件的可靠性可以增大。
图8是图示图7中示出的第一熔丝组块730的详细电路图。
参见图8，第一熔丝组块730可以包括正常熔丝锁存单元731、第一地址比较单元732和第一输出单元733。
正常熔丝锁存单元731可以接收启动使能信号BOOTUPEN和具有N位的正常修复行地址R_NM_XA<0:N-1>。正常熔丝锁存单元731可以包括用于锁存正常修复行地址R_NM_XA<0:N-1>的N个第一锁存部810至815以及用于锁存正常熔丝组使能信号R_NM_EN的第二锁存部816。
正常熔丝锁存单元731的第一锁存部810至815可以响应于启动使能信号BOOTUPEN而储存具有N位的正常修复行地址R_NM_XA<0:N-1>，并将储存的第二正常修复行地址R_NM_XA<0:N-1>作为正常锁存地址LT_NM_XA<0:N-1>而输出给第一地址比较单元732。正常熔丝锁存单元731的第二锁存部816可以响应于启动使能信号BOOTUPEN而储存正常熔丝组使能信号R_NM_EN，并将储存的正常熔丝组使能信号R_NM_EN作为正常锁存使能信号LT_NM_ENI而输出给第一输出单元733。
第一地址比较单元732可以包括异或门XOR，异或门XOR用于将从N个第一锁存部810至815输出的N位的正常锁存地址LT_NM_XA<0:N-1>分别与输入行地址EX_XA<0:N-1>进行比较。第一地址比较单元732可以将正常锁存地址LT_NM_XA<0:N-1>分别与输入行地址EX_XA<0:N-1>进行比较，并输出N个第一比较结果信号HIT_NM<0:N-1>。
第一输出单元733可以包括一组与非门817和818、第一反相器819以及第二反相器820，与非门817和818分别接收从第一地址比较单元732输出的第一比较结果信号HIT_NM<0:N-1>，第一反相器819接收并反相正常锁存使能信号LT_NM_ENI，第二反相器820接收并反相输出控制信号SPPR_FUENB。第一输出单元733还可以包括或非门821，或非门821接收从一组与非门817和818输出的信号以及从第一反相器819和第二反相器820输出的信号，并输出第一匹配信号MATCH_NM。
例如，当输出控制信号SPPR_FUENB为高电平时，或非门821可以被施加低电平的输入信号，并基于从一组与非门817和818输出的信号以及第一反相器819的输出而输出具有高电平或低电平的第一匹配信号MATCH_NM。即，当输出控制信号SPPR_FUENB为高电平时，第一匹配信号MATCH_NM可以在输入行地址EX_XA<0:N-1>与从正常熔丝锁存单元731输出的正常锁存地址LT_NM_XA<0:N-1>相同时被使能为高电平，并且第一匹配信号MATCH_NM可以在输入行地址EX_XA<0:N-1>与从正常熔丝锁存单元731输出的正常锁存地址LT_NM_XA<0:N-1>不同时被禁止为低电平。
相反地，当输出控制信号SPPR_FUENB为低电平时，或非门821可以被施加高电平的输入信号，且无论从一组与非门817和818输出的信号以及第一反相器819的输出如何，或非门821都可以输出具有低电平的第一匹配信号MATCH_NM。即，当输出控制信号SPPR_FUENB为低电平时，无论将输入行地址EX_XA<0:N-1>与从正常熔丝锁存单元731输出的正常锁存地址LT_NM_XA<0:N-1>进行比较的结果如何，第一匹配信号MATCH_NM都可以被禁止。
根据实施例的半导体存储器件可以根据下面的方法来执行操作。
一种用于操作半导体存储器件的方法，该半导体存储器件包括第一熔丝组块、第二熔丝组块和SPPR控制块，SPPR控制块控制第一熔丝组块和第二熔丝组块，该方法可以包括：在软封装后修复模式中将第一修复信息储存在SPPR控制块和第二熔丝组块中；在正常模式中将输入地址与第一修复信息进行比较；以及当作为比较的结果而判断为输入地址与第一修复信息相同时，禁止第一熔丝组块以中断第一熔丝组块的修复操作，并使能第二熔丝组块以执行第二熔丝组块的修复操作。当作为比较的结果而判断为输入地址与第一修复信息不同时，该方法还可以包括：将输入地址与储存在第一熔丝组块中的第二修复信息进行比较；以及在输入地址与第二修复信息相同时，使能第一熔丝组块以执行第一熔丝组块的修复操作。
虽然已经出于说明的目的而描述了各种实施例，但对本领域技术人员而言将明显的是，在不脱离如所附权利要求书所限定的本发明的精神和范围的情况下，可以做出各种改变和变型。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种半导体存储器件，包括：
第一熔丝组块，包括用于储存第一修复信息的熔丝阵列；以及
控制块，适用于在第一模式中储存第二修复信息，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号，
其中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出控制信号而禁止第一匹配信号。
技术方案2.如技术方案1所述的半导体存储器件，还包括：
第二熔丝组块，适用于储存第二修复信息，以及响应于输出控制信号而在第二修复信息与输入地址相同时使能用于访问第二冗余存储单元的第二匹配信号。
技术方案3.如技术方案2所述的半导体存储器件，其中，控制块包括：
锁存使能信号发生单元，适用于在第一模式中当软封装后修复设置信号被使能时产生锁存使能信号；
锁存单元，适用于响应于锁存使能信号而锁存第二修复信息；
比较单元，适用于将从锁存单元输出的第一锁存地址分别与输入地址进行比较；以及
输出单元，适用于产生与来自比较单元的比较结果相对应的输出控制信号。
技术方案4.如技术方案3所述的半导体存储器件，还包括：
存储体选择块，适用于响应于锁存使能信号而将锁存使能信号传送至与第二修复信息中的存储体地址相对应的存储体。
技术方案5.如技术方案3所述的半导体存储器件，其中，锁存单元包括：
存储体地址锁存部，适用于储存第二修复信息中的存储体地址；以及
行地址锁存部，适用于储存第二修复信息中的行地址。
技术方案6.如技术方案1所述的半导体存储器件，其中，第一熔丝组块包括：
正常熔丝锁存单元，适用于响应于启动使能信号而锁存从熔丝阵列输出的第一修复信息；以及
第一匹配信号发生单元，适用于将从正常熔丝锁存单元输出的第二锁存地址与输入地址进行比较，并响应于比较结果、第一修复信息中的正常熔丝组使能信号以及输出控制信号而产生第一匹配信号。
技术方案7.如技术方案6所述的半导体存储器件，其中，第一匹配信号发生单元包括：
第一地址比较单元，适用于将输入地址与第二锁存地址进行比较，并产生第一比较结果信号；
第一输出使能信号发生单元，适用于响应于正常熔丝组使能信号和输出控制信号而产生第一输出使能信号，以及在输出控制信号被使能时禁止第一输出使能信号；以及
第一输出单元，适用于响应于第一输出使能信号和第一比较结果信号而产生第一匹配信号。
技术方案8.如技术方案3所述的半导体存储器件，其中，第二熔丝组块包括：
熔丝锁存单元，适用于在第一模式中响应于锁存使能信号而锁存第二修复信息；以及
第二匹配信号发生单元，适用于将从熔丝锁存单元输出的第三锁存地址与输入地址进行比较，以及响应于比较结果和输出控制信号而产生第二匹配信号。
技术方案9.如技术方案8所述的半导体存储器件，其中，第二匹配信号发生单元包括：
第二地址比较单元，适用于将输入地址与第三锁存地址进行比较，并产生第二比较结果信号；
第二输出使能信号发生单元，适用于响应于输出控制信号而产生第二输出使能信号；以及
第二输出单元，适用于响应于第二输出使能信号而产生与第二比较结果信号相对应的第二匹配信号。
技术方案10.如技术方案1所述的半导体存储器件，其中，第一模式为在封装之后执行的修复操作模式，第二模式为正常操作模式。
技术方案11.一种半导体存储器件，包括：
多个存储体，每个存储体包括用于储存第一修复信息的一个或更多个第一熔丝组块以及用于在第一模式中储存第二修复信息的一个或更多个第二熔丝组块；
控制块，适用于在第一模式中产生锁存使能信号并储存第二修复信息中的行地址和存储体地址，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号；以及
存储体选择块，适用于响应于存储体地址而将锁存使能信号传送至存储体之中的对应的存储体，
其中，在第二模式中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出使能信号而禁止第一匹配信号。
技术方案12.如技术方案11所述的半导体存储器件，其中，第二熔丝组块响应于锁存使能信号而储存第二修复信息中的行地址，以及响应于输出控制信号而在行地址与输入地址相同时使能用于访问第二冗余存储单元的第二匹配信号。
技术方案13.如技术方案11所述的半导体存储器件，其中，控制块包括：
锁存使能信号发生单元，适用于在第一模式中当软封装后修复设置信号被使能时产生锁存使能信号；
锁存单元，适用于响应于锁存使能信号而锁存第二修复信息中的行地址和存储体地址；
比较单元，适用于将从锁存单元输出的第一锁存地址分别与输入地址进行比较；以及
输出单元，适用于产生与来自比较单元的比较结果相对应的输出控制信号。
技术方案14.如技术方案13所述的半导体存储器件，其中，锁存单元包括：
存储体地址锁存部，适用于储存第二修复信息中的存储体地址；以及
行地址锁存部，适用于储存第二修复信息中的行地址。
技术方案15.如技术方案11所述的半导体存储器件，其中，第一熔丝组块包括：
熔丝阵列，适用于储存第一修复信息；
正常熔丝锁存单元，适用于响应于启动使能信号而锁存从熔丝阵列输出的第一修复信息；以及
第一匹配信号发生单元，适用于将从正常熔丝锁存单元输出的第二锁存地址与输入地址进行比较，以及响应于比较结果、第一修复信息中的正常熔丝组使能信号以及输出控制信号而产生第一匹配信号。
技术方案16.如技术方案15所述的半导体存储器件，其中，第一匹配信号发生单元包括：
第一地址比较单元，适用于将输入地址与第二锁存地址进行比较，并产生第一比较结果信号；
第一输出使能信号发生单元，适用于响应于正常熔丝组使能信号和输出控制信号而产生第一输出使能信号，以及在输出控制信号被使能时禁止第一输出使能信号；以及
第一输出单元，适用于响应于第一输出使能信号和第一比较结果信号而产生第一匹配信号。
技术方案17.如技术方案11所述的半导体存储器件，其中，第二熔丝组块包括：
熔丝锁存单元，适用于在第一模式中响应于从存储体选择块传送来的锁存使能信号而锁存第二修复信息；以及
第二匹配信号发生单元，适用于将从熔丝锁存单元输出的第三锁存地址与输入地址进行比较，以及响应于比较结果和输出控制信号而产生第二匹配信号。
技术方案18.如技术方案17所述的半导体存储器件，其中，第二匹配信号发生单元包括：
第二地址比较单元，适用于将输入地址与第三锁存地址进行比较，并产生第二比较结果信号；
第二输出使能信号发生单元，适用于响应于输出控制信号而产生第二输出使能信号；以及
第二输出单元，适用于响应于第二输出使能信号而产生与第二比较结果信号相对应的第二匹配信号。

Claims (10)

1.一种半导体存储器件，包括：
第一熔丝组块，包括用于储存第一修复信息的熔丝阵列；以及
控制块，适用于在第一模式中储存第二修复信息，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号，
其中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出控制信号而禁止第一匹配信号。
2.如权利要求1所述的半导体存储器件，还包括：
第二熔丝组块，适用于储存第二修复信息，以及响应于输出控制信号而在第二修复信息与输入地址相同时使能用于访问第二冗余存储单元的第二匹配信号。
3.如权利要求2所述的半导体存储器件，其中，控制块包括：
锁存使能信号发生单元，适用于在第一模式中当软封装后修复设置信号被使能时产生锁存使能信号；
锁存单元，适用于响应于锁存使能信号而锁存第二修复信息；
比较单元，适用于将从锁存单元输出的第一锁存地址分别与输入地址进行比较；以及
输出单元，适用于产生与来自比较单元的比较结果相对应的输出控制信号。
4.如权利要求3所述的半导体存储器件，还包括：
存储体选择块，适用于响应于锁存使能信号而将锁存使能信号传送至与第二修复信息中的存储体地址相对应的存储体。
5.如权利要求3所述的半导体存储器件，其中，锁存单元包括：
存储体地址锁存部，适用于储存第二修复信息中的存储体地址；以及
行地址锁存部，适用于储存第二修复信息中的行地址。
6.如权利要求1所述的半导体存储器件，其中，第一熔丝组块包括：
正常熔丝锁存单元，适用于响应于启动使能信号而锁存从熔丝阵列输出的第一修复信息；以及
第一匹配信号发生单元，适用于将从正常熔丝锁存单元输出的第二锁存地址与输入地址进行比较，并响应于比较结果、第一修复信息中的正常熔丝组使能信号以及输出控制信号而产生第一匹配信号。
7.如权利要求6所述的半导体存储器件，其中，第一匹配信号发生单元包括：
第一地址比较单元，适用于将输入地址与第二锁存地址进行比较，并产生第一比较结果信号；
第一输出使能信号发生单元，适用于响应于正常熔丝组使能信号和输出控制信号而产生第一输出使能信号，以及在输出控制信号被使能时禁止第一输出使能信号；以及
第一输出单元，适用于响应于第一输出使能信号和第一比较结果信号而产生第一匹配信号。
8.如权利要求3所述的半导体存储器件，其中，第二熔丝组块包括：
熔丝锁存单元，适用于在第一模式中响应于锁存使能信号而锁存第二修复信息；以及
第二匹配信号发生单元，适用于将从熔丝锁存单元输出的第三锁存地址与输入地址进行比较，以及响应于比较结果和输出控制信号而产生第二匹配信号。
9.如权利要求8所述的半导体存储器件，其中，第二匹配信号发生单元包括：
第二地址比较单元，适用于将输入地址与第三锁存地址进行比较，并产生第二比较结果信号；
第二输出使能信号发生单元，适用于响应于输出控制信号而产生第二输出使能信号；以及
第二输出单元，适用于响应于第二输出使能信号而产生与第二比较结果信号相对应的第二匹配信号。
10.一种半导体存储器件，包括：
多个存储体，每个存储体包括用于储存第一修复信息的一个或更多个第一熔丝组块以及用于在第一模式中储存第二修复信息的一个或更多个第二熔丝组块；
控制块，适用于在第一模式中产生锁存使能信号并储存第二修复信息中的行地址和存储体地址，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号；以及
存储体选择块，适用于响应于存储体地址而将锁存使能信号传送至存储体之中的对应的存储体，
其中，在第二模式中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出使能信号而禁止第一匹配信号。
CN201510938423.2A 2015-04-07 2015-12-15 半导体存储器件 Active CN106057249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0048925 2015-04-07
KR1020150048925A KR20160120006A (ko) 2015-04-07 2015-04-07 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
CN106057249A true CN106057249A (zh) 2016-10-26
CN106057249B CN106057249B (zh) 2020-09-04

Family

ID=57112811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510938423.2A Active CN106057249B (zh) 2015-04-07 2015-12-15 半导体存储器件

Country Status (3)

Country Link
US (1) US9514849B2 (zh)
KR (1) KR20160120006A (zh)
CN (1) CN106057249B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074620A (zh) * 2016-11-07 2018-05-25 爱思开海力士有限公司 修复控制器件及包括其的半导体器件
CN108615544A (zh) * 2016-12-13 2018-10-02 爱思开海力士有限公司 半导体器件及包括其的半导体系统
CN109390022A (zh) * 2017-08-11 2019-02-26 爱思开海力士有限公司 修复器件以及包括修复器件的半导体器件
CN109559779A (zh) * 2017-09-26 2019-04-02 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN110070903A (zh) * 2019-04-22 2019-07-30 北京时代民芯科技有限公司 一种先进的超低功耗的多晶电阻型熔丝电路及方法
CN111833950A (zh) * 2019-04-15 2020-10-27 爱思开海力士有限公司 一次性可编程存储电路以及包括其的半导体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170075861A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 집적 회로 및 메모리 장치
KR20180102904A (ko) * 2017-03-08 2018-09-18 에스케이하이닉스 주식회사 리페어 장치 및 이를 포함하는 반도체 장치
KR102468764B1 (ko) 2017-12-19 2022-11-18 에스케이하이닉스 주식회사 반도체 장치
US10832791B2 (en) * 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
US10770164B1 (en) * 2019-05-02 2020-09-08 International Business Machines Corporation Soft post package repair function validation
KR102674032B1 (ko) 2019-12-26 2024-06-12 삼성전자주식회사 리페어 동작을 수행하는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11069426B1 (en) * 2020-02-20 2021-07-20 Micron Technology, Inc. Memory device with a row repair mechanism and methods for operating the same
US11307785B2 (en) * 2020-02-26 2022-04-19 Dell Products L.P. System and method for determining available post-package repair resources
KR20220103555A (ko) 2021-01-15 2022-07-22 에스케이하이닉스 주식회사 리페어동작을 수행하는 장치
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US11450403B1 (en) * 2021-08-04 2022-09-20 Micron Technology, Inc. Semiconductor memory device capable of performing soft-post-package-repair operation
US11954338B2 (en) * 2021-12-07 2024-04-09 Micron Technology, Inc. Shared components in fuse match logic
US20230395184A1 (en) * 2022-06-02 2023-12-07 Micron Technology, Inc. Post package repair management

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1636260A (zh) * 2000-06-14 2005-07-06 微米技术股份有限公司 具有分段行修复的半导体存储器
CN101076866A (zh) * 2004-11-12 2007-11-21 Ati科技公司 配置集成电路的系统和方法
US7768847B2 (en) * 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
US8537627B2 (en) * 2011-09-01 2013-09-17 International Business Machines Corporation Determining fusebay storage element usage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949908B2 (en) 2006-10-11 2011-05-24 Marvell Israel (M.I.S.L) Ltd. Memory repair system and method
KR101856661B1 (ko) 2011-12-29 2018-06-26 에스케이하이닉스 주식회사 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1636260A (zh) * 2000-06-14 2005-07-06 微米技术股份有限公司 具有分段行修复的半导体存储器
CN101076866A (zh) * 2004-11-12 2007-11-21 Ati科技公司 配置集成电路的系统和方法
US7768847B2 (en) * 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
US8537627B2 (en) * 2011-09-01 2013-09-17 International Business Machines Corporation Determining fusebay storage element usage

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074620A (zh) * 2016-11-07 2018-05-25 爱思开海力士有限公司 修复控制器件及包括其的半导体器件
CN108074620B (zh) * 2016-11-07 2021-06-25 爱思开海力士有限公司 修复控制器件及包括其的半导体器件
CN108615544A (zh) * 2016-12-13 2018-10-02 爱思开海力士有限公司 半导体器件及包括其的半导体系统
CN109390022A (zh) * 2017-08-11 2019-02-26 爱思开海力士有限公司 修复器件以及包括修复器件的半导体器件
CN109390022B (zh) * 2017-08-11 2022-07-05 爱思开海力士有限公司 修复器件以及包括修复器件的半导体器件
CN109559779A (zh) * 2017-09-26 2019-04-02 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN109559779B (zh) * 2017-09-26 2023-10-10 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN111833950A (zh) * 2019-04-15 2020-10-27 爱思开海力士有限公司 一次性可编程存储电路以及包括其的半导体装置
CN110070903A (zh) * 2019-04-22 2019-07-30 北京时代民芯科技有限公司 一种先进的超低功耗的多晶电阻型熔丝电路及方法
CN110070903B (zh) * 2019-04-22 2021-04-13 北京时代民芯科技有限公司 一种先进的超低功耗的多晶电阻型熔丝电路及方法

Also Published As

Publication number Publication date
KR20160120006A (ko) 2016-10-17
US20160300627A1 (en) 2016-10-13
CN106057249B (zh) 2020-09-04
US9514849B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
CN106057249A (zh) 半导体存储器件
US11657857B2 (en) Memory devices having special mode access
CN101369453B (zh) 闪存存储器设备和控制闪存存储器设备的方法
US6922649B2 (en) Multiple on-chip test runs and repairs for memories
US7145799B2 (en) Chip protection register unlocking
CN101853701B (zh) 非易失性存储器件及其操作方法
US9418762B1 (en) Semiconductor memory device
US6563734B2 (en) Non-volatile semiconductor memory device capable of executing erasable, writable and readable functions simultaneously
US8402241B2 (en) Method and apparatus to control access to device enable features
CN109690684A (zh) 用于柔性熔丝传输的设备与方法
CN105321576A (zh) 半导体存储器件及其操作方法
TWI511149B (zh) 半導體記憶體裝置
US20120192282A1 (en) Semiconductor device
CN103680591A (zh) 解码器电路、存储器装置以及多值保险丝电路
CN103177771B (zh) 可修复的多层存储器芯片堆迭及其修复方法
JPH0863444A (ja) Ｅｅｐｒｏｍ内蔵マイクロコンピュータ及びｅｅｐｒｏｍ内蔵マイクロコンピュータの製造方法
KR20090107689A (ko) 반도체 장치
CN101253413A (zh) 半导体装置、测试模式控制电路
JPS589278A (ja) マツピングシステム内のマツピング関係を定めるストアにデ−タステ−トをアサインするためのコンピユ−タプログラム
CN108231125A (zh) 半导体器件及其操作方法
WO2023158773A1 (en) Secure programming of one-time-programmable (otp) memory
CN102467970A (zh) 半导体存储装置、存储系统及其编程方法
CN106910530A (zh) 集成电路和存储器件
JP2004030850A (ja) 半導体記憶装置
JP2013137744A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant