CN109390022A - 修复器件以及包括修复器件的半导体器件 - Google Patents

修复器件以及包括修复器件的半导体器件 Download PDF

Info

Publication number
CN109390022A
CN109390022A CN201810144047.3A CN201810144047A CN109390022A CN 109390022 A CN109390022 A CN 109390022A CN 201810144047 A CN201810144047 A CN 201810144047A CN 109390022 A CN109390022 A CN 109390022A
Authority
CN
China
Prior art keywords
fuse
signal
repair
prosthetic device
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810144047.3A
Other languages
English (en)
Other versions
CN109390022B (zh
Inventor
金钟三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109390022A publication Critical patent/CN109390022A/zh
Application granted granted Critical
Publication of CN109390022B publication Critical patent/CN109390022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

公开了一种修复器件和包括该修复器件的半导体器件，其涉及用于封装后修复(PPR)器件的技术。修复器件包括：时钟发生器，其被配置为产生与可用熔丝相对应的熔丝时钟信号；熔丝选择电路，其被配置为区分熔丝时钟信号中的第一时钟信号和第二时钟信号；熔丝信号发生器，其被配置为在封装后修复(PPR)模式期间输出与第一时钟信号相对应的第一修复信号和与第二时钟信号相对应的第二修复信号；以及输出电路，其被配置为响应于第一修复信号而通过检测剩余的未使用熔丝的地址信息来输出第一输出信号，或者被配置为通过检测剩余的未使用熔丝的地址信息来输出第二输出信号。

Description

修复器件以及包括修复器件的半导体器件
相关申请的交叉引用
本申请要求2017年8月11日提交的申请号为10-2017-0102266的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的实施例总体而言可以涉及一种修复器件以及包括该修复器件的半导体器件，并且更具体地，涉及一种用于封装后修复(PPR)器件的技术。
背景技术
当在多个存储单元的至少一个存储单元中发生缺陷或错误时，具有缺陷存储单元的半导体存储器件作为缺陷产品被丢弃。随着越来越多的半导体存储器件以更高的速度发展到更高的集成度，半导体器件具有缺陷存储单元的可能性更大。考虑到成本和生产率，由于半导体存储器件中的少量缺陷存储单元而丢弃整个半导体存储器件导致半导体存储器件的产量降低是低效的。
因此，为了提高半导体存储器件的产量，许多开发商和公司正在对高效地修复半导体存储器件的缺陷单元的方法进行深入的研究。
通常，半导体存储器件包括冗余存储单元。当在完成这种封装之后出现缺陷存储单元或者故障存储单元时，用冗余存储单元替换缺陷存储单元，从而修复半导体存储器件。在封装状态下的测试完成之后用冗余存储单元替换缺陷存储单元的方法被称为封装后修复(PPR)。
PPR技术能够利用电熔丝(例如，阵列电熔丝：ARE)来修复在晶片状态中未被发现并且在封装完成之后产生的缺陷存储单元，使得能够通过PPR过程而增加封装生产率。
发明内容
本公开的各种实施例旨在提供一种修复器件以及包括该修复器件的半导体器件，其基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
本公开的实施例涉及这样一种技术，其在PPR过程期间分开使用熔丝区并输出关于可用熔丝的信息，使得可用熔丝在PPR过程期间可以正常操作。
根据本公开的一个实施例，一种修复器件包括：时钟发生器，其被配置为基于指示熔丝是否被使用的熔丝信号来产生与可用熔丝相对应的熔丝时钟信号；熔丝选择电路，其被配置为响应于第一信号和第二信号来区分熔丝时钟信号中的第一时钟信号和第二时钟信号；熔丝修复信号发生器，其被配置为在封装后修复(PPR)模式期间输出与第一时钟信号相对应的第一修复信号和与第二时钟信号相对应的第二修复信号；以及输出电路，其被配置为响应于第一修复信号而通过检测剩余的未使用熔丝的地址信息来输出第一输出信号，或者被配置为响应于第二修复信号而通过检测剩余的未使用熔丝的地址信息来输出第二输出信号。
根据本公开的另一个实施例，一种半导体存储器件包括：存储单元阵列，其包括第一存储单元区和第二存储单元区；以及包括熔丝阵列的修复器件，该熔丝阵列包括分别与第一存储单元区和第二存储单元区相对应的第一熔丝组和第二熔丝组，并且修复器件被配置为在封装后修复(PPR)模式下通过使用熔丝阵列来控制存储单元阵列，以对第一存储单元区和第二存储单元区交替地执行修复操作。
根据本公开的另一个实施例，一种修复器件包括：熔丝阵列，其包括用于在封装后修复(PPR)模式下的修复操作的第一熔丝组和第二熔丝组，并且熔丝阵列被配置为产生熔丝信号，该熔丝信号的触发指示熔丝阵列中使用的对应熔丝；时钟发生器，其被配置为基于熔丝信号来产生熔丝时钟信号，该熔丝时钟信号的每个触发对应于熔丝阵列中的可用熔丝；故障区检测电路，其被配置为根据存储单元阵列中的修复目标存储单元的故障地址来产生分别指示存储单元阵列的第一存储单元区和第二存储单元区的第一信号和第二信号；熔丝选择电路，其被配置为响应于第一信号和第二信号而从熔丝时钟信号产生分别与第一熔丝组和第二熔丝组相对应的第一时钟信号和第二时钟信号；修复信号发生器，其被配置为分别从第一时钟信号和第二时钟信号输出第一修复信号和第二修复信号；以及输出电路，其被配置为检测相应的第一熔丝组和第二熔丝组中的可用熔丝，并且根据第一修复信号和第二修复信号来输出第一输出信号和第二输出信号。
应当理解的是，本公开的上述一般性描述和下面的详细描述是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
当结合附图考虑时，通过参考以下详细描述，本公开的以上和其它特征和优点将变得非常明显，其中：
图1是图示了根据本公开的一个实施例的修复器件的框图；
图2是图示了图1中所示的熔丝阵列的详细图；
图3是图示了传统修复器件的操作的概念图；
图4是图示了图1中所示的修复器件的操作的概念图；
图5是图示了图1中所示的修复器件的操作的波形图；
图6是图示了包括根据本公开的一个实施例的修复器件的存储系统的框图；
图7是图示了包括根据本公开的一个实施例的修复器件的电子系统的应用的框图；以及
图8是图示了基于根据本公开的一个实施例的半导体存储器件的存储系统的框图。
具体实施方式
现在将详细地参考本公开的实施例，该实施例的示例在附图中示出。只要有可能，在整个附图中使用相同的附图标记来指代相同或相似的部分。
半导体存储器件可以包括多个正常存储单元阵列和包括修复存储单元的冗余存储单元阵列。理想地，尽管优选包含在半导体存储器件的每个正常存储单元阵列中的所有存储单元能够正常操作，但是由于半导体存储器件的制造过程或电气特性，正常存储单元阵列可以包括缺陷存储单元。当在正常存储单元中发现缺陷单元时，半导体存储器件可以用修复存储单元来代替。
在完成半导体存储器件的晶片制造过程之后，进行用于判定存储单元是处于正常状态还是异常状态的测试。如果在测试期间发现缺陷存储单元，则通过修复操作用半导体存储器件中的修复存储单元来替换缺陷存储单元。
用于修复半导体存储器件中的一个或更多个缺陷单元的操作可以被分类为在晶片状态下执行的第一修复操作和在封装状态下执行的第二修复操作。在封装状态下执行的第二修复操作在下文中将被称为封装后修复(PPR)操作。
半导体存储器件可以包括能够对与修复目标存储单元或缺陷单元相对应的修复目标地址进行编程的熔丝电路。
作为修复操作的结果，当尝试访问修复目标存储单元发生时，可以通过被编程的修复目标地址来访问冗余存储单元。
另一方面，半导体存储器件可能需要刷新操作来对储存在每个存储单元中的数据进行再充电，以防止存储单元中的数据丢失。仅来自多个存储体的特定存储体必须在PPR模式下操作，而其余存储体必须执行刷新操作以保存所储存的数据。
通常，半导体存储器件通过一次仅使能一个字线来执行刷新操作。为了改善刷新特性，半导体存储器件也可以通过一次使能多个字线来执行刷新操作。然而，假设在PPR操作中使用经由传统方法分配的熔丝，则熔丝会异常操作。
本公开的实施例可以通过一次使能数个字线来选择性地使用被分配用于被设计为执行刷新操作的半导体存储器件中的硬封装后修复(HPPR)的多个熔丝区之中的熔丝区，使得熔丝可以在半导体存储器件中正常操作。
图1是图示了根据本公开的一个实施例的修复器件100的框图。
参考图1，修复器件100可以包括：熔丝控制器110、时钟发生器120、熔丝选择电路130、修复信号发生器140、输出电路150、故障区检测电路160、熔丝区选择电路170以及熔丝阵列180。
当启动信号BOOTUP被使能时，熔丝控制器110可以产生周期性被使能的时钟信号CLK。在半导体存储器件的初始化模式下，启动信号BOOTUP可以在加电操作期间被使能。
半导体存储器件可以在PPR模式下操作，以便在半导体存储器件被封装之后正确地处理缺陷或故障。PPR模式可以被分类为硬PPR(HPPR)模式或软PPR(SPPR)模式。
在HPPR模式下，修复目标存储单元可以在修复操作期间通过在熔丝阵列180中永久储存修复目标地址而被永久修复。作为永久储存修复目标地址的结果，每当半导体存储器件加电时可以执行启动操作。
在SPPR模式下，当半导体存储器件保持上电时，修复目标存储单元可以通过在寄存器或锁存器电路中锁存(即，暂时储存)修复目标地址而被暂时修复。作为暂时储存修复目标地址的结果，每当半导体存储器件加电时，可以对修复目标存储单元执行修复操作。
熔丝控制器110可以响应于HPPR信号HPPR、输入地址F_ADD和模式选择信号SEL而输出HPPR使能信号HPPR_EN。
HPPR信号HPPR可以指示PPR是HPPR操作模式还是SPPR操作模式。HPPR信号HPPR可以通过模式寄存器组(MRS)来建立。例如，HPPR信号HPPR可以被使能为逻辑高电平，其将HPPR使能信号HPPR_EN设定为被使能。输入地址F_ADD可以是上述的修复目标地址。
模式选择信号SEL可以指示其是整体模式还是部分模式。在整体模式下，可以整体使用被分配用于修复操作的熔丝区。在部分模式下，可以将熔丝区划分为多个子熔丝区，并且可以选择性地使用所划分的子熔丝区中的一个子熔丝区。例如，如果修复器件100以8K为单位执行刷新操作，则模式选择信号SEL被设定为具有逻辑低电平，使得可以使用整个熔丝区。相反，如果修复器件100以4K为单位执行刷新操作，则模式选择信号SEL被设定为具有逻辑高电平，使得可以选择性地使用熔丝区中所划分的子熔丝区。
时钟发生器120可以响应于时钟信号CLK而产生熔丝时钟信号FCLK。熔丝时钟信号FCLK可以根据熔丝信号F_SIG来触发。触发表示在熔丝阵列180中使用的对应熔丝。如果时钟信号CLK在重新启动操作期间被激活，则熔丝时钟信号FCLK响应于熔丝信号F_SIG而改变，使得可用熔丝信息被更新。时钟发生器120可以基于熔丝信号F_SIG来检测可用熔丝，并且因此可以产生指示熔丝阵列180中的可用熔丝的熔丝时钟信号FCLK。
熔丝选择电路130可以响应于第一信号E_SIG和第二信号O_SIG而产生第一时钟信号E_CLK和第二时钟信号O_CLK。为了便于描述和更好地理解本公开，第一信号E_SIG在下文中将被称为偶数信号，第二信号O_SIG在下文中将被称为奇数信号，第一时钟信号E_CLK在下文中将被称为偶数时钟信号，以及第二时钟信号O_CLK在下文中将被称为奇数时钟信号。
例如，当偶数信号E_SIG被使能时，熔丝选择电路130可以产生与熔丝时钟信号FCLK的偶数时钟同步的偶数时钟信号E_CLK。相反，当奇数信号O_SIG被使能时，熔丝选择电路130可以产生与熔丝时钟信号FCLK的奇数时钟同步的奇数时钟信号O_CLK。
修复信号发生器140可以响应于HPPR使能信号HPPR_EN而输出第一修复信号E_HPPR或第二修复信号O_HPPR。当修复器件100进入HPPR模式时，HPPR使能信号HPPR_EN被使能到高电平。为了便于描述和更好地理解本公开，第一修复信号E_HPPR在下文中将被称为偶数修复信号，而第二修复信号O_HPPR在下文中将被称为奇数修复信号。
修复信号发生器140可以包括用于检测偶数熔丝信息(例如，偶数)的偶数熔丝信息检测器141和用于检测奇数熔丝信息(例如，奇数)的奇数熔丝信息检测器142。偶数熔丝信息检测器141可以在HPPR使能信号HPPR_EN被使能时选择偶数时钟信号E_CLK，并且可以输出偶数修复信号E_HPPR。奇数熔丝信息检测器142可以在HPPR使能信号HPPR_EN被使能时选择奇数时钟信号O_CLK，并且可以输出奇数修复信号O_HPPR。
输出电路150可以检测在相应的熔丝区中保持未使用的可用熔丝，以输出第一输出信号E_OUT或第二输出信号O_OUT。为了便于描述和更好地理解本公开，第一输出信号E_OUT在下文中将被称为偶数输出信号，而第二输出信号O_OUT在下文中将被称为奇数输出信号。输出电路150可以包括偶数熔丝信息输出电路151和奇数熔丝信息输出电路152。
偶数熔丝信息输出电路151可以响应于偶数修复信号E_HPPR而检测偶数熔丝区中可用熔丝的地址信息，然后可以输出偶数信号E_OUT。奇数熔丝信息输出电路152可以响应于奇数修复信号O_HPPR而检测奇数熔丝区中可用熔丝的地址信息，并且可以输出奇数信号O_OUT。
如上所述，修复器件100可以根据熔丝区中可用熔丝的位置来输出偶数信号E_OUT和奇数信号O_OUT。半导体存储器件(参考图7)可以识别修复器件100中用于修复的熔丝区的资源信息。当输出电路150输出关于可用熔丝的信息时，修复器件100可以防止不管可用熔丝如何而执行的重复断裂操作。
故障区检测电路160可以根据故障地址FADD来定位修复目标存储单元，并且因此可以输出偶数信号E_SIG和奇数信号O_SIG。即，故障区检测电路160可以基于故障地址FADD而识别多个存储区之中具有修复目标存储单元的故障存储区。如果多个存储区是上存储区和下存储区并且故障存储区是上存储区，则故障区检测电路160可以使能与具有修复目标存储单元的上存储区相对应的偶数信号E_SIG。如果故障存储区是上部存储区与下存储区之间的下存储区，则故障区检测电路160可以使能与具有修复目标存储单元的下存储区相对应的奇数信号O_SIG。
例如，故障区检测电路160可以检测故障地址FADD的特定比特位的逻辑电平，并且因此可以定位存储区之中的故障区。故障地址FADD的特定比特位可以指示存储区之中的特定存储区(即，故障存储区)。
例如，如果故障地址FADD的特定比特位处于逻辑高电平，则故障区检测电路160可以将上存储区识别为故障存储区，并且因此可以使能与具有修复目标存储单元的上存储区相对应的偶数信号E_SIG。在另一个示例中，如果故障地址FADD的特定比特位处于逻辑低电平，则故障区检测电路160可以将下存储区识别为故障存储区，并且因此可以使能与具有修复目标存储单元的下存储区相对应的奇数信号O_SIG。
熔丝区选择电路170可以基于故障地址FADD、偶数修复信号E_HPPR和奇数修复信号O_HPPR来选择被分配用于修复操作的熔丝区的多个子熔丝区之中的子熔丝区，并且可以通过使用熔丝区中选中的子熔丝区来输出用于修复操作的修复命令信号RCMD。
选中的子熔丝区可以对应于多个存储区之中具有修复目标存储单元的故障存储区。例如，当多个存储区是上存储区和下存储区并且熔丝区的多个子熔丝区是偶数熔丝区和奇数熔丝区时，上存储区和下存储区可以分别对应于偶数熔丝区和奇数熔丝区。
当故障存储区是上存储区时，熔丝选择电路130可以响应于故障地址FADD和偶数修复信号E_HPPR而通过使用选中的偶数熔丝区来选择偶数熔丝区并且将用于修复操作的修复命令信号RCMD输出至故障的上存储区。当故障存储区是下存储区时，熔丝选择电路130可以响应于故障地址FADD和奇数修复信号E_HPPR而通过使用选中的奇数熔丝区来选择奇数熔丝区并且将用于修复操作的修复命令信号RCMD输出至故障的下存储区。
熔丝阵列180可以包括被分配用于修复操作的多个熔丝。熔丝阵列180可以响应于修复命令信号RCMD而输出执行修复操作所需的封装后修复信号PPR。熔丝阵列180可以将表示熔丝阵列180中使用的熔丝的熔丝信号F_SIG输出至时钟发生器120。
熔丝阵列180可以通过熔丝断裂操作来储存与修复目标存储单元相对应的修复目标地址。熔丝阵列180可以包括形成为阵列的多个熔丝，并且可以基于储存在其中的修复目标地址来产生PPR信号PPR和熔丝信号F_SIG。
图2是图示了熔丝阵列180的详细图。
参考图2，熔丝阵列180可以包括被分配用于硬封装后修复(HPPR)模式的多个熔丝F0至F7。在这种情况下，在制造半导体存储器件之后，多个熔丝F0至F7可以在封装状态下将修复目标地址储存在其中。
假设多个熔丝F0至F7可以按照从第一熔丝F0至最后熔丝F7的上升顺序而被依次激活。然而，多个熔丝F0至F7也可以按照从最后熔丝F7至第一熔丝F0的下降顺序而被依次激活。
在多个熔丝F0至F7之中，布置在偶数行的熔丝F0、F2、F4和F6可以被包括在偶数熔丝区E_F中。布置在奇数行的其余奇数熔丝F1、F3、F5和F7可以被包括在奇数熔丝区O_F中。
如果半导体存储器件从外部接收到执行修复操作所需的命令，则执行HPPR操作。执行修复操作的命令可以从外部处理器或存储器控制器供给到半导体存储器件。如果半导体存储器件进入HPPR模式，则半导体存储器件可以执行将修复目标地址储存在熔丝阵列180的多个熔丝F0至F7中的HPPR操作。
图3是图示了传统修复器件的操作的概念图。
参考图3，为了改善半导体存储器件的刷新特性，存储体BK可以被划分成上存储区UP和下存储区DN。如果需要，可以同时使能上存储区UP的字线和下存储区DN的字线，以执行刷新操作。然而，传统的熔丝区可以被分配用于一次激活单个字线的刷新操作。因此，当在一次激活多个字线的刷新操作(例如，4K刷新操作)期间使用传统的熔丝分配方法时，熔丝可能异常操作。
例如，在修复操作中使用分配给存储体BK的熔丝的方向可以由“A”来表示。存储体BK中的每个熔丝被启动的方向可以由“B”来表示。假设在存储体BK中具有故障部分的故障地址可以由“0010”来表示。
如果故障部分发生在存储体BK的上存储区UP中，则用于修复故障地址的上存储区UP的正常单元需要用冗余单元来替换。如果在晶片测试级中使用上存储区UP的所有冗余熔丝，则可以在封装测试级中使用下存储区DN的剩余冗余熔丝来执行重复断裂。由于未使用的冗余熔丝保留在下存储区DN中，所以在修复操作期间在熔丝使用方向A上执行重复断裂，从而在修复操作中可能不会发生故障。
相反，如果故障部分发生在存储体BK的下存储区DN中，则下存储区DN的正常单元需要用冗余单元来替换，以便修复故障地址。当使用下存储区DN的所有冗余熔丝时，可以使用上存储区DN的剩余冗余熔丝来执行重复断裂。当在封装状态下执行重复断裂操作时，具有优先级的PPR模式可以使用熔丝。然而，在重复断裂操作期间，当在启动方向B上使用熔丝时，启动顺序与断裂顺序不匹配，导致发生修复失败。
图4是图示了根据本公开的一个实施例的修复器件100的操作的概念图。
如图4中所示，第一子熔丝区(例如，偶数熔丝区E_F)的第一熔丝(例如，偶数修复熔丝F0、F2、F4和F6)可以布置在存储体BK的上存储区UP中，而第二子熔丝区(例如，奇数熔丝区O_F)的第二熔丝(例如，奇数修复熔丝F1、F3、F5和F7)可以布置在存储体BK的下存储区DN中。如果存储单元的故障发生在上存储区UP中，则可以使用偶数熔丝区E_F的偶数修复熔丝F0、F2、F4和F6来执行修复操作。如果存储单元的故障发生在下存储区DN中，则可以使用奇数熔丝区域O_F的奇数修复熔丝F1、F3、F5和F7来执行修复操作。结果，不需要考虑上存储区UP和下存储区DN之间的熔丝使用方向和启动方向，从而防止修复失败。本发明的实施例已经示例性地公开了偶数修复熔丝F0、F2、F4和F6布置在上存储区UP中，而奇数修复熔丝F1、F3、F5和F7布置在下存储区中DN。然而，本公开的范围或精神不限于此，并且第一组的修复熔丝F0至F3可以依次布置在上存储区UP中，而第二组的修复熔丝F4至F7可以依次布置在下存储区DN中。
如果存储体BK的修复熔丝如图4中所示地布置，则熔丝阵列180的各个熔丝如图2所示地被分类为偶数熔丝区E_F和奇数熔丝区O_F。
因此，当偶数时钟信号E_CLK被使能时，偶数熔丝区E_F可以响应于偶数修复信号E_HPPR而被选择。相反，当奇数时钟信号O_CLK被使能时，奇数熔丝区O_F可以响应于奇数修复信号O_HPPR而被选择。
如上所述，根据本公开的实施例，当在HPPR模式期间数个字线在刷新操作中被同时激活时，模式选择信号SEL可以被使能为逻辑高电平。结果，由于熔丝区被划分为偶数区和奇数区，所以熔丝区可以对应于存储体的存储单元区，使得熔丝可以正常操作。
如果本公开的实施例执行8K刷新操作，则模式选择信号SEL处于逻辑低电平。结果，在修复操作期间，可以交替地使用上存储区UP的偶数修复熔丝F0、F2、F4和F6以及下存储区DN的奇数修复熔丝F1、F3、F5和F7，导致用于修复操作的整个熔丝阵列180中的熔丝的依次使用顺序(例如，从熔丝F0至熔丝F7的依次上升的使用顺序)。在这种情况下，修复器件100可以通过将偶数修复信号E_HPPR与奇数修复信号O_HPPR组合来产生修复命令信号RCMD。即，修复器件100可以响应于熔丝时钟信号FCLK而交替地选择偶数修复信号E_HPPR和奇数修复信号O_HPPR，使得修复器件100可以执行整个区域的修复操作。
图5是图示了修复器件100的操作的波形图。
参考图5，当启动信号BOOTUP被使能时，熔丝控制器110可以产生被周期性使能的时钟信号CLK。如果熔丝的数量是20，则20个熔丝F0至F19可以对应于时钟信号CLK的特定逻辑电平(例如，如图5中所示的逻辑高电平)。
熔丝阵列180可以将熔丝信号F_SIG输出至时钟发生器120，以指示在熔丝阵列180中使用的熔丝。本公开的实施例可以假设熔丝阵列180中没有熔丝被使用。结果，熔丝阵列180可以在没有任何触发的情况下输出处于逻辑低电平的熔丝信号F_SIG。
如果时钟发生器120接收到具有逻辑低电平的熔丝信号F_SIG，则时钟发生器120可以产生与时钟信号CLK同步的熔丝时钟信号FCLK。逻辑高电平的熔丝信号F_SIG可以表示在熔丝阵列180中使用的对应熔丝。如上所述，熔丝信号F_SIG的触发可以表示在熔丝阵列180中使用的对应熔丝。当熔丝信号F_SIG触发至逻辑高电平(其表示使用中的对应熔丝)时，时钟发生器120可以不产生熔丝时钟信号FCLK。
当偶数信号E_SIG被使能时，熔丝选择电路130可以产生与熔丝时钟信号FCLK的每个偶数时钟同步的偶数时钟信号E_CLK。换言之，每当偶信号E_SIG触发到逻辑高电平时，熔丝选择电路130可以同步于熔丝时钟信号FCLK的每个偶数时钟来检测偶数熔丝区E_F。
因此，在多个熔丝F0至F7之中，可以仅使用与熔丝时钟信号FCLK的偶数时钟相对应的偶数熔丝区E_F的偶数熔丝。如果在HPPR操作期间，存储单元的故障发生在与偶数熔丝区E_F相对应的上存储区UP中，则可以仅使用偶数熔丝F0、F2、F4和F6。
当奇数信号O_SIG被使能时，熔丝选择电路130可以产生与熔丝时钟信号FCLK的每个奇数时钟同步的奇数时钟O_CLK。例如，每当奇数信号O_SIG触发到逻辑高电平时，熔丝选择电路130可以同步于熔丝时钟信号FCLK的每个奇数时钟来检测奇数熔丝区O_F。
因此，在多个熔丝F0至F7之中，可以仅使用与熔丝时钟信号FCLK的奇数时钟相对应的奇数熔丝区O_F的奇数熔丝。如果在HPPR操作期间，存储单元的故障发生在与奇数熔丝区O_F相对应的下存储区DN中，则可以仅使用奇数熔丝F1、F3、F5和F7。
当HPPR使能信号HPPR_EN被使能时，修复信号发生器140可以输出偶数修复信号E_HPPR，或者可以输出奇数修复信号O_HPPR。更详细地，当HPPR使能信号HPPR_EN被使能为逻辑高电平时，偶数熔丝信息检测器141可以输出与偶数时钟信号E_CLK同步的偶数修复信号E_HPPR。相反，当HPPR使能信号HPPR_EN被使能为逻辑高电平时，奇数熔丝信息检测器142可以输出与奇数时钟信号O_CLK同步的奇数修复信号O_HPPR。
假设用于HPPR模式的熔丝数量设定为8(如图5中所示)，其示例了只要时钟信号CLK的前八个触发分别对应于图5中的八个熔丝F0至F7，就将HPPR使能信号HPPR_EN保持使能到逻辑高电平。在时钟信号CLK触发到逻辑高电平八次之后，HPPR使能信号HPPR_EN可以保持在逻辑低电平。
此后，输出电路150可以单独检测偶数熔丝区E_F和奇数熔丝区O_F的可用熔丝，并且可以输出表示检测到的可用熔丝的偶数信号E_OUT和奇数信号O_OUT。例如，输出电路150可以将偶数信号E_OUT和奇数信号O_OUT转换为二进制数，并且因此可以使用二进制数来指示剩余熔丝的地址信息。
偶数熔丝信息输出电路151可以检测偶数修复信号E_HPPR，并且可以输出表示偶数熔丝区E_F中的可用熔丝的偶数信号E_OUT。例如，偶数熔丝信息输出电路151可以检测分别与熔丝F0、F2、F4和F6之中的可用熔丝相对应的偶数修复信号E_HPPR的单独触发，并且可以将表示检测到的偶数修复信号E_HPPR的触发的位图型信号输出为偶数信号E_OUT。
如上所述，20个熔丝F0至F19可以分别对应于时钟信号CLK的触发。此外，时钟发生器120可以基于熔丝信号F_SIG来检测可用熔丝，该熔丝信号F_SIG的触发分别表示在熔丝阵列180中使用的对应熔丝，并且因此可以产生指示单独可用熔丝的熔丝时钟信号FCLK。因此，偶数修复信号E_HPPR的触发可以分别表示偶数熔丝区E_F中的偶数熔丝F0、F2、F4和F6之中对应的可用熔丝。
类似地，奇数熔丝信息输出电路152可以检测奇数修复信号O_HPPR，并且可以输出表示奇数熔丝区O_F中的单独可用熔丝的奇数信号O_OUT。例如，奇数熔丝信息输出电路152可以检测奇数修复信号O_HPPR的单独触发(其分别与熔丝F1、F3、F5和F7之中的可用熔丝相对应)，并且可以将计数的时钟的数量输出为二进制数，以及可以将表示检测到的奇修复信号O_HPPR的触发的位图型信号输出为奇信号O_OUT。
如上所述，奇数修复信号O_HPPR的触发可以分别表示奇数熔丝区O_F中的奇数熔丝F1、F3、F5和F7之中对应的可用熔丝。
图6是图示了包括根据本公开的一个实施例的修复器件的存储系统的框图。
参考图6，存储系统可以包括：参照图1至图5描述的修复器件100、存储体200、控制器300和操作控制器400。
存储体200可以对应于包括读取或写入单元数据的单元阵列的半导体存储器件。存储体200可以在接收到来自修复器件100的PPR信号时执行修复操作。
当接收到模式寄存器组信号MRS和地址ADD时，控制器300可以将HPPR信号HPPR、输入地址F_ADD和模式选择信号SEL输出至修复器件100。输入地址F_ADD可以包括故障存储体地址和故障地址信息。
操作控制器400可以产生模式寄存器组信号MRS和地址ADD，并且可以将模式寄存器组信号MRS和地址ADD输出到控制器300。操作控制器400可以产生控制存储体200所需的控制信号CON。操作控制器400也可以在接收到来自存储体200的输出信号时改变MRS信号MRS和地址ADD。在这种情况下，操作控制器400可以是用于控制控制器300和存储体200的所有操作的统一控制器件，并且可以对应于芯片组。
图7是图示了包括根据本公开的一个实施例的修复器件的电子系统的应用的框图。
参考图7，电子系统1000可以包括：输入器件1010、输出器件1020、处理器件1030和半导体存储器件1040。在这种情况下，处理器件1030可以通过对应的接口来控制输入器件1010、输出器件1020和半导体存储器件1040。
处理器件1030可以包括微处理器、数字信号处理器、微控制器以及能够执行与这些部件相同或相似的功能的逻辑电路。
输入器件1010可以包括键盘、鼠标、小键盘、触摸屏、扫描仪等。输出器件1020可以包括监视器、扬声器、打印机、显示设备等。半导体存储器件1040可以包括在前述实施例中描述的修复器件1050。
图8是图示了使用根据本公开的实施例的半导体存储器件的存储系统的框图。
参考图8，存储系统1100可以包括半导体存储器件1140、接口电路1120和控制器1130。
接口电路1120可以提供存储系统1110与主机1200之间的对接。接口单元1120可以包括与主机1200相对应的数据交换协议以与主机1200对接。
接口电路1120可以通过如下各种接口协议中的一种与主机1200进行通信，例如，通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连高速(PCI-E)协议、串行附接SCSI(SAS)协议、串行高级技术附件(SATA)协议、并行高级技术附件(PATA)协议、小型计算机系统接口(SCSI)协议、增强型小磁盘接口(ESDI)和集成驱动电子(IDE)协议。
控制器1130可以通过接口电路1120从外部接收数据和地址。控制器1130可以通过参考从主机1200接收的数据和地址来访问半导体器件1140。控制器1130可以通过接口电路1120将从半导体存储器件1140读取的数据传输到主机1200。
半导体存储器件1140可以包括图1中所示的修复器件1150。半导体存储器件1140可以被用作存储系统1100的储存介质。
图8中所示的存储系统1100可以被安装到信息处理装置，例如，个人数字助理(PDA)、便携式计算机、网络平板电脑、数码照相机、便携式媒体播放器(PMP)、移动电话、无线电话、膝上型计算机等。存储系统1100可以是如下中的任意一种：多媒体卡(MMC)、安全数字(SD)卡、微型SD卡、记忆棒、ID卡、个人计算机存储卡国际协会(PCMCIA)卡、芯片卡、USB卡、智能卡、紧凑型闪存(CF)卡等。
从以上描述中明显的是，根据本公开的实施例的修复器件以及包括其的半导体器件可以分开使用熔丝区，并且可以在封装后修复(PPR)过程期间输出关于可用熔丝的信息，使得在PPR过程期间可用熔丝可以正常操作。
本领域技术人员将理解的是，在不脱离本公开的精神和基本特征的情况下，可以采用不同于在本文中所阐述的其它特定方式来执行实施例。因此，以上实施例在所有方面都应被解释为说明性的而非限制性的。本公开的范围应该由所附权利要求及其合法的等效形式来确定，而不是由以上描述来确定。此外，所附权利要求的含义和等同范围内的所有变化都旨在包括在其中。另外，对于本领域技术人员而言明显的是，在所附权利要求中彼此没有明确引用的权利要求可以作为一个实施例来组合呈现，或者在提交申请之后通过随后的修改而作为新权利要求被包括。
尽管已经描述了多个示意性的实施例，但是应该理解的是，本领域技术人员可以设计出落入本公开原理的精神和范围内的许多其他修改和实施例。具体地，在本公开、附图和所附权利要求的范围内的组成部分和/或布置中，可以进行许多变化和修改。除了组成部分和/或布置的变化和修改之外，对于本领域技术人员而言，替代使用也将是明显的。附图中的每个元件的附图标记
100：修复器件
110：熔丝控制器
120：时钟发生器
130：熔丝选择电路
140：修复信号发生器
150：输出电路
160：故障区检测电路
170：熔丝区选择电路
180：熔丝阵列

Claims (20)

1.一种修复器件，包括：
时钟发生器，其被配置为基于指示熔丝是否被使用的熔丝信号来产生与可用熔丝相对应的熔丝时钟信号；
熔丝选择电路，其被配置为响应于第一信号和第二信号而区分熔丝时钟信号中的第一时钟信号和第二时钟信号；
修复信号发生器，其被配置为在封装后修复PPR模式期间，输出与第一时钟信号相对应的第一修复信号和与第二时钟信号相对应的第二修复信号；以及
输出电路，其被配置为响应于第一修复信号而通过检测剩余的未使用熔丝的地址信息来输出第一输出信号，或者被配置为响应于第二修复信号而通过检测剩余的未使用熔丝的地址信息来输出第二输出信号。
2.根据权利要求1所述的修复器件，其中，封装后修复PPR模式是硬封装后修复HPPR模式。
3.根据权利要求1所述的修复器件，其中，时钟发生器从周期性触发的时钟信号产生熔丝时钟信号，所述熔丝时钟信号在熔丝信号具有第一逻辑值时触发。
4.根据权利要求1所述的修复器件，还包括：
熔丝控制器，其被配置为产生响应于启动信号而被周期性使能的时钟信号，并且响应于封装后修复PPR信号、故障地址和模式选择信号而输出封装后修复PPR使能信号；
故障区检测电路，其被配置为响应于故障地址而确定故障区的位置，并且选择性地激活第一信号和第二信号；
熔丝区选择电路，其被配置为响应于故障地址、第一修复信号和第二修复信号而输出用于修复故障区的修复命令信号；以及
熔丝阵列，其被配置为包括被分配给封装后修复PPR模式的多个熔丝，并且响应于修复命令信号而执行修复操作。
5.根据权利要求4所述的修复器件，其中，熔丝阵列被配置为产生指示所述多个熔丝是否被使用的熔丝信号。
6.根据权利要求4所述的修复器件，其中，熔丝阵列被划分为第一组的熔丝区和第二组的熔丝区。
7.根据权利要求4所述的修复器件，其中，熔丝阵列被划分为布置在偶数行的偶数熔丝区和布置在奇数行的奇数熔丝区。
8.根据权利要求4所述的修复器件，其中，所述多个熔丝以上升顺序和下降顺序中的一种被依次激活。
9.根据权利要求1所述的修复器件，其中：
当第一信号具有第一逻辑电平时，熔丝选择电路从熔丝时钟信号的偶数触发产生第一时钟；以及
当第二信号具有第一逻辑电平时，熔丝选择电路从熔丝时钟信号的奇数触发产生第二时钟。
10.根据权利要求1所述的修复器件，其中，修复信号发生器包括：
第一熔丝信息检测器，其被配置为在硬封装后修复HPPR模式期间输出与第一时钟信号同步的第一修复信号；以及
第二熔丝信息检测器，其被配置为在硬封装后修复HPPR模式期间输出与第二时钟信号同步的第二修复信号。
11.根据权利要求1所述的修复器件，
其中，修复信号发生器在PPR模式下输出第一修复信号和第二修复信号，以及
其中，当熔丝阵列在PPR模式下具有用于修复操作的N个熔丝时，在周期性触发的时钟触发N次时激活PPR模式。
12.根据权利要求1所述的修复器件，其中，输出电路包括：
第一熔丝信息输出电路，其被配置为检测分别与第一熔丝组中的可用熔丝相对应的第一修复信号的单独触发，并且输出表示第一熔丝组中的可用熔丝的第一输出信号；以及
第二熔丝信息输出电路，其被配置为检测分别与第二熔丝组中的可用熔丝相对应的第二修复信号的单独触发，并且输出表示第二熔丝组中的可用熔丝的第二输出信号。
13.根据权利要求12所述的修复器件，其中，第一输出信号和第二输出信号是分别表示第一熔丝组和第二熔丝组中的可用熔丝的位图型信号。
14.一种半导体存储器件，包括：
存储单元阵列，其包括第一存储单元区和第二存储单元区；以及
修复器件，其包括熔丝阵列，所述熔丝阵列包括分别与第一存储单元区和第二存储单元区相对应的第一熔丝组和第二熔丝组，并且所述修复器件被配置为在封装后修复PPR模式下，通过使用熔丝阵列来控制存储单元阵列，以对第一存储单元区和第二存储单元区交替地执行修复操作。
15.根据权利要求14所述的半导体存储器件，
其中，熔丝阵列产生熔丝信号，所述熔丝信号的触发指示熔丝阵列中使用的对应熔丝，以及
其中，修复器件包括：
时钟发生器，其被配置为基于熔丝信号来产生熔丝时钟信号，所述熔丝时钟信号的每个触发对应于熔丝阵列中的可用熔丝；
故障区检测电路，其被配置为根据存储单元阵列中的修复目标存储单元的故障地址来产生分别指示第一存储单元区和第二存储单元区的第一信号和第二信号；
熔丝选择电路，其被配置为响应于第一信号和第二信号而从熔丝时钟信号产生分别与第一熔丝组和第二熔丝组相对应的第一时钟信号和第二时钟信号；
修复信号发生器，其被配置为分别从第一时钟信号和第二时钟信号输出第一修复信号和第二修复信号；以及
输出电路，其被配置为检测相应的第一熔丝组和第二熔丝组中的可用熔丝，并且根据第一修复信号和第二修复信号来输出第一输出信号和第二输出信号。
16.根据权利要求15所述的半导体存储器件，其中，修复器件还包括熔丝区选择电路，其被配置为响应于故障地址以及第一修复信号和第二修复信号而将修复命令信号输出至熔丝阵列，以修复所述修复目标存储单元。
17.根据权利要求16所述的半导体存储器件，其中，第一熔丝组包括布置在偶数行的多个熔丝，而第二熔丝组包括布置在奇数行的多个熔丝。
18.根据权利要求14所述的半导体存储器件，其中，封装后修复PPR模式是硬封装后修复HPPR模式。
19.一种修复器件，包括：
熔丝阵列，其包括用于在封装后修复PPR模式下的修复操作的第一熔丝组和第二熔丝组，并且被配置为产生熔丝信号，所述熔丝信号的触发指示熔丝阵列中使用的对应熔丝；
时钟发生器，其被配置为基于熔丝信号来产生熔丝时钟信号，所述熔丝时钟信号的每个触发对应于熔丝阵列中的可用熔丝；
故障区检测电路，其被配置为根据存储单元阵列中的修复目标存储单元的故障地址来产生分别指示存储单元阵列的第一存储单元区和第二存储单元区的第一信号和第二信号；
熔丝选择电路，其被配置为响应于第一信号和第二信号而从熔丝时钟信号产生分别与第一熔丝组和第二熔丝组相对应的第一时钟信号和第二时钟信号；
修复信号发生器，其被配置为分别从第一时钟信号和第二时钟信号输出第一修复信号和第二修复信号；以及
输出电路，其被配置为检测相应的第一熔丝组和第二熔丝组中的可用熔丝，并且根据第一修复信号和第二修复信号输出第一输出信号和第二输出信号。
20.根据权利要求19所述的修复器件，还包括熔丝区选择电路，其被配置为响应于故障地址以及第一修复信号和第二修复信号而将修复命令信号输出至熔丝阵列，以修复所述修复目标存储单元。
CN201810144047.3A 2017-08-11 2018-02-12 修复器件以及包括修复器件的半导体器件 Active CN109390022B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170102266A KR20190017424A (ko) 2017-08-11 2017-08-11 리페어 장치 및 이를 포함하는 반도체 메모리 장치
KR10-2017-0102266 2017-08-11

Publications (2)

Publication Number Publication Date
CN109390022A true CN109390022A (zh) 2019-02-26
CN109390022B CN109390022B (zh) 2022-07-05

Family

ID=65275496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810144047.3A Active CN109390022B (zh) 2017-08-11 2018-02-12 修复器件以及包括修复器件的半导体器件

Country Status (3)

Country Link
US (1) US10672498B2 (zh)
KR (1) KR20190017424A (zh)
CN (1) CN109390022B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338851A (zh) * 2020-02-26 2020-06-26 东莞记忆存储科技有限公司 故障内存开机hPPR自动修复的方法、装置、计算机设备及存储介质
CN113064773A (zh) * 2021-03-08 2021-07-02 山东英信计算机技术有限公司 一种内存ppr测试与修复方法、系统及存储介质
CN113314183A (zh) * 2020-02-26 2021-08-27 爱思开海力士有限公司 半导体器件和半导体系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508529B1 (ko) * 2018-04-12 2023-03-09 삼성전자주식회사 불휘발성 메모리 장치의 초기화 정보를 읽는 방법
US10629282B1 (en) * 2019-06-16 2020-04-21 Elite Semiconductor Memory Technology Inc. E-fuse circuit
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
US10811119B1 (en) * 2019-06-21 2020-10-20 Nanya Technology Corporation Post package repair method and post package repair device
US11646095B2 (en) * 2020-03-06 2023-05-09 Micron Technology, Inc. Configurable soft post-package repair (SPPR) schemes

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285603B1 (en) * 1998-12-30 2001-09-04 Hyundai Electronics Industriesco., Ltd. Repair circuit of semiconductor memory device
US20030036226A1 (en) * 2001-05-22 2003-02-20 Alan Morgan Semiconductor memory with jointly usable fuses
KR20100001161A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 반도체 메모리 장치
US20150043288A1 (en) * 2013-08-09 2015-02-12 SK Hynix Inc. Semiconductor memory device having fuse cell array
US20160180969A1 (en) * 2014-12-18 2016-06-23 SK Hynix Inc. Post package repair device
CN106057249A (zh) * 2015-04-07 2016-10-26 爱思开海力士有限公司 半导体存储器件
US20170083398A1 (en) * 2015-09-18 2017-03-23 SK Hynix Inc. Repair circuit, semiconductor apparatus and semiconductor system using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238394A (ja) * 1997-12-18 1999-08-31 Toshiba Corp 半導体記憶装置
JP2008033995A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US9123395B2 (en) * 2007-11-09 2015-09-01 SK Hynix Inc. Stack bank type semiconductor memory apparatus capable of improving alignment margin
KR101188261B1 (ko) * 2010-07-30 2012-10-05 에스케이하이닉스 주식회사 멀티 비트 테스트 회로
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
KR20160046502A (ko) 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102420915B1 (ko) * 2016-03-04 2022-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20180102904A (ko) * 2017-03-08 2018-09-18 에스케이하이닉스 주식회사 리페어 장치 및 이를 포함하는 반도체 장치
KR20180118379A (ko) * 2017-04-21 2018-10-31 에스케이하이닉스 주식회사 리페어 회로를 포함하는 메모리 장치, 및 그의 동작 방법
KR20180124568A (ko) * 2017-05-12 2018-11-21 에스케이하이닉스 주식회사 리페어 회로 및 이를 포함하는 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285603B1 (en) * 1998-12-30 2001-09-04 Hyundai Electronics Industriesco., Ltd. Repair circuit of semiconductor memory device
US20030036226A1 (en) * 2001-05-22 2003-02-20 Alan Morgan Semiconductor memory with jointly usable fuses
KR20100001161A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 반도체 메모리 장치
US20150043288A1 (en) * 2013-08-09 2015-02-12 SK Hynix Inc. Semiconductor memory device having fuse cell array
US20160180969A1 (en) * 2014-12-18 2016-06-23 SK Hynix Inc. Post package repair device
CN106057249A (zh) * 2015-04-07 2016-10-26 爱思开海力士有限公司 半导体存储器件
US20170083398A1 (en) * 2015-09-18 2017-03-23 SK Hynix Inc. Repair circuit, semiconductor apparatus and semiconductor system using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338851A (zh) * 2020-02-26 2020-06-26 东莞记忆存储科技有限公司 故障内存开机hPPR自动修复的方法、装置、计算机设备及存储介质
CN113314183A (zh) * 2020-02-26 2021-08-27 爱思开海力士有限公司 半导体器件和半导体系统
CN111338851B (zh) * 2020-02-26 2024-02-13 东莞记忆存储科技有限公司 故障内存开机hPPR自动修复的方法、装置、计算机设备及存储介质
CN113064773A (zh) * 2021-03-08 2021-07-02 山东英信计算机技术有限公司 一种内存ppr测试与修复方法、系统及存储介质
CN113064773B (zh) * 2021-03-08 2023-03-24 山东英信计算机技术有限公司 一种内存ppr测试与修复方法、系统及存储介质

Also Published As

Publication number Publication date
CN109390022B (zh) 2022-07-05
US10672498B2 (en) 2020-06-02
US20190051371A1 (en) 2019-02-14
KR20190017424A (ko) 2019-02-20

Similar Documents

Publication Publication Date Title
CN109390022A (zh) 修复器件以及包括修复器件的半导体器件
CN109690684B (zh) 用于柔性熔丝传输的设备与方法
US9406403B2 (en) Spare memory external to protected memory
KR101861027B1 (ko) 집적 회로 결함 검출 및 복구
CN106548807B (zh) 修复电路、使用它的半导体装置和半导体系统
CN103137203B (zh) 非易失性存储装置、存储系统和控制器操作方法
CN108877870A (zh) 用于修复操作的修复电路以及包括修复电路的存储器件
CN104183270A (zh) 配置数据的处理装置及方法
JP2009170082A (ja) ３次元アレイ構造を備えるメモリ装置及びそのリペア方法
CN106205730A (zh) 智能自修复器件和方法
CN105203908B (zh) 基于bist的3d sram中tsv开路测试方法
US10403383B2 (en) Repair device and semiconductor device including the repair device
CN102640229B (zh) 实现防篡改熔丝设计的装置、系统及相关的微处理器
CN103631670B (zh) 存储器储存装置、存储器控制器与数据处理方法
US10229751B2 (en) Storage system and method for bad block recycling
CN111833957A (zh) 用于存储器装置的可配置相关联修复地址以及电路
CN111426946A (zh) 用于逻辑电路的全速测试的系统芯片及其操作方法
KR20180082875A (ko) 이퓨즈 회로
CN212675921U (zh) 存储器装置和存储器系统
US11200962B2 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
KR20220024838A (ko) 특정 메모리 셀에 대해 지정된 오류율를 기초로 결함이 있는 메모리 셀을 복구하는 장치 및 방법
CN107810533A (zh) 使用位线缺陷信息解码数据
CN107134295A (zh) 存储器诊断系统
CN108090384B (zh) 一种金属线检测装置及芯片
CN103680591A (zh) 解码器电路、存储器装置以及多值保险丝电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant