CN1395175A - 规定存取属性的存储器保护方法和电路 - Google Patents
规定存取属性的存储器保护方法和电路 Download PDFInfo
- Publication number
- CN1395175A CN1395175A CN02140319.8A CN02140319A CN1395175A CN 1395175 A CN1395175 A CN 1395175A CN 02140319 A CN02140319 A CN 02140319A CN 1395175 A CN1395175 A CN 1395175A
- Authority
- CN
- China
- Prior art keywords
- logic region
- access
- address
- priority
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
提供为多个逻辑区域规定各自的优先权的多个优先权寄存器电路，以便可以改变多个逻辑区域的优先权。即使存储器映射中有变化，与优先权固定的情况相比，设置改变的自由度也很高。这样，通过改变涉及相对较低位数的优先权的处理，更有可能达到该目的。
Description
发明背景
1.发明领域
本发明涉及一种存储器保护技术，它尤其涉及用于单独由地址范围规定有关存取的属性的一种方法和电路。
2.相关技术的描述
微处理器和其他的数据处理装置通过将地址发给逻辑地址空间中的存储器或其他设备(在下文中简称为“设备”)来执行读、写等的存取。根据地址，经常可以定义各个逻辑区域：在哪些区域中允许读、写，在哪些区域只可以允许读取，或者在哪些区域中不允许读、写。例如，有关存取的这些特征(在下文中称作“存取属性”或简称为“属性”)有时可以以称作“页”的逻辑区域为单元来加以设置。通过设置属性来禁止或限制设备的数据的重写或读取，这通常被称作“保护”。
第6,021,476号美国专利中指出存储器保护电路的一个例子，在该存储器保护电路中，由地址范围单独规定属性。在根据该美国专利的这种电路中，可以规定多个逻辑区域的每个地址范围，并为每个逻辑区域固定不变地预定优先权。当由微处理器发出的地址包含在多个逻辑区域的一个地址范围中时，选择具有最高优先权的逻辑区域(在下文中也称作“最高优先权区域)，并根据为该逻辑区域确定的属性来执行存取。
例如，在4KB的操作系统(在下文中描述为“OS”)程序区域和12KB的用户程序区域被映射入16KB的RAM的情况下，16KB的区域一般首先被分成四个区域(每个区域为4KB)，然后，它们中的一个区域被分配给“OS程序区域”，而剩余的三个区域被分配给“用户程序区域”。这至少要求四次设置操作。但是，在上述的美国专利的情况下，如果16KB的整个区域被映射入“用户程序区域”，然后只映射其4KB的部分以便在“OS程序区域”中重叠，且该4KB的优先权被设置得更高，那么，就可以达到这个目的。这只要求对两个区域进行定义，从而简化了设置。
但是，发明者已经认识到，由于在上述专利中为逻辑区域提供固定的优先权，因此，在改变存储器映射之后的设置变化方面有改进的余地。例如，考虑一种情况：其中，包含地址0xffff8000(0xffff8000指出十六进制符号中的ffff8000；在下文中，“0x”用类似的方式代表十六进制)～0xfffff7ff的30KB逻辑区域的属性是完全存取，这意味着可读取、可写入和可高速缓存；包含地址0xfffff800～0xffffffff的2KB逻辑区域的属性是只读和可高速缓存。在上述的美国专利的情况下，当属性事先被固定为：
逻辑区域0＜逻辑区域1＜逻辑区域2时，也就是说，当逻辑区域2被固定为最高优先权区域时，进行以下设置：
关于逻辑区域0：
地址范围是32KB，从0xffff8000到0xffffffff。
属性是完全存取和可高速缓存。
关于逻辑区域1：
地址范围是2KB，从0xfffff800到0xffffffff。
属性是只读和可高速缓存。
这里，考虑存储器映射变化的一种情况：其中，30KB完全存取和可高速缓存的逻辑区域中只有6KB的属性被改变成只读和不可高速缓存。然后，将进行以下设置：
关于逻辑区域0：
地址范围是32KB，从0xffff8000到0xffffffff。
属性是完全存取和可高速缓存。
关于逻辑区域1：
地址范围是8KB，从0xffffe000到0xffffffff。
属性是只读和不可高速缓存。
关于逻辑区域2：
地址范围是2KB，从0xfffff800到0xffffffff。
属性是只读和可高速缓存。
这里，在存储器映射变化之前是只读和可高速缓存的2KB逻辑区域即使在存储器映射变化之后也保留相同的地址范围和只读与可高速缓存的相同属性，但是，关于那个逻辑区域，在存储器映射变化之前为逻辑区域1设置的地址范围和属性必须被改变成逻辑区域2的设置。这样，在存储器保护电路由微处理器的程序来设置的情况下，程序的变化很复杂，因而要求工作极其仔细。
而且，在程序通过动态地改变属性来保护存储器的情况下，自然希望较少处理步骤用于设置变化。
发明概述
本发明鉴于前述各个问题而产生，其一个目的是：简化改变存储器保护电路设置所必需的程序修改，或减少设置改变所需的处理步骤的数目。
根据本发明的一个较佳实施例涉及一种存储器保护电路，该存储器保护电路在逻辑地址空间中控制来自数据处理装置(例如，微处理器)对设备的存取。该电路包括：一个地址范围寄存器单元，它分别规定逻辑地址空间中的多个逻辑区域的地址范围；一个属性寄存器单元，它规定每个逻辑区域的一个存取属性；一个地址比较单元，它判断该设备的存取请求地址是否被包含在每个逻辑区域中；一个优先权寄存器单元，它规定每个逻辑区域的存取优先权；一个属性确定单元，当存在被判断为包含存取请求地址的一个或多个逻辑区域时，它规定并输出为一个逻辑区域规定的一个属性，该区域具有最高的优先权；以及，一个寄存器设置单元，它能够重复设置地址范围寄存器单元、属性寄存器单元和优先权寄存器单元。
该“设备”的代表是前面所述的一个存储器。但是，该设备不一定是存储器，只要它是经由类似于存储器映射的逻辑地址空间进行存取。例如，该设备可能是存储器映射I/O设备。进而，那些外形在存储器与I/O设备之间不可区别的任选的设备(例如，各种扩展总线卡)都是“设备”，只要它们中的至少一部分被映射入逻辑地址空间就可以了。
同样，“存储器保护电路”不一定要将存储器作为其保护的目标，而是一些电路的一般术语，这些电路用与存储器映射到逻辑地址空间相同的方法来保护被映射到逻辑地址空间的任意的设备。
由于这种电路可以不定地和重复地设置逻辑区域的各种优先权，因此，因保护设置的改变而必需的地址范围和属性设置的改变变得简单了。
该电路还可包括一个保护出错单元，当判断各个逻辑区域都不包含存取请求地址时，或当存取请求地址的存取属性不属于允许性质时，该保护出错单元输出保护出错信号。这种结构可以由，例如门元件实现，当例如地址比较单元所得出的所有的比较结果指出“不包含”时，该门元件将保护出错信号作为有效而输出。
该电路还可包括一个单元，当存取请求地址的存取属性指出“禁止存取”时，该单元输出保护出错信号。举例来说，在存取请求地址的属性是“只读”而数据处理装置正在激活对该存取请求地址的写操作的情况下，输出保护出错信号。
该电路还可包括一个选择单元。当判断各个逻辑区域都不包含存取请求地址时，该选择单元选择一个预定的存取属性。例如，这种存取将会是“不能存取(禁止读和写)”。特别是，可以提供一个默认属性寄存器单元，当判断各个逻辑区域都不包含存取请求地址时，该默认属性寄存器单元设置一个属性，以及寄存器设置单元，它能够重复设置所述的默认属性寄存器单元。
根据本发明的另一个较佳实施例也涉及一种存储器保护电路，它在逻辑地址空间中控制来自数据处理装置对设备的存取。这种电路包括：一个地址范围寄存器单元，它按允许重叠的一种方式来设置逻辑地址空间中的多个逻辑区域的地址范围；以及一个优先权寄存器单元，它规定多个逻辑区域中的每个逻辑区域的存取优先权，以便可以在外部重置存取优先权。在这种结构中，当对设备的存取请求地址同时包含在多个逻辑区域中时，其优先权最高的一个逻辑区域选为存取目的地。
根据本发明的另一个较佳实施例涉及一种存储器保护方法。该方法包括：按允许重叠的方式来设置逻辑地址空间中的多个逻辑区域的地址范围；当一个存取请求地址同时包含在多个逻辑区域中时，通过参考各个逻辑区域的优先权来确定优先权最高的一个逻辑区域；识别优先权被确定为最高的逻辑区域的一个存取属性；根据所识别的存取属性来产生存取；并适当地重置多个逻辑区域中的每个逻辑区域中的属性。
而且，本发明的概述不一定要描述所有必要的特点，因此本发明也可以是这些所述特点的次组合。
附图简述
图1是电路方框图，展示了根据本发明的第一个实施例的存储器保护电路的结构。
图2是根据第一和第二个实施例的存储器保护电路所应用的逻辑区域容量的一个例子。
图3表现了根据第一和第二个实施例的存储器保护电路所应用的存取属性的一个例子。
图4表现了根据第一和第二个实施例的存储器保护电路所应用的优先权的一个例子。
图5是电路方框图，展示了根据本发明的第二个实施例的存储器保护电路的结构。
具体实施方式
现在将根据一些较佳实施例来描述本发明，这并非意在限制本发明的范围，而是例示本发明。实施例中所描述的所有特点及其组合对于本发明而言并不一定是必需的。
第一个实施例
图1是电路方框图，展示了根据本发明的一个实施例的存储器保护电路的结构。参考图1，存储器保护电路1连接到微处理器2、存储器3和存储器控制电路4，并允许设置四个逻辑区域A、B、C和D。对应于这四个逻辑区域，配置了四个基址寄存器电路5a～5d、容量寄存器电路6a～6d、存取属性寄存器电路7a～7d、地址比较电路8a～8d、优先权寄存器电路9a～9d。并且，存在一个属性判定电路10和一个寄存器设置电路11。
四个基址寄存器5a～5d分别存储逻辑区域A～D的基地址的32位中的高24位。基地址的低8位在这里“不用在意”，这意味着它们不被参考。这样，在确定基地址中，所有这些8个位都被视作0。
四个容量寄存器6a～6d分别存储代表逻辑区域A～D的容量的容量代码。
图2是本实施例中采用的逻辑区域容量的编码的一个例子，并表现了四个容量寄存器6a～6b中的每个容量寄存器所持的容量代码与各个逻辑区域的容量之间的关系。这里，0b01010中的“0b”表示一个二进制数字，下文将使用类似的符号。例如，在值0xfffff8保留在对应于逻辑区域A的基址寄存器5a中和容量代码0b01010保留在容量寄存器6a中的情况下，逻辑区域A的地址范围将是2KB，从0xfffff800到0xffffffff。将注意到，如图2所示，通过分配0b00000，可以将地址范围设置为零。
四个存取属性寄存器电路7a～7d分别存储器逻辑区域A～D的存取属性代码Aa～Ad。图3是本发明中所采用的各种属性的编码的一个例子，并表现了存取属性寄存器电路7a～7d中的每个存取属性寄存器电路所持的存取属性代码与各个逻辑区域的属性之间的关系。这里，可以设置“不能存取”、“只读”和“完全存取”，但保留其他设置，且不可设定。
从四个基址寄存器5a～5d输出的基地址(即32位地址的高24位)分别输入到四个地址比较电路8a～8d。从四个容量寄存器6a～6d输出的容量代码分别输出到这些地址比较电路8a～8d。而且，经由地址总线13从微处理器2输出的一个地址(在下文中被称作“存取请求地址”)输入到所有的地址比较电路8a～8d。
对应于逻辑区域A的地址比较电路8a判断存取请求地址是否包含在逻辑区域A的地址范围中，并且，只有当判断结果是“包含”时，才将一个瞬时干扰信号(hit signal)Ha输出到属性判定电路10。同样，对应于逻辑区域B～D的地址比较电路8b～8d分别输出逻辑区域B～D的瞬时干扰信号Hb～Hd。
四个优先权寄存器电路9a～9d分别存储逻辑区域A～D的优先权代码Pa～Pd。图4是本实施例中所采用的各种优先权的编码的一个例子，并表现了每个优先权寄存器电路9a～9d存储的优先权代码与逻辑区域A～D的优先权之间的关系。
寄存器设置电路11从微处理器2接收存取控制线12上的存取控制信号，地址总线13上的地址，数据总线14上的数据。这些信号相应地设置基址寄存器电路5a～5d、容量寄存器电路6a～6d、存取属性寄存器电路7a～7d和优先权寄存器电路9a～9d。
属性判定电路10接收分别从四个地址比较电路8a～8d输出的所述瞬时干扰信号Ha～Hd、分别从四个优先权寄存器电路9a～9d输出的优先权代码Pa～Pd和分别从四个存取属性寄存器电路7a～7d输出的存取属性代码Aa～Ad。
根据瞬时干扰信号Ha～Hd，属性判定电路10首先确定逻辑区域A～D中的哪个或哪些逻辑区域包含存取请求地址。然后，属性判定电路10从包含该地址的各个逻辑区域中选择最高优先权区域，规定对应于所选区域的存取属性，并利用属性输出线15输出规定的属性的代码。这里将注意到，当存取请求地址不包含在逻辑区域A～D中的任何逻辑区域中时，属性判定电路10输出指出“不能存取”的一个存取属性代码0b00，同时，将保护出错信号20输出为“有效”。这个保护出错信号20输入到一个中断信号输入或微处理器2的类似物，以便激活必要的错误处理程序。这样，当错误地尝试存取没有分配设备的一个逻辑区域时，这种结构可以避免任何异常操作。存储器控制电路4根据输出的属性代码来允许、限制或禁止对存取请求地址的存取。利用读使能信号16来进行从存储器3的读操作，并利用写使能信号17来对其进行写操作。
下文将详细描述采用上述结构的设置的一些实际的例子：
设置例1
为了给从0x00000000到0x000007ff的地址范围的2KB逻辑区域建立“只读”并给从0x00000800到0xffffffff的地址范围建立“不能存取”，可执行以下的设置：
关于逻辑区域A：
基址寄存器电路5a：0x000000(基地址是0x00000000。)
容量寄存器电路6a：0b11111(容量是4GB。)
存取属性寄存器电路7a：0b00(不能存取)
优先权寄存器电路9a：0b00(优先权最低。)
关于逻辑区域B：
基址寄存器电路5b：0x000000(基地址是0x00000000。)
容量寄存器电路6b：0b01010(容量是2KB。)
存取属性寄存器电路7b：0b10(只读)
优先权寄存器电路9b：0b01(优先权高于逻辑区域A的优先权。)
关于逻辑区域C：
容量寄存器电路6c：0b00000(容量是0B。)
关于逻辑区域D：
容量寄存器电路6d：0b00000(容量是0B。)
将注意到，由于逻辑区域C和D的容量被设置为0B，因此，可以任意地设置其基址寄存器电路5c与5d、存取属性寄存器电路7c与7d，以及优先权寄存器电路9c与9d。
在这些设置下，如果微处理器2尝试写到地址0x00000000，则将在逻辑区域A和B处发生冲突，并将选择其优先权高于逻辑区域A的逻辑区域B，然后，将选择对应于逻辑区域B的存取属性“只读”，属性代码“0b10”将在属性输出线15上输出。另一方面，指出写操作的存取控制信号经由存取控制线12从微处理器2输入到存储器控制电路4。
尽管微处理器2尝试写入，但存储器控制电路4判断存取请求地址被包含在其属性是“只读”的逻辑区域B中，因此使到存储器3的写使能信号无效。结果，禁止了对地址的写操作。
当如以上情况没有实现所需的存取时，属性判定电路10可以通过使保护出错信号20有效来通知微处理器2。可以通过利用一条路径(未示出)将存取控制线12连接到属性判定电路10，随后通过让属性判定电路10判断有关其自身的存取类型，来实现这一点。当然，可以由存储器控制电路4来作出该判断，并且，在那种情况下，这个存储器控制电路4可以通过一条路径(这里未示出)来使保护出错信号20有效。
设置例2
接下来，考虑一种情况：其中，从0x00000800到0x00001fff的地址范围的6KB逻辑区域的存取属性被改变成“完全存取”，且其他逻辑区域的存取属性没有改变。然后，进行以下的设置改变：
关于逻辑区域B：
优先权寄存器电路9b：0b10
关于逻辑区域C：
基址寄存器电路5c：0x000000(基地址是0x00000000。)
容量寄存器电路6c：0b01100(容量是8KB。)
存取属性寄存器电路7c：0b11(完全存取)
优先权寄存器电路9c：0b01(优先权低于逻辑区域B的优先权。)
以上是本实施例中的存取控制的设置的一些例子。
为了阐明本实施例的效果，下文将考虑一些设置，在这些设置中，不存在图1中的四个优先权寄存器电路9a～9d。这里，事先固定逻辑区域的优先权，并假设：
逻辑区域A＜逻辑区域B＜逻辑区域C＜逻辑区域D，
因此，逻辑区域D是最高优先权区域。以下的设置例子1和2与上述的设置例子相同。
设置例1
关于逻辑区域A：
基址寄存器电路5a：0x000000(基地址是0x00000000。)
容量寄存器电路6a：0b11111(容量是4GB。)
存取属性寄存器电路7a：0b00(不能存取)
关于逻辑区域B：
基址寄存器电路5b：0x000000(基地址是0x00000000。)
容量寄存器电路6b：0b01010(容量是2KB。)
存取属性寄存器电路7b：0b10(只读)
关于逻辑区域C：
容量寄存器电路6c：0b00000(容量是0B。)
关于逻辑区域D：
容量寄存器电路6d：0b00000(容量是0B。)
将注意到，由于逻辑区域C和D的容量也被设置为0B，因此，可以任意地对它们的基址寄存器电路5c与5d、存取属性寄存器电路7c与7d进行设置。
设置例2
关于逻辑区域B：
基址寄存器电路5b：0x000000(基地址是0x00000000。)
容量寄存器电路6b：0b01100(容量是8KB。)
存取属性寄存器电路7b：0b11(完全存取)
关于逻辑区域C：
基址寄存器电路5c：0x000000(基地址是0x00000000。)
容量寄存器电路6c：0b01010(容量是2KB。)
存取属性寄存器电路7c：0b10(只读)
从上文中可见，与使用根据本实施例的存储器保护电路1的情况相比，将会有更多的寄存器要求在设置改变中重新设置。而且，以上的情况要求对具有较大数量的位的寄存器(例如，基址寄存器电路5c)进行重新设置，因此也在这方面存有缺点。另一方面，本实施例还具有优先权代码通常可以由极少数量的位来规定的这点优点。本实施例只关注读、写属性，但将要注意，当还存在更多类型的属性时，在设置改变中要求进行重新设置的寄存器电路的数量将会有更大的差异。
第二个实施例
图5是电路方框图，展示了根据本发明的另一个实施例的一种存储器保护电路的结构。在图5中，为与第一个实施例中的结构相同的结构提供相同的参考数字，下文将只讨论差异。
在此第二个实施例中，又提供一个默认属性寄存器电路30，来自它的一个输出馈送到属性判定电路10。默认属性寄存器电路30由寄存器设置电路11设置。
当判断各个逻辑区域都不包含存取请求地址时，默认属性寄存器电路30预先设置要选择的一个属性(在下文中被称作“默认属性”)。在第一个实施例中，固定不变地返回“不能存取”，但是，例如对应于“不能存取”的“0b00”或对应于“只读”的“0b10”可以由默认属性寄存器电路30设置。作为另一个例子，例如，如果指出图3中的“设置不可能”(不可设置)的“0b01”作为一个默认属性返回，则通过判断是“尽管某些逻辑区域中有存取请求地址也完全拒绝存取”还是“任何逻辑区域中都没有存取请求地址”，微处理器2容易做出错误分析。
根据只起示范作用的一些较佳实施例来描述了本发明。精通该技术领域的人应该理解，这些只是起示范的作用，还存在其他许多各不相同的修改。以下是其中的一些例子。
直接传送给该实施例中的微处理器2的保护出错信号20可以在将它间接通知给微处理器2之前已输入到一个中断控制器或另一个元件。此外，将该信号传送给微处理器2不总是必要的。
在目前的这些实施例中，微处理器2被认为是存取存储器3的一个实体。但是，这种实体当然不只有微处理器2。例如，实体可以是任意的外部处理器或DMA(直接存储器存取)控制器或任何类似的元件。在这类情况下，例如，可以从总线判优器获取有关实体正在存取存储器3的信息，并可以根据这样获取的信息改变来自存取属性寄存器电路7a～7d的输出。例如，可能有一种情况是：允许从微处理器2对某个特定的逻辑区域进行完全存取，而其他的总线主控器要求只读设置。在这种情况下，可以提供存取属性寄存器电路7a～7d中的每两个存取属性寄存器电路，并可以根据这些总线主控器来选择输出。
都具有目前这些实施例中的2位配置的优先权寄存器电路9a～9d可以统一成8位或更多位的一个寄存器。在这种情况下，同时切换所有优先权，以便可以避免发生临界定时(例如，当为多个逻辑区域设置相同的优先权时)。寄存器的这种统一或集成同样可应用于任何其他的寄存器。
虽然已利用示范性实施例来描述本发明，但是，应该理解，在不脱离由所附权利要求定义的本发明的范围的前提下，精通该技术领域的人可以进行许多修改和替换。
Claims (20)
1.一种存储器保护电路，它在逻辑地址空间中控制来自数据处理装置例如微处理器对设备的存取，其特征在于，所述电路包括：
地址范围寄存器单元，它分别规定逻辑地址空间中的多个逻辑区域的地址范围；
属性寄存器单元，它规定每个逻辑区域的一个存取属性；
地址比较单元，它判断设备的存取请求地址是否包含在每个逻辑区域中；
优先权寄存器单元，它规定每个逻辑区域的存取的优先权；
属性确定单元，当一个或多个逻辑区域判断为包含存取请求地址时，它规定并输出为其优先权是各个逻辑区域中最高的一个逻辑区域规定的一个属性；以及，
寄存器设置单元，它能够重复设置所述地址范围寄存器单元、所述属性寄存器单元和所述优先权寄存器单元。
2.如权利要求1所述的一种存储器保护电路，其特征在于，所述地址范围寄存器单元能够设置无地址范围的状态。
3.如权利要求1所述的一种存储器保护电路，其特征在于，还包括一个保护出错单元，当判断各个逻辑区域都不包含存取请求地址时，或当存取请求地址的一个存取属性指出禁止存取时，该保护出错单元输出一个保护出错信号。
4.如权利要求2所述的一种存储器保护电路，其特征在于：还包括一个保护出错单元，当判断各个逻辑区域都不包含存取请求地址时，或当存取请求地址的一个存取属性指出禁止存取时，该保护出错单元输出一个保护出错信号。
5.如权利要求1所述的一种存储器保护电路，其特征在于：还包括一个选择单元，当判断各个逻辑区域都不包含存取请求地址时，该选择单元选择一个预定的存取属性。
6.如权利要求2所述的一种存储器保护电路，其特征在于：还包括一个选择单元，当判断各个逻辑区域都不包含存取请求地址时，该选择单元选择一个预定的存取属性。
7.如权利要求3所述的一种存储器保护电路，其特征在于：还包括一个选择单元，当判断各个逻辑区域都不包含存取请求地址时，该选择单元选择一个预定的存取属性。
8.如权利要求4所述的一种存储器保护电路，其特征在于：还包括一个选择单元，当判断各个逻辑区域都不包含存取请求地址时，该选择单元选择一个预定的存取属性。
9.一种存储器保护电路，它在逻辑地址空间中控制来自数据处理装置对设备的存取，其特征在于，所述电路包括：
地址范围寄存器单元，它按允许重叠的一种方式来设置逻辑地址空间中的多个逻辑区域的地址范围；以及，
优先权寄存器单元，它规定多个逻辑区域中的每个逻辑区域的存取优先权，以便可以在外部重置存取优先权；
其中，当对设备的存取请求地址同时包含在多个逻辑区域中时，将其优先权最高的一个逻辑区域选为存取目的地。
10.如权利要求1所述的一种存储器保护电路，其特征在于，所述地址范围寄存器单元包括：
指出逻辑区域的开始地址的基址寄存器单元；以及，
规定逻辑区域的容量的容量寄存器单元。
11.如权利要求9所述的一种存储器保护电路，其特征在于，所述地址范围寄存器单元包括：
指出逻辑区域的开始地址的基址寄存器单元；以及，
规定逻辑区域容量的容量寄存器单元。
12.如权利要求10所述的一种存储器保护电路，其特征在于，所述容量寄存器单元通过离散值来规定逻辑区域的容量。
13.如权利要求11所述的一种存储器保护电路，其特征在于，所述容量寄存器单元通过离散值来规定逻辑区域的容量。
14.如权利要求1所述的一种存储器保护电路，其特征在于，所述属性寄存器单元获取有关数据处理装置的信息，并根据所获取的信息来改变来自其的一个输出。
15.如权利要求3所述的一种存储器保护电路，其特征在于，将保护出错信号直接通知给数据处理装置。
16.如权利要求4所述的一种存储器保护电路，其特征在于，将保护出错信号直接通知给数据处理装置。
17.如权利要求3所述的一种存储器保护电路，其特征在于，将保护出错信号经由其他元件间接通知给数据处理装置。
18.如权利要求4所述的一种存储器保护电路，其特征在于，将保护出错信号经由其他元件间接通知给数据处理装置。
19.一种存储器保护方法，其特征在于，包括：
按允许重叠的一种方式来设置逻辑地址空间中的多个逻辑区域的地址范围；
当一个存取请求地址同时包含在多个逻辑区域中时，通过参考逻辑区域的优先权来确定其优先权最高的一个逻辑区域；
识别其优先权被确定为最高的逻辑区域的一个存取属性；
根据所识别的存取属性来产生存取；以及，
适当地重置多个逻辑区域中的每个逻辑区域中的优先权。
20.如权利要求19所述的一种存储器保护方法，其特征在于，还包括为多个逻辑区域中的每个逻辑区域设置存取属性。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191550A JP2003006046A (ja) | 2001-06-25 | 2001-06-25 | メモリプロテクション方法および回路 |
| JP2001191550 | 2001-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1395175A true CN1395175A (zh) | 2003-02-05 |
Family
ID=19030157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02140319.8A Pending CN1395175A (zh) | 2001-06-25 | 2002-06-25 | 规定存取属性的存储器保护方法和电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6810471B2 (zh) |
| JP (1) | JP2003006046A (zh) |
| CN (1) | CN1395175A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110598405A (zh) * | 2018-06-12 | 2019-12-20 | 杨力祥 | 一种运行时访问控制方法及计算装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
| US7457903B2 (en) | 2003-03-10 | 2008-11-25 | Marvell International Ltd. | Interrupt controller for processing fast and regular interrupts |
| US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
| US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
| US7386688B2 (en) * | 2004-07-29 | 2008-06-10 | Hewlett-Packard Development Company, L.P. | Communication among partitioned devices |
| TW200805065A (en) * | 2006-01-17 | 2008-01-16 | Nxp Bv | Region protection unit, instruction set and method for protecting a memory region |
| US7991965B2 (en) | 2006-02-07 | 2011-08-02 | Intel Corporation | Technique for using memory attributes |
| US20070250283A1 (en) * | 2006-04-25 | 2007-10-25 | Barnum Melissa A | Maintenance and Calibration Operations for Memories |
| JP4836903B2 (ja) | 2007-09-13 | 2011-12-14 | 株式会社東芝 | マイクロプロセッサ制御装置並びにその方法およびプログラム |
| US8055936B2 (en) * | 2008-12-31 | 2011-11-08 | Pitney Bowes Inc. | System and method for data recovery in a disabled integrated circuit |
| US9116845B2 (en) | 2011-02-23 | 2015-08-25 | Freescale Semiconductor, Inc. | Remote permissions provisioning for storage in a cache and device therefor |
| US8949551B2 (en) | 2011-02-23 | 2015-02-03 | Freescale Semiconductor, Inc. | Memory protection unit (MPU) having a shared portion and method of operation |
| US8639895B2 (en) | 2011-07-14 | 2014-01-28 | Freescale Semiconductor, Inc. | Systems and methods for memory region descriptor attribute override |
| US8572345B2 (en) | 2011-09-16 | 2013-10-29 | Freescale Semiconductor, Inc. | Memory management unit (MMU) having region descriptor globalization controls and method of operation |
| JP5393813B2 (ja) * | 2012-01-27 | 2014-01-22 | 京セラドキュメントソリューションズ株式会社 | メモリー管理装置および画像処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2325061B (en) * | 1997-04-30 | 2001-06-06 | Advanced Risc Mach Ltd | Memory access protection |
| EP1182571B1 (en) * | 2000-08-21 | 2011-01-26 | Texas Instruments Incorporated | TLB operations based on shared bit |
-
2001
- 2001-06-25 JP JP2001191550A patent/JP2003006046A/ja active Pending
-
2002
- 2002-06-24 US US10/180,684 patent/US6810471B2/en not_active Expired - Lifetime
- 2002-06-25 CN CN02140319.8A patent/CN1395175A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110598405A (zh) * | 2018-06-12 | 2019-12-20 | 杨力祥 | 一种运行时访问控制方法及计算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003006046A (ja) | 2003-01-10 |
| US6810471B2 (en) | 2004-10-26 |
| US20020199076A1 (en) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1395175A (zh) | 规定存取属性的存储器保护方法和电路 | |
| CN1243304C (zh) | 用以在扩充寄存器模式下存取扩充寄存器集的中央处理单元及其方法 | |
| CN1129916C (zh) | 快闪存储器装置中的可编程存取保护 | |
| CN1232912C (zh) | 非易失性存储器的控制方法 | |
| CN1288572C (zh) | 数据处理装置与控制非易失性存储设备重写的方法 | |
| CN1567362A (zh) | 动态逻辑分区并控制访问权限的ic智能卡及其实现方法 | |
| CN100338589C (zh) | 对存储器逻辑分区访问权限进行控制的方法和ic卡 | |
| CN1652253A (zh) | 存储卡和半导体器件 | |
| CN1748204A (zh) | 编码写屏蔽 | |
| CN1522405A (zh) | 数据处理设备和同步数据处理设备中的第一与第二处理装置的方法 | |
| US10437519B2 (en) | Method and mobile terminal for processing write request | |
| CN1818856A (zh) | 具有加速器的数字信号系统及其操作方法 | |
| CN107305504B (zh) | 数据储存装置、其控制单元及其任务排序方法 | |
| CN1320465C (zh) | 数据载体的微处理器电路及组织存取内存数据的方法 | |
| CN1525391A (zh) | 非易失性存储卡 | |
| CN1285038C (zh) | 控制装置对内存的访问以提供增强的内存访问安全的系统与方法 | |
| CN1763729A (zh) | 用于闪速存储器的数据处理设备和方法 | |
| CN1687865A (zh) | 降低处理器电力消耗的系统、方法及装置 | |
| CN1967720A (zh) | 半导体存储器件及其控制方法 | |
| CN1473296A (zh) | 非易失性存储装置及其控制方法 | |
| CN1148656C (zh) | 面向线程的调试 | |
| CN1545680A (zh) | 存储卡及数据重写方法 | |
| CN1270253C (zh) | 包含中央处理单元的大规模集成电路 | |
| CN1767050A (zh) | 可编程的存储装置和方法 | |
| CN1502110A (zh) | 带外部验证的特殊编程模式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |