KR100882426B1 - 전원전압 검출회로 - Google Patents

전원전압 검출회로 Download PDF

Info

Publication number
KR100882426B1
KR100882426B1 KR1020020035383A KR20020035383A KR100882426B1 KR 100882426 B1 KR100882426 B1 KR 100882426B1 KR 1020020035383 A KR1020020035383 A KR 1020020035383A KR 20020035383 A KR20020035383 A KR 20020035383A KR 100882426 B1 KR100882426 B1 KR 100882426B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
voltage
detection
circuit
Prior art date
Application number
KR1020020035383A
Other languages
English (en)
Other versions
KR20040000201A (ko
Inventor
이채화
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020035383A priority Critical patent/KR100882426B1/ko
Publication of KR20040000201A publication Critical patent/KR20040000201A/ko
Application granted granted Critical
Publication of KR100882426B1 publication Critical patent/KR100882426B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • G01R19/16595—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window) with multi level indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 전원전압 검출회로에 관한 것으로, 전원 전압값에 따른 검출 전압을 구하는 전원전압 감지회로부와, 서로 다른 문턱 전압이 설정된 적어도 2개 이상의 전압 검출부들로 구성되며, 상기 검출 전압을 상기 전압 검출부들의 문턱전압에 각각 비교하여 제어 신호들을 출력하는 전원전압 제어부와, 상기 전원전압 제어부에서 출력되는 제어 신호들에 따라서 상기 전원 전압의 전압 레벨에 대응하게 검출 신호를 출력하는 전원전압 제어신호 발생부를 포함하여 구성되므로, 전원전압의 변화에 맞게 설정된 회로를 선택적으로 동작시킬 수 있으므로 회로의 오동작을 방지할 수 있고, 불필요한 전력 소모를 방지 수 있다.
또한, 배터리에서 공급되는 전원전압에 따라서 상이한 검출 신호를 출력하므로 상기 검출 신호를 통해 배터리의 잔량을 파악할 있다.
Figure R1020020035383
전원전압 검출회로

Description

전원전압 검출회로{Circuit for Detecting Source Voltage}
도 1은 종래 기술에 따른 전원전압 검출회로를 나타낸 도면
도 2는 본 발명의 실시예에 따른 전원전압 검출회로를 나타낸 도면
**도면의 주요 부분에 대한 부호 설명**
21 : 전원전압 감지부 22 : 전원전압 제어부
23 : 전원전압 제어신호 발생부
본 발명은 전원전압 검출회로에 관한 것으로 특히, 멀티 레벨(Multi Level)의 전압을 검출하기 위한 전원전압 검출회로에 관한 것이다.
일반적으로, 전원전압(Vcc)을 인가받아 구동하는 회로는 전원전압(Vcc)의 레벨에 따라 발생된 검출신호에 의해 구동되거나, 구동이 정지된다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 전원전압 검출회로를 설명하면 다음과 같다.
종래의 전원전압 검출회로는 전원전압(Vcc)이 하나의 특정 값인 경우에만 검출신호가 발생되도록 구성되는 것으로, 그 상세한 구성을 도 1을 참조하여 설명한 다.
종래의 전원전압 검출회로는 도 1에 도시된 바와 같이 전원전압(Vcc)의 일정 비율을 검출 전압으로 출력하는 전압 분배부(11)와, 하나의 특정 전압에서 로직 트랜지션(Logic Transition)이 일어나도록 문턱 전압이 설정되어 상기 검출 전압에 따른 검출신호를 출력하는 전압 검출부(12)로 구성된다.
상기 전압 분배부(11)는 전원전압(Vcc)단과 노드 A(Node A) 사이에 연결되는 제 1 분압부(11a)와, 상기 노드 A(Node A)와 접지단 사이에 연결되는 제 2 분압부(11b)로 구성되어, 상기 전원전압(Vcc)의 일정 비율을 노드 A(Node A)에 분배하는 전압 분배기의 역할을 한다.
상기 제 1 분압부(11a)는 게이트단이 접지단(GND)에 연결된 피모스 트랜지스터들(P0, P1)이 전원전압(Vcc)단과 노드 A(Node A) 사이에 직렬 연결되는 구조를 가지며, 상기 제 2 분압부(11b)는 게이트단이 상기 노드 A(Node A)에 연결된 엔모스 트랜지스터들(N0, N1, N2, N3)이 저항(R0)과 함께 상기 노드 A(Node A)와 접지단 사이에 직렬 연결된 구조를 갖는다.
상기 전압 검출부(12)는 상기 검출전압을 입력받으며 특정 검출전압에 맞추어 로직 트랜지션(Logic Transition)이 일어나도록 문턱전압(Threshold Voltage)이 설정된 제 1 인버터(Inv0)와, 상기 제 1 인버터(Inv0)의 출력을 반전하며 상기 제 1 인버터(Inv0)의 로직 트랜지션에 따른 검출 신호를 내부 회로로 출력하는 제 2 인버터(Inv1)로 구성된다.
그러나, 상기와 같은 종래의 전원전압 검출회로는 특정 전원전압(Vcc)에서만 검출 신호를 출력하기 때문에, 전원전압(Vcc)이 변화되는 경우에 변화된 전원전압(Vcc)에 맞는 회로를 구동시킬 수 없으며 불필요한 회로의 동작을 막을 수 없으므로 전원이 낭비되며 소자 오동작에 취약한 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 멀티 레벨의 전원전압에서 검출 신호를 발생시키어 소자 오동작 및 전원 낭비를 방지할 수 있으며, 다양한 응용이 가능한 전원전압 검출회로를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 전원전압 검출회로는 전원 전압에 따라 검출 전압을 구하는 전원전압 감지부와, 서로 다른 문턱 전압이 설정된 적어도 2개 이상의 전압 검출부들로 구성되며, 상기 검출 전압을 상기 전압 검출부들의 문턱전압에 각각 비교하여 제어 신호들을 출력하는 전원전압 제어부와, 상기 전원전압 제어부에서 출력되는 제어 신호들에 따라서 상기 전원 전압의 전압 레벨에 대응하게 검출 신호를 출력하는 전원전압 제어신호 발생부를 포함하는 전원전압 검출회로를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 전원전압 검출회로는 도 2에 도시된 바와 같이, 전원전압(Vcc)값에 연동되어 변화되는 검출 전압을 출력하는 전원전압 감지부(21)와, 상기 검출 전압을 입력받으며 상기 검출 전압의 레벨에 따라 로직값(로직 0' 또는 로직 1)을 달리하는 제어 신호들을 출력하는 전원전압 제어부(22)와, 상기 전원전압 제어부(22)의 제어신호들을 조합하여 상기 전원전압(Vcc)의 전압 레벨에 대응하는 검출 신호를 출력하는 전원전압 제어신호 발생부(23)로 구성된다.
상기 전원전압 감지부(21)는 전원전압(Vcc)단과 전압 분배 노드인 노드 B(Node B) 사이에 직렬 연결되는 피모스 트랜지스터들(Pa, Pb)과, 상기 노드 B(Node B)와 접지단 사이에 직렬 연결되는 엔모스 트랜지스터(Na) 및 저항(Ra)과, 상기 노드 B(Node B)와 접지단 사이에 연결되는 엔모스 트랜지스터(Nb)로 구성된다.
상기 피모스 트랜지스터(Pa)와 엔모스 트랜지스터(Nb)는 게이트단에 인에이블 신호(Sa)가 인가되며 상기 인에이블 신호(Sa)에 따라서 회로 전체를 인에이블(Enable)시킬지 아니면 디스에이블(Disable)시킬지를 결정한다.
그리고, 상기 피모스 트랜지스터(Pb)는 게이트 단자가 접지단에 연결되고 엔모스 트랜지스터(Na)는 게이트 단자가 상기 노드 B(Node B)에 연결되며, 상기 피모스 트랜지스터들(Pa, Pb) 대 엔모스 트랜지스터(Na), 저항(Ra)의 저항비로 상기 노드 B(Node B)의 전압인 검출 전압이 결정된다.
이때, 상기 검출 전압은 상기 전원전압(Vcc)의 변화에 연동되어 함께 변화한다.
상기 전원전압 제어부(22)는 서로 다른 레벨의 문턱전압으로 설정되어 상기 검출 전압을 받아서 각각 제어 신호를 출력하는 복수의 전압 검출부들(22a 내지 22n)로 구성된다.
상기 전압 검출부들(22a 내지 22n)중 임의 번째(i 번째) 전압 검출부(22i)는 소정 레벨의 문턱 전압이 설정되어 상기 검출 전압에 따라서 로직 트랜지션되는 제 1 인버터(Inv_i0)와, 상기 제 1 인버터(Inv_i0)의 출력을 반전하여 제어 신호를 출력하는 제 2 인버터(Inv_11)와, 전원전압(Vcc)의 노이즈(Noise)를 제거하기 위하여 상기 제 1인버터(Inv_i0)의 출력단과 접지단 사이에 연결되는 커패시터들(Ci)로 구성된다.
이때, 서로 다른 전압 검출부에 포함되는 상기 인버터들(Inv_a0 내지 Inv_n0)은 각기 다른 레벨의 검출 전압 입력에 대하여 로직 트랜지션되도록 서로 다른 레벨의 문턱 전압을 설정한다.
예를 들어, Inv_a0은 2. 5V에서 , Inv_b0은 2.4V에서, … Inv_n0은 1.5V에서 로직 트랜지션이 일어나도록 각 인버터들의 문턱전압을 설정한다.
그리고, 상기 전원전압 제어신호 발생부(23)는 상기 전원전압 제어부(22)로부터의 제어 신호들을 받아 검출 신호를 출력하기 위한 블록으로, 상기 전압 검출부들(22a 내지 22m)로부터의 제어 신호를 각각 반전하는 인버터들(Inv_a2 내지 Inv_m2)과, 상기 전압 검출부(22n)로부터의 제어 신호를 반전하여 제 1 감지 신호(Dn)를 출력하는 인버터(Inv_n2)와, 상기 인버터들(Inv_a2 내지 Inv_m2)의 출력과 상기 전압 검출부들(22b 내지 22n)로부터의 제어 신호를 논리곱하고 반전하여 제 2 내지 제 n 감지 신호(Dm 내지 Da)를 출력하여 낸드 게이트들(NDm 내지 NDa)로 구성된다.
이때, 상기 낸드 게이트들(NDm 내지 NDa)중에서 임의 번째(i 번째) 낸드 게 이트(NDi)에 입력되는 신호는 인버터(Inv_i2)의 출력 신호와, 상기 인버터(Inv_i2)에 제어 신호를 제공하는 전압 검출부(22i) 다음 번째로 큰 문턱전압을 갖는 전압 검출부(22i+1)의 출력 신호임을 명심해야 한다.
상기한 본 발명의 전원전압 검출회로에서는 예를 들어, 상기 검출 전압이 Inv_c0의 문턱 전압값에 해당되면, Inv_a0, Inv_b0, Inv_c0은 로직 하이(high)의 신호를 출력하고, 나머지 인버터들(Inv_d0 내지 Inv_n0)은 로직 로우(Low)의 신호를 출력한다.
따라서, 이 신호들을 받아들인 전원전압 제어신호 발생부(23)는 인버터들(Inv_a2 내지 Inv_n2)과 낸드 게이트들(NDa 내지 NDm)에 의하여 현재 전원전압에 대응되는 검출 신호(Dc)만 로직 하이로 인에이블되게 된다.
따라서, 본원발명을 이용하게 되면 다양한 전원전압(Vcc)에 대한 검출 신호를 얻을 수 있게 된다.
상기와 같은 본 발명의 전원전압 검출회로는 다음과 같은 효과가 있다.
첫째, 다양한 전원 전압에 대한 검출 신호를 얻을 수 있기 때문에 동일한 회로라도 전원전압의 변화에 맞게 설정된 회로를 선택적으로 동작시킬 수 있고, 동작에 불필요한 회로의 동작을 정지시킬 수 있으므로 소자의 오동작을 방지할 수 있으며 불필요한 전력 소모를 방지할 수 있다.
둘째, 배터리에서 공급되는 전원전압에 따라서 상이한 검출 신호를 출력하므로 상기 검출 신호를 통해 배터리의 잔량을 파악할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.

Claims (4)

  1. 전원 전압에 따라 검출 전압을 구하는 전원전압 감지부;
    서로 다른 문턱 전압이 설정된 적어도 2개 이상의 전압 검출부들로 구성되며, 상기 검출 전압을 상기 전압 검출부들의 문턱전압에 각각 비교하여 제어 신호들을 출력하는 전원전압 제어부; 및
    상기 전원전압 제어부에서 출력되는 제어 신호들에 따라서 상기 전원 전압의 전압 레벨에 대응하게 검출 신호를 출력하는 전원전압 제어신호 발생부
    를 포함하는 전원전압 검출회로.
  2. 제 1 항에 있어서,
    상기 전원전압 감지부는,
    외부에서 인가되는 인에이블 신호에 따라서 회로의 인에이블/디스에이블을 제어하는 인에이블 제어 회로; 및
    상기 전원전압을 분배하여 상기 검출 전압을 생성하는 전압 분배 회로
    를 포함하는 전원전압 검출회로.
  3. 제 1 항에 있어서,
    상기 전원전압 제어부의 상기 전압 검출부는,
    소정 레벨의 전압으로 문턱 전압이 설정되어 상기 전원전압 감지부로부터의 검출 전압 입력에 따라서 동작하는 제 1 인버터;
    상기 제 1 인버터의 출력을 반전하여 상기 제어 신호를 출력하는 제 2 인버터; 및
    상기 제 1 인버터의 출력단과 접지단 사이에 연결되어 상기 전원전압의 노이즈를 제거하는 커패시터
    를 포함하는 전원전압 검출회로.
  4. 제 1 항에 있어서,
    상기 전원전압 제어신호 발생부는,
    상기 전압 검출부들에서 출력되는 제어 신호들을 각각 반전하는 인버터들과,
    상기 인버터들에 대응되며, 각 대응되는 인버터의 출력을 일 입력으로 받고 상기 대응되는 인버터에 제어 신호를 제공하는 전압 검출부 다음으로 큰 문턱 전압을 갖는 전압 검출부의 출력을 다른 하나의 입력으로 받아서 상기 두 입력을 논리곱하고 반전하여 상기 검출 신호를 출력하는 낸드 게이트들을 포함하는 전원전압 검출회로.
KR1020020035383A 2002-06-24 2002-06-24 전원전압 검출회로 KR100882426B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035383A KR100882426B1 (ko) 2002-06-24 2002-06-24 전원전압 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035383A KR100882426B1 (ko) 2002-06-24 2002-06-24 전원전압 검출회로

Publications (2)

Publication Number Publication Date
KR20040000201A KR20040000201A (ko) 2004-01-03
KR100882426B1 true KR100882426B1 (ko) 2009-02-05

Family

ID=37312249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035383A KR100882426B1 (ko) 2002-06-24 2002-06-24 전원전압 검출회로

Country Status (1)

Country Link
KR (1) KR100882426B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210275A (ja) * 1994-01-14 1995-08-11 Tec Corp 回路ブロック制御装置
KR19990066361A (ko) * 1998-01-24 1999-08-16 구본준 저전압 검출회로
KR19990085843A (ko) * 1998-05-22 1999-12-15 김영환 저전압 검출회로
JP2000155140A (ja) * 1998-11-20 2000-06-06 Nec Corp 電圧検出回路
KR20010056073A (ko) * 1999-12-14 2001-07-04 박종섭 가변 저전압 레벨 검출 회로
KR20020025498A (ko) * 2000-09-29 2002-04-04 박종섭 저전압 검출회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210275A (ja) * 1994-01-14 1995-08-11 Tec Corp 回路ブロック制御装置
KR19990066361A (ko) * 1998-01-24 1999-08-16 구본준 저전압 검출회로
KR19990085843A (ko) * 1998-05-22 1999-12-15 김영환 저전압 검출회로
JP2000155140A (ja) * 1998-11-20 2000-06-06 Nec Corp 電圧検出回路
KR20010056073A (ko) * 1999-12-14 2001-07-04 박종섭 가변 저전압 레벨 검출 회로
KR20020025498A (ko) * 2000-09-29 2002-04-04 박종섭 저전압 검출회로

Also Published As

Publication number Publication date
KR20040000201A (ko) 2004-01-03

Similar Documents

Publication Publication Date Title
US7443230B2 (en) Charge pump circuit
JP5816211B2 (ja) フラッシュメモリのセンスアンプ
US6922098B2 (en) Internal voltage generating circuit
KR100735752B1 (ko) 스윙 리미터
KR100572323B1 (ko) 멀티레벨 고전압 발생장치
US10249346B2 (en) Power supply and power supplying method thereof for data programming operation
US6300839B1 (en) Frequency controlled system for positive voltage regulation
EP0887935A1 (en) Noise isolation circuit
KR101675561B1 (ko) 전원 장치
KR100535114B1 (ko) 파워 업 검출 장치
US7623394B2 (en) High voltage generating device of semiconductor device
KR100521385B1 (ko) 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
JP2000295094A (ja) バッファ回路およびそれを用いた電位検出回路
US6008668A (en) Semiconductor device and input and output circuits thereof
US6037827A (en) Noise isolation circuit
KR100882426B1 (ko) 전원전압 검출회로
KR20060027175A (ko) 반도체 메모리 장치의 발진회로
US6873192B2 (en) Power-up detection apparatus
JP2006146868A (ja) 半導体装置用の内部電圧発生器
KR100904426B1 (ko) 내부 전압 생성 회로
US7596029B2 (en) Flash memory device including unified oscillation circuit and method of operating the device
EP0740417B1 (en) Input circuit and semiconductor integrated circuit device including same
JP4440214B2 (ja) 半導体装置
US20130214846A1 (en) Semiconductor device
KR20050095052A (ko) 하프 전원 전압 발생 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 12