JPH07210275A - 回路ブロック制御装置 - Google Patents

Abstract

(57)【要約】 【目的】発熱量を低下して回路ブロックの高速動作及び
高い集積度を図り、しかも外部回路として既存の回路を
使用することを可能にする。 【構成】直流電圧源１６に演算機能を有するＡ回路ブロ
ック１４とＢ回路ブロック１５を直列に接続し、この各
回路ブロックに印加する直流電圧をそれぞれ電圧検出回
路１７，１８で検出する。また、各回路ブロック間の信
号の基準電位を基準電位変換回路２２で同一基準電位に
変換し、この基準電位変換回路により変換した基準電位
に対する信号レベルを信号レベル変換回路２３により外
部回路１２の信号レベルに変換する。そして各電圧検出
回路が直流電圧源の電圧の２分の１の電圧よりも低いか
高い電圧を検出したとき、判断回路が低い電圧を検出し
た回路ブロックに対しては演算機能を低める制御を行な
い、高い電圧を検出した回路ブロックに対しては演算機
能を高める制御を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路やアナログ回
路あるいはマイクロコンピュータ等の回路ブロックを複
数設けた回路ブロック制御装置に関する。

【０００２】

【従来の技術】クロック発振器を設け、このクロック発
振器からのクロックをロジック回路と共に外部回路にも
供給するものでは、ロジック回路の処理スピードを上げ
るにはクロック発振器からのクロックの周波数を上げれ
ばよいが、このようにすると外部回路の処理スピードも
上げる必要があり、実際は困難である。

【０００３】このため、図５に示すように、クロック発
振器１からのクロックを外部回路２に直接供給すると共
に、回路ブロック３を有する内部回路４に周波数逓倍回
路５を設けてクロック発振器１からのクロックを逓倍
し、その逓倍したクロックを回路ブロック３に供給して
回路ブロック３のみを高速化するものがある。

【０００４】

【発明が解決しようとする課題】図５のものでは、回路
ブロック３のみを高速化でき、外部回路２については何
等変更する必要がないので、既存の外部回路がそのまま
使用できるという利点がある。

【０００５】しかし論理回路等の回路ブロックでは動作
周波数が高くなると、消費電力が増加し、外部回路の電
源をそのまま使用する限りにおいては、発熱の関係から
周波数の増大に限界がある。すなわち、発熱により回路
ブロックの温度が上昇すると、動作不良あるいは素子の
破損を引き起こす。放熱板等を装着して熱を逃がす対策
もあるが、回路ブロックが大規模な集積回路等では限界
がある。

【０００６】このため、外部回路も含めた全ての回路を
低い電源電圧で動作するように作り直すことが考えられ
る。このようにすれば、Ｗ＝Ｉ×Ｖで決まる発熱量に対
してＶが下がるので、発熱量が低下する。

【０００７】しかし、これでは既存の回路をそのまま流
用できないという問題がある。

【０００８】そこで、本発明は、発熱量を低下して複数
の回路ブロックを高速で動作することができるとともに
各回路ブロックの集積度を高めることができ、しかも外
部回路として既存の回路を使用することができる回路ブ
ロック制御装置を提供する。

【０００９】

【課題を解決するための手段】請求項１対応の発明は、
直流電圧源に直列に接続した演算機能を有するｎ（ｎ≧
２）個の回路ブロックと、この各回路ブロックに印加す
る直流電圧をそれぞれ検出するｎ個の電圧検出回路と、
各回路ブロック間の信号の基準電位を同一基準電位に変
換する基準電位変換回路と、この基準電位変換回路によ
り変換した基準電位に対する信号レベルを外部回路の信
号レベルに変換する信号レベル変換回路と、各電圧検出
回路が直流電圧源の電圧のｎ分の１の電圧よりも低いか
高い電圧を検出したとき、低い電圧を検出した回路ブロ
ックに対しては演算機能を低める制御を行ない、高い電
圧を検出した回路ブロックに対しては演算機能を高める
制御を行なう判断回路を設けたものである。

【００１０】請求項２対応の発明は、直流電圧源に直列
に接続したｎ（ｎ≧２）個の回路ブロックと、この各回
路ブロックに印加する直流電圧をそれぞれ検出するｎ個
の電圧検出回路と、各回路ブロック間の信号の基準電位
を同一基準電位に変換する基準電位変換回路と、この基
準電位変換回路により変換した基準電位に対する信号レ
ベルを外部回路の信号レベルに変換する信号レベル変換
回路と、各回路ブロックへの直流電圧印加端子間にそれ
ぞれ限流素子を介して接続したｎ個のスイッチ素子と、
各電圧検出回路が直流電圧源の電圧のｎ分の１の電圧よ
りも高い電圧を検出したことを判断して対応するスイッ
チ素子を短絡し、又は各電圧検出回路が直流電圧源の電
圧のｎ分の１の電圧よりも低い電圧を検出したことを判
断して対応するスイッチ素子以外の他のスイッチ素子を
短絡する判断回路を設けたものである。

【００１１】請求項３対応の発明は、直流電圧源に直列
に接続したｎ（ｎ≧２）個の回路ブロックと、この各回
路ブロックに印加する直流電圧をそれぞれ検出するｎ個
の電圧検出回路と、各回路ブロック間の信号の基準電位
を同一基準電位に変換する基準電位変換回路と、この基
準電位変換回路により変換した基準電位に対する信号レ
ベルを外部回路の信号レベルに変換する信号レベル変換
回路と、各回路ブロックに対応してそれぞれ設けたスイ
ッチ素子及び互いに磁気的に結合した巻線を有するｎ個
の絶縁型コンバータと、各電圧検出回路が直流電圧源の
電圧のｎ分の１の電圧よりも高い電圧を検出したことを
判断して対応する絶縁型コンバータのスイッチ素子をス
イッチング動作し、又は各電圧検出回路が直流電圧源の
電圧のｎ分の１の電圧よりも低い電圧を検出したことを
判断して対応する絶縁型コンバータのスイッチ素子以外
の他の絶縁型コンバータのスイッチ素子をスイッチング
動作する判断回路を設けたものである。

【００１２】

【作用】請求項１対応の発明においては、ある電圧検出
回路が直流電圧源の電圧のｎ分の１の電圧よりも低い電
圧を検出すると、判断回路は低い電圧を検出した電圧検
出回路に対応する回路ブロックの演算機能を低め回路イ
ンピーダンスを高くする。また、ある電圧検出回路が直
流電圧源の電圧のｎ分の１の電圧よりも高い電圧を検出
すると、判断回路は高い電圧を検出した電圧検出回路に
対応する回路ブロックの演算機能を高め回路インピーダ
ンスを低くする。

【００１３】こうして各回路ブロックに印加する電圧は
それぞれｎ分の１の電圧に戻る。

【００１４】また、各回路ブロック間の信号の基準電位
は基準電位変換回路により同一基準電位に変換され、さ
らに変換した基準電位に対する信号レベルは信号レベル
変換回路により外部回路の信号レベルに変換される。

【００１５】請求項２対応の発明においては、ある電圧
検出回路が直流電圧源の電圧のｎ分の１の電圧よりも高
い電圧を検出すると、判断回路がそれを判断して対応す
るスイッチ素子を短絡する。これにより電圧検出回路が
高い電圧を検出した回路ブロックに対して限流素子が並
列に接続することになり、インピーダンスが低下する。
これにより回路ブロックに印加する電圧は低下し、ｎ分
の１の電圧に戻る。

【００１６】又は、ある電圧検出回路が直流電圧源の電
圧のｎ分の１の電圧よりも低い電圧を検出すると、判断
回路がそれを判断して対応するスイッチ素子以外の他の
スイッチ素子を短絡する。これにより電圧検出回路が低
い電圧を検出した回路ブロック以外の回路ブロックに対
して限流素子が並列に接続することになり、それらのイ
ンピーダンスが低下する。これにより電圧検出回路が電
圧を検出した回路ブロックに印加する電圧は高くなり、
ｎ分の１の電圧に戻る。

【００１７】請求項３対応の発明においては、ある電圧
検出回路が直流電圧源の電圧のｎ分の１の電圧よりも高
い電圧を検出すると、判断回路がそれを判断して対応す
る絶縁型コンバータのスイッチ素子をスイッチング動作
する。これにより巻線に磁気エネルギーが蓄えられ、ス
イッチ素子のオフ時に蓄えられた磁気エネルギーは磁気
的に結合した他の巻線に伝えられる。こうして電圧検出
回路が高い電圧を検出した回路ブロックに印加する電圧
が低下し、ｎ分の１の電圧に戻る。

【００１８】又は、ある電圧検出回路が直流電圧源の電
圧のｎ分の１の電圧よりも低い電圧を検出すると、判断
回路がそれを判断して対応する絶縁型コンバータのスイ
ッチ素子以外の他の絶縁型コンバータのスイッチ素子を
スイッチング動作する。これにより他の絶縁型コンバー
タの巻線に磁気エネルギーが蓄えられ、スイッチ素子の
オフ時に蓄えられた磁気エネルギーは電圧検出回路が低
い電圧を検出した回路ブロックに対応した絶縁型コンバ
ータの巻線に伝えられる。こうして電圧検出回路が低い
電圧を検出した回路ブロックに印加する電圧が上昇し、
ｎ分の１の電圧に戻る。

【００１９】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００２０】図１において、１１は制御装置本体、１２
はこの制御装置本体１１と各種信号線１３を介して接続
した外部回路である。

【００２１】前記制御装置本体１１には、演算機能を有
するＡ回路ブロック１４とＢ回路ブロック１５の２つの
回路ブロックを設け、この各回路ブロック１４，１５
を、例えば５Ｖの直流電圧源１６に直列に接続してい
る。

【００２２】前記各回路ブロック１４，１５にそれぞれ
電圧検出回路１７，１８を並列に接続している。

【００２３】前記各電圧検出回路１７，１８は、各回路
ブロック１４，１５への印加電圧を検出し、その検出電
圧が直流電圧源１６の電圧５Ｖの半分の２．５Ｖよりも
低下したり、上昇すると判断回路１９に知らせるように
なっている。

【００２４】前記Ａ回路ブロック１４は、ハイレベルが
５Ｖ、ローレベルが２．５Ｖであり、前記Ｂ回路ブロッ
ク１５は、ハイレベルが２．５Ｖ、ローレベルが０Ｖ
で、互いに基準電位が異なるため、Ａ回路ブロック１４
に接続する各種信号線２０とＢ回路ブロック１５に接続
する各種信号線２１との間に基準電位変換回路２２を設
け、Ａ回路ブロック１４の基準電位をＢ回路ブロック１
５の基準電位に一致させるようになっている。

【００２５】前記判断回路１９は、電圧検出回路１７，
１８が電圧の低下を検出したときは、前記基準電位変換
回路２２を介して該当する回路ブロックの演算機能を低
下させてインピーダンスを高め、また電圧検出回路１
７，１８が電圧の上昇を検出したときは、前記基準電位
変換回路２２を介して該当する回路ブロックの演算機能
を高めてインピーダンスを低下させる制御を行なう。

【００２６】前記Ｂ回路ブロック１５からの各種信号線
２１前記外部回路１２からの各種信号線１３との間に信
号レベル変換回路２３を設け、制御装置本体１１内の信
号レベル（ローレベル＝０Ｖ，ハイレベル＝２．５Ｖ）
と外部回路１２の信号レベル（ローレベル＝０Ｖ，ハイ
レベル＝５Ｖ）をそれぞれ相手回路に合わせて変換する
ようになっている。

【００２７】前記各回路ブロック１４，１５の電圧印加
端子に、コンデンサ２４，２５を並列に接続している。

【００２８】このような構成の実施例では、外部回路１
２からＡ回路ブロック１４への信号は、信号レベル変換
回路２３で０〜５Ｖの信号レベルが０〜２．５Ｖに変換
され、さらに基準電位変換回路２２で０〜２．５Ｖの基
準電位が２．５〜５Ｖに変換されてＡ回路ブロック１４
に入力する。また、Ａ回路ブロック１４から外部回路１
２への信号は、これと逆の基準電位変換及び信号レベル
変換を行なう。

【００２９】また、外部回路１２からＢ回路ブロック１
５への信号は、信号レベル変換回路２３で０〜５Ｖの信
号レベルが０〜２．５Ｖに変換されてＢ回路ブロック１
４に入力する。また、Ｂ回路ブロック１５から外部回路
１２への信号は、これと逆の信号レベル変換を行なう。

【００３０】また、Ａ回路ブロック１４からＢ回路ブロ
ック１５への信号は、基準電位変換回路２２で２．５〜
５Ｖの基準電位が０〜２．５Ｖに変換されてＢ回路ブロ
ック１５に入力する。また、Ｂ回路ブロック１５からＡ
回路ブロック１４への信号は、これと逆の基準電位変換
を行なう。

【００３１】そしてＡ回路ブロック１４とＢ回路ブロッ
ク１５との印加電圧のバランスが崩れ、例えばＡ回路ブ
ロック１４の印加電圧が２．２Ｖ、Ｂ回路ブロック１５
の印加電圧が２．８Ｖになると、電圧検出回路１７が電
圧の低下を検出して判断回路１９に知らせるとともに電
圧検出回路１７が電圧の上昇を検出して判断回路１９に
知らせる。

【００３２】これにより判断回路１９はＡ回路ブロック
１４に対してその演算密度を低下させる演算命令を出力
し、また、Ｂ回路ブロック１５に対してその演算密度を
高める演算命令を出力する。

【００３３】これによりＡ回路ブロック１４はインピー
ダンスが高まり消費電流が減少すると共に、Ｂ回路ブロ
ック１５はインピーダンスが低下し消費電流が増大す
る。その結果、Ａ回路ブロック１４の印加電圧が上昇
し、Ｂ回路ブロック１５の印加電圧が低下し、それぞれ
印加電圧が２．５Ｖに近付くことになる。

【００３４】このように、外部回路１２に印加する電圧
を５Ｖとしているので、既存の回路が使用できる。

【００３５】また、制御装置本体１１の各回路ブロック
１４，１５として２．５Ｖで動作するブロックを使用し
ているので、演算速度の高速化を図っても発熱量は従来
の半分となる。

【００３６】従って、各回路ブロック１４，１５の高速
動作が可能となり、また各回路ブロック１４，１５の集
積度を高めることができる。また、放熱板やファン等が
不要あるいは著しく小形化できる。

【００３７】しかも、各回路ブロック１４，１５に印加
する電圧を常に２．５Ｖになるように制御しているの
で、各回路ブロック１４，１５を安定して動作させるこ
とができる。

【００３８】なお、Ａ回路ブロック１４とＢ回路ブロッ
ク１５は全く同じ回路構成であっても、また異なる回路
構成であってもよい。全く同じ回路構成の場合は、各回
路ブロック１４，１５に対して判断回路１９は自由に演
算命令を振り分けることができるが、異なる回路構成の
場合は、振り分けられる演算命令と、そうではない演算
命令があるので、判断回路１９の判断基準が複雑にな
る。

【００３９】次に本発明の他の実施例を図面を参照して
説明する。なお、前記実施例と同一の部分には同一の符
号を付して詳細な説明は省略する。

【００４０】図２に示すものは、さらに、Ａ回路ブロッ
ク１４の直流電圧印加端子に抵抗素子等の限流素子２６
を介してＭＯＳ−ＦＥＴ等のスイッチ素子２７を並列に
接続し、またＢ回路ブロック１５の直流電圧印加端子に
抵抗素子等の限流素子２８を介してＭＯＳ−ＦＥＴ等の
スイッチ素子２９を並列に接続している。

【００４１】判断回路１９′は、電圧検出回路１７，１
８が電圧の上昇を検出したときは、電圧が上昇した回路
ブロックに対応するスイッチ素子をオン動作するように
なっている。

【００４２】なお、直流電圧源１６に外部回路１２も接
続している。

【００４３】この実施例においては、例えば電圧検出回
路１７がＡ回路ブロック１４への印加電圧の２．５Ｖを
越える上昇を検出すると、判断回路１９′はスイッチ素
子２７をオン動作させる。

【００４４】これによりＡ回路ブロック１４に限流素子
２６が並列に接続されることになり、その結果、Ａ回路
ブロック側の見掛上のインピーダンスが低下する。

【００４５】こうしてＡ回路ブロック１４に印加する電
圧は低下し、２．５Ｖに戻るようになる。

【００４６】一方、Ｂ回路ブロック１５は全体に印加す
る電圧が５Ｖであるから、Ａ回路ブロック１４に印加す
る電圧が上昇したときは逆に低下する。そしてＡ回路ブ
ロック１４に印加する電圧が低下して２．５Ｖに戻る
と、Ｂ回路ブロック１５に印加する電圧は逆に上昇して
２．５Ｖに戻るようになる。

【００４７】そしてＡ回路ブロック側の見掛上のインピ
ーダンスがＢ回路ブロック１５のインピーダンスに等し
ければ両回路ブロック１４，１５に印加する電圧はちょ
うど２．５Ｖになる。

【００４８】このように本実施例においても、各回路ブ
ロック１４，１５を２．５Ｖで安定して動作できるの
で、前記実施例と同様の効果が得られる。

【００４９】また、本実施例においては、前記実施例の
ように回路ブロックの演算密度、すなわち処理能力を低
下させること無く各回路ブロック１４，１５を安定して
動作できる。

【００５０】なお、限流素子として抵抗を使用した場合
はＷ＝Ｉ×Ｉ／Ｒの関係から発熱によるロスが発生する
が、これは回路ブロック内部の発熱ではないので回路動
作への影響はない。また、限流素子としてコイルやコン
デンサを利用したものを使用すれば発熱をなくすことが
できる。

【００５１】図３に示すものは、図２の限流素子とスイ
ッチ素子との直列回路に代えて、双方向絶縁型フライバ
ックコンバータを使用している。

【００５２】すなわち、Ａ回路ブロック１４の直流電圧
印加端子にフライバックトランス３０の第１巻線３０ａ
とＭＯＳ型トランジスタ３１との直列回路を並列に接続
している。そしてＭＯＳ型トランジスタ３１にそのトラ
ンジスタ３１とは逆極性にしてダイオード３２を並列に
接続している。

【００５３】また、Ｂ回路ブロック１５の直流電圧印加
端子に前記フライバックトランス３０の第２巻線３０ｂ
とＭＯＳ型トランジスタ３３との直列回路を並列に接続
している。そしてＭＯＳ型トランジスタ３３にそのトラ
ンジスタ３３とは逆極性にしてダイオード３４を並列に
接続している。

【００５４】判断回路１９″は、電圧検出回路１７，１
８が電圧の上昇を検出したときは、電圧が上昇した回路
ブロックに対応するトランジスタのゲートに適当な矩形
パルスを印加してスイッチング動作するようになってい
る。

【００５５】この実施例においては、例えばＡ回路ブロ
ック１４の印加電圧が２．５Ｖより低下し、Ｂ回路ブロ
ック１５の印加電圧が２．５Ｖより上昇すると、電圧検
出回路１８がＢ回路ブロック１８の電圧上昇を検出して
判断回路１９″に知らせる。

【００５６】これにより判断回路１９″はトランジスタ
３３のゲートに適当な矩形パルスを印加してそのトラン
ジスタ３３をスイッチング動作する。

【００５７】トランジスタ３３がオンすると、フライバ
ックトランス３０の第２巻線３０ｂに流れる電流が一定
の傾きで増加し磁気エネルギーを蓄積する。そしてトラ
ンジスタ３３がオフすると、第２巻線３０ｂに流れてい
た電流が瞬時的に停止し、第２巻線３０ｂに蓄えられて
いた磁気エネルギーは磁気的に結合している第１巻線３
０ａにダイオード３２に電流を流す方向で電流が流れる
ことにより放出される。

【００５８】これにより、コンデンサ２４にエネルギー
が電荷の形で蓄えられる。こうしてＡ回路ブロック１４
への印加電圧が上昇する。

【００５９】一方、Ｂ回路ブロック１５では、トランジ
スタ３３に電流を流した分だけコンデンサ２５の電荷が
減るので、印加電圧が低下する。

【００６０】こうしてＢ回路ブロック１５への印加電圧
が減少した分だけＡ回路ブロック１４への印加電圧は上
昇することになり、両回路ブロック１４，１５への印加
電圧は２．５Ｖに保持される。

【００６１】このように本実施例においても、各回路ブ
ロック１４，１５を２．５Ｖで安定して動作できるの
で、前記各実施例と同様の効果が得られる。

【００６２】また、本実施例においては、エネルギーが
有効に活用されるので、分圧補正により消費される電
力、すなわち電力損失はフライバックコンバータを構成
する各素子が理想素子であればゼロであり、従って発熱
はしない。

【００６３】なお、各回路ブロック１４，１５の分圧比
は１：１なので、各巻線３０ａ，３０ｂの巻数比は１：
１が望ましい。

【００６４】図４に示すものは、図３に示すものが双方
向絶縁型フライバックコンバータを使用したのに対し、
通常の絶縁型フライバックコンバータを２個使用して構
成している。

【００６５】すなわち、Ａ回路ブロック１４の直流電圧
印加端子に第１のフライバックトランス３５の第１巻線
３５ａとＭＯＳ型トランジスタ３６との直列回路を並列
に接続するとともに、第２のフライバックトランス３７
の第１巻線３７ａとダイオード３８との直列回路を並列
に接続している。

【００６６】また、Ｂ回路ブロック１５の直流電圧印加
端子に前記第１のフライバックトランス３５の第２巻線
３５ｂとダイオード３９との直列回路を並列に接続する
とともに、前記第２のフライバックトランス３７の第２
巻線３７ｂとＭＯＳ型トランジスタ４０との直列回路を
並列に接続している。

【００６７】なお、前記各ダイオード３８，３９は直流
電圧源１６から印加する電圧に対して逆極性となるよう
に接続している。

【００６８】判断回路１９″は、電圧検出回路１７，１
８が電圧の上昇を検出したときは、電圧が上昇した回路
ブロックに対応するトランジスタのゲートに適当な矩形
パルスを印加してスイッチング動作するようになってい
る。

【００６９】この実施例においては、例えばＡ回路ブロ
ック１４の印加電圧が２．５Ｖより上昇すると、電圧検
出回路１７がＡ回路ブロック１７の電圧上昇を検出して
判断回路１９″に知らせる。

【００７０】これにより判断回路１９″は、トランジス
タ３６のゲートに適当な矩形パルスを印加してそのトラ
ンジスタ３６をスイッチング動作する。

【００７１】トランジスタ３６がオンすると、フライバ
ックトランス３５の第１巻線３５ａに流れる電流が一定
の傾きで増加し磁気エネルギーを蓄積する。そしてトラ
ンジスタ３６がオフすると、第１巻線３５ａに流れてい
た電流が瞬時的に停止し、第１巻線３５ａに蓄えられて
いた磁気エネルギーは磁気的に結合している第２巻線３
５ｂにダイオード３９に電流を流す方向で電流が流れる
ことにより放出される。

【００７２】これにより、コンデンサ２５にエネルギー
が電荷の形で蓄えられる。こうしてＢ回路ブロック１５
への印加電圧が上昇する。

【００７３】一方、Ａ回路ブロック１４では、トランジ
スタ３６に電流を流した分だけコンデンサ２４の電荷が
減るので、印加電圧が低下する。

【００７４】こうしてＡ回路ブロック１４への印加電圧
が減少した分だけＢ回路ブロック１５への印加電圧は上
昇することになり、両回路ブロック１４，１５への印加
電圧は２．５Ｖに保持される。

【００７５】また、Ｂ回路ブロック１５の印加電圧が
２．５Ｖより上昇すると、電圧検出回路１８がＢ回路ブ
ロック１５の電圧上昇を検出して判断回路１９″に知ら
せる。

【００７６】これにより判断回路１９″は、トランジス
タ４０のゲートに適当な矩形パルスを印加してそのトラ
ンジスタ４０をスイッチング動作する。

【００７７】トランジスタ４０がオンすると、フライバ
ックトランス３７の第２巻線３７ｂに流れる電流が一定
の傾きで増加し磁気エネルギーを蓄積する。そしてトラ
ンジスタ４０がオフすると、第２巻線３７ｂに流れてい
た電流が瞬時的に停止し、第２巻線３７ｂに蓄えられて
いた磁気エネルギーは磁気的に結合している第１巻線３
７ａにダイオード３８に電流を流す方向で電流が流れる
ことにより放出される。

【００７８】これにより、コンデンサ２４にエネルギー
が電荷の形で蓄えられる。こうしてＡ回路ブロック１４
への印加電圧が上昇する。

【００７９】一方、Ｂ回路ブロック１５では、トランジ
スタ４０に電流を流した分だけコンデンサ２５の電荷が
減るので、印加電圧が低下する。

【００８０】こうしてＢ回路ブロック１５への印加電圧
が減少した分だけＡ回路ブロック１４への印加電圧は上
昇することになり、両回路ブロック１４，１５への印加
電圧は２．５Ｖに保持される。

【００８１】このように本実施例においても、図３の実
施例と同様の効果が得られる。

【００８２】なお、図３及び図４の実施例では、フライ
バックコンバータを使用した実施例について述べたが必
ずしもこれに限定するものではなく、例えばフォワード
コンバータや共振型コンバータ等、絶縁型で電力変換作
用のあるものであればよい。

【００８３】

【発明の効果】以上、本発明によれば、特定の集積回
路、例えばＬＳＩやハイブリッド基板など集積度が高い
が１つの部品として扱えるものに有効で、現在使用して
いる部品を取り外して本発明の装置を使用すればチップ
面積や基板面積が略同等であるにも関わらず発熱量を１
／ｎに下げることができる。これにより集積回路を自己
発熱から守るために必要だった放熱板やファン等が不要
あるいは著しく小形化でき、また、複数の回路ブロック
を高速で動作することができるとともに各回路ブロック
の集積度を高めることができる。しかも外部回路として
既存の回路を使用することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図。

【図２】本発明の他の実施例を示すブロック図。

【図３】本発明の他の実施例を示すブロック図。

【図４】本発明の他の実施例を示すブロック図。

【図５】従来例を示すブロック図。

【符号の説明】

１１…制御装置本体 １２…外部回路 １４，１５…回路ブロック １６…直流電圧源 １７，１８…電圧検出回路 １９，１９′，１９″…判断回路 ２２…基準電位変換回路 ２３…信号レベル変換回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 直流電圧源に直列に接続した演算機能を
   有するｎ（ｎ≧２）個の回路ブロックと、この各回路ブ
   ロックに印加する直流電圧をそれぞれ検出するｎ個の電
   圧検出回路と、前記各回路ブロック間の信号の基準電位
   を同一基準電位に変換する基準電位変換回路と、この基
   準電位変換回路により変換した基準電位に対する信号レ
   ベルを外部回路の信号レベルに変換する信号レベル変換
   回路と、前記各電圧検出回路が前記直流電圧源の電圧の
   ｎ分の１の電圧よりも低いか高い電圧を検出したとき、
   低い電圧を検出した回路ブロックに対しては演算機能を
   低める制御を行ない、高い電圧を検出した回路ブロック
   に対しては演算機能を高める制御を行なう判断回路を設
   けたことを特徴とする回路ブロック制御装置。
2. 【請求項２】 直流電圧源に直列に接続したｎ（ｎ≧
   ２）個の回路ブロックと、この各回路ブロックに印加す
   る直流電圧をそれぞれ検出するｎ個の電圧検出回路と、
   前記各回路ブロック間の信号の基準電位を同一基準電位
   に変換する基準電位変換回路と、この基準電位変換回路
   により変換した基準電位に対する信号レベルを外部回路
   の信号レベルに変換する信号レベル変換回路と、前記各
   回路ブロックへの直流電圧印加端子間にそれぞれ限流素
   子を介して接続したｎ個のスイッチ素子と、前記各電圧
   検出回路が前記直流電圧源の電圧のｎ分の１の電圧より
   も高い電圧を検出したことを判断して対応するスイッチ
   素子を短絡し、又は前記各電圧検出回路が前記直流電圧
   源の電圧のｎ分の１の電圧よりも低い電圧を検出したこ
   とを判断して対応するスイッチ素子以外の他のスイッチ
   素子を短絡する判断回路を設けたことを特徴とする回路
   ブロック制御装置。
3. 【請求項３】 直流電圧源に直列に接続したｎ（ｎ≧
   ２）個の回路ブロックと、この各回路ブロックに印加す
   る直流電圧をそれぞれ検出するｎ個の電圧検出回路と、
   前記各回路ブロック間の信号の基準電位を同一基準電位
   に変換する基準電位変換回路と、この基準電位変換回路
   により変換した基準電位に対する信号レベルを外部回路
   の信号レベルに変換する信号レベル変換回路と、前記各
   回路ブロックに対応してそれぞれ設けたスイッチ素子及
   び互いに磁気的に結合した巻線を有するｎ個の絶縁型コ
   ンバータと、前記各電圧検出回路が前記直流電圧源の電
   圧のｎ分の１の電圧よりも高い電圧を検出したことを判
   断して対応する絶縁型コンバータのスイッチ素子をスイ
   ッチング動作し、又は前記各電圧検出回路が前記直流電
   圧源の電圧のｎ分の１の電圧よりも低い電圧を検出した
   ことを判断して対応する絶縁型コンバータのスイッチ素
   子以外の他の絶縁型コンバータのスイッチ素子をスイッ
   チング動作する判断回路を設けたことを特徴とする回路
   ブロック制御装置。