JP2005354766A - 電力変換装置及び該装置の制御方法 - Google Patents
電力変換装置及び該装置の制御方法 Download PDFInfo
- Publication number
- JP2005354766A JP2005354766A JP2004170443A JP2004170443A JP2005354766A JP 2005354766 A JP2005354766 A JP 2005354766A JP 2004170443 A JP2004170443 A JP 2004170443A JP 2004170443 A JP2004170443 A JP 2004170443A JP 2005354766 A JP2005354766 A JP 2005354766A
- Authority
- JP
- Japan
- Prior art keywords
- power conversion
- switching elements
- power
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
【課題】 並列接続された複数のスイッチング素子を有する電力変換装置においてスイッチングによる電力損失を一層低減する。
【解決手段】 並列接続された複数のスイッチング素子5a〜5cを有し、直流電力を交流電力に変換する電力変換回路2を含む電力変換装置1において、電力変換回路2の出力の増減を検知し、電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる。
【選択図】 図1
【解決手段】 並列接続された複数のスイッチング素子5a〜5cを有し、直流電力を交流電力に変換する電力変換回路2を含む電力変換装置1において、電力変換回路2の出力の増減を検知し、電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる。
【選択図】 図1
Description
本発明は電力変換装置及び該装置の制御方法に関し、より詳細には、並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置及び該装置の制御方法に関する。
近年、化石燃料の使用に伴う二酸化炭素等の排出による地球温暖化や、原子力発電所の事故や放射性廃棄物による放射能汚染などの問題が深刻となり、地球環境とエネルギに対する関心が高まっている。このような状況の下、無尽蔵かつクリーンなエネルギ源として太陽光を利用する太陽光発電、地熱を利用する地熱発電、風力を利用する風力発電等が世界中で実用化されている。
このうち、太陽電池を利用した太陽光発電装置の形態としては、数Wから数千kWまでの出力規模に応じた種々の形態がある。太陽電池を使用した代表的なシステムとしては、太陽電池によって発電された直流電力をインバータ等の電力変換装置により交流電力に変換(直交変換)して商用電力系統に供給する太陽光発電システムがある。
太陽光発電システムで用いられる電力変換装置では、直流電力を交流電力に変換する際に電力損失が発生する。このような電力損失を低減するために、スイッチング素子を用いて電力変換する構成では、複数のスイッチング素子を並列に接続して電力変換する構成が知られている。
例えば、特開2002−17080号公報に記載された電力変換装置においては、複数のIGBTを並列接続しており、スイッチング素子に流れる電流値に応じて通電する素子数を制御している。
また、特開平7−194109号公報に記載された電力変換装置においては、複数のMOSFETを並列接続したスイッチング部を備え、負荷電流が規定値未満になった場合にはMOSFETのゲートを段階的に切り離して並列接続されるMOSFETの数を制御している。
これらの電力変換装置においては、並列接続された複数のスイッチング素子を駆動して導通時の抵抗値による電力損失を低減するとともに、出力が低下した時には駆動するスイッチング素子の数を少なくしてゲート駆動による電力損失の低減を図っている。
特開2002−17080号公報
特開平7−194109号公報
しかしながら、上記のような電力変換装置でも依然としてスイッチングによる電力損失は小さくなく、スイッチングによる電力損失を一層低減することが望まれている。
上記のような駆動するスイッチング素子の数を制御する電力変換装置では、スイッチング素子での電力損失が大きくなる要因、例えば、配線抵抗による電圧降下がスイッチング素子の駆動電圧レベルに与える影響、すなわちスイッチング素子の導通抵抗に与える影響について考慮されていない。
本発明は以上のような状況に鑑みてなされたものであり、並列接続された複数のスイッチング素子を有する電力変換装置においてスイッチングによる電力損失を一層低減することを目的とする。
上記目的を達成する本発明の一態様としての電力変換装置は、並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置であって、
前記電力変換回路の出力の増減を検知する検知回路と、
前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる制御手段と、を備えている。
前記電力変換回路の出力の増減を検知する検知回路と、
前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる制御手段と、を備えている。
すなわち、本発明では、並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置において、電力変換回路の出力の増減を検知し、電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる。
このようにすると、駆動するスイッチング素子の数を変更する際に、各スイッチング素子の駆動電圧の大きさに基づいて駆動するスイッチング素子が選択され、電力損失が小さくなるスイッチング素子が優先的に駆動されるので、電力変換の際の電力損失を効果的に低減することができる。
なお、制御手段は、駆動を停止させる順及び駆動を開始させる順を、例えば、各スイッチング素子の制御端子と2つの導通端子の一方との間の電圧値に応じて決定するのがよい。
各スイッチング素子の2つの導通端子をそれぞれ並列に接続し、複数のスイッチング素子に共通な駆動電圧の基準点と各スイッチング素子の制御端子との間にはそれぞれ駆動回路を設ける構成としてもよい。
この場合、基準点を、一方の導通端子を並列接続する配線において電圧降下により電圧が最も低くなる箇所に設け、制御手段が、検知回路によって電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいものから順に駆動を停止させ、検知回路によって電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいものから順に駆動を開始させるようにしてもよい。
あるいは、基準点を、一方の導通端子を並列接続する配線において電圧降下により電圧が最も高くなる箇所に設け、制御手段が、検知回路によって電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が小さいものから順に駆動を停止させ、検知回路によって電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が大きいものから順に駆動を開始させるようにしてもよい。
複数のスイッチング素子としては、電圧制御型絶縁ゲート素子、例えば、MOSFET、より好適には横型MOSFETが使用可能である。
複数のスイッチング素子は、ディスクリートであってもモノリシックに構成されていてもよい。
更に、複数のスイッチング素子において、制御端子に印加される駆動電圧が高くなるものほどスイッチング素子の熱抵抗が低くなるように構成されていると一層好適である。
検知回路は、電力変換回路の出力の増減を、スイッチング素子または電力変換回路の導通電圧、あるいは負荷電流によって検知してもよい。
また、上記電力変換装置が、負荷電流を検出する電流検出回路と、電力変換装置の出力を調整する出力指令信号と電流検出回路の出力信号とに基づいて所望の負荷電流となるよう電力変換回路のオンオフ信号を生成する電流制御回路とを更に備えている場合、検知回路が、出力指令信号に基づいて電力変換回路の出力の増減を検知してもよい。
本発明の上記目的は、上記の電力変換装置に対応した電力変換装置の制御方法によっても達成される。
本発明に係る電力変換装置は、例えば、太陽電池や燃料電池などの直流電源に接続されて使用され得る。
本発明の電力変換装置によれば、駆動するスイッチング素子の数を変更する際に、各スイッチング素子の駆動電圧の大きさに基づいて駆動するスイッチング素子が選択され、電力損失が小さくなるスイッチング素子が優先的に駆動されるので、電力変換の際の電力損失を効果的に低減することができる。
以下に、添付図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。
<本発明の基本原理>
本発明では、配線抵抗による電圧降下がスイッチング素子の駆動レベルに影響を与える点に新たに着目した。配線抵抗による電圧降下は、スイッチング素子を駆動する回路の一部に存在し、制御回路から出力される駆動電圧レベルを減少あるいは増加させて、スイッチング素子の駆動端子に与えられる。
本発明では、配線抵抗による電圧降下がスイッチング素子の駆動レベルに影響を与える点に新たに着目した。配線抵抗による電圧降下は、スイッチング素子を駆動する回路の一部に存在し、制御回路から出力される駆動電圧レベルを減少あるいは増加させて、スイッチング素子の駆動端子に与えられる。
図8は、MOSFETのゲート−ソース間電圧Vgsとオン抵抗Rds(on)との関係を示すグラフである。図示されたように、ゲート−ソース間電圧Vgsが大きくなるとオン抵抗Rds(on)は小さくなり、ゲート−ソース間電圧Vgsが小さくなるとオン抵抗Rds(on)は大きくなる。スイッチング素子は一般にこれと同様の特性を備えており、駆動電圧レベルが高いとオン抵抗(導通抵抗)が減少する傾向がある。
本発明ではこれを利用して、配線抵抗による電圧降下を考慮した駆動電圧レベルを比較して、導通抵抗が小さくなるスイッチング素子を優先的に駆動させるように選択する。これにより、スイッチング素子の導通抵抗による電力損失を低減して、電力変換装置の電力損失を低減できる。
このように、本発明では電力変換回路において駆動するスイッチング素子の数を変更する際に、スイッチングによる電力損失が少ないスイッチング素子を優先的に駆動するように制御する。
具体的には、スイッチング素子の電流経路の配線の寄生抵抗によって生じる電圧降下を考慮して、駆動するスイッチング素子を選択する。すなわち、駆動電圧が大きくスイッチング素子の導通抵抗が小さくなるものを優先的に使用することにより、スイッチング素子の導通抵抗による電力損失を効果的に低減して、電力変換装置での損失を低減する。
また、電力損失が少ないスイッチング素子として、配線抵抗での電圧降下により電位が高くなる箇所を駆動の基準点とし、配線での電圧降下が大きくなるスイッチング素子を優先的に駆動するようにすると、配線電圧での電圧降下分を補償して本来の駆動電圧レベルに近い電圧で駆動されるスイッチング素子を優先的に駆動することとなる。このため、スイッチング素子の導通抵抗が低減され、導通抵抗による電力損失が低減する。特に、駆動電圧の電源が他の電源と共通の一定電圧である場合には、一層効果的に電力損失を低減できる。
<基本的構成>
ここで、以下で述べる実施形態に共通な基本的構成と構成要素について説明する。図1は、本発明に係る電力変換装置の基本的構成例を示すブロック図である。なお、以下の説明において同様な複数の素子を参照番号の後に5a〜5cのように文字を付して表し、それらを総称する場合には5のように文字を省いて表す。
ここで、以下で述べる実施形態に共通な基本的構成と構成要素について説明する。図1は、本発明に係る電力変換装置の基本的構成例を示すブロック図である。なお、以下の説明において同様な複数の素子を参照番号の後に5a〜5cのように文字を付して表し、それらを総称する場合には5のように文字を省いて表す。
電力変換装置1は、並列接続された複数のスイッチング素子5a〜5cを有し、複数のスイッチング素子を同時に駆動する電力変換回路2と、電力変換装置1の出力の増減を検知する検知回路3と、電力変換装置1の出力の増減に応じて各スイッチング素子の選択・駆動を制御する制御回路4を備えている。
なお、図示した例では3つのスイッチング素子5a〜5cから駆動するスイッチング素子の選択・駆動を1つの制御回路4で制御する構成であるが、1つのスイッチング素子に対して1つの制御回路を備える構成でもよい。
[電力変換回路]
電力変換回路2は、複数のスイッチング素子5a〜5cとそれぞれのスイッチング素子を駆動する複数の駆動回路6a〜6cを備えている。
電力変換回路2は、複数のスイッチング素子5a〜5cとそれぞれのスイッチング素子を駆動する複数の駆動回路6a〜6cを備えている。
スイッチング素子5a〜5cは、並列接続される端子7a〜7cを基準に駆動端子8a〜8cに電圧を印加又は電流を流すことで導通状態を制御できるものであればよく、MOSFETやIGBTなどの電圧制御型絶縁ゲート素子や、バイポーラトランジスタなどの電流制御型素子などを用いることができる。中でも導通時に導通電流に比例した抵抗特性が備えたMOSFETが好適である。また、入力電圧が低くスイッチング素子5への印加電圧が低い場合には特にMOSFETが好適である。
複数のスイッチング素子5a〜5cの並列接続は、複数のスイッチング素子5a〜5cが個別の部品である場合にはプリント基板などに実装して配線することで実現される。また、複数のスイッチング素子5a〜5cを同一のICパッケージ内で並列接続して、各スイッチング素子の制御端子8a〜8cを取り出すような構成としてもよい。また、複数の並列接続されたスイッチング素子5をモノリシック(一体的)に形成して、各スイッチング素子5の制御端子8を取り出す構成も可能である。これらの構成では、小型で限られた領域に電流を流すので電流密度が高く、配線による電圧降下が駆動電圧レベルに大きく影響するので、本発明により導通損失が低減でき好適である。また、素子構造が横型のMOSFETでは配線エリアがより限定され、配線による電圧降下が駆動電圧レベルに大きく影響するので、本発明により導通損失を低減でき好適である。
スイッチング素子5a〜5cを駆動する駆動回路6a〜6cは、スイッチング素子の並列接続された端子7a〜7cの配線上の所定の基準点9を基準に電圧を印加又は電流を流して駆動するものであればよく、公知公用の様々な回路で構成できる。
[検知回路]
検知回路3は、電力変換回路2の出力の増減を検知できるものであればよく、例えば図1の例では負荷電流を検出して電力変換回路の出力の増減を検知するように構成されている。また図2に示すようにスイッチング素子5または電力変換回路2の導通電圧を検知して電力変換回路の出力の増減を検知するような構成としてもよい。
検知回路3は、電力変換回路2の出力の増減を検知できるものであればよく、例えば図1の例では負荷電流を検出して電力変換回路の出力の増減を検知するように構成されている。また図2に示すようにスイッチング素子5または電力変換回路2の導通電圧を検知して電力変換回路の出力の増減を検知するような構成としてもよい。
また、電力変換装置1が、負荷電流を検出する電流検出と、電力変換装置1の出力を調整する出力指令信号と電流検出信号に基づいて所望の負荷電流となるよう電力変換回路2のオンオフ信号を生成する電流制御回路を備え、検知回路3は出力指令信号を検知するような構成とすることもできる。
その他電力変換回路2の出力に比例するなど所定の関係を有するものであれば適用可能である。この場合、ノイズなどの影響のない滑らかな信号に基づいて選択を行えるので、誤スイッチ動作を防止でき、損失を一層低減できる効果がある。
[制御回路]
制御回路4は、検知回路3から出力される検知信号に応じて駆動するスイッチング素子の数を変更する。その際、検知信号が増加した場合、すなわち電力変換回路2の出力が増加した場合には、配線抵抗での電圧降下による駆動バイアスが大きいスイッチング素子から選択的に駆動を開始し、検知信号が減少した場合、すなわち電力変換回路2の出力が減少した場合には、配線抵抗での電圧降下による駆動バイアスが小さいものから選択的に駆動を停止するよう構成する。
制御回路4は、検知回路3から出力される検知信号に応じて駆動するスイッチング素子の数を変更する。その際、検知信号が増加した場合、すなわち電力変換回路2の出力が増加した場合には、配線抵抗での電圧降下による駆動バイアスが大きいスイッチング素子から選択的に駆動を開始し、検知信号が減少した場合、すなわち電力変換回路2の出力が減少した場合には、配線抵抗での電圧降下による駆動バイアスが小さいものから選択的に駆動を停止するよう構成する。
例えば、検知信号の大きさを所定レベルと比較する比較手段により具現化できる。また、メモリ、I/Oなどを備えた制御用CPUによっても実現でき、この場合、ソフトウェアにより電力変換回路2に応じて駆動の開始および停止のレベルや、選択するスイッチング素子5を変更できるメリットがある。
[第1の実施形態]
以下、図面を参照して本発明に係る電力変換装置の実施形態について詳細に説明する。
以下、図面を参照して本発明に係る電力変換装置の実施形態について詳細に説明する。
本実施形態の電力変換装置の基本的構成は上記で説明した図1又は図2に示した基本的構成と同様である。図3は、本実施形態における電力変換回路2のプリント基板上での配置を示す図である。
本実施形態の電力変換回路2は、スイッチング素子としてMOSFETを用い、これらMOSFET10a〜10cそれぞれのソース端子11a〜11cとドレイン端子12a〜12cは並列接続されている。ゲート駆動回路14a〜14cは、スイッチング素子10のソース端子11側の配線の基準点15を基準にして対応するスイッチング素子のゲート端子13を駆動するように接続されている。各ゲート駆動回路14は駆動時には駆動電圧VDをゲート端子13に印加する。各MOSFET10としては、TO−220パッケージのものを使用する。
図3は、MOSFET10を実装するプリント基板を上面からみた配線図であり、図3に示す位置に配置され、プリント基板上の銅箔パターンにより電気的に接続されている。各MOSFETのドレイン端子12へは図中右側より電流ILが流れ、各MOSFETのソース端子11から図中左側へ電流ILが流れるように配線し、MOSFET10から見て電流ILの入出力箇所は反対方向となる。各ソース端子11間および各ドレイン端子12間の配線パターンは、所定の抵抗値Raを有している。各ゲート駆動回路14は、図3には示していない制御回路4に接続され、制御回路4により駆動するMOSFET10が選択される。
まず、MOSFET10を1個駆動する場合の動作について説明する。本実施形態においては、MOSFET10aを駆動する。MOSFET10aを駆動する場合、MOSFET10aのゲート端子11aとソース端子11aの間の電圧(以下、ゲート−ソース間電圧Vgsと称する)としては、ゲート駆動回路14aの出力電圧VDがそのまま印加される。
一方、MOSFET10bを選択した場合について考えると、駆動回路14bとVgsの間にはソース端子11側の配線抵抗Raが存在し、ここに負荷電流ILが流れ、電圧降下Ra・ILが生じている。これによりMOSFET10bのゲート−ソース間電圧Vgsは、VD−Ra・ILとなり、MOSFET10bの実際の駆動電圧が低下することが分かる。同様にMOSFET10cについては、ゲート−ソース間電圧Vgsは、VD−2・Ra・ILとなり、MOSFET10cの実際の駆動電圧がさらに低下することが分かる。
MOSFET10のオン抵抗は、ゲート−ソース間電圧Vgsに対して既に説明した図8のような特性を有するので、1個のMOSFETだけを駆動する際には、MOSFET10aを選択することにより、MOSFETのオン抵抗が最も小さくなり、導通損失が低減される。
次に、2個のMOSFET10を駆動する場合には、同様の理由からMOSFET10aとMOSFET10bを選択して駆動する。このように抵抗による電圧降下によって実際のゲート−ソース間電圧Vgsが低下する度合いが最小のものから順に選択することで、MOSFETのオン抵抗が最も小さくなり、導通損失が低減される。
なお、MOSFET10を3個駆動する場合には全てのMOSFET10a、10b、10cを選択するよう構成する。
このように、本実施形態ではゲート駆動の基準点15からソース端子11までの間のパターンの配線抵抗Raによる電圧降下が小さく、実際のゲート−ソース間電圧Vgsが高いMOSFETから順に選択することにより、MOSFET10のオン抵抗が最も小さくなり、導通損失を低減できる。また、このようにするとMOSFET10からの発熱も低減されるので、MOSFET10の放熱性も改善される。
また、実際のゲート−ソース間電圧Vgsが高いMOSFET10ほど熱抵抗が低くなるように構成するとよい。実際のゲート−ソース間電圧Vgsが高いMOSFET10にはゲート−ソース間電圧Vgsが低いMOSFET10より多くの電流が流れ、導通損失が他のMOSFET10よりも相対的には大きくなり、局所的にはMOSFET10の温度が上昇する傾向がある。これに対して実際のゲート−ソース間電圧Vgsが高いMOSFET10を他のMOSFET10よりも熱抵抗が低くなるように構成することで、温度上昇が抑制されるので好ましい。
また、MOSFET10の電流バランスという観点では、後述する第3の実施形態と比較すると、駆動される各MOSFET10の電流経路において均等に配線抵抗Raが存在するため、電流バランスは本実施形態の方が第3の実施形態よりも良好であり、放熱設計が行いやすいというメリットがある。
また、本実施形態のように負荷電流ILがMOSFET10の一方の側から逆方向側へ流れるように構成すると、図3の外側の配線をMOSFET10の両側で広くとることができ、損失を低減できるメリットがある。
[第2の実施形態]
次に、本発明の電力変換装置に係る第2の実施形態について説明する。以下の説明では上記第1の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
次に、本発明の電力変換装置に係る第2の実施形態について説明する。以下の説明では上記第1の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
図4は、本実施形態の電力変換回路2のプリント基板上での配置を図3と同様に示す図である。図4の配置で図3の第1の実施形態の配置と異なるのは、ゲート駆動回路14の基準点16の位置であり、MOSFET10cのソース端子11cの近傍に設けている。また、これに伴い、本実施形態で選択するMOSFET10の順序が第1の実施形態とは異なってくる。
まず、1個のMOSFET10を駆動する場合には、MOSFET10a〜10cのいずれを選択してもよく、例えばMOSFET10cを選択する。これは、本実施形態ではいずれのMOSFET10を選択しても、ソース端子11側の配線抵抗Raでの電圧降下が駆動するソース端子11と基準点16の間には発生せず、ゲート−ソース間電圧はVDとなるからである。
次に、2個のMOSFET10を駆動する場合には、MOSFET10cとMOSFET10aを駆動する。この場合、ソース端子11cと基準点16の間には配線抵抗Raによる電圧降下は発生しないので、MOSFET10cのゲート−ソース間電圧VgsはVDとなる。また、負荷電流ILが2つのMOSFET10に均等に分配されたと仮定すると、ソース端子11aと基準点16の間の配線抵抗Raによる電圧降下は、2・Ra・1/2・IL=Ra・ILとなる。ここで電圧降下の発生する向きを考慮すると、MOSFET10aのゲート−ソース間電圧Vgsは、VD+Ra・ILとなる。すなわちMOSFET10aのゲート−ソース間電圧Vgsは、ゲート駆動回路14の出力電圧より高くなる。
MOSFET10を2個駆動する場合の他の組合わせは2通りあるが、どちらの場合も、基準点16に近いMOSFET10のゲート−ソース間電圧VgsがVDとなり、基準点16より離れているMOSFET10のゲート−ソース間電圧VgsがVD+1/2・Ra・ILとなる。
駆動する一方のMOSFET(10c)のゲート−ソース間電圧Vgsは、ともにVDと等しいが、他方のMOSFET(10a)のゲート−ソース間電圧Vgsは本実施形態で選択した組合わせではVD+Ra・Iaとなるが、他の2通りの組合せにおいてはVD+1/2・Ra・Iaとなる。すなわち、本実施形態で選択した組合わせのほうが、ゲート−ソース間電圧Vgsが1/2・Ra・ILほど高くなり、MOSFET10のオン抵抗が低くなる。すなわち、MOSFET10cとMOSFET10aを選択して駆動することにより、MOSFET10での導通損失を低減できる。
さらに、ゲート駆動回路の基準点16を、ソース端子11側の配線抵抗Raの電圧降下が発生した際に最も高い電位を取り得るソース端子11の近傍に配置することで、ゲート駆動回路14の駆動電圧VDよりも高く、かつ最も高い電圧をMOSFET10のゲート−ソース間に印加することができ、MOSFET10でのオン抵抗が低くなり、導通損失が低減される。
MOSFET10を3個駆動する場合には、第1の実施形態と同様に全てのMOSFET10a、10b、10cを選択するように構成する。
このように、本実施形態によれば、配線抵抗Raでの電圧降下が実際のゲート−ソース間電圧に最もプラスにバイアスされるMOSFET10を選択することで、MOSFET10のオン抵抗が最も小さくなり、導通損失が低減される。また、MOSFET10からの発熱が低減されるので、MOSFET10の放熱性も改善される。
また、配線抵抗Raの電圧降下を考慮して最も高い電位を取り得るソース端子11の近傍に基準点16を設けることで、ゲート−ソース間電圧Vgsへの正のバイアス電圧が最も大きくなり、MOSFET10のオン抵抗が最も小さくなり、導通損失が低減される。コストの観点から駆動電圧VDを他の電源電圧と共通な一定電圧とする場合、導通損失の面から駆動電圧を高めたい場合に効果的である。また、逆に、本実施形態の構成により導通損失の増加を抑制しつつコストを低減できる。
[第3の実施形態]
更に本発明に係る電力変換装置の第3の実施形態について説明する。以下の説明では上記第1の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
更に本発明に係る電力変換装置の第3の実施形態について説明する。以下の説明では上記第1の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
図5は、本実施形態の電力変換回路2部分のプリント基板上での配置を図3と同様に示す図である。図5の配置で第1の実施形態の配置と異なるのは、MOSFET10に対する配線の方向と基準点の位置である。すなわち、各MOSFET10のドレイン端子12へは図中右側から左側へ電流ILが流れるよう配線し、各MOSFET10のソース端子11へは図中左側から右側へ電流ILが流れるよう配線し、MOSFET10から見て電流ILの入出力箇所は同じ方向(右側)にある。各ソース端子11間および各ドレイン端子12間の配線パターンは、所定の抵抗値Raを有しており、ソース端子11側の配線の基準点18を基準にして各ゲート端子13を駆動するようゲート駆動回路14が接続されている。
駆動時に選択するMOSFET10の順番は、基準点からみれば上記第1の実施形態と同様であり、基準点18に近いMOSFET10から順に選択して駆動する。
つまり、1個のMOSFET10を駆動する場合には、MOSFET10cを選択する。2個のMOSFET10を駆動する場合には、MOSFET10cとMOSFET10bを選択する。3個のMOSFET10を駆動する場合には、第1の実施形態と同様に全てのMOSFET10c、10b、10aを選択するように構成する。
このように、駆動するソース端子11と基準点18の間の配線抵抗Raでの電圧降下が小さいものから、すなわち出力電圧VDからの電圧低下が小さく実際に印加されるゲート−ソース間電圧Vgsが大きくなるMOSFET10から順番に選択して駆動する。
MOSFET10のオン抵抗は、ゲート−ソース間電圧Vgsに対して図8に示すような特性を有するので、上記のような順番でMOSFET10を選択することにより、MOSFET10のオン抵抗が最も小さくなり、導通損失が低減される。また、MOSFET10からの発熱が低減されるので、MOSFET10の放熱性も改善される。
さらに、上記のようにMOSFET10を選択して駆動することにより、1個のMOSFET10cを駆動する場合ももちろん配線抵抗Raでの損失が低減されゼロとなるが、2個駆動する場合においても、実際のゲート−ソース間電圧Vgsが高いMOSFET10cのほうがオン抵抗が低くなり、負荷電流ILがMOSFET10bへ分配される割合も低くなるので、配線抵抗Raでの導通損失は低減される。この点は第1の実施形態よりも本実施形態の方が優れている。
また、実際のゲート−ソース間電圧Vgsが高いMOSFET10ほど熱抵抗が低いように構成するとよい。実際のゲート−ソース間電圧Vgsが高いMOSFET10にはゲート−ソース間電圧Vgsが低いMOSFET10よりも多くの電流が流れ、導通損失が他のMOSFET10よりも相対的には大きくなり、局所的にはMOSFET10の温度が上昇しがちである。従って、このMOSFET10を他のMOSFET10より熱抵抗を低くするよう構成することで、温度上昇が抑制されるので好ましい。
[第4の実施形態]
次に、本発明の電力変換装置に係る第4の実施形態について説明する。以下の説明では上記第1から第3の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
次に、本発明の電力変換装置に係る第4の実施形態について説明する。以下の説明では上記第1から第3の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
図6は、本実施形態の電力変換回路2のプリント基板上での配置を図3と同様に示す図である。図6の配置で図4の第2の実施形態と異なるのは、MOSFET10への配線方向と基準点の位置である。すなわち、各MOSFET10のドレイン端子12へは図中右側から左側に向かって電流ILが流れるように配線し、各MOSFET10のソース端子11へは図中左側から右側へ電流ILが流れるように配線し、MOSFET10から見て電流ILの入出力箇所は同じ方向(右側)にある。各ソース端子11間および各ドレイン端子12間の配線パターンは、所定の抵抗値Raを有しており、ソース端子11側の配線の基準点19を基準にして各ゲート端子13を駆動するようゲート駆動回路14が接続されている。
本実施形態で駆動するMOSFET10は以下のように選択する。1個のMOSFET10を駆動する場合には、MOSFET10cを選択する。いずれのMOSFET10を選択しても、ソース端子11cと基準点16の間には配線抵抗Raによる電圧降下は発生しないので、実際にゲート−ソース間電圧Vgsに印加される電圧はいずれもVDである点は第2の実施形態と同様であるが、本実施形態では負荷電流ILが導通するソース端子11側の配線抵抗Raおよびドレイン端子12側の配線抵抗Raが最も小さくなるMOSFET10cを選択する。これにより、配線抵抗Raでの損失を低減できる。
次に、2個のMOSFET10を駆動する場合には、MOSFET10aとMOSFET10cを駆動する。他に2つの組合わせがあるが、第2の実施形態と同様に、上記の組み合わせでのゲート−ソース間電圧Vgsが最も高く、MOSFET10での導通損失を低減できる。
3個のMOSFET10を駆動する場合には、第2の実施形態と同様に全てのMOSFET10a、10b、10cを選択するよう構成する。
このように、本実施形態では、駆動するソース端子11と基準点19の間の配線抵抗Raによる電圧降下に大きいもの、すなわち出力電圧VDからの電圧上昇が大きく実際に印加されるゲート−ソース間電圧Vgsが大きくなるMOSFET10から順に選択して駆動する。これにより、MOSFET10のオン抵抗が小さくなり、MOSFET10の導通損失が低減される。
また、配線抵抗Raによる電圧降下を考慮して、最も高い電位を取り得るソース端子11の近傍に基準点19を設けることで、ゲート−ソース間電圧Vgsへの正のバイアス電圧が大きくなり、MOSFET10のオン抵抗が小さくなり、MOSFET10の導通損失が低減される。
[第5の実施形態]
次に、本発明の電力変換装置に係る第5の実施形態について説明する。以下の説明では上記第1から第4の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
次に、本発明の電力変換装置に係る第5の実施形態について説明する。以下の説明では上記第1から第4の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
図7は、本実施形態の電力変換装置の構成を示すブロック図である。図において上記の第1及び第2の実施形態と同様な部分には同じ符号を付している。
本実施形態の電力変換装置は、いわゆる系統連系インバータと呼ばれるもので、太陽電池などの直流電源からの出力が正の入力端子20p及び負の入力端子20mの間に入力される。入力端子20pと20mの間には入力電力を平滑化する平滑コンデンサ21が接続されている。電力変換回路2x、2yおよびトランス22はプッシュプル回路を構成しており、入力された電力は電力変換回路2x、2yで高周波スイッチングされ、トランス22により高周波交流に電力変換され、整流回路23で全波整流される。更に後段のフィルタ回路24によって高周波成分が除去され、全波整流された脈流はIGBTのフルブリッジで構成されたインバータ回路25によって折り返し動作が行われ、系統26に滑らかな交流電力を出力する。
交流電圧検出手段31により系統26の交流電圧を検知して、交流電圧信号を電流基準波形生成手段32および折り返し制御手段34に出力する。電流基準波形生成手段32は出力したい電流に比例した大きさの正弦波を全波整流した形状の電流基準波形を生成し、PWM回路33に出力する。電流検出手段35は図示したようにトランス22の両端の電流を一括して検出する構成となっており、検出した電流値に応じた電流検出信号をPWM回路33に出力する。
PWM回路33では、電流基準波形に応じた出力電流となるよう、電流基準波形と電流検出信号の差を演算して、偏差がゼロとなるように変調信号を調整し、搬送波である三角波と比較してパルス幅変調(PWM)を行う。パルス信号は電力変換回路2xと2yとが交互にスイッチングを行うように分配され、制御回路4に出力される。
制御回路4の詳細な動作は後述するが、パルス信号を適宜電力変換回路2xおよび2yに伝達して、電力変換回路2xおよび2yはオン/オフ制御され正弦波PWM変換を行う。正弦波PWM動作により変換された電力はトランス22、整流回路23、フィルタ回路24を経て、電流波形は正弦波を全波整流した形状で、かつ系統26の電圧位相と同期した波形となる。これを、折り返し制御手段32によりインバータ回路25を系統26の電圧位相と同期した折り返し制御を行うことにより、系統26と位相が一致した正弦波の電流を出力することができる。このようにして、直流電源からの直流電力を出力電流を制御しつつ交流電力に変換して系統26に出力する。
次に、本実施形態の特徴である制御回路4および電力変換回路2x、2yについて説明する。電力変換回路2x、2yは第1の実施形態の電力変換回路と同様の構成であり、それぞれMOSFET10が図のように3つ並列接続されている。なおサフィックスd、e、fで示す部分は、サフィックスa、b、cとそれぞれ同一の配置構成である。また、ゲート駆動回路14はいずれも基準点17を駆動の基準とする。
ここで、本実施形態の制御回路4では、電流基準波形生成手段32からの電流基準波形に基づいて駆動するMOSFET10を選択してパルス信号を伝達する点が第1の実施形態と異なる。すなわち、電流基準波形の大きさに応じて駆動するMOSFET10を選択する。すでに説明した通り本実施形態の電力変換装置では電流制御を行っているので、電流基準波形は出力電流と比例関係にある。このため、出力電流を用いた場合と同様に駆動するMOSFET10を選択できる。さらに、内部信号である滑らかな電流基準波形をもとにMOSFET10の選択を行うことによりノイズの影響を受けずに安定してMOSFET10を選択できるというメリットがある。また、誤スイッチ動作を防止できるので損失を低減できるというメリットもある。
本実施形態のMOSFET10の選択する順番は、第1の実施形態と同様である。すなわち、駆動する数に応じてMOSFET10a(10d)から順にMOSFET10b(10e)、MOSFET10c(10f)の順に選択して駆動を開始し、駆動を停止する場合にはその逆の順番で駆動を停止する。このようにゲート駆動の基準点17からソース端子11までの間の配線抵抗Raによる電圧降下が小さく、実際のゲート−ソース間電圧Vgsが最も高くなるMOSFET10を優先的に駆動することにより、MOSFET10のオン抵抗が最も小さくなり、導通損失を低減できる。
また、本実施形態では2つの電力変換回路2x、2yを含む構成であるが、このように複数の電力変換回路を有する構成においても導通損失を低減できることがわかる。また、2つの電力変換回路2x、2yの各駆動の基準とする点を同じ場所とすることも可能である。
本実施形態においては電力変換装置の前段のプッシュプル回路部の電力変換回路に本発明を適用したが、これに限定するものでなく、例えば後段部のインバータ回路25においても適用可能である。
また、出力調整方法およびパルス生成方法は上記の構成に限定するものではなく、公知公用の方法を適用できる。
また、各実施形態においてはスイッチング手段としてMOSFETを使用し、その数を3個としたが、スイッチング手段として使用する素子やその数は上記実施形態に限定するものではなく、様々な数のMOSFETを使用する構成に適用可能である。また、電流容量の異なるMOSFETを用いることもできる。
<その他の実施形態>
本発明は、複数の機器から構成される発電システムに適用しても良いし、また、一つの機器からなる装置(電力変換装置)に適用しても良い。
本発明は、複数の機器から構成される発電システムに適用しても良いし、また、一つの機器からなる装置(電力変換装置)に適用しても良い。
1 電力変換装置
2 電力変換回路
3 検知回路
4 制御回路
5a〜5c スイッチング素子
6a〜6c 駆動回路
7a〜7c 端子
8a〜8c 制御端子
9 基準点
10a〜10c MOSFET
11a〜11c ソース端子
12a〜12c ドレイン端子
13a〜13c ゲート端子
14a〜14c ゲート駆動回路
15〜19 基準点
Ra 配線抵抗
2 電力変換回路
3 検知回路
4 制御回路
5a〜5c スイッチング素子
6a〜6c 駆動回路
7a〜7c 端子
8a〜8c 制御端子
9 基準点
10a〜10c MOSFET
11a〜11c ソース端子
12a〜12c ドレイン端子
13a〜13c ゲート端子
14a〜14c ゲート駆動回路
15〜19 基準点
Ra 配線抵抗
Claims (14)
- 並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置であって、
前記電力変換回路の出力の増減を検知する検知回路と、
前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる制御手段と、を備えることを特徴とする電力変換装置。 - 前記制御手段は、各スイッチング素子の制御端子と2つの導通端子の一方との間の電圧値に応じて、前記駆動を停止させる順及び前記駆動を開始させる順を決定することを特徴とする請求項1に記載の電力変換装置。
- 各スイッチング素子の2つの導通端子はそれぞれ並列に接続されており、前記複数のスイッチング素子に共通な駆動電圧の基準点と各スイッチング素子の制御端子との間にはそれぞれ駆動回路が設けられていることを特徴とする請求項1に記載の電力変換装置。
- 前記基準点は、前記一方の導通端子を並列接続する配線において電圧降下により電圧が最も低くなる箇所に設けられており、
前記制御手段は、前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいものから順に駆動を開始させることを特徴とする請求項3に記載の電力変換装置。 - 前記基準点は、前記一方の導通端子を並列接続する配線において電圧降下により電圧が最も高くなる箇所に設けられており、
前記制御手段は、前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が小さいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が大きいものから順に駆動を開始させることを特徴とする請求項3に記載の電力変換装置。 - 前記複数のスイッチング素子が、電圧制御型絶縁ゲート素子であることを特徴とする請求項1から5のいずれか1項に記載の電力変換装置。
- 前記複数のスイッチング素子が、MOSFETであることを特徴とする請求項6に記載の電力変換装置。
- 前記複数のスイッチング素子が、横型MOSFETであることを特徴とする請求項7に記載の電力変換装置。
- 前記複数のスイッチング素子が、モノリシックに構成されていることを特徴とする請求項1から8のいずれか1項に記載の電力変換装置。
- 前記複数のスイッチング素子において、制御端子に印加される駆動電圧が高くなるものほどスイッチング素子の熱抵抗が低くなるように構成されていることを特徴とする請求項1から9のいずれか1項に記載の電力変換装置。
- 前記検知回路は、前記スイッチング素子または電力変換回路の導通電圧を検出して、前記電力変換回路の出力の増減を検知することを特徴とする請求項1から10のいずれか1項に記載の電力変換装置。
- 前記検知回路は、負荷電流を検出して、前記電力変換回路の出力の増減を検知することを特徴とする請求項1から10のいずれか1項に記載の電力変換装置。
- 負荷電流を検出する電流検出回路と、
電力変換装置の出力を調整する出力指令信号と前記電流検出回路の出力信号とに基づいて所望の負荷電流となるよう前記電力変換回路のオンオフ信号を生成する電流制御回路とを更に備え、
前記検知回路は、前記出力指令信号に基づいて前記電力変換回路の出力の増減を検知することを特徴とする請求項1から10のいずれか1項に記載の電力変換装置。 - 並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置の制御方法であって、
前記電力変換回路の出力の増減を検知する検知工程と、
前記検知工程で前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、前記検知工程で前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる駆動制御工程と、を備えることを特徴とする電力変換装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170443A JP2005354766A (ja) | 2004-06-08 | 2004-06-08 | 電力変換装置及び該装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170443A JP2005354766A (ja) | 2004-06-08 | 2004-06-08 | 電力変換装置及び該装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005354766A true JP2005354766A (ja) | 2005-12-22 |
Family
ID=35588750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004170443A Withdrawn JP2005354766A (ja) | 2004-06-08 | 2004-06-08 | 電力変換装置及び該装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005354766A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329019A (ja) * | 2006-06-08 | 2007-12-20 | Nippon Telegr & Teleph Corp <Ntt> | 電池システム |
JP2009284670A (ja) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | 車両用電動発電装置 |
JP2014057409A (ja) * | 2012-09-11 | 2014-03-27 | Sumitomo Electric Ind Ltd | インバータ回路 |
TWI514746B (zh) * | 2014-04-03 | 2015-12-21 | Ind Tech Res Inst | 能源電力調節裝置與其控制方法 |
-
2004
- 2004-06-08 JP JP2004170443A patent/JP2005354766A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329019A (ja) * | 2006-06-08 | 2007-12-20 | Nippon Telegr & Teleph Corp <Ntt> | 電池システム |
JP2009284670A (ja) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | 車両用電動発電装置 |
JP4493701B2 (ja) * | 2008-05-22 | 2010-06-30 | 三菱電機株式会社 | 車両用電動発電装置 |
JP2014057409A (ja) * | 2012-09-11 | 2014-03-27 | Sumitomo Electric Ind Ltd | インバータ回路 |
TWI514746B (zh) * | 2014-04-03 | 2015-12-21 | Ind Tech Res Inst | 能源電力調節裝置與其控制方法 |
US9680394B2 (en) | 2014-04-03 | 2017-06-13 | Industrial Technology Research Institute | Energy voltage regulator and control method applicable thereto |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6198638B1 (en) | Synchronous rectifier flyback circuit for zero voltage switching | |
US6426884B1 (en) | Reducing reverse currents in a synchronous rectifier circuit | |
US8385092B1 (en) | Power converter with current vector controlled dead time | |
US20060072352A1 (en) | System and method for power conversion | |
JP5391100B2 (ja) | 電源装置 | |
JP2008269596A (ja) | 光起電性電源から電力を取り出すためのシステム、方法及び装置 | |
JPWO2015056571A1 (ja) | 電力変換装置及び電力変換方法 | |
JP2010252450A (ja) | 電力変換装置 | |
JP2010252451A (ja) | 電力変換装置のスイッチング素子駆動回路 | |
US20150200607A1 (en) | Power converter | |
JP2018121473A (ja) | 電力変換装置 | |
JP2008220001A (ja) | 電力変換装置 | |
JP2015208109A (ja) | 直流電源装置およびそれを用いた空気調和機 | |
US20090129122A1 (en) | Power supply device for arc apparatus | |
Lee et al. | A new control for synchronous rectifier of phase-shifted full-bridge converter to improve efficiency in light-load condition | |
JP5323383B2 (ja) | 電力変換装置 | |
JP2005312158A (ja) | 電力変換装置およびその制御方法、並びに、太陽光発電装置 | |
Forest et al. | Using the multilevel imbricated cells topologies in the design of low-power power-factor-corrector converters | |
JP2005354766A (ja) | 電力変換装置及び該装置の制御方法 | |
US8867238B2 (en) | DC/DC converter, and electric generating system using solar cell having the same | |
JP5035626B2 (ja) | 電力変換装置 | |
JP2009159796A (ja) | 直流電源装置 | |
JP2007006565A (ja) | 電力変換装置 | |
US20240063730A1 (en) | Power converter | |
JP2010283987A (ja) | スイッチング素子駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |