JP5323383B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP5323383B2
JP5323383B2 JP2008102316A JP2008102316A JP5323383B2 JP 5323383 B2 JP5323383 B2 JP 5323383B2 JP 2008102316 A JP2008102316 A JP 2008102316A JP 2008102316 A JP2008102316 A JP 2008102316A JP 5323383 B2 JP5323383 B2 JP 5323383B2
Authority
JP
Japan
Prior art keywords
voltage
inverter
intermediate voltage
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008102316A
Other languages
English (en)
Other versions
JP2009254196A (ja
Inventor
正夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2008102316A priority Critical patent/JP5323383B2/ja
Publication of JP2009254196A publication Critical patent/JP2009254196A/ja
Application granted granted Critical
Publication of JP5323383B2 publication Critical patent/JP5323383B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本発明は、直流電源から供給される直流電圧の電圧を調整して中間電圧を出力するコンバータと、該中間電圧を交流に変換するインバータとを有する電力変換装置に関する。
太陽電池又は燃料電池等は直流電圧を生成するが、電力の伝送やモータの駆動のためには交流電圧が好適であり、直流電圧を交流電圧に変換する電力変換装置が用いられている。また、太陽電池や燃料電池等の直流電源より供給される直流電力を系統に連係して交流電力に変換する回路として、系統連係インバータが知られている。
電力変換装置は、基本的構成として、直流電源から供給される直流電圧の電圧を調整して中間電圧を出力するコンバータと、該中間電圧を交流に変換するインバータと、該インバータを制御する制御部が設けられている。
中間電圧は、インバータの入力として十分な電位の一定値の直流となるようにコンバータによって生成され、その電位は常に交流電圧のピーク値以上の電位に維持されている。
このため、スイッチング損失や導通損失が発生してしまう。これを解決するためには、特許文献1に記載のシステムでは、出力電流の歪みを抑制して高調波の発生を低減させることができる、としている。
しかしながら、特許文献1記載のシステムでは、中間電圧の変化は直線状であって、一定の傾斜の区間と一定値の区間とから構成されている。このような波形の中間電圧から、滑らかなサイン波形の交流電圧を得るためにインバータのスイッチング素子を複雑な手順でオン・オフ制御しなければならない。
そのため、本出願人は、昇降圧コンバータによって生成した全波電圧をインバータ入力電圧として印加し、入力電圧の極性を反転するようにインバータスイッチング動作をさせることにより、インバータの回路構成の変更なくインバータスイッチング損失を低減しながら正弦波を出力することを提案している(特願2007−51418号)。
特開平10−155280号公報(図5)
特願2007−51418号のシステムで、歪みの少ない正弦波をインバータにより出力するためには、昇降圧コンバータにより生成されて出力される全波電圧の歪みが少なく、且つ、昇降圧コンバータにより生成されて出力される全波電圧とインバータ極性反転動作タイミングの同期が取られていなければならない。
しかしながら、昇降圧コンバータの出力にコンデンサを用いることからオフセット電圧の発生や出力負荷変動によって全波電圧の歪みが生じることがあり、それをコンバータ制御によって解決するためには複雑な制御が必要になる。
また、昇降圧コンバータの出力電圧とインバータ動作の同期をとるためには回路での検出信号や制御の遅れを考慮に入れなければならず、実際の回路構成は複雑になる。
本発明は、このような課題を考慮してなされたものであり、簡便な構成でインバータ出力正弦波の歪みを低減することのできる電力変換装置を提供することを目的とする。
本発明に係る電力変換装置は、直流電源から供給される直流電圧の電圧を調整して中間電圧を出力するコンバータと、前記中間電圧を検出する中間電圧検出器と、前記中間電圧を交流に変換するインバータと、前記コンバータ及び前記インバータを制御する制御部とを有し、前記中間電圧の最も低電圧となる電圧を、前記インバータの出力電圧のピーク値よりも小さく設定し、所定の正弦波指令値を中間電圧検出器から得られる前記中間電圧で除算することによりインバータ動作指令を決定し、該インバータ動作指令に基づいて前記インバータのスイッチング素子を制御することを特徴とする。
本発明では、中間電圧検出器によって中間電圧を検出し、基礎となる正弦波指令値を中間電圧で除算することによりインバータ動作指令を決定し、インバータのスイッチング素子を制御している。これにより、中間電圧に歪み等が生じても、インバータ出力正弦波の出力電圧の歪みを低減することができる。
また、中間電圧の最も低電圧となる電圧を、出力電圧のピーク値よりも小さく設定することにより、スイッチング素子の両端に印加される電圧が小さくなり、スイッチング素子で生じる損失を抑制することができる。
なお、中間電圧の最も低電圧となるタイミングとは、中間電圧が実質的に低下する箇所であって、ノイズ等の影響により瞬間的に低下するような箇所を含まないことはもちろんである。
この場合、前記中間電圧は全波整流波形とすると、交流でサイン波の出力電圧が簡便に得られる。
前記インバータの前記スイッチング素子への指令信号を方形波電圧で制御して交流を出力してもよい。これにより、中間電圧を適度に減少させ、所望のピーク値又は実効値の出力電圧が得られる。
本発明に係る電力変換装置では、中間電圧検出器によって中間電圧を検出し、基礎となる正弦波指令値を中間電圧で除算することによりインバータ動作指令を決定し、インバータのスイッチング素子を制御している。これにより、中間電圧に歪み等が生じても、インバータ出力正弦波の出力電圧の歪みを低減することができる。
以下、本発明に係る電力変換装置について第1及び第2の実施形態を挙げ、添付の図1〜図9を参照しながら説明する。
図1に示すように、第1の実施形態に係る電力変換装置10aは、直流電源12から供給される直流の入力電圧Viの電圧を調整して中間電圧Vmを出力するコンバータ14と、中間電圧Vmを交流に変換するインバータ16と、インバータ16の出力を安定化させる安定化回路18と、コンバータ14及びインバータ16を制御する制御部20とを有する。
直流電源12は、例えば太陽電池又は燃料電池等であり、出力する入力電圧Viは変動し得るが、電力変換装置10aの作用により、出力電圧Voは安定した交流になる。
コンバータ14は、入力側コンデンサ24と、インダクタ26と、出力側コンデンサ28と、スイッチング素子30と、逆流を防止するダイオード32と、中間電圧Vmを検出する電圧センサ(中間電圧検出器)29とを有する。入力側コンデンサ24は、直流電源12に対して並列に接続され、入力電圧Viの細かい変動を平滑化する。
スイッチング素子30(及びスイッチング素子22a〜22d、80a〜80d)は、半導体素子であって、例えば、パワートランジスタ、IGBT、スイッチング素子等が挙げられる。
スイッチング素子30は、直流電源12のプラス側ラインに直列に挿入されており、制御部20の作用下にチョッパ駆動される。スイッチング素子30には、並列に寄生ダイオード34が形成されている。
インダクタ26は、スイッチング素子30よりも下流側に並列に挿入されており、スイッチング素子30のチョッパ動作に基づいて起電力を発生する。このインダクタ26による起電力は直流電源12のマイナス側のラインが高電位となるように発生し、その電圧はスイッチング素子30のチョッパ信号により制御可能であって、制御部20によって制御される。
ダイオード32は、インダクタ26の作用によって発生した電力が逆流しないようにするものである。
出力側コンデンサ28は、インダクタ26の作用によって発生した電圧を安定化させるためのものである。電圧センサ29は、例えば出力側コンデンサ28の両端電圧を計測する。
このコンバータ14によって生じる中間電圧Vmは、直流電源12のマイナス側のラインが高電位となることから、図1では、インバータ16に対する接続部ではラインをクロスさせて高電位側が上方、低電位側が下方となるように示している。
インバータ16は、4つのスイッチング素子22a、22b、22c及び22dを含むブリッジ回路22を形成している。これらのスイッチング素子22a〜22dは制御部20の作用下にオン・オフ制御される。スイッチング素子22a〜22dには、それぞれ寄生ダイオード23が形成されている。インバータ16のスイッチング素子はスイッチング素子に限らず、トランジスタやIGBT(Insulated Gate Bipolar Transistor)等でもよい。
スイッチング素子22a及びスイッチング素子22cのドレインはプラス側ライン34aに接続され、スイッチング素子22b及びスイッチング素子22dのソースはマイナス側ライン34bに接続されている。スイッチング素子22aのソースとスイッチング素子22bのドレインとの接続点は第1出力ライン36aに分岐しており、スイッチング素子22cのソースとスイッチング素子22dのドレインとの接続点は第2出力ライン36bに分岐している。
適用する電圧型のインバータ16は、基本的にはインバータ16に入力された中間電圧Vmを降圧して出力を発生させる。降圧動作は入力電圧である中間電圧Vmに対してインバータ出力電圧Vxを、Vx=Vm×2×(Q−0.5)、の関係で出力させる。ここで、括弧内は、引数のQが0.5以上のときには正、0.5未満のときには負となる。Qは後述する基礎信号である。
安定化回路18は、第1出力ライン36aと第2出力ライン36bに直列に挿入されたインダクタ38と、該インダクタ38の下流側に設けられたコンデンサ40とを有する。安定化回路18で安定化された出力電圧Voは、負荷Rに供給される。
制御部20は、コンバータ14のチョッパ制御を行うコンバータ制御部42と、インバータ16の制御を行うインバータ制御部44とを有する。コンバータ制御部42とインバータ制御部44は同期しながらコンバータ14及びインバータ16の制御を行う。
コンバータ制御部42は、サイン波生成部46と、絶対値回路48と、増幅器50と、搬送波生成部52と、比較器54と、バッファ回路56とを有する。サイン波生成部46は、出力電圧Voとして得られるべき交流波形と同じ周波数、且つ同じピーク値(つまり、波高値)を有するサイン波形(正弦波指令値)Vsをリアルタイムで生成する。
絶対値回路48は、サイン波生成部46から供給されるサイン波形Vsの絶対値を求め、全波整流波形を得る。
増幅器50は、絶対値回路48から供給される全波整流波形を増幅する。この増幅率は小さく、例えば1.1倍程度に設定されている。この増幅器50による増幅は、所望の出力電圧Voを得るために多少の余裕を設定するために行われる。
搬送波生成部52は、コンバータ14をチョッパ駆動する基礎となる高周波の三角波を生成する。搬送波生成部52が生成する三角波は、最低値が0となりプラス側に振幅する波形となっている。
比較器54は、増幅器50から供給される増幅された全波整流波形と搬送波生成部52から供給される三角波を比較し、両波形の大小に応じてオン信号又はオフ信号を出力し、スイッチング素子30のゲートに供給することにより該スイッチング素子30をチョッパ駆動する。つまり、全波整流波形の値が小さいときには、比較器54のオン信号の幅が短くなってインダクタ26の起電力は小さくなり、全波整流波形の値が大きいときには、比較器54のオン信号の幅が長くなってインダクタ26の起電力は大きくなる。このようにして、コンバータ14は、コンバータ制御部42の作用下に、サイン波の全波整流波形の中間電圧Vmを生成することになる。
すなわち、従来の電力変換装置におけるコンバータは、中間電圧Vmとして一定の直流電圧を出力するのであるが、本実施の形態に係る電力変換装置10aにおけるコンバータ14は、サイン波形のバッファとして全波整流波形を生成している。
バッファ回路56は、サイン波生成部46から供給されるサイン波形Vsのバッファとして、該サイン波形Vsをインバータ制御部44に供給する。
インバータ制御部44は、搬送波生成部60と、デューティ演算部62と、比較器64と、出力反転器68及び70を有する。
搬送波生成部60はインバータ16をPWM制御するための基準となる高周波(例えば20kHz)の三角波を生成する部分である。搬送波生成部60が生成する三角波は、中央値が0でプラス側とマイナス側に1以上で振幅する波形となっている。搬送波生成部60は搬送波生成部52から得られる三角波をプラス側とマイナス側が等しいピーク値となるようにシフトして用いてもよい。
デューティ演算部62は、コンバータ制御部42のバッファ回路56から供給されるサイン波形Vsを電圧センサ29から得られる中間電圧Vmで除算することによりインバータ動作指令を決定し、インバータ16を制御する基礎信号(インバータ動作指令)Qを生成する。
具体的には、デューティ演算部62は、基礎信号Qを、Q=1/2×(Vs/Vm+1)として求めている。除算した結果に+1の加算をして、1/2倍しているのはレベル調整である。このような演算はマイクロコンピュータを用いて行うとよい。
この基礎信号Qによりインバータ16のスイッチング素子22a〜22dを動作させることによりインバータ16入力電圧(つまり、中間電圧Vm)に歪み等が生じていてもインバータ出力電圧Vx及び出力電圧Voの正弦波の歪みを低減させることができる。
バッファ回路56から供給されるサイン波形を、デューティ演算部62により演算してインバータ16を制御する基礎信号Qを出力する。
比較器64は、デューティ演算部62から供給される基礎信号Qと搬送波生成部60から供給される三角波とを比較し、両波形の大小に応じてオン信号又はオフ信号を出力し、スイッチング素子22a及び22dのゲートに供給する。出力反転器68及び70は比較器64の出力を反転してスイッチング素子22b及び22cのゲートに供給する。
次に、このように構成される電力変換装置10aの作用について説明する。先ず、中間電圧Vmに歪みやオフセット等がない場合の動作について説明する。
インバータ制御部44によれば、スイッチング素子22a〜22dが所定のデューティ比でPWM駆動され、インバータ16は、いわゆるPWMで駆動される。
これにより、中間電圧Vmのピーク値をやや抑えて所望のピーク値の出力電圧Voが得られる。中間電圧Vmのピーク値は増幅器50によって出力電圧Voのピーク値の1.1倍程度に調整されているが、実際には損失もあることからインバータ16に入力され、全波整流波形のピーク値は所望の出力電圧Voの例えば1.05倍程度になる。この場合、デューティ比は全波整流波形のピーク値に対して出力電圧Voのピーク値が1/1.05となるように設定する。
これにより、デューティ比に応じて電流はプラスラインからスイッチング素子22a、第1出力ライン36a、負荷R、第2出力ライン36b及びスイッチング素子22dを通りマイナスラインに通電し、又はプラスラインからスイッチング素子22c、第1出力ライン36a、負荷R、第2出力ライン36b及びスイッチング素子22bを通りマイナスラインに通電する。
すなわち、コンバータ14の出力する全波整流波形の中間電圧Vmが0となるタイミングを基準とし、1つおきの周期では、第1スイッチング素子対のスイッチング素子22a及び22dを高い値の一定デューティでオンさせ、第2スイッチング素子対のスイッチング素子22b及び22cを小さい値の一定のデューティでオンにする。他の1つおきの周期では、第1スイッチング素子対のスイッチング素子22a及び22dを小さい値の一定のデューティでオンにし、第2スイッチング素子対のスイッチング素子22b及び22cを高い値の一定のデューティでオンにする。これにより、所望のピーク値である出力電圧Voが得られる。
従来の電力変換装置におけるインバータは、中間電圧Vmとして一定の直流電圧が入力され、サイン波形を生成するためにデューティ比をリアルタイムで変化させる制御をするのであるが、本実施の形態に係る電力変換装置10aにおけるインバータ16のスイッチング素子22a〜22dは、サイン波形の正負に応じて一定のデューティで駆動するという簡便な制御で足りる。
また、図2に示すように、絶対値で比較すると中間電圧Vmと出力電圧Voとの差は常に十分小さく、4つのスイッチング素子22a〜22dを通過する電流によるインバータ16の損失がそれぞれ十分小さくなる。さらに、コンバータ14からインバータ16に対して供給すべき電力の変動が小さいことになり、出力側コンデンサ28は小容量で足りる。
なお、電力変換装置10aにおいて、コンバータ14のスイッチング素子30では損失が生じ得るのであるが、従来から適度な中間電圧Vmを生成するためにはコンバータにおけるチョッパ動作は必須構成であることから、従来技術と比較してこのコンバータ14で損失が増大している訳でないことはもちろんである。
図3に電力変換装置10aの各部の信号波形を示す。すなわち、サイン波形Vs、中間電圧Vm、ソース・ドレイン間電圧Vds、インダクタ38を流れる電流Ic、出力電圧Voを示す。また、波形Aは、スイッチング素子22a及び22dに対するオン・オフ信号であり、波形Bは、スイッチング素子22b及び22cに対するオン・オフ信号である。波形A及びBは上方がオン、下方がオフである。
図3から了解されるように、電力変換装置10aによれば相当に正確なサイン波形で交流の出力電圧Voが得られる。
図4に、図3における時刻t1の拡大波形を示す。時刻t1は、中間電圧Vmがピーク値となる時刻である。
ここで、電力変換装置10aのインバータ16における各損失を求める。スイッチング素子22a(以下、他のスイッチング素子22b〜22dも同様である。)のオフ時のスイッチング損失PSW_OFFは、PSW_OFF=Vds×Ic×Toff×f=127.0[V]×15.6[A]×270[ns]×20[kHz]=10.7[W]である。ここでToffはターンオフ時間であり、fは搬送波の周波数である。
スイッチング素子22aのオン時のスイッチング損失PSW_ONは、PSW_ON=Vds×Ic×Ton×f=166.6[V]×13.7[A]×60[ns]×20[kHz]=2.7[W]である。ここでTonはターンオン時間である。
スイッチング素子22aの導通損失Pdsは、Pds=r×Iave×(T−(Ton+Toff))×f=0.052[Ω]×(15.6+13.7)/2[A]×(50[μs]−(270+60)[ns])×20[kHz]=11.1[W]である。ここで、rはスイッチング素子22aの導通抵抗である。
一方、従来技術のように中間電圧Vmを一定値に維持する場合については図示を省略するが、同様の計算を行うことにより、PSW_OFF=12.7[W]、PSW_ON=2.7[W]、Pds=10.3[W]となる。
このように、時刻t1においては、従来技術に係る電力変換装置と、本実施の形態に係る電力変換装置10aでは、インバータにおけるスイッチング素子の損失に顕著な差はない。
次に、図5に、図3における時刻t2の拡大波形を示す。時刻t2は、中間電圧Vmが0近傍値となる時刻である。
時刻t1の場合と同様に時刻t2における電力変換装置10aのインバータ16の各損失を求める。スイッチング素子22aのオフ時のスイッチング損失PSW_OFFは、PSW_OFF=Vds×Ic×Toff×f=16.6[V]×0.8[A]×270[ns]×20[kHz]=0.07[W]である。
スイッチング素子22aのオン時のスイッチング損失PSW_ONは、PSW_ON=Vds×Ic×Ton×f=18.7[V]×0.6[A]×60[ns]×20[kHz]=0.01[W]である。
スイッチング素子22aの導通損失Pdsは、Pds=r×Iave×(T−(Ton+Toff))×f=0.052[Ω]×(0.8+0.6)/2[A]×(50[μs]−(270+60)[ns])×20[kHz]=0.03[W]である。
一方、従来技術のように中間電圧Vmを一定値に維持する場合については図示を省略するが、同様の計算を行うことにより、PSW_OFF=5.9[W]、PSW_ON=1.3[W]、Pds=2.3[W]となる。
このように、時刻t2においては、従来技術に係る電力変換装置と比較して、本実施の形態に係る電力変換装置10aでは、損失が大幅に低減していることが確認できる。これは、電力変換装置10aでは、時刻t2においてVdsが16.6[V]又は18.7[V]と低電圧になっているのに対して、従来技術に係る電力変換装置では、中間電圧Vmが常に出力電圧Voのピーク値以上となっていることからVdsが160[V]程度に維持されることに起因している。
このような効果は、周期性のある中間電圧Vmの最も低い電圧が出力電圧Voのピーク値よりも低い電圧に設定されていることによってVdsが十分に小さくなって、顕著である。
次に、電力変換装置10aにおいて、中間電圧Vmに歪み、オフセット、同期ずれが生じる場合の動作についてシミュレーション結果を用いて説明する。中間電圧Vmの歪み、オフセット、同期ずれは、負荷Rの変動や出力側コンデンサ28の特性その他の様々な要因により生じ得るのであって、ノイズ対策を行い、又はコンバータ制御部42で制御しようとしても完全に防止することは困難である。また、コンバータ14の出力電圧とインバータ16の同期をとるためには回路での検出信号や制御の遅れを考慮に入れなければならず、実際の回路構成は複雑になる。
電力変換装置10aでは、このような中間電圧Vmの歪み等をデューティ演算部62で補償することによって出力電圧Voに対する影響を低減する。
図6に示すように、第1のシミュレーションでは、中間電圧Vmが、正確なサイン波の全波Vm0と比較して歪みが生じている。中間電圧Vm及び全波Vm0の最大値は330V(200Vrms相当)、電流Icは20Arms、周波数50Hzとした。
全波Vm0に対応したデューティ演算部62の基礎信号Q0は方形波になる。一方、歪みが生じている全波Vmに対応してデューティ演算部62の基礎信号Qは、基礎信号Q0を基準として変形する。つまり、中間電圧Vmが全波Vm0より大きい箇所t11においては、デューティ演算部62におけるVs/Vmが小さくなることに基づいて基礎信号Qも基礎信号Q0より小さくなる。他方、中間電圧Vmが全波Vm0より小さい箇所t12においては、デューティ演算部62におけるVs/Vmが大きくなることに基づいて基礎信号Qも基礎信号Q0より大きくなる。また、中間電圧Vmと全波Vm0が等しい箇所t13においては、基礎信号Qと基礎信号Q0が等しくなる。
このような作用により、第1のシミュレーションでは、出力電圧Voはほとんど歪みのない正確なサイン波となった。
図7に示すように、第2のシミュレーションでは、中間電圧Vmが、正確なサイン波の全波Vm0と比較して50VのオフセットVfが生じており、50V〜380Vの範囲で振幅している。
この場合、中間電圧Vmは全波Vm0と比較して全体的に大きくなっていることから、デューティ演算部62におけるVs/Vmが小さくなることに基づいて基礎信号Qも元の基礎信号Q0より全体的に小さくなる。また、全波Vm0が0となる箇所t14の近傍においては、出力電圧Voにオフセットが残存しないように、基礎信号Qは元の基礎信号Q0より特に小さい値となっており、半周期でみると基礎信号Qは滑らかな略アーチ形状となっている。
このような作用により、第2のシミュレーションでは、出力電圧Voはほとんど歪みのない正確なサイン波となった。
なお、図6〜図8においては、比較対照として、歪んだ中間電圧Vmに対して元の基礎信号Q0により制御をした結果の出力電圧Vo’を仮想線で示している。
図8に示すように、第3のシミュレーションでは、中間電圧Vmは全波Vm0と比較して同期ずれが生じている。
この場合、基礎信号Qは元の基礎信号Q0と比較して振幅は同じであるが、基礎信号Qに合わせてやや位相がずれており、バッファ回路56の正弦波電圧の値が低いところ(ゼロクロス付近)では、デューティ演算部62の結果が0.5に近くなるようにデューティが計算されるのでインバータ16とコンバータ14の同期がとれることになる。
次に、第2の実施形態に係る電力変換装置10bについて説明する。電力変換装置10bについて、電力変換装置10aと同じ構成要素には同符号を付してその詳細な説明を省略する。
図9に示すように、第2の実施形態に係る電力変換装置10bは、前記の電力変換装置10aにおけるコンバータ14及びコンバータ制御部42をコンバータ14a及びコンバータ制御部42aに置き換えたものである。
コンバータ14aは、4つのスイッチング素子80a、80b、80c及び80dを含む回路80を形成している。これらのスイッチング素子80a〜80dは制御部20の作用下にオン・オフ制御される。スイッチング素子80a〜80dは、前記のスイッチング素子22a〜22dと同様の構成で、それぞれ寄生ダイオード23が形成されている。
スイッチング素子80aのドレインは入力側プラスラインに接続され、スイッチング素子80cのドレインは出力側プラスラインに接続され、スイッチング素子80b及びスイッチング素子80dのソースはマイナス側ライン34bに接続されている。スイッチング素子80aのソースとスイッチング素子80bのドレインとの接続点は、スイッチング素子80cのソースとスイッチング素子80dのドレインとの接続点に対してインダクタ82を介して接続されている。コンバータ14aには入力電圧Viを検出する入力電圧センサ84が設けられている。
コンバータ制御部42aは、サイン波生成部46と、絶対値回路48と、増幅器50と、バッファ回路56とを有する。
コンバータ制御部42aは、さらに、降圧演算部86、昇圧演算部88、比例積分部90、加算点92、94、比較器96、98、出力反転器100及び102を有する。
降圧演算部86は、増幅器50から得られる信号Vrefを入力電圧センサ84から得られる入力電圧Viで除算した降圧信号Vef/Viを求める。昇圧演算部88は、入力電圧センサ84から得られる入力電圧Viを増幅器50から得られる信号Vrefで除算し、1から減算した昇圧信号1−Vi/Vrefを求める。降圧演算部86及び昇圧演算部88は、例えばマイクロコンピュータを用いるとよい。
比例積分部90は、電圧センサ29から得られる中間電圧Vmに対して所定の比例及び積分動作をして出力している。
加算点92及び94は、降圧信号及び昇圧信号に対して、比例積分部90から得られる制御信号を加算し、比較器96及び98の各プラス端子に供給する。
比較器96は、マイナス端子に搬送波生成部52から供給される三角波が入力されており、加算点92から供給される信号と比較し、両波形の大小に応じてオン信号又はオフ信号を出力する。この出力信号は、スイッチング素子80aのゲートに直接供給されるとともに、スイッチング素子80bのゲートに出力反転器100を介して供給される。
比較器98は、マイナス端子に搬送波生成部52から供給される三角波が入力されており、加算点94から供給される信号と比較し、両波形の大小に応じてオン信号又はオフ信号を出力する。この出力信号は、スイッチング素子80dのゲートに直接供給されるとともに、スイッチング素子80cのゲートに出力反転器102を介して供給される。
このように構成される電力変換装置10bでは、コンバータ制御部42aの作用下にコンバータ14aが全波整流された中間電圧Vmを生成する。つまり、入力電圧Viより増幅器50により演算される出力全波電圧指令値の電圧が高い場合の区間では、昇圧演算部88の昇圧作用下に波形が生成され、供給側では、主にスイッチング素子80a、インダクタ82、スイッチング素子80cの寄生ダイオード23を介して出力側コンデンサ28及びインバータ16に電力供給がなされ、戻り側ではマイナス側ライン34bを介して直流電源12に返還する。
入力電圧Viより増幅器50により演算される出力全波電圧指令値の電圧が低い場合の区間では、降圧演算部86の降圧作用下に波形が生成され、供給側では、主にインダクタ82、スイッチング素子80cの寄生ダイオード23を介して出力側コンデンサ28及びインバータ16に電力供給がなされ、戻り側ではマイナス側ライン34b及びスイッチング素子80bの寄生ダイオード23を介しインダクタ82に返還する。
電力変換装置10bの全体としては、前記の電力変換装置10aと同様の作用を奏する。
上述したように、本実施の形態に係る電力変換装置10a及び10bによれば、電圧センサ29によって中間電圧Vmを検出し、基礎となるサイン波形Vsを中間電圧Vmで除算することにより基礎信号Qを決定し、インバータ16を制御している。したがって、中間電圧Vmに歪み等が生じても、インバータ出力正弦波の出力電圧Voの歪みを低減することができる。特に、インバータ制御部44の構成が簡便であることは、図1及び図9から明らかであろう。
本発明に係る電力変換装置は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
第1の実施の形態に係る電力変換装置のブロック図である。 中間電圧と出力電圧とを示す図である。 第1の実施の形態に係る電力変換装置の各部の波形のタイムチャートである。 ピーク値の近傍における各部の波形のタイムチャートである。 ゼロクロスの近傍における各部の波形のタイムチャートである。 第1のシミュレーション結果を示すグラフである。 第2のシミュレーション結果を示すグラフである。 第3のシミュレーション結果を示すグラフである。 第2の実施の形態に係る電力変換装置のブロック図である。
符号の説明
10a、10b…電力変換装置 12…直流電源
14、14a…コンバータ 16…インバータ
18…安定化回路 20…制御部
22…ブリッジ回路
22a〜22d、30、80a〜80d…スイッチング素子
28…出力側コンデンサ 29…電圧センサ(中間電圧検出器)
42、42a…コンバータ制御部 44…インバータ制御部
62…デューティ演算部 80…回路
Q、Q0…基礎信号(インバータ動作指令)
R…負荷 Vs…サイン波形(正弦波指令値)
Vf…オフセット Vi…入力電圧
Vm…中間電圧 Vo…出力電圧

Claims (3)

  1. 直流電源から供給される直流電圧の電圧を調整して中間電圧を出力するコンバータと、
    前記中間電圧を検出する中間電圧検出器と、
    前記中間電圧を交流に変換するインバータと、
    前記コンバータ及び前記インバータを制御する制御部と、
    を有し、
    前記中間電圧の最も低電圧となる電圧を、前記インバータの出力電圧のピーク値よりも小さく設定し、
    所定の正弦波指令値を中間電圧検出器から得られる前記中間電圧で除算することによりインバータ動作指令を決定し、該インバータ動作指令と所定の三角波とを比較し、その大小に応じて前記インバータのスイッチング素子を制御することを特徴とする電力変換装置。
  2. 請求項1記載の電力変換装置において、
    前記中間電圧は全波整流波形であることを特徴とする電力変換装置。
  3. 請求項1又は2記載の電力変換装置において、
    前記インバータの前記スイッチング素子への指令信号を方形波電圧で制御して交流を出力することを特徴とする電力変換装置。
JP2008102316A 2008-04-10 2008-04-10 電力変換装置 Expired - Fee Related JP5323383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008102316A JP5323383B2 (ja) 2008-04-10 2008-04-10 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008102316A JP5323383B2 (ja) 2008-04-10 2008-04-10 電力変換装置

Publications (2)

Publication Number Publication Date
JP2009254196A JP2009254196A (ja) 2009-10-29
JP5323383B2 true JP5323383B2 (ja) 2013-10-23

Family

ID=41314319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008102316A Expired - Fee Related JP5323383B2 (ja) 2008-04-10 2008-04-10 電力変換装置

Country Status (1)

Country Link
JP (1) JP5323383B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5456578B2 (ja) * 2010-05-31 2014-04-02 本田技研工業株式会社 電力変換装置
CN103283135A (zh) * 2010-12-27 2013-09-04 株式会社日立制作所 电力转换装置
KR101531365B1 (ko) * 2013-11-29 2015-06-24 삼성중공업 주식회사 선박 전력계통 시뮬레이터
JP6264687B2 (ja) * 2013-12-27 2018-01-24 パナソニックIpマネジメント株式会社 電力変換装置
CN108566106A (zh) * 2018-06-22 2018-09-21 林福祥 一种逆变器托扑结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598936B2 (ja) * 2000-04-06 2004-12-08 国産電機株式会社 インバータ発電装置
JP4172235B2 (ja) * 2002-09-12 2008-10-29 松下電器産業株式会社 系統連系インバータ装置
JP2005304211A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電力変換装置

Also Published As

Publication number Publication date
JP2009254196A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
US8879285B2 (en) Power converter for outputting power to a system
US10622914B2 (en) Multi-stage DC-AC inverter
JP5112111B2 (ja) 直流電源装置、およびこの直流電源装置を用いた系統連系インバータシステム
US9479082B2 (en) Method and apparatus for resonant power conversion
US8823340B2 (en) Control circuit and method for a buck-boost switching converter
KR100809269B1 (ko) 직류-직류 컨버터의 제어회로
JP4877472B2 (ja) Dc/dcコンバータ
JP5134263B2 (ja) 電力変換装置
US9419542B2 (en) Inverter device
JP2010252450A (ja) 電力変換装置
US9780691B1 (en) AC-DC power conversion apparatus to output boosted DC voltage
JP6185860B2 (ja) 双方向コンバータ
JP6201613B2 (ja) インバータ装置、パワーコンディショナ、発電システム及び、インバータ装置の制御方法
US9130474B2 (en) Power transforming apparatus with digital control unit
JP5323383B2 (ja) 電力変換装置
US20210344277A1 (en) Power conversion device
EP3168974A1 (en) Power conversion device
JP6405906B2 (ja) 交流−直流変換器の制御装置
JP2009177857A (ja) Pwm信号生成回路、このpwm信号生成回路を備えた系統連系インバータシステム、及びこのpwm信号生成回路を実現するためのプログラム
JP6286380B2 (ja) 電力変換装置
JP5924281B2 (ja) 電力変換装置及び系統連系システム
KR100902940B1 (ko) 단상 더블 컨버젼 방식을 갖는 무정전 전원장치의 스위칭 제어 시스템
US9397555B2 (en) AC-DC power conversion circuit with current harmonic suppression
Pan et al. Adaptive hybrid primary/secondary-side digital control for series resonant DC–DC converters in 48 V VR applications
JP2012029397A (ja) 負荷駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees